

CDCDB800 PCIe Gen 1～Gen 7 向け DB800ZL 準拠 8 出力クロック バッファ

1 特長

- 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
- 8 つのハードウェア出力イネーブル (OE#) 制御
- PCIe Gen 7 フィルタ後の付加位相ジッタ: 11.3fs、RMS (最大値)
- PCIe Gen 6 フィルタ後の付加位相ジッタ: 16.1fs、RMS (最大値)
- PCIe Gen 5 フィルタ後の付加位相ジッタ: 25fs、RMS (最大値)
- DB2000Q フィルタ後の付加位相ジッタ: 38fs、RMS (最大値)
- 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
 - スペクトラム拡散対応
- 出力間スキュー: < 50ps
- 入出力間遅延: 3ns 未満
- フェイルセーフ入力
- プログラマブルな出力スルーレート制御機能
- コアおよび入出力電源電圧: 3.3V
- ハードウェア制御による低消費電力モード (PD#)
- 消費電流: 72mA 以下
- 6mm × 6mm の 48 ピン VQFN パッケージ

2 アプリケーション

- マイクロサーバー / タワー・サーバー
- ストレージ・エリア・ネットワーク (SAN) およびホスト・バス・アダプタ (HBA) カード
- ネットワーク接続ストレージ (NAS)
- ハードウェア・アクセラレータ
- ラック・サーバー

3 説明


CDCDB800 は、PCIe Gen 1～7、QuickPath Interconnect (QPI)、UPI、SAS、SATA インターフェイス用のリファレンスクロックを分配できる 8 出力 LP-HCSL、DB800ZL 準拠クロック バッファです。SMBus インターフェイスおよび 8 本の出力イネーブル ピンにより、8 個の出力をすべてを個別に設定および制御できます。CDCDB800 は DB800ZL から派生したバッファであり、DB800ZL 仕様のシステム パラメータと同等またはそれを上回る性能を備えています。このデバイスは、DB2000Q 仕様のパラメータと同等またはそれを上回る性能も備えています。CDCDB800 は、6mm × 6mm の 48 ピン VQFN パッケージで供給されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
CDCDB800	RSL (VQFN, 48)	6.00mm × 6.00mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピューを含みます。



CDCDB800 システム図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.5 プログラミング	14
2 アプリケーション	1	8 レジスタ マップ	16
3 説明	1	8.1 CDCDB800 レジスタ	16
4 ピン構成および機能	3	9 アプリケーションと実装	22
5 仕様	6	9.1 アプリケーション情報	22
5.1 絶対最大定格	6	9.2 代表的なアプリケーション	22
5.2 ESD 定格	6	9.3 電源に関する推奨事項	23
5.3 推奨動作条件	6	9.4 レイアウト	24
5.4 熱に関する情報	6	10 デバイスおよびドキュメントのサポート	27
5.5 電気的特性	7	10.1 デバイス サポート	27
5.6 タイミング要件	9	10.2 ドキュメントのサポート	27
5.7 代表的特性	10	10.3 ドキュメントの更新通知を受け取る方法	27
6 パラメータ測定情報	11	10.4 サポート・リソース	27
7 詳細説明	12	10.5 商標	27
7.1 概要	12	10.6 静電気放電に関する注意事項	27
7.2 機能ブロック図	12	10.7 用語集	27
7.3 機能説明	12	11 改訂履歴	27
7.4 デバイスの機能モード	13	12 メカニカル、パッケージ、および注文情報	28

4 ピン構成および機能




図 4-1. CDCDB800RSL パッケージ 48 ピン VQFN 上面図

表 4-1. ピン機能 CDCDB800

ピン		タイプ ⁽²⁾	説明
名称	番号		
入力クロック			
CLKIN_P	4	I	LP-HCSL 差動クロック入力。通常、クロック ソースの差動出力に直接接続します。
CLKIN_N	5	I	
出力クロック			
CK0_P	13	O	チャネル 0 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK0_N	14	O	
CK1_P	16	O	チャネル 1 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK1_N	17	O	

表 4-1. ピン機能 CDCDB800 (続き)

ピン		タイプ ⁽²⁾	説明
名称	番号		
CK2_P	21	O	チャネル 2 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK2_N	22	O	チャネル 3 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK3_P	25	O	チャネル 4 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK3_N	26	O	チャネル 5 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK4_P	28	O	チャネル 6 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK4_N	29	O	チャネル 7 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK5_P	32	O	チャネル 8 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK5_N	33	O	チャネル 9 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK6_P	35	O	チャネル 10 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK6_N	36	O	チャネル 11 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK7_P	39	O	チャネル 12 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
CK7_N	40	O	チャネル 13 の LP-HCSL 差動クロック出力。通常、PCIe 差動クロック入力に直接接続します。使用しない場合は、ピンを未接続のままにしておくことができます。
管理と制御 ⁽¹⁾			
CKPWRGD_PD#	1	I, S, PD	クロック パワー グッドおよびパワーダウン マルチファンクション入力ピン、内部 $180\text{k}\Omega$ プルダウン。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。PWRGD が初めて high にアサートされた後、このピンは PD# ピンになり、このピンでパワーダウン モードを制御します。 LOW: パワーダウン モード、すべての出力チャネルトライステート。 HIGH: 通常動作モード。
OE0#	11	I, S, PD	チャネル 0 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW: 出力チャネル 0 を有効化します。 HIGH: 出力チャネル 0 を無効化します。
OE1#	18	I, S, PD	チャネル 1 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW: 出力チャネル 1 を有効化します。 HIGH: 出力チャネル 1 を無効化します。
OE2#	23	I, S, PD	チャネル 2 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW: 出力チャネル 2 を有効化します。 HIGH: 出力チャネル 2 を無効化します。
OE3#	24	I, S, PD	チャネル 3 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW: 出力チャネル 3 を有効化します。 HIGH: 出力チャネル 3 を無効化します。
OE4#	30	I, S, PD	チャネル 4 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW: 出力チャネル 4 を有効化します。 HIGH: 出力チャネル 4 を無効化します。
OE5#	31	I, S, PD	チャネル 5 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW: 出力チャネル 5 を有効化します。 HIGH: 出力チャネル 5 を無効化します。

表 4-1. ピン機能 CDCDB800 (続き)

ピン		タイプ ⁽²⁾	説明
名称	番号		
OE6#	37	I, S, PD	チャネル 6 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW:出力チャネル 6 を有効化します。 HIGH:出力チャネル 6 を無効化します。
OE7#	41	I, S, PD	チャネル 7 の出力イネーブル、 $180\text{k}\Omega$ の内部プルダウン、アクティブ Low。通常、マイクロコントローラの GPIO に接続します。使用しない場合は、ピンを未接続のままにしておくことができます。 LOW:出力チャネル 7 を有効化します。 HIGH:出力チャネル 7 を無効化します。
SMBus および SMBus アドレス			
SMBDAT	6	I/O	SMBus インターフェイスのデータピン。通常は外付けプルアップ抵抗を使用して 3.3V VDD にプルアップします。推奨プルアップレジスタ値は 8.5k を超えます。
SMBCLK	7	I	SMBus インターフェイスのクロックピン。通常は外付けプルアップ抵抗を使用して 3.3V VDD にプルアップします。推奨プルアップレジスタ値は 8.5k を超えます。
SMBWRTLOCK	46	I, PD	SMBWRTLOCK: SMBUS での書き込みコマンドをディセーブルにします。 SMBWRTLOCK がアサートされると、すべての書き込みは無視されます (読み取りには影響しません)。内部 $180\text{k}\Omega$ プルダウン、アクティブ High。 0 = SMBus 書き込みがイネーブル。 1 = SMBus 書き込みが無効。
電源電圧およびグラウンド			
GNDR	2	G	グランド。
VDDR	3	P	入力クロックレシーバの電源入力。デカップリングコンデンサを GND に接続して 3.3V 電源レールに接続します。電源とグランドとの間に各電源ピンの近くに $0.1\mu\text{F}$ コンデンサを配置します。
VDD	10, 15, 19, 27, 34, 38, 42, 44	P	出力チャネルおよびコア電圧用の 3.3V 電源。
GND	DAP	G	グランド。グランドパッドはシステムグランドに接続します。
内部接続なし			
NC	8, 9, 12, 20, 43, 45	—	GND または VDD プレーンには接続しないでください。
NC	47, 48	—	接続なし。ピンは GND または VDD に接続するか、「絶対最大定格」に記載されている電源電圧範囲内で任意の電位に接続することができます。

- (1) ピン名の末尾にある「#」記号は、信号が低電圧レベルのときにアクティブ状態が発生することを示しています。「#」が存在しない場合、信号はアクティブ high です。
- (2) 各ピンの I/O タイプの定義は次のとおりです。
 - I = 入力
 - O = 出力
 - I/O = 入出力
 - PU/PD = VDD/2 への内部 $180\text{k}\Omega$ プルアップ/プルダウン ネットワークバイアス
 - PD = $180\text{k}\Omega$ の内部プルダウン
 - S = ハードウェア構成ピン
 - P = 電源
 - G = グランド

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V_{DD}, V_{DD_R}	電源電圧	-0.3	3.6	V
V_{IN}	IO 入力電圧	-0.3	3.6	V
T_J	接合部温度		125	°C
T_{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」を超えた動作は、デバイスに恒久的な損傷を与える可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	V
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	

- (1) JEDEC ドキュメント JEP155 には、500VHBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
 (2) JEDEC ドキュメント JEP157 には、250VCDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{DD}	IO、コア電源電圧	3	3.3	3.6	V
V_{DD_R}	入力電源電圧	3	3.3	3.6	V
T_A	周囲温度	-40		105	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		デバイスのパッケージ	単位
		RSL (QFN)	
		48 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	32.2	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	22.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	14.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	0.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	14.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	6.1	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性

VDD、VDD_R = 3.3V±5%、-40°C ≤ TA ≤ 105°C。標準値は、VDD = VDD_R = 3.3V、25°C のときです (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
消費電流						
I _{DD_R}	コア消費電流	アクティブ モード。CKPWRGD_PD# = 1	9	mA	2.2	
		パワーダウン モード。CKPWRGD_PD# = 0	2.2			
I _{DD}	IO 電源電流	全出力ディセーブル	18	mA	7.8	
		全出力アクティブ、100MHz (出力ごと)	7.8			
		パワーダウン モード。CKPWRGD_PD# = 0	1.5			
クロック入力						
f _{IN}	入力周波数		50	100	250	MHz
V _{IN}	入力電圧スイング	CLKIN_P と CLKIN_N ⁽¹⁾ の間の差動電圧	200	2300	mV _{Diff-peak}	
dV/dt	入力電圧エッジ レート	入力スイングの 20% ~ 80%	0.7			
DV _{CROSS}	V _{CROSS} の合計変動	V _{CROSS} での合計変動	140	140	mV	
DC _{IN}	入力デューティ サイクル		40	60		
C _{IN}	入力容量 ⁽²⁾	CLKIN_P ピンと CLKIN_N ピンの間の差動容量	2.2	2.2	pF	
クロック出力						
f _{OUT}	出力周波数		50	100	250	MHz
C _{OUT}	出力容量 ⁽¹⁾	CKx_P ピンと CKx_N ピンの間の差動容量	4	4	pF	
V _{OH}	出力 HIGH 電圧	シングル エンド ^{(2) (3)}	225	270		
V _{OL}	出力 LOW 電圧		10	150		
V _{HIGH}	出力 HIGH 電圧	DB800ZL で定義されている AC 負荷で測定	660	850	mV	
V _{LOW}	出力 LOW 電圧	DB800ZL で定義されている AC 負荷で測定	-150	150		
V _{MAX}	出力最大電圧	DB800ZL で定義されている AC 負荷で測定	1150	1150	mV	
V _{CROSS}	交差点電圧	^{(3) (4)}	130	200		
V _{CROSSAC}	交差点電圧 (AC 負荷)	DB800ZL で定義されている AC 負荷で測定	250	550	mV	
DV _{CROSS}	V _{CROSS} の合計変動	V _{CROSS} ^{(3) (4)} の変動	35	140		
V _{ovs}	オーバーシュート電圧	⁽³⁾			V _{OH} +75	
V _{ovs(AC)}	オーバーシュート電圧 (AC 負荷)	DB800ZL で定義されている AC 負荷で測定			V _{HIGH} +30	0
V _{uds}	アンダーシュート電圧	⁽³⁾			V _{OL} -75	
V _{uds(AC)}	アンダーシュート電圧	DB800ZL で定義されている AC 負荷で測定			V _{LOW} -300	mV
V _{rb}	リングバック電圧	DB800ZL で定義されている AC 負荷で測定し、シングル エンド波形から取得 (V _{HIGH} と V _{LOW} を基準とした測定)	-0.2	0.2	V	
Z _{DIFF}	差動インピーダンス (デフォルト設定、85Ω)	V _{OL} /V _{OH} で測定	81	85	89	Ω
	差動インピーダンス (出力インピーダンス選択ビット=1、100Ω)	V _{OL} /V _{OH} で測定	95	100	105	
Z _{DIFF_CROS}	差動インピーダンス (デフォルト設定、85Ω)	V _{CROSS} で測定	68	85	102	
	差動インピーダンス (出力インピーダンス選択ビット=1、100Ω)	V _{CROSS} で測定	80	100	120	
t _{EDGE}	差動エッジ レート	V _{CROSS} ⁽⁷⁾ の周辺で測定 (±150mV)	2	4	V/ns	
Dt _{EDGE}	エッジ レート マッチング	V _{CROSS} ⁽⁷⁾ で測定 (±75mV)		20	%	

VDD、VDD_R = 3.3V±5%、-40°C ≤ T_A ≤ 105°C。標準値は、VDD = VDD_R = 3.3V、25°C のときです (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
t _{STABLE}	安定したクロック出力へのパワー グッド アサート	CKPWRGD_PD# ピンが 0 から 1 に遷移、f _{IN} = 100MHz	ポジティブ 出力が 0.2V に達したときに測定		1.8		ms
t _{DRIVE_PD#}	出力が high に駆動されるへのパワー グッド アサート	CKPWRGD_PD# ピンが 0 から 1 に遷移、f _{IN} = 100MHz	ポジティブ 出力が 0.2V に達したときに測定		300		μs
t _{OE}	安定したクロック出力への出力イネーブルのアサート	OEx# ピンが 1 から 0 に遷移します		10			
t _{OD}	出力イネーブルのデアサートからクロックなし出力へ	OEx# ピンが 0 から 1 に遷移します		10			CLKIN 周期
t _{PD}	電源オフ アサートからクロックなし出力へ	CKPWRGD_PD# ピンが 1 から 0 に遷移します		3			
t _{DCD}	デューティ サイクルの歪み	差動、f _{IN} = 100MHz、f _{IN_DC} = 50%		-1	1		%
t _{DLY}	伝搬遅延	(5)		0.5		3	ns
t _{SKEW}	出力間のスキー	(6)			50		ps
t _{DELAY(IN-OUT)}	入出力間遅延の変動	電圧と温度による 100MHz での入力から出力までの遅延変動		-250	250		ps
J _{CKx_DB2000Q} (7)	DB2000Q の追加ジッタ	DB2000Q フィルタ (入力: 200mV 差動スイング、1.5V/ns)			0.038		ps、RMS
J _{CKx_PCIE} (7)	PCIe7.0 の追加ジッタ	PCIe7.0 フィルタ	PCIe7.0 フィルタ		11.3		fs、RMS
J _{CKx_PCIE} (7)	PCIe6.0 の追加ジッタ	PLL BW: 0.5 - 1MHz、CDR = 10MHz	入力クロック スルーレート = 2V/ns		16.1		fs、RMS
	PCIe5.0 の追加ジッタ	PCIe5.0 フィルタ			25		
	PCIe4.0 の追加ジッタ	PLL BW = 2 ~ 5MHz、CDR = 10MHz	入力クロック スルーレート \geq 1.8V/ns		62		
	PCIe3.0 の追加ジッタ		入力クロック スルーレート \geq 0.6V/ns		100		
J _{CKx}	付加ジッタ	f _{IN} = 100MHz、スルーレート \geq (3V/ns)、12kHz ~ 20MHz の積分帯域幅。		100	160		fs、RMS
NF	ノイズ・フロア	f _{IN} = 100MHz、f _{Offset} \geq 10MHz	入力クロック スルーレート \geq 3V/ns	-160	-155		dBc/Hz
SMBUS インターフェイス、OEx#、CKPWRGD_PD#							
V _{IH}	High レベル入力電圧			2.0			V
V _{IL}	Low レベル入力電圧				0.8		
I _{IH}	入力リーク電流	内部プルアップ / プルダウン付き	GND \leq V _{IN} \leq V _{DD}	-30	30		μA
I _{IL}	入力リーク電流	内部プルアップ / プルダウン付き	GND \leq V _{IN} \leq V _{DD}	-30	30		μA
I _{IH}	入力リーク電流	内部プルアップ / プルダウンなし	GND \leq V _{IN} \leq V _{DD}	-5	5		μA
I _{IL}	入力リーク電流	内部プルアップ / プルダウンなし	GND \leq V _{IN} \leq V _{DD}	-5	5		μA
C _{IN}	入力容量			4.5			pF

VDD、VDD_R = 3.3V±5%、-40°C ≤ T_A ≤ 105°C。標準値は、VDD = VDD_R = 3.3V、25°C のときです (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
C _{OUT}	出力容量			4.5		pF
I _{IH}	入力リーコンデンサー	内部プルアップ / プルダウン付き V _{IN} = V _{DD}	-30		30	μA
C _{IN}	入力容量 ⁽¹⁾			4.5		pF

- (1) 電圧スイングにオーバーシュートが含まれます。
- (2) 量産時にはテストを行っていません。設計と特性評価により検証されています。
- (3) DC テスト負荷内で測定。
- (4) V_{CROSS} は、システム グランドを基準として CK_x_P = CK_x_N の場合のシングルエンド電圧です。CK_x_P が立ち上がりの場合、CK_x の立ち上がりエッジでのみ有効です。
- (5) CLK_IN の立ち上がりエッジから、任意の CK_x 出力まで測定。
- (6) 任意の CK_x 出力の立ち上がりエッジから、他の CK_x 出力との間で測定。
- (7) AC テスト負荷内で測定。

5.6 タイミング要件

VDD、VDD_R = 3.3V±5%、-40°C ≤ T_A ≤ 105°C。標準値は、VDD = VDD_A = 3.3V、25°C のときです (特に記述のない限り)

		最小値	公称値	最大値	単位
SMBUS 互換インターフェース タイミング					
f _{SMB}	SMBus の動作周波数	10	400	400	kHz
t _{BUF}	STOP と START 間のバス解放時間	4.7			
t _{HD_STA}	START 条件のホールド時間	SMBDAT が Low になった後 SMBCLK が Low になります	4		
t _{SU_STA}	START 条件のセットアップ時間	SMBCLK が High になってから SMBDAT が Low になる	4.7		μs
t _{SU_STO}	ストップ条件のセットアップ時間		4		
t _{HD_DAT}	SMBDAT のホールド時間	300			
t _{SU_DAT}	SMBDAT のセットアップ時間	250			ns
t _{TIMEOUT}	SMBCLK low 検出のタイムアウト	これらの用語は、デバイスの入力クロック周波数です	1e6		サイクル
t _{LOW}	SMBCLK の Low 期間		4.7		
t _{HIGH}	SMBCLK の High 期間		4	50	μs
t _F	SMBCLK/SMBDAT 立ち下がり時間 ⁽¹⁾			300	
t _R	SMBCLK/SMBDAT 立ち上がり時間 ⁽²⁾			1000	ns

(1) TF = (V_{IHMIN} + 0.15) ~ (V_{ILMAX}-0.15)

(2) TR = (V_{ILMAX}-0.15) ~ (V_{IHMIN} + 0.15)

5.7 代表的特性

図 5-1 に、ソースの位相ノイズと DUT (CDCDB800) の出力の両方を示します。位相ノイズ プロットから、DUT が非常に低い位相ノイズ特性を持ち、合計ジッタが rms 値で 71fs であることが示されています。クロックリファレンスのノイズを rms で差し引くことで、通常条件下における CDCDB800 の付加ジッタは rms 値で 71fs 未満となります。




図 5-1. CDCDB800 クロック出力 (CK0:8) 位相ノイズ

6 パラメータ測定情報





図 6-1. AC テスト負荷 (Intel DB2000QL ドキュメント参照)



$R1 = 47\Omega$ および $R2 = 147\Omega$ 。


図 6-2. DC シミュレーション負荷 (Intel DB2000QL ドキュメントを参照)

7 詳細説明

7.1 概要

CDCDB800 は、付加ジッタが小さい伝搬遅延のクロック バッファであり、PCIe Gen 1 ~ 7、QPI、UPI、SAS および SATA の各基準クロックの厳格な性能要件を満たすように設計されています。CDCDB800 を使用すると、単一のクロック ソースを LP-HCSL 形式で最大 8 個の個別出力のバッファリングと複製が可能です。CDCDB800 には、SMBus バージョン 2.0 準拠のインターフェイスからアクセスできるステータスおよび制御レジスタも含まれています。このデバイスは、大量の外部受動部品を内蔵しているため、システム全体のコストを削減できます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 フェイルセーフ入力

CDCDB800 は、フェイルセーフ入力動作機能をサポートするように設計されています。この機能により、 V_{DD} が印加される前に、デバイスを損傷することなくデバイス入力を駆動できます。デバイスでサポートされている最大入力の詳細については、[絶対最大定格](#)を参照してください。

7.3.2 出カイネーブルの制御

CDCDB800 は、SMBus および $OE\#$ を使用して出力チャネルの状態を制御します。 $OE\#$ ピンは、同じ値で出力の状態を制御します。たとえば、 $OE5\#$ ピンは $CK5$ 出力ドライバの状態を制御します。対応する $OE\#$ ピンが Low に保持されている場合、SMBus レジスタによって出力を有効または無効にできます。

7.3.3 SMBus

CDCDB800 は、 $CKPWRGD_PD\# = 1$ のときにのみアクティブになる SMBus インターフェイスを備えています。SMBus により、各出力を個別にイネーブル/ディセーブルできます。

$CKPWRGD_PD\# = 0$ の場合、SMBus ピンは Hi-Z 状態になりますが、すべてのレジスタ設定は保持されます。SMBus レジスタ値は、 V_{DD} が推奨動作電圧の範囲内に維持されている間のみ保持されます。

7.3.3.1 SMBus アドレス割り当て

CDCDB800 は書き込み操作 (読み出し/書き込み = 0) では、SMBus アドレス 0xD8、読み出し操作 (読み出し/書き込み = 1) では、アドレス 0xD9 に応答します。

7.4 デバイスの機能モード

7.4.1 CKPWRGD_PD# 機能

CKPWRGD_PD# ピンは、デバイス内で次の 2 つの状態変数を設定するために使用されます: PWRGD および PD#。PWRGD および PD# 変数は、デバイスのどの機能がいつでもアクティブになるか、および入力および出力ピンの状態を制御します。

PWRGD および PD# 状態は、CKPWRGD_PD# ピンで多重化されます。V_{DD} および V_{DDR} が存在し、かつ推奨動作条件内に収まるまでは、CKPWRGD_PD# を V_{OL} 未満に維持し、V_{DDR} + 0.3V を超えないようにする必要があります。CKPWRGD_PD# が High に設定された後、PD# を使用するには有効な CLKIN が存在している必要があります。

CKPWRGD_PD# ピンの最初の立ち上がりエッジで PWRGD = 1 が設定されます。PWRGD が 1 に設定された後、CKPWRGD_PD# ピンを使用して、PD# モードのみをアサートします。PWRGD 変数は、V_{DD} および V_{DDR} が取り外された場合にのみ 0 にクリアされます。




図 7-1. PWRGD と PD# の状態が変更されます

7.4.2 OE[7:0]# および SMBus 出力イネーブル

各出力チャネル 0 ~ 7 は、SMB イネーブル ビットと呼ばれる SMBus 制御レジスタ ビットによって個別にイネーブルまたはディセーブルできます。さらに、各出力チャネルには、それぞれに対応する専用の OE[7:0]# ハードウェア ピンがあります。OE[7:0]# ピンは非同期的にアサートされた low 信号で、出力をイネーブルまたはディセーブルできます。

ハードウェアとソフトウェアを介した出力のイネーブルとディセーブルについては、表 7-1 を参照してください。出力チャネルをアクティブにするには、SMB イネーブルビットを両方とも 1 にし、OEx# ピンを入力 low 電圧「0」にする必要があることに注意してください。

表 7-1. OE[7:0]# 機能

制御入力	電力状態変数 (内部用)		CLKIN	OE[7:0]# ハードウェア ピンと SMBus 制御レジスタ ビット			CK[7:0]_P/ CK[7:0]_N	
	CKPWRGD_P D#	PWRGD		OE[7:0]#	OUT_EN_CLK[7:0]	DRIVE_OP_ST ATE_CTRL		
0	0	0	X	X	X	X	LOW/LOW	
1	1	1	X ⁽¹⁾	X	0		0	LOW/LOW
				1	X		1	TRI-STATE
				0		X	0	LOW/LOW
				1			1	TRI-STATE
0	0	X ⁽²⁾		0	1	X	動作時	
				X	X		0	LOW/LOW
							1	TRI-STATE

(1) パワーダウン状態に入るには、CKPWRGD_PD# が 1 から 0 に遷移した後、CLKIN を少なくとも 3 クロック サイクルの間アクティブに保つ必要があります。

(2) アクティブなクロック出力でパワーアップ状態に入るには、CKPWRGD_PD# が 0 から 1 に遷移する前に CLKIN をアクティブにしておく必要があります。

7.4.3 出力スルーレート制御

CDCDB800 には出力スルーレート制御機能があり、お客様が基板の設計に応じて出力パターン長を長くする補償に使用できます。4 つの出力 (0~3 および 4~7) で構成されるバンクのスルーレートは、CAPTRIM と呼ばれる SMBus 制御レジスタによって、所定の範囲内で変更できます。詳細については、表 8-13 をご覧ください。

7.4.4 出力インピーダンス制御


の CDCDB800 内蔵終端は、85Ω または 100Ω のいずれかにプログラムできます。この柔軟性により、基板の特性インピーダンスが通常 85Ω または 100Ω のいずれであっても、顧客は同一のデバイスをさまざまなアプリケーションで使用できます。この終端抵抗は、OUTSET と呼ばれるレジスタのビット 5 を使用して、すべての出力全体について変更することができます。詳細については、表 8-11 をご覧ください。

7.5 プログラミング

CDCDB800 は SMBus を使用して、8 の出力ドライバの状態をプログラムします。SMBus のプログラミングの詳細については レジスタ マップを、レジスタの情報については SMBus を参照してください。

表 7-2. コマンド コードの定義

ビット	説明
7	0 = ブロック読み取りまたはブロック書き込み動作 1 = バイト読み取りまたはバイト書き込み動作
(6:0)	バイト操作のレジスタ アドレス、またはブロック動作の開始レジスタ アドレス



- [S] Start Condition
- [Sr] Repeated Start Condition
- [R/W] 1 = Read (Rd); 0 = Write (Wr)
- [A] Acknowledge (ACK = 0 and NACK = 1)
- [P] Stop Condition
- Controller-to-Peripheral Transmission
- Peripheral-to-Controller Transmission

図 7-2. 汎用プログラミング シーケンス




図 7-3. バイト書き込みプロトコル




図 7-4. バイト読み取りプロトコル




図 7-5. ブロック書き込みプロトコル




図 7-6. ブロック読み取りプロトコル




図 7-7. SMBus タイミング図

8 レジスタ マップ

8.1 CDCDB800 レジスタ

表 8-1 に、CDCDB800 レジスタの一覧を示します。表 8-1 にないレジスタ位置はすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。

表 8-1. CDCDB800 レジスタ

アドレス	略称	レジスタ名	セクション
0h	RCR1	予約済み制御レジスタ 1	表示
1h	OECR1	出力イネーブルの制御 1	表示
2h	OECR2	出力イネーブルの制御 2	表示
3h	OERDBK	出力イネーブル#ピン読み戻し	表示
4h	RCR2	予約済み制御レジスタ 2	表示
5h	VDRREVID	ベンダーリビジョンの識別	表示
6h	DEVID	デバイス識別情報	表示
7h	BTRDCNT	バイト読み取りカウント制御	表示
8h	OUTSET	出力設定制御	表示
4Ch	CAPTRIM	スルーレートコンデンサ クラスタ 1 および 2	表示

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 8-2 このセクションでアクセス タイプに使用しているコードを示します。

表 8-2. CDCDB800 のアクセス タイプ コード

アクセス タイプ	コード	説明
読み取りタイプ		
R	R	読み出し
書き込みタイプ		
W	W	書き込み
リセットまたはデフォルト値		
-n		リセット後の値またはデフォルト値

8.1.1 RCR1 レジスタ (アドレス = 0h) [リセット = 47h]

RCR1 を表 8-3 に示します。

概略表に戻ります。

RCR1 レジスタには予約済みビットが含まれています。

表 8-3. RCR1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-4	予約済み	R	4h	予約済み。
3-0	予約済み	R/W	7h	これらのビットへの書き込みは、デバイスの機能に影響しません。

8.1.2 OECR1 レジスタ (アドレス = 1h) [リセット = FFh]

OECR1 を OECR1 レジスタのフィールドの説明 に示します。

概略表に戻ります。

OECR1 レジスタには、各出力クロック チャネル [5:0] をイネーブルまたはディセーブルにするビットが含まれています。

表 8-4. OECR1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	OUT_EN_CLK5	R/W	1h	このビットは、出力チャネル CK5_P/CK5_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
6	OUT_EN_CLK4	R/W	1h	このビットは、出力チャネル CK4_P/CK4_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
5	OUT_EN_CLK3	R/W	1h	このビットは、出力チャネル CK3_P/CK3_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
4	OUT_EN_CLK2	R/W	1h	このビットは、出力チャネル CK2_P/CK2_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
3	予約済み	R/W	1h	このビットへの書き込みは、デバイスの機能に影響しません。
2	OUT_EN_CLK1	R/W	1h	このビットは、出力チャネル CK1_P/CK1_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
1	OUT_EN_CLK0	R/W	1h	このビットは、出力チャネル CK0_P/CK0_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
0	予約済み	R/W	1h	このビットへの書き込みは、デバイスの機能に影響しません。

8.1.3 OECR2 レジスタ (アドレス = 2h) [リセット = 0Fh]

OECR2 を [OECR2 レジスタのフィールドの説明](#) に示します。

[概略表](#)に戻ります。

OECR2 レジスタには、各出力クロック チャネル [7:6] をイネーブルまたはディセーブルにするビットが含まれています。

表 8-5. OECR2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-3	予約済み	R/W	1h	これらのビットへの書き込みは、デバイスの機能に影響しません。
2	OUT_EN_CLK7	R/W	1h	このビットは、出力チャネル CK7_P/CK7_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル
1	予約済み	R/W	1h	このビットへの書き込みは、デバイスの機能に影響しません。
0	OUT_EN_CLK6	R/W	1h	このビットは、出力チャネル CK6_P/CK6_N の出力イネーブル信号を制御します。 0h = 出力ディセーブル 1h = 出力イネーブル

8.1.4 OERDBK レジスタ (アドレス = 3h) [リセット = 0h]

OERDBK を表 8-6 に示します。

概略表に戻ります。

OERDBK レジスタには、OE[7:0]# 入力ピンの現在の状態を通知するビットが含まれています。

表 8-6. OERDBK レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	RB_OE7	R	0h	このビットは、OE7# ピンに存在するロジック レベルを報告します。
6	RB_OE6	R	0h	このビットは、OE6# ピンに存在するロジック レベルを報告します。
5	RB_OE5	R	0h	このビットは、OE5# ピンに存在するロジック レベルを報告します。
4	RB_OE4	R	0h	このビットは、OE4# ピンに存在するロジック レベルを報告します。
3	RB_OE3	R	0h	このビットは、OE3# ピンに存在するロジック レベルを報告します。
2	RB_OE2	R	0h	このビットは、OE2# ピンに存在するロジック レベルを報告します。
1	RB_OE1	R	0h	このビットは、OE1# ピンに存在するロジック レベルを報告します。
0	RB_OE0	R	0h	このビットは、OE0# ピンに存在するロジック レベルを報告します。

8.1.5 RCR2 レジスタ (アドレス = 4h) [リセット = 0h]

RCR2 を RCR2 レジスタのフィールドの説明 に示します。

概略表に戻ります。

RCR2 レジスタには予約済みビットが含まれています。

表 8-7. RCR2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-0	予約済み	R	0h	予約済み。

8.1.6 VDRREVID レジスタ (アドレス = 5h) [リセット = 0Ah]

表 8-8 に、VDRREVID を示します。

概略表に戻ります。

VDRREVID レジスタには、ベンダ識別コードとシリコン リビジョン コードが含まれています。

表 8-8. VDRREVID レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-4	REV_ID	R	0h	シリコンのリビジョン コード。 シリコン リビジョン コード ビット [3:0] はレジスタ ビット [7:4] に直接マップされています 。
3-0	VENDOR_ID	R	Ah	ベンダー識別コード。 ベンダ ID ビット [3:0] はレジスタ ビット [3:0] に直接マップされています 。

8.1.7 DEVID レジスタ (アドレス = 6h) [リセット = E7h]

DEVID を表 8-9 に示します。

概略表に戻ります。

DEVID レジスタには、デバイス識別コードが含まれています。

表 8-9. DEVID レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
7-0	DEV_ID	R	E7h	デバイス ID コード。 デバイス ID ピット [7:0] はレジスタ ピット [7:0] に直接マップされています。

8.1.8 BTRDCNT レジスタ (アドレス = 7h) [リセット = 8h]

表 8-10 に、BTRDCNT を示します。

概略表に戻ります。

BTRDCNT レジスタには、読み戻すバイト数を設定するビット [4:0] が含まれています。

表 8-10. BTRDCNT レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-5	予約済み	R/W	0h	これらのビットへの書き込みは、デバイスの機能に影響しません。
4	BYTE_COUNTER	R/W	0h	
3-0	BYTE_COUNTER	R/W	8h	このレジスタに書き込むと、読み戻すバイト数を設定します。

8.1.9 OUTSET レジスタ (アドレス = 8h) [リセット = 0h]

OUTSET を表 8-11 に示します。

概略表に戻ります。

OUTSET レジスタの Bit5 はすべての出力の終端を設定し、Bit4 はすべての出力のパワーダウン状態を設定するために使用できます。このレジスタの残りのビットは予約済みです。

表 8-11. OUTSET レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-6	予約済み	R	0h	予約済み。
5	CH_ZOUT_SEL	R/W	0h	85Ω(0) と 100Ω(1) 出力インピーダンスのいずれかを選択します
4	d_DRIVE_OP_STATE_CTRL	R/W	0h	すべての出力クロックのパワーダウン状態。 0: LOW/LOW 1: TRI_STATE
3-0	予約済み	R/W	0h	レジスタビットは 0 に書き込むことができます。0 以外の値を書き込むと、デバイスの機能に影響を及ぼします。

8.1.10 CAPTRIM レジスタ (アドレス = 4Ch) [リセット = 66h]

表 8-13 に、CAPTRIM を示します。

概略表に戻ります。

CAPTRIM レジスタのビット [7:4] は、出力チャネル クラスター 2 のスルーレートを制御するために使用されます。ビット [3:0] は、出力チャネル クラスター 1 のスルーレートを制御します。クラスターの識別については、以下を参照してください。

表 8-12. クラスター識別

クラスター	出力
1	CK3、CK2、CK1、CK0
2	CK7、CK6、CK5、CK4

表 8-13. CAPTRIM レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-4	CLUSTER2_CAP_TRIM	R/W	6h	クラスター 2 のスルーレート低減用キャップトリム。6h のデフォルト値。 0: 最小値 F: 最大

表 8-13. CAPTRIM レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
3-0	CLUSTER1_CAP_TRIM	R/W	6h	クラスタ 1 のスルーレート低減コンデンサ トリム。6h のデフォルト値。 0: 最小値 F: 最大

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

CDCDB800 は、PCIe 第 6 世代および PCIe 第 7 世代 REFCLK 分配をサポートするファンアウトバッファです。このデバイスは、通常 100MHz のクロックを最大 8 系統に分配するために使用されます。

9.2 代表的なアプリケーション

図 9-1 は CDCDB800 の代表的なアプリケーションを示します。このアプリケーションでは、クロック ジェネレータが CDCDB800 に 100MHz のリファレンスを供給し、その後がそのクロックを PCIe エンドポイントに分配します。クロック ジェネレータは、CDCI6214 のようなディスクリート クロック ジェネレータであってもよく、またはプラットフォーム コントローラ ハブ (PCH) やアプリケーション プロセッサなどの大型部品に統合されていてもかまいません。




図 9-1. 代表的なアプリケーション

9.2.1 設計要件

典型的なサーバー マザーボードのアプリケーションとして、プロセッサ チップセットの PCH から複数のエンドポイントへ 100MHz の PCIe リファレンス クロックを分配する必要がある場合を考えてみます。クロックの入力および出力要件の例を次に示します。

- クロック入力:
 - 100MHz LP-HCSL
- クロック出力:
 - 2 系統の 100MHz をプロセッサへ、LP-HCSL
 - 3 系統の 100MHz をライザーリティマへ、LP-HCSL
 - 3 系統の 100MHz を DDR メモリ コントローラへ、LP-HCSL

9.2.2 詳細な設計手順

CDCDB2000 ソケットの設計を開始する前に、次の項目を決定する必要があります。

- 出力イネーブルの制御方法

9.2.2.1 出力イネーブルの制御方法

このデバイスには、SMBus にプログラムされたレジスタ（ソフトウェア）を使用して出力を制御するか、またはハードウェア OE# ピンを使用して出力を制御するオプションがあります。ソフトウェアを使用して出力を制御する場合、ハードウェア OE# ピンはフローティングのままにしておくことができます。これらの各ピンにはグランドへのプルダウンがあるためです。レジスタのプログラムの詳細情報については、[レジスタ マップ](#)セクションを参照してください。

ハードウェア OE# ピンを使用して出力を制御する場合、たとえば、これらのピンを GPIO コントローラに接続し、[ピン構成と機能](#)セクションに従って出力を HIGH/LOW に設定することができます。出力の制御に使用される OUT_EN_CLK7～OUT_EN_CLK0 ビットを、レジスタ OECR1 のフィールドの説明に示します。これらのレジスタ ビットはデフォルトで 1 に設定されており、出力が「ソフトウェア イネーブル」であり、したがって状態がハードウェア OE# ピンによって設定されていることを検証します。

9.2.3 アプリケーション曲線

代表的特性 セクションの [図 5-1](#) は、この例のアプリケーション曲線と代表的特性の両方のプロットとして使用できます。

[図 9-2](#) および [図 9-3](#) に、各種 CAPTRIM コードと全温度範囲に対する出力スルーレートの特性評価データを示します。顧客は、システム要件に基づいて適切な出力スルーレートを選択する際の参考として、これらのプロットを利用できます。




図 9-2. 出力スルーレートと CAPTRIM コードとの関係

図 9-3. さまざまな CAPTRIM コードにおける温度範囲全体にわたるスルーレートの変動

9.3 電源に関する推奨事項

高性能クロック バッファは、電源のノイズに敏感であり、バッファの付加ジッタが大幅に増加する可能性があります。したがって、特にジッタや位相ノイズがアプリケーションにとって重要な場合には、システムの電源からのノイズを低減することが不可欠です。

フィルタ コンデンサを使用して、電源からの低周波数ノイズを除去すると、バイパス コンデンサが高周波ノイズに対する非常に低いインピーダンス パスとして機能し、電源システムを誘導性の変動から保護できます。これらのバイパス コンデンサは、デバイスの必要に応じて瞬間的な電流サーボを発生させます。またバイパス コンデンサの等価直列抵抗 (ESR) を小さくする必要があります。バイパス コンデンサを適切に使用するには、電源端子の近くに配置し、短いループでレイアウトしてインダクタンスを最小限に抑えます。基板電源とチップ電源の間にフェライト ビーズを挿入し、クロック バッファによって生成される高周波スイッチング ノイズを絶縁することを推奨します。これらのビーズは、スイッチング ノイズが基板の電源

に漏れるのを防止します。基板電源とチップ電源を適切に絶縁し、適切な動作に必要な最小電圧を上回る電源端子の電圧を維持するため、DC 抵抗が非常に小さく適切なフェライトビーズを選定することが重要です。

図 9-4 に、この推奨される電源フィルタリングおよびデカッピング方法を示します。




図 9-4. 電源のデカッピング

9.4 レイアウト

9.4.1 レイアウトのガイドライン

以下のセクションでは、CDCDB800 の良好な熱性能と電源接続を保証するためのレイアウトのガイドラインを示します。

[レイアウト例](#)において、CDCDB800 はレジスタのデフォルト設定に従って、85Ω の差動出力インピーダンス LP-HCSL 形式ドライバを備えています。CKx ピンに接続されるすべての伝送ラインは、反射や不要な放射の増加を防ぐため、85Ω の差動インピーダンスおよび 42.5Ω のシングルエンドインピーダンスにする必要があります。100Ω の出力インピーダンスが有効になっている場合、CKx ピンに接続される伝送線は、100Ω の差動インピーダンスおよび 50Ω のシングルエンドインピーダンスにする必要があります。伝送ライン上のスタブを除去または削減するように注意してください。

9.4.2 レイアウト例

図 9-5～図 9-7 は、熱設計手法のアプリケーションと、デバイスの DAP と PCB 間の低インダクタンスのグランド接続を示すプリント基板 (PCB) レイアウトの例です。




図 9-5. CDCDB800 の PCB レイアウト例、最上層




図 9-6. CDCDB800 の PCB レイアウト例、GND 層




図 9-7. CDCDB800 の PCB レイアウト例、最下層

10 デバイスおよびドキュメントのサポート

10.1 デバイス サポート

10.1.1 TICS Pro

TICS Pro は、EVM プログラミングおよびレジスタ マップ生成用オフライン ソフトウェア ツールであり、個々の用途に合わせてデバイス構成をプログラミングできます。TICS Pro の場合、<http://www.ti.com/tool/TICSPRO-SW> にアクセスします。

10.2 ドキュメントのサポート

10.2.1 関連資料

- テキサス インスツルメンツ、CDCDB800/803 超低付加ジッタ、8 出力 PCIe Gen1~Gen5 クロック バッファ

10.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

10.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (May 2022) to Revision C (August 2025)	Page
• 「特長」、「アプリケーション」、「概要」セクションに PCIe Gen 7 の仕様を追加.....	1
• 「概要」セクションに PCIe Gen 7 の仕様を追加.....	12

Changes from Revision A (September 2021) to Revision B (May 2022)	Page
• データシートのタイトルを更新.....	1

• データシートに PCIe Gen 6 を追加.....	1
• ピン 46 のピンの説明を変更.....	3

Changes from Revision * (July 2021) to Revision A (September 2021)	Page
• ピン 47 および 48 の説明を変更.....	3
• 「絶対最大定格」の注 1 を変更.....	6
• 汎用プログラミング シーケンスおよびプロトコル図における SPI 用語を変更.....	14
• レジスタ フィールドの説明表のリセット値と説明を変更.....	16

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CDCDB800RSLR	Active	Production	VQFN (RSL) 48	4000 LARGE T&R	Yes	FULL NIPDAU	Level-1-260C-UNLIM	-40 to 105	CDCB800
CDCDB800RSLR.A	Active	Production	VQFN (RSL) 48	4000 LARGE T&R	Yes	FULL NIPDAU	Level-1-260C-UNLIM	-40 to 105	CDCB800
CDCDB800RSLT	Active	Production	VQFN (RSL) 48	250 SMALL T&R	Yes	FULL NIPDAU	Level-1-260C-UNLIM	-40 to 105	CDCB800
CDCDB800RSLT.A	Active	Production	VQFN (RSL) 48	250 SMALL T&R	Yes	FULL NIPDAU	Level-1-260C-UNLIM	-40 to 105	CDCB800

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION
REEL DIMENSIONS

TAPE DIMENSIONS


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CDCDB800RSLR	VQFN	RSL	48	4000	330.0	16.4	6.3	6.3	1.1	12.0	16.0	Q2
CDCDB800RSLT	VQFN	RSL	48	250	180.0	16.4	6.3	6.3	1.1	12.0	16.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CDCDB800RSLR	VQFN	RSL	48	4000	367.0	367.0	35.0
CDCDB800RSLT	VQFN	RSL	48	250	210.0	185.0	35.0

GENERIC PACKAGE VIEW


RSL 48

VQFN - 1 mm max height

6 x 6, 0.4 mm pitch

QUAD FLATPACK - NO LEAD


This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225749/A


PACKAGE OUTLINE

RSL0048G



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RSL0048G

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RSL0048G

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4231403/A 12/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月