

CD74HCT4051-Q1、車載対応高速 CMOS ロジック アナログ マルチプレクサおよびデマルチプレクサ

1 特長

- 幅広いアナログ入力電圧範囲: $\pm 5V$ (最大値)
- 低オン抵抗:
 - 70Ω ($V_{CC} - V_{EE} = 4.5V$ での標準値)
 - 40Ω ($V_{CC} - V_{EE} = 9V$ での標準値)
- スイッチ間の低いクロストーク
- 高速なスイッチングおよび伝搬速度
- ブレイク ビフォー メイクのスイッチング動作
- 広い動作温度範囲:
 $-40^{\circ}C \sim +125^{\circ}C$
- 動作制御電圧: $4.5V \sim 5.5V$
- スイッチ電圧: $0V \sim 10V$
- LSTTL 入力ロジックと直接互換、
 $V_{IL} = 0.8V$ (最大値)、 $V_{IH} = 2V$ (最小値)
- CMOS 入力互換、
 V_{OL} 、 V_{OH} で $I_L \leq 1\mu A$

2 アプリケーション

- デジタル ラジオ
- 信号ゲーティング
- ファクトリ オートメーション
- テレビ
- 電化製品
- プログラマブル ロジック回路
- センサ

3 概要

この CD74HCT4051-Q1 デバイスはデジタル制御のアナログ スイッチで、シリコン ゲート CMOS テクノロジを使用し、標準 CMOS IC の低い消費電力で LSTTL と同様の動作速度を実現しています。


このアナログ マルチプレクサおよびデマルチプレクサは、電圧電源範囲 (例: V_{CC} から V_{EE} まで) にわたって変化する可能性があるアナログ電圧を制御します。これは双方向のスイッチで、任意のアナログ入力を出力として使用でき、その逆も行えます。このスイッチはオン抵抗が低く、オフ時のリーク電流が小さい特長があります。さらに、High のときにすべてのスイッチをオフ状態に無効化するディセーブル制御を備えています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
CD74HCT4051-Q1	D (SOIC, 16)	9.9mm × 3.9mm

- 詳細については、[セクション 9](#) を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。





HCT4051 の機能図

Table of Contents

1 特長.....	1	6 Parameter Measurement Information.....	8
2 アプリケーション.....	1	7 Device and Documentation Support.....	11
3 概要.....	1	7.1 Documentation Support.....	11
4 Pin Configuration and Functions.....	3	7.2 ドキュメントの更新通知を受け取る方法.....	11
5 Specifications.....	4	7.3 サポート・リソース.....	11
5.1 Absolute Maximum Ratings.....	4	7.4 Trademarks.....	11
5.2 Recommended Operating Conditions.....	4	7.5 静電気放電に関する注意事項.....	11
5.3 Electrical Characteristics: HCT Devices.....	5	7.6 用語集.....	11
5.4 Switching Characteristics.....	5	8 Revision History.....	11
5.5 Analog Channel Specifications.....	6	9 Mechanical, Packaging, and Orderable Information..	11
5.6 Typical Characteristics.....	7		

4 Pin Configuration and Functions




図 4-1. D Package, 16-Pin SOIC (Top View)

INPUTS				ON CHANNELS
ENABLE	S2	S1	S0	
L	L	L	L	A0
L	L	L	H	A1
L	L	H	L	A2
L	L	H	H	A3
L	H	L	L	A4
L	H	L	H	A5
L	H	H	L	A6
L	H	H	H	A7
H	X	X	X	None

5 Specifications

5.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)^{(1) (2)}

			MIN	MAX	UNIT
$V_{CC} - V_{EE}$ ⁽²⁾	DC Supply voltage		-0.5	10.5	V
V_{CC}			-0.5	7	V
V_{EE}			0.5	-7	V
I_{IK}	DC input diode current	$V_I < -0.5V$ or $V_I > V_{CC} + 0.5V$	-20	20	mA
I_{OK}	DC switch diode current	$V_I < V_{EE} - 0.5V$ or $V_I > V_{CC} + 0.5V$	-20	20	mA
	DC switch current	$V_I < V_{EE} - 0.5V$ or $V_I > V_{CC} + 0.5V$	-25	25	mA
I_{CC}	DC V_{CC} or ground current		-50	50	mA
I_{EE}	DC V_{EE} current		-20		mA
$R_{\theta JA}$	Package thermal impedance ⁽³⁾			91.6	°C/W
T_{JMAX}	Maximum junction temperature			150	°C
T_{LMAX}	Maximum lead temperature	Soldering 10 s		300	°C
T_{stg}	Storage temperature		-65	150	°C

- (1) Stresses beyond those listed under *Absolute Maximum Rating* may cause permanent damage to the device. These are stress ratings only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under *Recommended Operating Condition*. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) All voltages are with respect to ground, unless otherwise specified.
- (3) The package thermal impedance is calculated in accordance with JESD 51-7

5.2 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)⁽¹⁾

			MIN	NOM	MAX	UNIT
V_{CC}	Supply voltage range (T_A = full package temperature range) ⁽²⁾		4.5		5.5	V
$V_{CC} - V_{EE}$	Supply voltage range (T_A = full package temperature range) ⁽²⁾		2		10	V
V_{EE} ⁽²⁾	Supply voltage range (T_A = full package temperature range) ⁽³⁾		0		-6	V
V_{IH}	High-level input voltage		2			V
V_{IL}	Low-level input voltage				0.8	V
V_I	DC input control voltage		0		V_{CC}	V
V_{IS}	Analog switch I/O voltage		V_{EE}		V_{CC}	V
t_r, t_f	Input rise and fall times	$V_{CC} = 4.5V$	0		500	ns
T_A	Ambient temperature		-40		125	°C

- (1) All unused inputs of the device must be held at V_{CC} or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, Literature number SCBA004.
- (2) In certain applications, the external load resistor current may include both V_{CC} and signal-line components. To avoid drawing V_{CC} current when switch current flows into the transmission gate inputs, the voltage drop across the bidirectional switch must not exceed 0.6V (calculated from r_{on} values shown in electrical characteristics tables). No V_{CC} current flows through R_L if the switch current flows into the COM OUT/IN A terminal.

5.3 Electrical Characteristics: HCT Devices

Over operating free-air temperature range, $V_{\text{SUPPLY}} = \pm 5\text{V}$, and $R_L = 100\Omega$, (unless otherwise noted)⁽¹⁾

PARAMETER	TEST CONDITIONS					MIN	TYP	MAX	UNIT
CD74HCT4051-Q1									
r _{ON} ON resistance	I _O = 1mA V _I =V _{IH} or V _{IL}	V _{IS} = V _{CC} or V _{EE}	0	4.5	25°C	70	160	Ω	
					−40°C to +125°C	240			
			−4.5	4.5	25°C	40	120		
					−40°C to +125°C	180			
		V _{IS} = V _{CC} to V _{EE}	0	4.5	25°C	90	180	Ω	
					−40°C to +125°C	270			
			−4.5	4.5	25°C	45	130		
					−40°C to +125°C	195			
Δr _{ON} Maximum ON resistance between any two channels	Between any two channels		0	4.5	25°C	10	Ω		
			−4.5	4.5	25°C	5			
I _{Iz} Switch ON/OFF leakage current	For switch OFF: When V _{IS} = V _{CC} , V _{OS} = V _{EE} ; When V _{IS} = V _{EE} , V _{OS} = V _{CC} , For switch ON: All applicable combinations of V _{IS} and V _{OS} voltage levels V _I = V _{IH} or V _{IL}		0	6	25°C	±0.2		μA	
					−40°C to 125°C	±2			
			−5	5	25°C	±0.4			
					−40°C to 125°C	±4			
I _{IL} Control input leakage current	V _I = V _{CC} or GND			5.5	25°C	±0.1		μA	
					−40°C to 125°C	±1			
Quiescent Device Current, I _{CC} Max	I _O = 0 V _{IS} = V _{CC} or GND	When V _{IS} = V _{EE} , V _{OS} = V _{CC}	0	6	25°C	12		μA	
					−40°C to 125°C	160			
		When V _{IS} = V _{CC} , V _{OS} = V _{EE}	−5	5	25°C	32			
					−40°C to 125°C	320			
Quiescent Device Current, ΔI _{CC} Max ⁽¹⁾	Per input pin: 1 unit load, V _{IN} = V _{CC} - 2.1V			4.5V to 5.5V	25°C	100	360	μA	
					−40°C to 125°C	490			

(1) For dual-supply systems, theoretical worst case ($V_I = 2.4\text{V}$, $V_{\text{CC}} = 5.5\text{V}$) specification is 1.8mA.

5.4 Switching Characteristics

over operating free-air temperature range (unless otherwise noted)

Parameter	Test Conditions			MIN	NOM	MAX	UNIT
t_{PD}	Switch IN to OUT	$C_L = 15\text{pF}$	$V_{\text{CC}} = 5\text{V}$	25°C	4		ns
		$C_L = 50\text{pF}$	$V_{\text{CC}} = 4.5\text{V}$	25°C		12	ns
				–40°C to +125°C		18	ns
			$V_{\text{CC}} = 4.5\text{V}$, $V_{\text{EE}} = -4.5\text{V}$	25°C		8	ns
				–40°C to +125°C		12	ns

5.4 Switching Characteristics (続き)

over operating free-air temperature range (unless otherwise noted)

Parameter	Test Conditions	MIN	NOM	MAX	UNIT
t_{en}	$C_L = 15\text{pF}$	$V_{CC} = 5\text{V}$	25°C	23	ns
	$C_L = 50\text{pF}$	$V_{CC} = 4.5\text{V}$	25°C	55	ns
			–40°C to +125°C	83	ns
		$V_{CC} = 4.5\text{V}, V_{EE} = -4.5\text{V}$	25°C	48	ns
			–40°C to +125°C	60	ns
t_{dis}	$C_L = 15\text{pF}$	$V_{CC} = 5\text{V}$	25°C	35	ns
	$C_L = 50\text{pF}$	$V_{CC} = 4.5\text{V}$	25°C	50	ns
			–40°C to +125°C	68	ns
		$V_{CC} = 4.5\text{V}, V_{EE} = -4.5\text{V}$	25°C	44	ns
			–40°C to +125°C	55	ns
C_i	Control		–40°C to +125°C	10	pF
C_{PD}	Power dissipation capacitance ⁽¹⁾			52	pF

(1) Cpd is used to determine the dynamic power consumption, per package.

$$PD = C_{pd} V_{CC2} f_I + \sum (C_L + C_S) V_{CC2} f_O$$

f_O = output frequency

f_I = input frequency

C_L = output load capacitance

C_S = switch capacitance

V_{CC} = supply voltage

5.5 Analog Channel Specifications

over operating free-air temperature range (unless otherwise noted)

Parameter	Test Conditions	V_{EE} (V)	V_{CC} (V)	MIN	NOM	MAX	UNIT
C_i Switch input capacitance				5			pF
C_{COM} Common output capacitance				25			pF
f_{MAX} ⁽²⁾ Minimum switch frequency response at –3 dB ⁽¹⁾		–2.25	2.25	145			MHz
		–4.5	4.5	180			
THD Sine-wave distortion		–2.25	2.25	0.035			%
		–4.5	4.5	0.018			
Switch OFF signal ⁽²⁾ feedthrough ⁽³⁾		–2.25	2.25	–73			dB
		–4.5	4.5	–75			

(1) Adjust input voltage to obtain 0 dBm at VOS for $f_{IN} = 1\text{ MHz}$.

(2) VIS is centered at $(V_{CC} - V_{EE})/2$.

(3) Adjust input for 0 dBm.

5.6 Typical Characteristics




Figure 5-1. Recommended Operating Area as a Function of ($V_{CC} - V_{EE}$)




Figure 5-2. Recommended Operating Area as a Function of ($V_{CC} - GND$)




Figure 5-3. Typical ON Resistance vs Input Signal Voltage




Figure 5-4. Channel ON Bandwidth (HC and HCT4051)





Figure 5-5. Channel OFF Feedthrough (HC and HCT4051)

6 Parameter Measurement Information



PARAMETER		S1	S2
t_{en}	t_{PZH}	Open	Closed
	t_{PZL}	Closed	Open
t_{dis}	t_{PHZ}	Open	Closed
	t_{PLZ}	Closed	Open
t_{pd}		Open	Open




図 6-1. Propagation delay and output transition times. Waveform 1




図 6-2. Output enable and disable times. Waveform 2

- A. C_L includes probe and test-fixture capacitance.
- B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control.

Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.

- C. Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following characteristics: $PRR \leq 1\text{MHz}$, $Z_O = 50\Omega$, $t_r = 6\text{ns}$, $t_f = 6\text{ns}$.
- D. For clock inputs, f_{MAX} is measured with the input duty cycle at 50%.
- E. The outputs are measured one at a time, with one input transition per measurement.
- F. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
- G. t_{PZL} AND t_{PZH} are the same as t_{en} .
- H. t_{PLH} and t_{PHL} are the same as t_{pd} .




Figure 6-3. Frequency Response Test Circuit





Figure 6-4. Crosstalk Between Two Switches Test Circuit




Figure 6-5. 1/4 Sine-Wave Distortion Test Circuit




Figure 6-6. Control to Switch Feedthrough Noise Test Circuit




Figure 6-7. Switch OFF Signal Feedthrough




図 6-8. Switch ON/OFF Propagation Delay Test Circuit




図 6-9. Switch In to Switch Out Propagation Delay Test Circuit

7 Device and Documentation Support

7.1 Documentation Support

7.1.1 Related Documentation

For related documentation, see the following:

- Texas Instruments, [Implications of Slow or Floating CMOS Inputs](#)

7.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

7.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

7.4 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

7.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

7.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

8 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (April 2008) to Revision C (April 2024)	Page
• Changed HCT ICC at 25°C single/dual supply.....	5
• Changed t_{en} ADDRESS SEL or $\bar{E}$ to OUT.....	5
• Changed t_{dis} ADDRESS SEL or $\bar{E}$ to OUT.....	5

9 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CD74HCT4051QM96Q1	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HCT4051Q
CD74HCT4051QM96Q1.A	Active	Production	SOIC (D) 16	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HCT4051Q
D24051QM96G4Q1	Obsolete	Production	SOIC (D) 16	-	-	Call TI	Call TI	-40 to 125	HCT4051Q

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF CD74HCT4051-Q1 :

- Catalog : [CD74HCT4051](#)


- Military : [CD54HCT4051](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Military - QML certified for Military and Defense Applications

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - $\triangle C$ Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
 - $\triangle D$ Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
 - E. Reference JEDEC MS-012 variation AC.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月