

# CD74ACT157 クワッド、2 ライン入力 1 ライン出力 データ セレクタ / マルチプレクサ

## 1 特長

- 入力は TTL 電圧互換
- バイポーラ F、AS、S の速度と消費電力の大幅な低減
- 伝搬遅延時間の平衡化
- $\pm 24\text{mA}$  出力駆動電流
  - 15F デバイスへのファンアウト
- SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
- MIL-STD-883、Method 3015 に準拠した 2kV を超える ESD 保護

## 2 アプリケーション

- データの選択
- 切り換え


## 3 説明

このクワッド 2 ライン入力 1 ライン出力、データ セレクタ / マルチプレクサは、4.5V～5.5V の  $V_{CC}$  で動作するよう設計されています。

### パッケージ情報

部品番号	パッケージ <sup>(1)</sup>	パッケージサイズ <sup>(2)</sup>	本体サイズ <sup>(3)</sup>
CD74ACT157	D (SOIC, 16)	9.90mm × 6mm	9.90mm × 3.90mm
	N (PDIP, 16)	19.31mm × 9.4mm	19.31mm × 6.35mm
	PW (TSSOP, 16)	5.00mm × 6.4mm	5.00mm × 4.40mm
	BQB (WQFN, 16)	3.5mm × 2.5mm	3.5mm × 2.5mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。
- (3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



## 目次

<b>1 特長</b> .....	1	7.3 機能説明.....	9
<b>2 アプリケーション</b> .....	1	7.4 デバイスの機能モード.....	10
<b>3 説明</b> .....	1	<b>8 アプリケーションと実装</b> .....	11
<b>4 ピン構成および機能</b> .....	3	8.1 アプリケーション情報.....	11
<b>5 仕様</b> .....	4	8.2 代表的なアプリケーション.....	11
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項.....	14
5.2 ESD 定格.....	4	8.4 レイアウト.....	14
5.3 推奨動作条件.....	4	<b>9 デバイスおよびドキュメントのサポート</b> .....	16
5.4 熱に関する情報.....	4	9.1 ドキュメントのサポート.....	16
5.5 電気的特性.....	5	9.2 ドキュメントの更新通知を受け取る方法.....	16
5.6 スイッチング特性.....	5	9.3 サポート・リソース.....	16
5.7 動作特性.....	5	9.4 商標.....	16
<b>6 パラメータ測定情報</b> .....	6	9.5 静電気放電に関する注意事項.....	16
<b>7 詳細説明</b> .....	8	9.6 用語集.....	16
7.1 概要.....	8	<b>10 改訂履歴</b> .....	16
7.2 機能ブロック図.....	8	<b>11 メカニカル、パッケージ、および注文情報</b> .....	17

## 4 ピン構成および機能




図 4-1. CD74ACT157 BQB または パッケージ (上面図)




図 4-2. CD74ACT157 D、N、PW パッケージ (上面図)

### ピンの機能

ピン		種類 <sup>(1)</sup>	説明
名称	番号		
A̅/B	1	I	アドレス選択
1A	2	I	チャンネル 1、データ入力 A
1B	3	I	チャンネル 1、データ入力 B
1Y	4	I	チャンネル 1、データ出力
2A	5	O	チャンネル 2、データ入力 A
2B	6	O	チャンネル 2、データ入力 B
2Y	7	I	チャンネル 2、データ出力
GND	8	G	グランド
3Y	9	I	チャンネル 3、データ出力
3B	10	I	チャンネル 3、データ入力 B
3A	11	I	チャンネル 3、データ入力 A
4Y	12	I	チャンネル 4、データ出力
4B	13	I	チャンネル 4、データ入力 B
4A	14	I	チャンネル 4、データ入力 A
G̅	15	I	出力ストロープ、アクティブ Low
V <sub>CC</sub>	16	P	正電源
サーマル パッド <sup>(2)</sup>		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) 信号タイプ: I = 入力、O = 出力、G = グランド、P = 電源。

(2) BQB パッケージのみ。

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		最小値	最大値	単位
V <sub>CC</sub>	電源電圧範囲	-0.5	6	V
I <sub>IK</sub> <sup>(2)</sup>	入力クランプ電流 (V <sub>I</sub> < 0V または V <sub>I</sub> > V <sub>CC</sub> )		±20	mA
I <sub>OK</sub> <sup>(2)</sup>	出力クランプ電流 (V <sub>O</sub> < 0V または V <sub>O</sub> > V <sub>CC</sub> )		±50	mA
I <sub>O</sub>	連続出力電流 (V <sub>O</sub> < 0V または V <sub>O</sub> > V <sub>CC</sub> )		±50	mA
V <sub>CC</sub> または GND を通過する連続電流			±100	mA
T <sub>stg</sub>	保管温度範囲	-65	150	°C

- (1) 絶対最大定格を超えた動作は、デバイスに恒久的な損傷を与える可能性があります。絶対最大定格は、これらの条件において、または推奨動作条件に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

### 5.2 ESD 定格

		値	単位
V <sub>(ESD)</sub>	静電放電 人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		T <sub>A</sub> = 25°C		-55°C ~ 125°C		-40°C ~ 85°C		単位
		最小値	最大値	最小値	最大値	最小値	最大値	
V <sub>CC</sub>	電源電圧	4.5	5.5	4.5	5.5	4.5	5.5	V
V <sub>IH</sub>	High レベル入力電圧	2		2		2		V
V <sub>IL</sub>	Low レベル入力電圧		0.8		0.8		0.8	V
V <sub>I</sub>	入力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
V <sub>O</sub>	出力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
I <sub>OH</sub>	High レベル出力電流		-24		-24		-24	mA
I <sub>OL</sub>	Low レベル出力電流		24		24		24	mA
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート		10		10		10	ns/V

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

### 5.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		CD74ACT157				単位
		D (SOIC)	N (PDIP)	PW (TSSOP)	BQB (WQFN)	
		16 ピン	16 ピン	16 ピン	16 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	119.9	67	145.7	98.6	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

## 5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件		V <sub>CC</sub>	T <sub>A</sub> = 25°C		-55°C ~ 125°C		-40°C ~ 85°C		単位
				最小値	最大値	最小値	最大値	最小値	最大値	
V <sub>OH</sub>	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OH</sub> = -50μA	4.5V	4.4		4.4		4.4	V	
		I <sub>OH</sub> = -24mA	4.5V	3.94		3.7		3.8		
		I <sub>OH</sub> = -50mA <sup>(1)</sup>	5.5V			3.85				
		I <sub>OH</sub> = -75mA <sup>(1)</sup>	5.5V				3.85			
V <sub>OL</sub>	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OL</sub> = 50μA	4.5V		0.1		0.1	0.1	V	
		I <sub>OL</sub> = 24mA	4.5V		0.36		0.5	0.44		
		I <sub>OL</sub> = 50mA <sup>(1)</sup>	5.5V				1.65			
		I <sub>OL</sub> = 75mA <sup>(1)</sup>	5.5V					1.65		
I <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND		5.5V	±0.1		±1		±1		μA
I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND、	I <sub>O</sub> = 0	5.5V	8		160		80		μA
ΔI <sub>CC</sub> <sup>(2)</sup>	V <sub>I</sub> = V <sub>CC</sub> - 2.1V		4.5V ~ 5.5V	2.4		3		2.8		mA
C <sub>i</sub>				10		10		10		pF

- (1) 一度に 1 つの出力をテストし、持続時間が 1 秒を超えないようにします。測定は、示された電流を強制的に供給し、電圧を測定して消費電力を最小限に抑えます。このテストでは、85°C で最小 50Ω 伝送ライン駆動能力、125°C で 75Ω 伝送ライン駆動能力を検証します。
- (2) 入力ピンごとの追加の静止電源電流、TTL 入力が high、1 単位負荷

表 5-1. 入力負荷表を実施する

入力	単位負荷
A または B	0.37
G	0.83
A/B	1.33

## 5.6 スイッチング特性

自由気流での推奨動作温度範囲内、V<sub>CC</sub> = 5V±0.5V、C<sub>L</sub> = 50pF (特に記述のない限り) (負荷回路および電圧波形を参照)


パラメータ	始点 (入力)	終点 (出力)	-55°C ~ 125°C		-40°C ~ 85°C		単位
			最小値	最大値	最小値	最大値	
t <sub>PLH</sub>	A または B	任意の Y	2.4	9.5	2.5	8.6	ns
t <sub>PHL</sub>			2.4	9.5	2.5	8.6	
t <sub>PLH</sub>	A/B	任意の Y	3.6	14.5	3.8	13.2	ns
t <sub>PHL</sub>			3.6	14.5	3.8	13.2	
t <sub>PLH</sub>	G	任意の Y	3.4	13.5	3.6	12.3	ns
t <sub>PHL</sub>			3.4	13.5	3.6	12.3	

## 5.7 動作特性

V<sub>CC</sub> = 5V、T<sub>A</sub> = 25°C

パラメータ	標準値	単位
C <sub>pd</sub> 電力散逸容量	156	pF

## 6 パラメータ測定情報



- $C_L$  にはプローブとテスト装置の容量が含まれます。
- 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
- すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq 1\text{MHz}$ 、 $Z_O = 50\Omega$ 、 $t_r = 3\text{ns}$ 、 $t_f = 3\text{ns}$ 。波形間の位相関係は任意です。
- クロック入力の  $f_{max}$  は、入力デューティサイクルが 50% のときの測定値です。
- 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
- $t_{PLH}$  と  $t_{PHL}$  は  $t_{pd}$  と同じです。
- $t_{PZL}$  と  $t_{PZH}$  は  $t_{en}$  と同じです。
- $t_{PLZ}$  と  $t_{PHZ}$  は  $t_{dis}$  と同じです。
- すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 6-1. 負荷回路および電圧波形

TEST	S1
$t_{PLH}/t_{PHL}$	オープン
$t_{PLZ}/t_{PZL}$	$2 \times V_{CC}$
$t_{PHZ}/t_{PZH}$	GND

## 7 詳細説明

### 7.1 概要

CD74ACT157 は、多重化またはデータ ルーティング アプリケーションに最適な高速シリコン ゲート CMOS マルチプレクサです。本デバイスは 4 つの 2:1 マルチプレクサを内蔵しています。

CD74ACT157 は非同期で動作し、各 Y 出力はアドレス入力 ( $\bar{A}/B$ ) によって選択された入力と等しくなります。4 つのチャンネルはすべて同じアドレス入力によって制御されます。

他の入力の状態に関係なく、ストロブ ( $\bar{G}$ ) 入力はすべての Y 出力を Low に強制します。

### 7.2 機能ブロック図




図 7-1. CD74ACT157 の論理図 (正論理)

## 7.3 機能説明

### 7.3.1 平衡化された CMOS プッシュプル出力

このデバイスには、平衡化された CMOS プッシュプル出力が内蔵されています。「平衡化」という用語は、デバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

未使用のプッシュプル CMOS 出力は、未接続のままにしておく必要があります。

### 7.3.2 TTL 互換 CMOS 入力

このデバイスには、TTL 互換の CMOS 入力 that 搭載されています。これらの入力は、入力電圧スレッシュホールドを下げることで TTL ロジック デバイスと接続するように特に設計されています。

TTL 互換 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ( $R = V \div I$ ) を使用して計算されます。

TTL 互換 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、*低速またはフローティング CMOS 入力の影響アプリケーション レポート*を参照してください。

動作中は、TTL 互換 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 $V_{CC}$  または GND に終端させる必要があります。システムが常に入力をアクティブに駆動していない場合は、プルアップまたはプルダウン抵抗を追加して、これらの時間中に有効な入力電圧を供給できます。抵抗値は複数の要因によって決まりますが、10k $\Omega$  の抵抗を推奨します。通常はこれですべての要件を満たします。

### 7.3.3 クランプダイオード構造

図 7-2 に示すように、このデバイスの入力と出力には正と負の両方のクランプ ダイオードがあります。

**注意**

絶対最大定格表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-2. 各入力と出力に対するクランプ ダイオードの電気的配置

## 7.4 デバイスの機能モード

機能表 に、CD74ACT157 の機能モードを示します。

表 7-1. 機能表

G	入力 <sup>(1)</sup>			出力
	選択	データ		
	$\bar{A}/B$	A	B	Y
H	X	X	X	L
L	L	L	X	L
L	L	H	X	H
L	H	X	L	L
L	H	X	H	H

(1) H = High 電圧レベル、L = Low 電圧レベル、X = ドント ケア

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

CD74ACT157 はクワッド 2:1 データ セクタ / マルチプレクサです。以下のアプリケーションは、2 つのソース デバイスの間で 4 ビット データ バスを切り替えるために必要なすべての接続を備えた本デバイスの使い方の例を示しています。

### 8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

## 8.2.1 設計要件

### 8.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、CD74ACT157 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジック デバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された  $V_{CC}$  総電流の最大値を超えないようにしてください。

グランドは、CD74ACT157 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

CD74ACT157 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

CD74ACT157 は、「電気的特性」表に定義されている出力電圧および電流 ( $V_{OH}$  および  $V_{OL}$ ) で、 $R_L \geq V_O / I_O$  で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と  $V_{CC}$  ピンの電源電圧の差として定義されます。

総消費電力は、[CMOS の消費電力と Cpd の計算アプリケーション ノート](#)に記載された情報を使って計算できます。

温度の上昇は、[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性アプリケーション ノート](#)に記載された情報を使って計算できます。

#### 注意

絶対最大定格に記載された最大接合部温度 ( $T_{J(max)}$ ) は、本デバイスの損傷を防止するための追加の制限値です。絶対最大定格に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

### 8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$  を超えるとロジック **Low** と見なされ、 $V_{IH(min)}$  を超えるとロジック **High** と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 $V_{CC}$  またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が **High** の場合にはプルアップ抵抗、デフォルト状態が **Low** の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、CD74ACT157 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により **10k $\Omega$**  の抵抗値がしばしば使用されます。

CD74ACT157 は **CMOS** 入力を備えているため、正しく動作するには、「推奨動作条件」表で定義されているように、入力が素早く遷移する必要があります。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

### 8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 **High** 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 **Low** 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OL}$  仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャンネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

## 8.2.2 詳細な設計手順

1.  $V_{CC}$  と **GND** の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$  ピンと **GND** ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず **50pF** 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、CD74ACT157 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を  $(V_{CC} / I_{O(max)})\Omega$  より大きくします。これを行うと、絶対最大定格の最大出力電流に違反するのを防ぐことができます。ほとんどの **CMOS** 入力は、**M $\Omega$**  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、**CMOS 消費電力と CPD の計算アプリケーション レポート** に記載されている手順を使用して計算できます。

### 8.2.3 アプリケーション曲線




図 8-2. アプリケーション タイミング図

### 8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各  $V_{CC}$  端子に適切なバイパス コンデンサを配置する必要があります。CD74ACT157 には、 $0.1\mu\text{F}$  バイパス コンデンサを推奨します。異なる周波数のノイズを除去するため、複数のバイパス コンデンサを並列に配置します。通常、 $0.1\mu\text{F}$  と  $1\mu\text{F}$  の値のコンデンサを並列にして使います。

### 8.4 レイアウト

#### 8.4.1 レイアウトのガイドライン

- バイパス コンデンサの配置
  - デバイスの正電源端子の近くに配置
  - 電氣的に短いグラウンド帰還パスを提供
  - インピーダンスを最小化するため、広いパターンを使用
  - 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
- 信号トレースの形状
  - $8\text{mil}$ ~ $12\text{mil}$  のトレース幅
  - 伝送ラインの影響を最小化する  $12\text{cm}$  未満の長さ
  - 信号トレースの  $90^\circ$  のコーナーは避ける
  - 信号トレースの下に、途切れのないグラウンド プレーンを使用
  - 信号トレース周辺の領域をグラウンドでフラッド フィル
  - 平行配線は、3 倍以上の誘電体厚で分離する必要があります
  - $12\text{cm}$  を超えるパターン用
    - インピーダンス制御トレースを使用
    - 出力の近くに直列ダンピング抵抗を使用して、ソース終端
    - 分岐を回避。個別に分岐が必要なバッファ信号

#### 8.4.2 レイアウト例




図 8-3. シグナル インテグリティ向上のためのサンプル パターンのコーナー




図 8-4. TSSOP や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-5. WQFN や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例




図 8-7. シグナル インテグリティ向上のためのダンピング抵抗の配置例

## 9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介합니다。

### 9.1 ドキュメントのサポート

#### 9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[CMOS の消費電力と  \$C\_{pd}\$  の計算](#)』アプリケーションノート
- テキサス・インスツルメンツ、『[ロジック設計](#)』アプリケーションノート
- テキサス・インスツルメンツ、『[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』アプリケーションノート

### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (August 2024) to Revision D (July 2025)	Page
ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
「パッケージ情報」に BQB パッケージを追加.....	1
熱に関する情報に BQB を追加.....	4

**Changes from Revision B (June 2003) to Revision C (August 2024)**

**Page**

• パッケージ情報の表、ピンの機能の表、ESD 定格の表、熱に関する情報の表、デバイスの機能モード、アプリケーションと実装セクション、デバイスおよびドキュメントのサポートセクション、メカニカル、パッケージ、および注文情報セクションを追加.....	1
• RθJA の値を更新: D = 73~119.9、PW = 108~145.7、値はすべて°C/W.....	4

**11 メカニカル、パッケージ、および注文情報**

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">CD74ACT157BQBR</a>	Active	Production	WQFN (BQB)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AD157
<a href="#">CD74ACT157E</a>	Active	Production	PDIP (N)   16	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-55 to 125	CD74ACT157E
CD74ACT157E.A	Active	Production	PDIP (N)   16	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-55 to 125	CD74ACT157E
<a href="#">CD74ACT157M</a>	Obsolete	Production	SOIC (D)   16	-	-	Call TI	Call TI	-55 to 125	ACT157M
<a href="#">CD74ACT157M96</a>	Active	Production	SOIC (D)   16	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	ACT157M
CD74ACT157M96.A	Active	Production	SOIC (D)   16	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	ACT157M
<a href="#">CD74ACT157PW</a>	Obsolete	Production	TSSOP (PW)   16	-	-	Call TI	Call TI	-55 to 125	HM157
<a href="#">CD74ACT157PWR</a>	Active	Production	TSSOP (PW)   16	2000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-55 to 125	HM157
CD74ACT157PWR.A	Active	Production	TSSOP (PW)   16	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	HM157

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CD74ACT157BQBR	WQFN	BQB	16	3000	180.0	12.4	2.8	3.8	1.2	4.0	12.0	Q1
CD74ACT157M96	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
CD74ACT157PWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

## TAPE AND REEL BOX DIMENSIONS



\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CD74ACT157BQBR	WQFN	BQB	16	3000	210.0	185.0	35.0
CD74ACT157M96	SOIC	D	16	2500	353.0	353.0	32.0
CD74ACT157PWR	TSSOP	PW	16	2000	353.0	353.0	32.0


**TUBE**


\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
CD74ACT157E	N	PDIP	16	25	506	13.97	11230	4.32
CD74ACT157E	N	PDIP	16	25	506	13.97	11230	4.32
CD74ACT157E.A	N	PDIP	16	25	506	13.97	11230	4.32
CD74ACT157E.A	N	PDIP	16	25	506	13.97	11230	4.32

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
  - D. Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
  - E. Reference JEDEC MS-012 variation AC.

## GENERIC PACKAGE VIEW


**BQB 16**

**WQFN - 0.8 mm max height**


2.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4226161/A




**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.
4. Features may differ or may not be present




LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224640/B 01/2026

1. NOTES: (continued)

5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
6. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.




SOLDER PASTE EXAMPLE  
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
 85% PRINTED COVERAGE BY AREA  
 SCALE: 20X

4224640/B 01/2026

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4220204/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



SOLDER MASK DETAILS

4220204/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220204/B 12/2023


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

N (R-PDIP-T\*\*)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN



- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - $\triangle C$  Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
  - $\triangle D$  The 20 pin end lead shoulder width is a vendor option, either half or full width.

4040049/E 12/2002

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月