





BQ77205 JAJSNA9A - OCTOBER 2023 - REVISED JUNE 2024

BQ772053~5直列セルのリチウムイオン・バッテリ用過電圧保護、内部遅延 タイマ付き

1 特長

- 3 直列セルから5 直列セルまでの保護
- 高精度の過電圧保護
 - 25℃で±10mV
 - 0°C~60°Cで±20mV
- 3.55V~5.1V Ø 過電圧保護オプション
- 断線検出
- セルをランダムに接続可能
- 機能安全対応
- 固定の内部遅延タイマ
- 固定の検出スレッショルド
- 固定出力駆動タイプ
 - アクティブ High またはアクティブ Low
 - 6V へのアクティブ High 駆動
 - オープン・ドレイン、外部から VDD にプルアップ可
- 低消費電力 I_{CC} ≈ 1µA $(V_{CELL(ALL)} < V_{OV})$
- ・ セル入力あたりのリーク電流:100nA 未満 (断線検出 が無効の場合)
- パッケージの占有面積オプション:
 - 8 ピン DGK、0.65mm ピン・ピッチ

2 アプリケーション

- 次のものに使用されるリチウムイオン・バッテリ・パックの 保護:
 - モバイル園芸用具
 - モバイル電動工具
 - コードレス掃除機
 - UPS バッテリ・バックアップ
 - 小型電動車両(電動自転車、電動スクーター、ペ ダル・アシスト自転車)

3 概要

BQ77205 製品ファミリは、リチウムイオン バッテリ システ ム用に、過電圧保護 (OVP)、断線 (OW) 保護などのさま ざまな電圧および温度モニタリング機能を提供します。各 セルの過電圧状態と断線状態は個別に監視することがで きます。


BQ77205 デバイスでは、過電圧、断線、状態のいずれか を検出すると、内部遅延タイマが起動します。遅延タイマ が満了すると、各出力はアクティブ状態(構成により HIGH または LOW) にトリガされます。

フォルトが検出されると、過電圧によって OUT ピンがトリガ されます。断線フォルトが検出されると、OUT がトリガされ ます。生産ライン テストを迅速に行えるよう、BQ77205 デ バイスは遅延時間を著しく削減したカスタマ テスト モード (CTM)を備えています。

製品情報表

部品番号	パッケージ ⁽²⁾	パッケージ サイズ
BQ77205xy ⁽¹⁾	VSSOP (DGK-8)	5.0 mm × 3.0 mm

- 詳細はテキサス・インスツルメンツまでお問い合わせください。
- 利用可能なカタログパッケージについては、このデータシートの末 尾にある注文情報および Device Comparison Table を参照して ください。



概略回路図



Table of Contents

1 特長	1	8 Application and Implementation	11
2 アプリケーション		8.1 Application Information	11
3 概要		8.2 Systems Example	
4 Device Comparison Table		9 Power Supply Recommendations	13
5 Pin Configuration and Functions		10 Layout	
6 Specifications		10.1 Layout Guidelines	14
6.1 Absolute Maximum Ratings		10.2 Layout Example	14
6.2 ESD Ratings		11 Device and Documentation Support	15
6.3 Recommended Operating Conditions		11.1 Device Support	15
6.4 Thermal Information		11.2ドキュメントの更新通知を受け取る方法	15
6.5 DC Characteristics		11.3 サポート・リソース	15
6.6 Timing Requirements		11.4 Trademarks	15
7 Detailed Description		11.5 静電気放電に関する注意事項	15
7.1 Overview		11.6 用語集	
7.2 Functional Block Diagram	7	12 Revision History	
7.3 Feature Description		13 Mechanical, Packaging, and Orderable	
7.4 Device Functional Modes		Information	15

Product Folder Links: BQ77205



4 Device Comparison Table

Part Number	TA	Package	Package Designator	OVP (V)	OV Hysteresis (V)	Output Delay (s)	ow	Latch	Output Drive	Tape and Reel
BQ7720500	–40°C to 110°C	8-Pin VSSOP	DGK	4.2	0.050	1	Enabled	Disabled	Active Low	BQ7720500DGKR
BQ7720501	–40°C to 110°C	8-Pin VSSOP	DGK	4.275	0.050	2	Enabled	Disabled	Active Low	BQ7720501DGKR
BQ77205xy	–40°C to 110°C	8-Pin VSSOP	DGK	3.55V - 5.1V	0.050, 0.100	0.25, 0.5, 1, 2, 4	Enabled, Disabled	Enabled, Disabled	Active Low, Active High 6V, Active High VDD, Active Open-Drain Inactive Pulldown	TBD

5 Pin Configuration and Functions




図 5-1. Pinout Diagram

表 5-1. Pin Functions

NO.	NAME	TYPE (1)	DESCRIPTION			
1	VDD	Р	Power supply			
2	V5	I	Sense input for positive voltage of the fifth cell from the bottom of the stack			
3	V4	I	nse input for positive voltage of the fourth cell from the bottom of the stack			
4	V3	I	Sense input for positive voltage of the third cell from the bottom of the stack			
5	V2	ı	Sense input for positive voltage of the second cell from the bottom of the stack			
6	V1	ı	Sense input for positive voltage of the first cell from the bottom of the stack			
7	VSS	Р	Electrically connected to IC ground and negative terminal of the lowest cell in the stack			
8	OUT	0	Output drive for overvoltage, open wire			

Product Folder Links: BQ77205

(1) I = Input, O = Output, P = Power Connection

3



6 Specifications

6.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)(1)

		MIN	MAX	UNIT
Supply voltage range	VDD – VSS (1)	-0.3	30	V
Input voltage range	Vn – VSS where n = 1 to 5	-0.3	30	V
Output voltage range	OUT - VSS	-0.3	30	V
Functional temperature, T _{FUNC}		-40	110	°C
Storage temperature, T _{STG}		-65	150	°C

- (1) Operation outside the Absolute Maximum Ratings may cause permanent device damage. Absolute Maximum Ratings do not imply functional operation of the device at these or any other conditions beyond those listed under Recommended Operating Conditions. If outside the Recommended Operating Conditions but within the Absolute Maximum Ratings, the device may not be fully functional, and this may affect device reliability, functionality, performance, and shorten the device lifetime.
- (2) DC Voltage applied on this pin should be limited to a maximum of 40 V. Stresses to this pin at voltages beyond this level, up to the 45-V specified maximum level, should be limited to short transients.

6.2 ESD Ratings

			VALUE	UNIT
V _(ESD) Electrostatic discharge	Human body model (HBM), per ANSI/ESDA/ JEDEC JS-001, all pins ⁽¹⁾	±2000	V	
	Electrostatic discharge	Charged device model (CDM), per JEDEC specification JESD22-C101, all pins ⁽²⁾	±500	V

- (1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
- (2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)

		MIN	NOM MAX	UNIT
V_{DD}	Supply voltage ⁽¹⁾	5	27.5	V
V _{IN}	Input voltage range of Vn – Vn-1 where n = 2 to 5 and V1 – VSS	0	5	V
V _{CTM}	Customer Test Mode Entry V _{DD} > V5 + V _{CTM}	12	13	V
T _A	Ambient temperature	-40	85	°C
TJ	Junction temperature	-65	150	°C

⁽¹⁾ V_{DD} is equal to top-of-stack voltage.

6.4 Thermal Information

		BQ77205	
	THERMAL METRIC ⁽¹⁾	DGK	UNIT
		8 PINS	
$R_{\theta JA}$	Junction-to-ambient thermal resistance	180	°C/W
R ₀ JC(top)	Junction-to-case (top) thermal resistance	55	°C/W
$R_{\theta JB}$	Junction-to-board thermal resistance	130	°C/W
Ψ_{JT}	Junction-to-top characterization parameter	12.3	°C/W
Ψ_{JB}	Junction-to-board characterization parameter	96.7	°C/W

*資料に関するフィードバック (ご意見やお問い合わせ) を送信*Product Folder Links: *BQ77205*

Copyright © 2024 Texas Instruments Incorporated



6.4 Thermal Information (続き)

		BQ77205	
	THERMAL METRIC ⁽¹⁾	DGK	UNIT
		8 PINS	
$R_{\theta JC(bot)}$	Junction-to-case (bottom) thermal resistance	n/a	°C/W

⁽¹⁾ For more information about traditional and new thermal metrics, see the Semiconductor and IC Package Thermal Metrics application report.

6.5 DC Characteristics

Typical values stated where T_A = 25°C and VDD = 18 V, MIN/MAX values stated where T_A = -40°C to 85°C and VDD = 5 V to 27.5V (unless otherwise noted).

	PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
OVERVO	LTAGE PROTECTION (OV)					
V _{OV}	OV Detection Range		3.55		5.1	V
V _{OV_STEP}	OV Detection Steps			25		mV
V.	OV Detection Unstargain	Selected OV Hysteresis depends on the part number. See the device selection table for details.	Vo	_V – 50		mV
V _{OV_HYS}	OV Detection Hysteresis	Selected OV Hysteresis depends on the part number. See the device selection table for details.		V _{OV} – 100		mV
	OV Detection Accuracy	T _A = 25°C	-10		10	mV
V _{OV_ACC}	OV Detection Accuracy	0°C ≤ T _A ≤ 60°C	-20		20	mV
	OV Detection Accuracy	-40°C ≤ T _A ≤ 110°C	-50		50	mV
OPEN-WI	RE PROTECTION (OW)					
	OM Data dia a Thurshald	Vn < Vn-1 where n = 2 to 5		-200		mV
V_{OW}	OW Detection Threshold	V1 – VSS		500		mV
V _{OW_HYS}	OW Detection Hysteresis	Vn < Vn-1 where n = 1 to 5		V _{OW} +100		mV
V _{OW_ACC}	OW Detection Accuracy	-40 °C ≤ T _A ≤ 110°C	-25		25	mV
SUPPLY	AND LEAKAGE CURRENT					
I _{CC}	Supply Current	No fault detected		2	2.5	μA
I _{IN} ⁽¹⁾	Input Current at Vx Pins	Vn – Vn-1 and V1 – VSS = 4 V, where n = 2 to 5, Open Wire Enabled	-0.3		0.3	μA
'IN '''		Vn – Vn-1 and V1 – VSS = 4 V, where n = 2 to 5, Open Wire Disabled	-0.1		0.1	μA
OUTPUT	DRIVE, OUT pin, CMOS ACTIVE I	HIGH VERSIONS ONLY				



6.5 DC Characteristics (続き)

Typical values stated where T_A = 25°C and VDD = 18 V, MIN/MAX values stated where T_A = -40°C to 85°C and VDD = 5 V to 27.5V (unless otherwise noted).

	PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
	Output Drive Voltage for OUT, Active High 6 V	Vn – Vn-1 or V1 – VSS > V $_{OV}$, where n = 2 to 5, VDD = 18 V, I $_{OH}$ = 100 μ A measured out of the OUT pin	6			V
	Output Drive Voltage for OUT, Active High VDD	$\begin{array}{l} VDD-V_{OUT},Vn-Vn\text{-1 or V1}-VSS>\\ V_{OV},where\;n=2\;to\;5,I_{OH}=10\;\mu A\\ measured\;out\;of\;the\;OUT\;pin \end{array}$	0	1	1.5	V
V _{OUT_AH}	Output Drive Voltage for DOUT, Active High 6 V	$\begin{split} VDD - V_{OUT}, & \text{ If 4 of 5 cells are short-}\\ \text{circuited and only one cell remains}\\ \text{powered and } > V_{OV}, & VDD = Vx \text{ (cell voltage)}, & I_{OH} = 100 \mu\text{A}, \end{split}$	0	1	1.5	V
	Output Drive Voltage for OUT, Active High 6 V and VDD	Vn – Vn-1 and V1 – VSS < V _{OV} , where n = 2 to 5, VDD = 18 V, I _{OH} = 100 μA measured into the pin		250	400	mV
R _{OUT_AH}	Internal Pullup Resistor		80	100	120	kΩ
I _{OUT_AH_} н	OUT Source Current (during OV)	Vn – Vn-1 or V1 – VSS > V _{OV} , where n = 2 to 5, VDD = 18 V, OUT = 0V. Measured out of the OUT pin			6.5	mA
I _{OUT_AH_L}	OUT Sink Current (no OV)	Vn – Vn-1 and V1 – VSS < V _{OV} , where n = 2 to 5, VDD = 18 V, OUT = VDD. Measured into the OUT pin	0.3		3	mA
OUTPUT	DRIVE, OUT pin, NCH OPEN DRAIN ACT	IVE LOW VERSIONS ONLY				
V _{OUT_AL}	Output Drive Voltage for OUT, Active Low	Vn – Vn-1 or V1 – VSS > V $_{OV}$, where n = 2 to 5, VDD = 18 V, I $_{OH}$ = 100 μA measured into the OUT pin		250	400	mV
I _{OUT_AL_L}	OUT Source Current (during OV)	Vn – Vn-1 or V1 – VSS > V _{OV} , where n = 2 to 5, VDD = 18 V, OUT = VDD. Measured into the OUT pin	0.3		3	mA
I _{OUT_AL_H}	OUT Sink Current (no OV)	Vn – Vn-1 and V1 – VSS < V _{OV} , where n = 2 to 5, VDD = 18 V, OUT = VDD. Measured out of the OUT pin			100	nA

⁽¹⁾ Specified by design

6.6 Timing Requirements

Typical values stated where $T_A = 25^{\circ}C$ and VDD = 18 V, MIN/MAX values stated where $T_A = -40^{\circ}C$ to 85°C and VDD = 5 V to 27.5 V (unless otherwise noted).

	PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
				0.25		s
				0.5		s
t _{OV_DELAY}	OV Delay Time			1		s
				2		s
				4		s
t _{OW_DELAY}	OW Delay Time			4		s
t _{DELAY_ACC}	Delay Time Accuracy	For 0.25-s, 0.5-s delays	-128		128	ms
t _{DELAY_ACC}	Delay Time Accuracy	For 1-s delays	-150		150	ms
t _{DELAY_DR}	Delay time drift across operating temp	For all delays other than 0.25-s, 0.5-s, 1-s delays	-10%		10%	
t _{CTM_DELAY}	Fault Detection Delay Time during Customer Test Mode	See Customer Test Mode.		50		ms

Product Folder Links: BQ77205

資料に関するフィードバック (ご意見やお問い合わせ) を送信

Copyright © 2024 Texas Instruments Incorporated


7 Detailed Description

7.1 Overview

The BQ77205 family of devices provides a range of voltage and temperature monitoring including overvoltage (OVP), open-wire (OW) protection for Li-ion battery pack systems. Each cell is monitored independently for overvoltage, and open-wire conditions. An internal delay timer is initiated upon detection of an overvoltage, open-wire, condition. Upon expiration of the delay timer, the respective output is triggered into its active state (either high or low depending on the configuration). The overvoltage triggers the OUT pin if a fault is detected. If an open-wire fault is detected, then the OUT is triggered.

For quicker production-line testing, the BQ77205 device provides a Customer Test Mode (CTM) with greatly reduced delay time.


7.2 Functional Block Diagram



7.3 Feature Description

7.3.1 Voltage Fault Detection

In the BQ77205 device, each cell is monitored independently. Overvoltage is detected by comparing the actual cell voltage to a protection voltage reference, V_{OV} . If any cell voltage exceeds the programmed OV value, a timer circuit is activated. When the timer expires, the OUT pin goes from inactive to active state. The timer is reset if the cell voltage falls below the recovery threshold ($V_{OV} - V_{OV}_{HYS}$).



☑ 7-1. Timing for Overvoltage Sensing

7.3.2 Open Wire Fault Detection

In the BQ77205 device, each cell input is monitored independently to determine if the input is connected to a cell or not by applying a 50- μ A pulldown current to ground that is activated for 128 μ s every 128 ms. If the device detects that Vn < Vn-1 – V_{OW} V, then a timer is activated. When the timer expires, the OUT pin goes from an inactive to active state. The timer is reset if the cell input rises above the recovery threshold (V_{OW} + V_{OW_HYS}). To recover the OUT output from active to inactive state, the open wire fault must be cleared (such as the broken connection from the device to the battery needs to be restored), and any other remaining faults (such as existing OVP fault) need to be cleared as well.

7.3.3 Oscillator Health Check

The device can detect if the internal oscillator slows down below the f_{OSC_FAULT} threshold. When this occurs then the OUT go from inactive to active state. If the oscillator returns to normal then the fault recovers.

7.3.4 Sense Positive Input for Vx

This is an input to sense each single battery cell voltage. A series resistor and a capacitor across the cell for each input are required for noise filtering and stable voltage monitoring.

7.3.5 Output Drive, OUT

This pin serves as the fault signal output and may be ordered in either active HIGH with drive to 6 V or active LOW options configured through internal OTP.

The OUT responds per the following table when a fault is detected if the specific fault is enabled.

FAULT DETECTED Overvoltage Active Open Wire Oscillator Health Active

表 7-1. Fault Detection vs OUT Action

7.3.6 The LATCH Function

The device can be enabled to latch the fault signal, which effectively disables the recovery functions of all fault detections. The only way to recover from a fault state when the latch is enabled is a POR of the device.

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2024 Texas Instruments Incorporated

7.3.7 Supply Input, VDD

This pin is the unregulated input power source for the IC. A series resistor is connected to limit the current, and a capacitor is connected to ground for noise filtering.

7.4 Device Functional Modes

7.4.1 NORMAL Mode

When OUT is inactive (no fault detected) the device operates in NORMAL mode and device is monitoring for voltage and open wire faults.

The OUT pin is inactive and if configured:

- · Active high is low.
- · Active low is being externally pulled up and is an open drain.

7.4.2 FAULT Mode

FAULT mode is entered if the OUT pin is activated. The OUT pin will either pull high internally, if configured as active high, or will be pulled low internally, if configured as active low. When OUT is deactivated the device returns to NORMAL mode.

7.4.3 Customer Test Mode

Customer Test Mode (CTM) helps to reduce test time for checking the delay timer parameter once the circuit is implemented in the battery pack. To enter CTM, VDD should be set to at least V_{CTM} higher than V5 (see \boxtimes 7-2). The delay timer is greater than 10 ms, but considerably shorter than the timer delay in normal operation. To exit Customer Test Mode, remove the VDD to a V5 voltage differential of 10 V so that the decrease in this value automatically causes an exit.

注意

Avoid exceeding any Absolute Maximum Voltages on any pins when placing the part into Customer Test Mode. Also avoid exceeding Absolute Maximum Voltages for the individual cell voltages (VCn–VCn-1) and (V1–VSS). Stressing the pins beyond the rated limits may cause permanent damage to the device.

English Data Sheet: SLUSEQ7






図 7-2. Timing for Customer Test Mode

8 Application and Implementation

注

Information in the following applications sections is not part of the TI component specification, and TI does not warrant its accuracy or completeness. TI's customers are responsible for determining suitability of components for their purposes, as well as validating and testing their design implementation to confirm system functionality.

8.1 Application Information

Changes to the ranges stated in 表 8-1 will impact the accuracy of the cell measurements.




図 8-1. Application Configuration

8.1.1 Design Requirements

Changes to the ranges stated in $\frac{1}{8}$ 8-1 will impact the accuracy of the cell measurements. $\boxed{3}$ 8-1 shows each external component.

表 8-1. Parameters

PARAMETER	EXTERNAL COMPONENT	MIN	NOM	MAX	UNIT
Voltage monitor filter resistance	R _{IN}	900	1000	1100	Ω

Product Folder Links: BQ77205

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

11



表 8-1. Parameters (続き)

PARAMETER	EXTERNAL COMPONENT	MIN	NOM	MAX	UNIT
Voltage monitor filter capacitance	C _{IN}	0.01		0.1	μF
Supply voltage filter resistance	R _{VD}	100	300	1K	Ω
Supply voltage filter capacitance	C _{VD}	0.05	0.1	1	μF

注

The device is calibrated using an R_{IN} value = 1 k Ω . Using a value other than this recommended value changes the accuracy of the cell voltage measurements and V_{OV} trigger level.

8.1.2 Detailed Design Procedure

図 8-2 shows the measurement for current consumption for the product for both VDD and Vx.




図 8-2. Configuration for IC Current Consumption Test

8.1.2.1 Cell Connection Sequence

The BQ77205 device can be connected to the array of cells in any order without damaging the device.

During cell attachment, the device could detect a fault if the cells are not connected within a fault detection delay period. If this occurs, then OUT could transition from inactive to active. OUT can be tied to VSS or VDD to prevent any change in output state during cell attach.

資料に関するフィードバック(ご意見やお問い合わせ)を送信

Copyright © 2024 Texas Instruments Incorporated



8.2 Systems Example

In this application example, the choice of a FUSE or FETs is required on the OUT pin — configured as an active high drive to 6-V outputs.




図 8-3. 5-Series Cell Configuration with Active High 6-V Option

9 Power Supply Recommendations

The maximum power supply of this device is 30 V on VDD.

13

Product Folder Links: BQ77205



10 Layout

10.1 Layout Guidelines

Verify

the RC filters for the Vn and VDD pins are placed as close as possible to the target terminal.

Route the VSS pin to the CELL

– terminal.

10.2 Layout Example




図 10-1. Example Layout

11 Device and Documentation Support

11.1 Device Support

11.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

11.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

11.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

11.4 Trademarks

テキサス・インスツルメンツ E2E[™] is a trademark of Texas Instruments. すべての商標は、それぞれの所有者に帰属します。

11.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

11.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

12 Revision History

13 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

Copyright © 2024 Texas Instruments Incorporated

資料に関するフィードバック(ご意見やお問い合わせ)を送信

15

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024, Texas Instruments Incorporated www.ti.com 23-May-2025

PACKAGING INFORMATION

Orderable part number	Status	Material type	Package Pins	Package qty Carrier	RoHS	Lead finish/	MSL rating/	Op temp (°C)	Part marking
	(1)	(2)			(3)	Ball material	Peak reflow		(6)
						(4)	(5)		
BQ7720500DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 85	2PBS
BQ7720500DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	2PBS
BQ7720501DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	3IMS
BQ7720501DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	3IMS

⁽¹⁾ Status: For more details on status, see our product life cycle.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents Tl's knowledge and belief as of the date that it is provided. Tl bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. Tl has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. Tl and Tl suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

PACKAGE MATERIALS INFORMATION

www.ti.com 24-Jul-2025

TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
BQ7720500DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
BQ7720501DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1

www.ti.com 24-Jul-2025



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
BQ7720500DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
BQ7720501DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0



SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.

- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

 2. This drawing is subject to change without notice.

 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
- exceed 0.15 mm per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- 5. Reference JEDEC registration MO-187.



SMALL OUTLINE PACKAGE



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
- 8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
- 9. Size of metal pad may vary due to creepage requirement.



SMALL OUTLINE PACKAGE



NOTES: (continued)

- 11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 12. Board assembly site may have different recommendations for stencil design.



重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated