

ATL431LI / ATL432LI 高帯域、低静止電流(I_q)のプログラマブル・シャント・レギュレータ

1 特長

- 25°Cでの基準電圧の許容公差
 - 0.5% (Bグレード)
 - 1% (Aグレード)
- 標準出力電圧の最小値: 2.5V
- 可変出力電圧: $V_{ref} \sim 36V$
- 40°C～+125°Cで動作 (Q温度)
- 最大温度ドリフト
 - 17mV (I温度)
 - 27mV (Q温度)
- 出力インピーダンス: 0.3Ω (標準値)
- シンク電流能力
 - $I_{min} = 0.1mA$ (最大値)
 - $I_{KA} = 15mA$ (最大値)
- リファレンス入力電流 I_{REF} : 0.4μA (最大値)
- 全温度範囲にわたるリファレンス入力電流の偏差 $I_{(dev)}$: 0.3μA (最大値)

2 アプリケーション

- 可変の基準電圧および電流
- フライバックSMPSの2次側レギュレーション
- ツェナー・ダイオードの代替品
- 電圧監視
- 高精度の定電流シンク/ソース
- 基準電圧内蔵のコンパレータ

3 概要

ATL43xLIは3端子の可変シャント・レギュレータで、該当する車載、商業、軍事用の温度範囲全体にわたって熱的な安定性が規定されています。出力電圧は、2つの外付け抵抗を使用して、 V_{ref} (約2.5V)から36Vまでの範囲で任意の値に設定できます。これらのデバイスの標準出力インピーダンスは0.3Ωです。これらのデバイスは、アクティブ出力回路により、非常にシャープな電源オン特性を持ち、オンボード・レギュレーション、可変電源、スイッチング電源など多くの用途において、ツェナー・ダイオードの優れた代替品となります。このデバイスはTL431LIおよびTL432LIとピン互換の代替品で、最小動作電流が小さいため、システムの消費電力削減に役立ちます。ATL432LIデバイスの機能と電気的仕様はATL431LIデバイスと完全に同じですが、DBZパッケージのピン配置が異なります。

ATL431LIデバイスは、初期公差(25°C時)が0.5%のBグレードと、1%のAグレードの2つのグレードで供給されます。さらに、温度に対する出力ドリフトが小さいため、温度範囲全体にわたって安定性が優れています。


ATL43xLIxQデバイスは、-40°C～+125°Cの温度範囲で動作が特性付けされています。

製品情報⁽¹⁾

| 型番 | パッケージ(ピン) | 本体サイズ(公称) |
|----------|------------|---------------|
| ATL43xLI | SOT-23 (3) | 2.90mm×1.30mm |

(1) 提供されているすべてのパッケージについては、巻末の注文情報を参照してください。

概略回路図



目次

| | | | | | |
|----|--------------------|----|------|---------------------|----|
| 1 | 特長 | 1 | 10.3 | 機能説明 | 12 |
| 2 | アプリケーション | 1 | 10.4 | デバイスの機能モード | 12 |
| 3 | 概要 | 1 | 11 | アプリケーションと実装 | 13 |
| 4 | 改訂履歴 | 2 | 11.1 | アプリケーション情報 | 13 |
| 5 | デバイス比較表 | 3 | 11.2 | 代表的なアプリケーション | 13 |
| 6 | ピン構成および機能 | 3 | 11.3 | システム例 | 21 |
| 7 | 仕様 | 4 | 12 | 電源に関する推奨事項 | 25 |
| | 7.1 絶対最大定格 | 4 | 13 | レイアウト | 25 |
| | 7.2 ESD定格 | 4 | 13.1 | レイアウトの注意点 | 25 |
| | 7.3 熱特性 | 4 | 13.2 | レイアウト例 | 25 |
| | 7.4 推奨動作条件 | 4 | 14 | デバイスおよびドキュメントのサポート | 26 |
| | 7.5 電気的特性 | 5 | 14.1 | ドキュメントのサポート | 26 |
| 8 | 代表的特性 | 6 | 14.2 | 関連リンク | 26 |
| 9 | パラメータ測定情報 | 9 | 14.3 | ドキュメントの更新通知を受け取る方法 | 26 |
| | 9.1 溫度係数 | 9 | 14.4 | コミュニティ・リソース | 26 |
| | 9.2 ダイナミック・インピーダンス | 10 | 14.5 | 商標 | 26 |
| 10 | 詳細説明 | 11 | 14.6 | 静電気放電に関する注意事項 | 27 |
| | 10.1 概要 | 11 | 14.7 | Glossary | 27 |
| | 10.2 機能ブロック図 | 11 | 15 | メカニカル、パッケージ、および注文情報 | 27 |

4 改訂履歴

Revision A (October 2018) から Revision B に変更

Page

| | |
|-------------------------------|---|
| • ATL43xLIを製品プレビューから量産データに。変更 | 1 |
|-------------------------------|---|

2018年7月発行のものから更新

Page

| | |
|---------------------------------------|---|
| • フルバージョンの初版 | 1 |
| • 1mAを上回るATL431、ATL432の安定動作境界条件グラフを変更 | 7 |
| • 1mAを下回るATL431、ATL432の安定動作境界条件グラフを追加 | 7 |
| • 安定動作境界条件のテスト回路画像を追加 | 7 |

5 デバイス比較表

| デバイスピン配置 | 初期精度 | 動作時周囲温度(T_A) |
|----------------------|--------------------|---------------------------------------|
| ATL431LI ATL432LI | A : 1% B : 0.5% | I : -40°C ~ 85°C Q : -40°C ~ 125°C |

6 ピン構成および機能



端子機能

| 名前 | ピン | | 種類 | 説明 |
|---------|-----------|-----------|-----|-------------------|
| | ATL431LIx | ATL432LIx | | |
| | DBZ | DBZ | | |
| ANODE | 3 | 3 | O | 共通ピン、通常GNDに接続 |
| CATHODE | 1 | 2 | I/O | シャント電流/電圧入力 |
| REF | 2 | 1 | I | 共通アノードに対するスレッショルド |

7 仕様

7.1 絶対最大定格

自由通気で動作温度範囲内(特に記述のない限り)⁽¹⁾

| | | MIN | MAX | 単位 |
|--------------|-----------------------|-----|---------|----|
| V_{KA} | カソード電圧 ⁽²⁾ | | 37 | V |
| I_{KA} | 連続カソード電流範囲 | | -10 18 | mA |
| $I_{I(ref)}$ | リファレンス入力電流 | | -5 10 | mA |
| T_J | 動作時の接合部温度範囲 | | -40 150 | C |
| T_{stg} | 保存温度範囲 | | -65 150 | C |

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) 電圧値はANODE端子を基準とします(特に記述のない限り)。

7.2 ESD定格

| | | VALUE | UNIT | |
|-------------|-------------------------|--|----------------|---|
| $V_{(ESD)}$ | Electrostatic discharge | 人体モデル(HBM)、ANSI/ESDA/JEDEC JS-001準拠 ⁽¹⁾ デバイス帯電モデル(CDM)、JEDEC規格JESD22- ±1000 VC101準拠 ⁽²⁾ | ±2000 ±1000 | V |
| | | | | |

- (1) JEDECのドキュメントJEP155に、500V HBMでは標準のESD管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDECのドキュメントJEP157に、250V CDMでは標準のESD管理プロセスで安全な製造が可能であると規定されています。

7.3 热特性

| THERMAL METRIC ⁽¹⁾ | | ATL43xLI | 単位 |
|-------------------------------|--|----------|-----|
| | | DBZ | |
| | | 3ピン | |
| $R_{\theta JA}$ | Junction-to-ambient thermal resistance | 371.7 | C/W |
| $R_{\theta JC(top)}$ | Junction-to-case (top) thermal resistance | 145.9 | C/W |
| $R_{\theta JB}$ | Junction-to-board thermal resistance | 104.7 | C/W |
| Ψ_{JT} | Junction-to-top characterization parameter | 23.9 | C/W |
| Ψ_{JB} | 接合部-ボード特性パラメータ | 102.9 | C/W |

- (1) 新旧熱評価基準の詳細については、アプリケーション・レポート『半導体およびIC/パッケージの熱評価基準』(SPRA953)を参照してください。

7.4 推奨動作条件

(1)を参照

| | | MIN | MAX | 単位 |
|----------|------------|------------|---------|----|
| V_{KA} | カソード電圧 | V_{REF} | 36 | V |
| I_{KA} | 連続カソード電流範囲 | | 0.1 15 | mA |
| T_A | 動作時周囲温度 | ATL43xLIxI | -40 85 | C |
| | | ATL43xLIxQ | -40 125 | C |

- (1) 最大損失は $T_{J(max)}$ 、 θ_{JA} 、 T_A の関数となります。最大許容損失と動作時周囲温度の関係式は $P_D = (T_{J(max)} - T_A)/\theta_{JA}$ です。絶対最大定格 $T_J = 150^\circ\text{C}$ での動作は信頼性に影響を与える可能性があります。

7.5 電気的特性

すべての推奨動作条件は $T_A = 25^\circ\text{C}$ で規定しています（特に記述のない限り）。

| パラメータ | | テスト回路 | テスト条件 | MIN | TYP | MAX | UNIT | |
|--|---------------------------------------|--------------------------|--|--|------|------|---------------|----|
| V_{REF} | リファレンス電圧 | 図 17 を参照 | $V_{\text{KA}} = V_{\text{ref}}$, $I_{\text{KA}} = 1\text{mA}$ | ATL43xLIAx | 2475 | 2500 | 2525 | mV |
| | | | | ATL43xLIBx | 2487 | 2500 | 2512 | mV |
| $V_{I(\text{dev})}$ | 全温度範囲にわたるリファレンス入力電圧の偏差 ⁽¹⁾ | 図 17 を参照 | $V_{\text{KA}} = V_{\text{ref}}$, $I_{\text{KA}} = 1\text{mA}$ | ATL43xLIXI | 6 | 17 | mV | |
| | | | | ATL43xLIXQ | 10 | 27 | mV | |
| $\Delta V_{\text{ref}} / \Delta V_{\text{KA}}$ | カソード電圧変動に対するリファレンス電圧変動の比率 | 図 18 を参照 | $I_{\text{KA}} = 1\text{mA}$ | $\Delta V_{\text{KA}} = 10\text{V} - V_{\text{ref}}$ | -1.4 | -2.7 | mV/V | |
| | | | | $\Delta V_{\text{KA}} = 36\text{V} - 10\text{V}$ | -1 | -2 | mV/V | |
| I_{ref} | リファレンス入力電流 | 図 18 を参照 | $I_{\text{KA}} = 1\text{mA}$, $R1 = 10\text{k}\Omega$, $R2 = \infty$ | | 0.2 | 0.4 | μA | |
| $I_{I(\text{dev})}$ | 全温度範囲にわたるリファレンス入力電流の偏差 ⁽¹⁾ | 図 18 を参照 | $I_{\text{KA}} = 1\text{mA}$, $R1 = 10\text{k}\Omega$, $R2 = \infty$ | | 0.1 | 0.3 | μA | |
| I_{min} | レギュレーションのための最小カソード電流 | 図 17 を参照 | $V_{\text{KA}} = V_{\text{ref}}$ | | 65 | 80 | μA | |
| I_{off} | オフ状態のカソード電流 | 図 19 を参照 | $V_{\text{KA}} = 36\text{V}$, $V_{\text{ref}} = 0$ | | 0.1 | 1 | μA | |
| $ Z_{\text{KA}} $ | ダイナミック・インピーダンス ⁽²⁾ | 図 17 を参照 | $V_{\text{KA}} = V_{\text{ref}}$, $I_{\text{KA}} = 1\text{mA} \sim 15\text{mA}$ | | 0.3 | 0.65 | Ω | |

(1) 偏差パラメータ $V_{I(\text{dev})}$ および $I_{I(\text{dev})}$ は、定格温度範囲にわたって得られた最大値と最小値の差と定義します。

$V_{I(\text{dev})}$ の詳細および平均温度係数との関係については、[パラメータ測定情報](#)を参照してください。

(2) ダイナミック・インピーダンスは、 $|Z_{\text{KA}}| = \Delta V_{\text{KA}} / \Delta I_{\text{KA}}$ と定義します。 $|Z_{\text{KA}}|$ の詳細および V_{out} との関係については、[パラメータ測定情報](#)を参照してください。

8 代表的特性

高温時および低温時のデータは、各種デバイスの推奨される動作時周囲温度範囲内のみ適用できます。




図 1. リファレンス電圧と周囲温度との関係




図 2. リファレンス電流と周囲温度との関係




図 3. カソード電流とカソード電圧との関係




図 4. カソード電流とカソード電圧との関係




図 5. オフ状態のカソード電流と周囲温度との関係




図 6. カソード電圧変動に対するリファレンス電圧変動の比率と周囲温度との関係

代表的特性 (continued)




図 7. 小信号電圧増幅率
と周波数との関係




図 8. 電圧増幅のテスト回路




図 9. リファレンス・インピーダンスと周波数との関係




図 10. リファレンス・インピーダンスのテスト回路




図 11. パルス応答






図 12. パルス応答のテスト回路

代表的特性 (continued)




曲線の下側の領域は、デバイスが発振するおそれがある条件を表します。曲線BおよびCでは、 $C_L = 0$ として、 $R2$ と V_+ を調整し、初期の V_{KA} および I_{KA} 条件を決定します。次に V_{BATT} と C_L を調整して、安定動作範囲を決定します。

図 13. 1mAを上回るATL431、ATL432の安定動作境界条件




TEST CIRCUIT FOR CURVE A




TEST CIRCUIT FOR CURVES B, C, AND D

図 14. 安定動作境界条件のテスト回路




曲線の下側の領域は、デバイスが発振するおそれがある条件を表します。曲線BおよびCでは、 $C_L = 0$ として、 $R2$ と V_+ を調整し、初期の V_{KA} および I_{KA} 条件を決定します。次に V_{BATT} と C_L を調整して、安定動作範囲を決定します。

図 15. 1mAを下回るATL431、ATL432の安定動作境界条件



TEST CIRCUIT FOR CURVE A



TEST CIRCUIT FOR CURVES B, C, AND D

図 16. 安定動作境界条件のテスト回路

9 パラメータ測定情報




図 17. $V_{KA} = V_{ref}$ のテスト回路




図 18. $V_{KA} > V_{ref}$ のテスト回路




図 19. I_{off} のテスト回路


9.1 温度係数

全温度範囲にわたるリファレンス電圧 V_{ref} の偏差を $V_{I(dev)}$ と呼びます。この $V_{I(dev)}$ というパラメータを使用して、デバイスの温度係数を求めることができます。リファレンス入力電圧の全温度範囲での平均温度係数 α_{Vref} は次のように定義されます。

$$\left| \alpha_{Vref} \right| \left(\frac{\text{ppm}}{\text{°C}} \right) = \frac{\left(\frac{V_{I(dev)}}{V_{ref \text{ at } 25 \text{ °C}}} \right) \times 10^6}{\Delta T_A}$$

where:

ΔT_A is the rated operating temperature range of the device.



α_{Vref} は低温時に最小 V_{ref} になるか最大 V_{ref} になるかに応じて、それぞれ正または負になります。全温度範囲での温度係数は平均であるため、定格動作温度範囲内であっても、温度によっては値が平均を上回ったり下回ったりすることがあります。温度係数の詳細については、『Voltage Reference Selection Basics』(英語)を参照してください。

9.2 ダイナミック・インピーダンス

ダイナミック・インピーダンスは次のように定義されます。 $|Z_{KA}| = \frac{\Delta V_{KA}}{\Delta I_{KA}}$ 。2つの外部抵抗を使用する場合 (図 18 を参照)、回路の総ダイナミック・インピーダンスは $|Z'| = \frac{\Delta V}{\Delta I}$ で求められ、 $|Z_{KA}| \left(1 + \frac{R1}{R2}\right)$ とほぼ等しくなります。

ATL431LIの V_{KA} はダイナミック・インピーダンスの影響を受けることがあります。 V_{KA} に対するATL431LIのテスト電流 I_{test} は電気的特性で規定されています。 I_{test} の偏差は、出力 V_{KA} の偏差の原因となる可能性があります。図 20 にダイナミック・インピーダンスが V_{KA} に与える影響を示します。




図 20. ダイナミック・インピーダンス

10 詳細説明

10.1 概要

この標準デバイスは、電源から信号経路まで幅広い用途で広く普及しており高い汎用性で実績があります。これは、高精度基準電圧付きオペアンプを含む本デバイスの主要部品に起因します。これらの主要部品は極めて基本的なアナログ・ビルディング・ブロックです。これらの主要部品を組み合わせることで、1つの基準電圧、エラー・アンプ、電圧クランプ、または基準電圧内蔵コンパレータとしてATL431LIを使うことができます。

ATL431LIは2.5V～36Vのカソード電圧で動作・調整可能であるため、産業、車載、通信、コンピューティングの幅広い最終機器に最適な製品となっています。シャント・レギュレータやエラー・アンプとして使用するには、CATHODEピンに $100\mu\text{A}$ (I_{min} (最大値))より大きい電流を供給する必要があります。この条件で、CATHODEピンとREFピンから帰還をかけることにより、内部基準電圧を複製できます。

0.5%および1%の初期公差(25°C時) の基準電圧を選択可能であり、型番にはATL431LIまたはATL432LIの後にB (0.5%)およびA (1.0%)が付きます。ATL431LIとATL432LIは、機能は同じですが、ピン配置が異なります。

ATL43xLIxQデバイスは、-40°C～+125°Cの温度範囲で動作が特性付けされています。

10.2 機能ブロック図




図 21. 等価回路図




図 22. 詳細回路図

10.3 機能説明

ATL431LIは、リファレンス・ピンと仮想内部ピンの電圧差に基づいてシンク電流を出力する、内部基準電圧付きアンプで構成されています。このシンク電流は、上記回路図(図 21)に示す内部ダーリントン・ペアにより生成されます。このデバイスが最大電流15mAをシンクできるように、ダーリントン・ペアを使用しています。

十分な電圧ヘッドルーム(2.5V以上)とカソード電流(I_{KA})で動作させた場合、ATL431LIはリファレンス・ピンの電圧を2.5Vに強制します。しかし、リファレンス・ピンは0.4 μ A以上の I_{REF} を必要とするため、フローティングにしておくことはできません(仕様を参照)。これは、リファレンス・ピンを駆動することで、内部のnpnにベース電流が供給され、初めて正常に動作するためです。

カソード・ピンとリファレンス・ピンから帰還をかけた場合、ATL431LIはツエナー・ダイオードのように機能し、カソードに供給される電流に応じて定電圧に安定化します。これは、内蔵アンプと基準電圧が正常動作領域に入るためです。ATL431LIを開ループ、サーボ、またはエラー・アンプに使用する場合も、ATL431LIが正常な線形領域に入り、十分なゲインが得られるように、上記の帰還で必要とされたのと同量の電流を印加する必要があります。

多くのリニア・レギュレータとは異なり、カソードとアノードの間に出力コンデンサがなくとも、ATL431LIは内部的に補償されます。しかし、出力コンデンサを使用する必要がある場合、適切なコンデンサの選択に役立つ指針として図13を使い、安定性を維持できます。

10.4 デバイスの機能モード

10.4.1 開ループ(コンパレータ)

どんな形であれカソード/出力電圧または電流がリファレンス/入力ピンに帰還されていない場合、ATL431LIは開ループで動作しています。適切なカソード電流(I_{KA})が印加されていれば、ATL431LIは図21に示す特性を有します。この構成ではゲインが非常に大きいため、ATL431LIは通常、コンパレータとして使用されます。基準電圧を内蔵するATL431LIは、一定レベルの単一信号を監視するのに最適です。

10.4.2 閉ループ

カソード/出力電圧または電流が何らかの形でリファレンス/入力ピンに帰還されている場合、ATL431LIは閉ループで動作しています。ATL431LIの大半の用途では、このように使用して固定電圧または電流を安定化します。帰還により、このデバイスはエラー・アンプとして機能でき、出力電圧の一部を入力に戻し、出力電圧を調整して目的のレギュレーションを維持します。これは、出力電圧が内部基準電圧と等しくなるように、出力電圧をリファレンス・ピンと(抵抗または直接帰還で)結び付けることで行ないます。

11 アプリケーションと実装

注

以降のアプリケーション情報は、TIの製品仕様に含まれるものではなく、TIではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

11.1 アプリケーション情報

このデバイスの用途および設定は多岐にわたるため、その多くについて、このデータシートでは詳しく解説できません。リンク先のアプリケーション・ノートは、この製品を使用する上で最善の選択を行うのに役立ちます。

アプリケーション・ノート [『Understanding Stability Boundary Conditions Charts in TL431, TL432 Data Sheet』](#) (SLVA482) (英語) は、このデバイスの安定性についてよく理解し、最適な負荷コンデンサを選定する上で役立ちます。アプリケーション・ノート [『Setting the Shunt Voltage on an Adjustable Shunt Regulator』](#) (SLVA445) (英語) は、最高の精度が得られるようにシャント電圧を設定する上で参考になります。

11.2 代表的なアプリケーション

11.2.1 基準電圧内蔵コンパレータ




図 23. コンパレータ・アプリケーション回路図

代表的なアプリケーション (continued)

11.2.1.1 設計要件

この設計例では、表 1に記載されているパラメータを入力パラメータとして使用します。

表 1. 設計パラメータ

| 設計パラメータ | 設計値例 |
|----------------------|-----------------|
| 入力電圧範囲 | 0V ~ 5V |
| 入力抵抗 | 10kΩ |
| 電源電圧 | 24V |
| カソード電流(I_K) | 5mA |
| 出力電圧レベル | 約2V ~ V_{SUP} |
| ロジック入力スレッショルドVIH/VIL | V_L |

11.2.1.2 詳細な設計手順

ATL431LIを基準電圧内蔵コンパレータとして使用する場合には次の事項を決定します。

- 入力電圧範囲
- 基準電圧精度
- 出力のロジック入力HIGH/LOWレベル・スレッショルド
- 電流源抵抗

11.2.1.2.1 基本動作

図 23に示す構成では、ATL431LIがコンパレータとして機能し、 V_{REF} ピン電圧を内部仮想基準電圧と比較します。適切なカソード電流(I_K)が供給されると、ATL431LIは十分な開ループ・ゲインを確保できるため、高速に応答します。図 24に示すように、 $R_{SUP}=10kΩ$ ($I_{KA}=500μA$)の場合、 $R_{SUP}=1kΩ$ ($I_{KA}=5mA$)に比べて応答がずっと遅くなります。ATL431LIの動作電流(I_{MIN})の最大値は1mAであるため、それを下回る値で動作させるとゲインは小さくなり、応答が遅くなります。

11.2.1.2.1.1 オーバードライブ

リファレンス・ピンに供給されるオーバードライブ電圧が十分でない場合にも、応答が遅くなったり、不正確になる可能性があります。オーバードライブ電圧とは、内部仮想基準電圧から超過した電圧量をいいます。内部仮想基準電圧は、使用するバージョンに応じて $2.5V±$ (0.5%または1.0%) の範囲に収まります。供給されるオーバードライブ電圧が大きいほど、ATL431LIの応答時間は短くなります。

ATL431LIをコンパレータとして使用する場合は、想定される正の誤差 (Aバージョンで+1.0%) を上回る値にトリップポイントを設定するのが最適です。高速応答を実現するには、内部 V_{REF} の10%を超える値にトリップポイントを設定すれば十分です。

V_{IN} から REF ピンへの電圧降下 (電圧差) を最小にするため、TIでは10kΩ未満の入力抵抗を使用して I_{REF} を供給することを推奨します。

11.2.1.2.2 出力電圧とロジック入力レベル

ATL431LIをコンパレータとして適切に使用するには、受信ロジック・デバイスがロジック出力を読み取ることができる必要があります。これは、入力HIGH/LOWレベル・スレッショルド電圧レベル（一般に V_{IH} および V_{IL} と呼びます）を知ることで可能になります。

図 24に示すように、開ループ/コンパレータ・モードでのATL431LIの出力LOWレベル電圧は約2Vであり、一般に5V電源ロジックでは十分ですが、3.3Vおよび1.8V電源ロジックでは機能しません。この問題には、抵抗分圧器を出力につないで、低電圧の受信ロジック・デバイスが読み取れる電圧まで減衰させることで対応できます。

ATL431LIはオープンコレクタであるため、ATL431の出力HIGH電圧は V_{SUP} と等しくなります。 V_{SUP} が受信ロジックの最大入力電圧の許容公差をはるかに上回る場合は、送信ロジックの信頼性を確保するために出力を減衰させる必要があります。

出力に抵抗分圧器を使用するときには、必ず分圧抵抗（図 23のR1とR2）の合計が R_{SUP} をはるかに上回るようにし、電源オフ時にATL431LIが V_{SUP} に近い値までプルするのを妨げないようにしてください。

11.2.1.2.2.1 入力抵抗

この用途では、電源オン中に正常動作領域に入るために必要なリファレンス電流(I_{REF})をソースするために、ATL431LIは入力抵抗を必要とします。REFピンで確認される実際の電圧は $V_{REF}=V_{IN}-I_{REF}\cdot R_{IN}$ となります。 I_{REF} は最大4 μ Aであるため、抵抗を十分小さくして、 V_{IN} によって生じる I_{REF} の誤差を抑えることを推奨します。

11.2.1.3 アプリケーション曲線





図 24. さまざまなカソード電流による出力応答

11.2.2 高精度定電流シンク



Copyright © 2017, Texas Instruments Incorporated

図 25. 高精度定電流シンク・アプリケーション回路図

11.2.2.1 設計要件

この設計例では、表 1 に記載されているパラメータを入力パラメータとして使用します。

表 2. 設計パラメータ

| 設計パラメータ | 設計値例 |
|-----------------------|-------|
| 電源電圧($V_{I(BATT)}$) | 5V |
| シンク電流(I_O) | 100mA |
| カソード電流(I_K) | 5mA |

11.2.2.2 詳細な設計手順

ATL43xLIを定電流シンクとして使用する場合には次の事項を決定します。

- 出力電流範囲
- 出力電流精度
- ATL43xLIの消費電力

11.2.2.2.1 基本動作

ここに示す構成では、ATL43xLIが定電流シンクの帰還ループ内で制御部品として機能します。BJTなどの外付け電流制御素子を組み合わせた場合、ATL43xLIと検出抵抗 R_S で設定される精度の高精度電流シンクを実現できます。この回路はLED駆動回路としても使用できます。

11.2.2.2.1.1 出力電流範囲および精度

この回路の出力電流範囲は、構成図に示す式で求められます。 $V_{REF} = 2.5V$ であることに留意します。検出抵抗 R_S の選定に際しては、 I_O が目標電流値に達したとき、ATL43xLIでは検出抵抗が2.5Vを生成する必要があります。2.5Vというオーバーヘッド電圧が受け入れられない場合は、TLV43xやTLVH43xといった基準電圧の低いデバイスを検討してください。


出力電流の精度は、選択したATL43xLIの精度と検出抵抗 R_S の精度で決まります。ATL43xLIの内部仮想基準電圧は、使用するバージョンに応じて $2.5V \pm (0.5\% \text{または} 1.0\%)$ の範囲内となります。出力電流の精度に関するもう一つの検討事項は、ATL43xLIと R_S の温度係数です。これらのパラメータの仕様については、電気的特性表を参照してください。

11.2.2.2.2 消費電力

この回路でATL43xLIを制御部品として適切に使用するには、最小動作電流を供給する必要があります。外部バイアス抵抗をATL43xLIと直列に設定して、これを実現します。

ATL43xLIの場合、最小動作電流は $100\mu A$ であるため、マージンを考慮して、ほとんどの設計では動作電流が $100\mu A$ を上回るように設定します。消費電力をさらに削減するには、ATL43xなどのデバイスを検討してください。

11.2.3 シャント・レギュレータ/基準電圧



Copyright © 2017, Texas Instruments Incorporated

図 26. シャント・レギュレータ回路図

11.2.3.1 設計要件

この設計例では、表 1に記載されているパラメータを入力パラメータとして使用します。

表 3. 設計パラメータ

| 設計パラメータ | 設計値例 |
|-------------------------|------------|
| 基準電圧初期精度 | 1.0% |
| 電源電圧 | 24V |
| カソード電流(I _k) | 5mA |
| 出力電圧レベル | 2.5V ~ 36V |
| 負荷容量 | 2μF |
| 帰還抵抗値および精度(R1とR2) | 10kΩ |

11.2.3.2 詳細な設計手順

ATL431LIをシャント・レギュレータとして使用する場合、以下を決定します。

- 入力電圧範囲
- 温度範囲
- 総合精度
- カソード電流
- 基準電圧初期精度
- 出力容量

11.2.3.2.1 出力/カソード電圧の設定

カソード電圧を安定化電圧に設定するには、CATHODEピンとANODEピンの間に抵抗ブリッジ（ハーフ・ブリッジ）を接続し、その抵抗ブリッジの中間点をリファレンス・ピンにつなぐ必要があります。図 26に示すように、R1とR2で抵抗ブリッジを構成します。シャント・レギュレータ構成でのカソード/出力電圧は、図 26に示す式で概算できます。カソード電流を考慮することで、カソード電圧をより正確に求めることができます。

$$V_O = (1 + R1/R2) \times V_{REF} - I_{REF} \times R1 \quad (1)$$

この式が有効であるためには、ATL431LIが十分な開ループ・ゲインを確保してゲイン誤差を小さくできるように、ATL431LIを完全にバイアスする必要があります。これは、仕様に示すI_{min}の仕様を満たすことで達成されます。

11.2.3.2.2 総合精度

ユニティ・ゲイン($V_{KA}=V_{REF}$)を超える出力設定では、ATL431LIは、 V_{REF} 以外の、全体の精度に影響を及ぼす可能性があるその他の誤差に敏感になります。主な誤差は次のとおりです。

- R1とR2の精度
- $V_{I(dev)}$ - 全温度範囲にわたるリファレンス電圧変動
- $\Delta V_{REF} / \Delta V_{KA}$ - カソード電圧変動に対するリファレンス電圧変動の比率
- $|Z_{KA}|$ - カソード電流によりカソード電圧を変動させるダイナミック・インピーダンス

すべての変数を考慮することで、最悪条件のカソード電圧を求めることができます。アプリケーション・ノート『[Setting the Shunt Voltage on an Adjustable Shunt Regulator](#)』(SLVA445) (英語) は、最高の精度が得られるようにシャント電圧を設定する上で参考になります。

11.2.3.2.3 安定性

ATL431LIは容量性負荷なしで安定しますが、シャント・レギュレータの出力電圧を受け取るデバイスが、図 13 に示すATL431LIの安定動作領域の範囲内の容量性負荷を持つことは可能です。また、過渡応答性の向上や電源のデカップリングを目的として、容量性負荷を使用することもできます。カソードとアノードの間に容量を追加する場合、図 13を参照してください。また、アプリケーション・ノート『[Understanding Stability Boundary Conditions Charts in TL431, TL432 Data Sheet](#)』(SLVA482) (英語) は、このデバイスの安定性についてよく理解し、最適な負荷コンデンサを選定する上で役立ちます。

11.2.3.2.4 起動時間

図 27に示すように、ATL431LIは約2Vまで高速に応答し、その後、設定した値までゆっくり充電します。これは、ATL43xLixがその安定性の基準を満たすために備えている補償容量によるものです (図 13参照)。この二次的な遅延にもかかわらず、ATL43xLixは多くのクランプ用途に適した高速応答を実現します。

11.2.3.3 アプリケーション曲線




図 27. ATL43xLixの起動時の応答

11.2.4 オプトカプラによる絶縁型フライバック




図 28. オプトカプラによる絶縁型フライバック

11.2.4.1 設計要件

ATL431LIをオプトカプラによる絶縁型フライバックの2次側帰還ネットワークに使用します。図 28に、ATL431LIを使用したフライバック・コンバータの概略回路図を示します。この設計例では、表 4に記載されているパラメータを入力パラメータとして使用します。

表 4. 設計パラメータ

| 設計パラメータ | 設計値 |
|-----------------------|-------|
| 電圧出力 | 20V |
| 帰還ネットワーク静止電流(I_q) | <40mW |

11.2.4.1.1 詳細な設計手順

この例では、設計手順を簡単に述べます。帰還ネットワークの補償ネットワークについては、ここでは触れません。補償ネットワークの詳細については、[SLUA671](#)を参照してください。

この設計の目標は、欧州CoC Tier 2と米国DoE Level VIの要件を満たす低スタンバイ電流の帰還ネットワークを設計することです。この設計要件を満たすには、システムのスタンバイ電力を75mW未満に抑える必要があります。そのため、1次側コントローラと受動部品の電力損失のマージンをとれるように帰還ネットワークの消費電力を40mW未満にする必要があります、これによって10Vを上回るシステムでは問題が生じる可能性があります。




図 29. 帰還静止電流

11.2.4.1.1.1 ATL431LIのバイアス印加

図 29 に、帰還ネットワークの概略回路図を示します。システムのスタンバイ I_q は、ATL431LIのバイアス経路と抵抗帰還経路という2つの経路で決まります。所定の設計要件により、帰還ネットワークを流れる総電流は2mAを超えることができません。

設計目標は、 I_{min} を最大限に活かしてATL431LIの I_{KA} を設定することです。ATL431LIの利点は I_{min} が80 μ Aと小さいことであり、これにより標準的なTL431LIに比べて、最大負荷条件時の I_{KA} を小さく抑えることができます。このため、システム負荷の変動に伴う I_{KA} の動的変化に起因して、最大負荷時よりも高くなる無負荷時の I_{KA} を小さくすることができます。無負荷時の I_{KA} である I_{OPTNL} は、バイアス抵抗である Rs の値に依存します。 Rs は用途によって非常に異なり、式 2に示すように無負荷時のオプトカプラーのCTR、電圧、電流などの変数で決まります。CTRの高いオプトカプラーを使用することで、 I_{OPTNL} の値を1.5mAまで下げ、電力損失30mWを実現できます。

$$Rs \approx (V_{OUT} - V_{OPTNL} - 2V) / I_{OPTNL}$$

V_{OPTNL} = Optocoupler Voltage at No – Load Conditions

I_{OPTNL} = Optocoupler Current at No – Load Conditions

(2)

11.2.4.1.1.2 抵抗帰還ネットワーク

帰還抵抗は2次側の出力電圧を設定し、特定の固定電圧で同じ I_q を消費します。帰還抵抗経路の設計目標は、低 I_q を維持すると同時に抵抗誤差を最小限に抑えることです。このシステム例では、この設計の帰還ネットワーク経路は0.5mAを流し、ATL431LIのバイアス印加に十分な電流を確保できます。抵抗R1およびR2の大きさは、 I_q および I_{ref} の0.5mAのバージェットに基づいて決めます。式 3および式 4の抵抗値を採用すると、総消費電力は10mWとなり、抵抗を大きくすればさらに低減できます。

$$R_1 = (V_{OUT} - V_{REF}) / I_{FB}$$

$$R_1 = (20V - 2.5V) / 0.5mA$$

$$R_1 = 35k\Omega$$

(3)


$$R_2 = V_{REF} / (I_{FB} - I_{REF})$$

$$R_2 = 2.5V / (0.5mA - 0.4\mu A)$$

$$R_2 = 5.004k\Omega$$

(4)


11.3 システム例



Copyright © 2017, Texas Instruments Incorporated


A. Rは、最小 $V_{(BATT)}$ で0.1mA以上のカソード電流をATL431LIに供給する必要があります。

図 30. 高精度大電流シリーズ・レギュレータ



Copyright © 2017, Texas Instruments Incorporated


図 31. 3端子固定レギュレータの出力制御



Copyright © 2017, Texas Instruments Incorporated

図 32. 大電流シャント・レギュレータ

システム例 (continued)



A. 図 13 の安定動作境界条件を参照して、C の許容値を求めます。

図 33. クローバ回路







図 34. 高精度5V、1.5Aレギュレータ




A. R_b は 1mA 以上のカソード電流を ATL431LI に供給する必要があります。

図 35. 高効率5V高精度レギュレータ

システム例 (continued)

図 36. 基準電圧内蔵PWMコンバータ


- A. 利用可能な $V_{I(BATT)}$ で必要なLED輝度が得られ、かつ0.1mA以上のカソード電流をATL431LIに供給できるようにR3およびR4を選定します。

図 37. 電圧モニタ

図 38. 遅延タイマ

システム例 (continued)




図 39. 高精度電流リミッタ




図 40. 高精度定電流シンク

12 電源に関する推奨事項

ATL43xLIxを、負荷に電力を供給するリニア・レギュレータとして使う場合、通常は出力/CATHODEピンにバイパス・コンデンサを使用します。このとき、必ず容量が図 13に示す安定動作基準内に収まるようにしてください。

最大カソード電流を超えないように、必ず電源には電流制限をかけてください。また、絶対最大定格を超えないように、REFピンに流し込む電流を制限してください。


大電流を流す用途では、カソードとアノードの配線長に注意し、配線幅を調整して適切な電流密度を確保してください。

13 レイアウト

13.1 レイアウトの注意点

バイパス・コンデンサは部品にできるだけ近付けて配置してください。電流を流す配線には流れる電流の量に応じた幅が必要とされますが、ATL43xLIxの場合、これらの電流は小さくて済みます。

13.2 レイアウト例



Copyright © 2017, Texas Instruments Incorporated


図 41. DBZレイアウト例

14 デバイスおよびドキュメントのサポート

14.1 ドキュメントのサポート

14.1.1 デバイスの項目表記

TIはATL43xLIファミリのすべての組み合わせを区別するために、TIは接尾辞と接頭辞を割り当てています。詳細および注文可能な組み合わせについては、「付録:パッケージ・オプション」を参照してください。



14.1.2 関連資料

関連資料については、以下を参照してください。

- 『[TL431およびTL432データシートの安定性境界条件チャートについて](#)』、SLVA482
- 『[可変シャント・レギュレータのシャント電圧の設定](#)』、SLVA445

14.2 関連リンク

次の表に、クリック・アクセス・リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ・リソース、ツールとソフトウェア、およびご注文へのクリック・アクセスが含まれます。

表 5. 関連リンク

| 製品 | プロダクト・フォルダ | ご注文はこちら | 技術資料 | ツールとソフトウェア | サポートとコミュニティ |
|----------|-------------------------|-------------------------|-------------------------|-------------------------|-------------------------|
| ATL431LI | ここをクリック |
| ATL432LI | ここをクリック |

14.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

14.4 コミュニティ・リソース

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

[TI E2E™オンライン・コミュニティ](#) TIのE2E (*Engineer-to-Engineer*) コミュニティ。エンジニア間の共同作業を促進するために開設されたものです。e2e.ti.comでは、他のエンジニアに質問し、知識を共有し、アイディアを検討して、問題解決に役立てることができます。

[設計サポート](#) TIの設計サポート 役に立つE2E フォーラムや、設計サポート・ツールをすばやく見つけることができます。技術サポート用の連絡先情報も参照できます。

14.5 商標

E2E is a trademark of Texas Instruments.

All other trademarks are the property of their respective owners.

14.6 静電気放電に関する注意事項



すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

14.7 Glossary

[SLYZ022 — TI Glossary](#).

This glossary lists and explains terms, acronyms, and definitions.

15 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

| Orderable part number | Status (1) | Material type (2) | Package Pins | Package qty Carrier | RoHS (3) | Lead finish/ Ball material (4) | MSL rating/ Peak reflow (5) | Op temp (°C) | Part marking (6) |
|-----------------------|---------------|----------------------|------------------|-----------------------|-------------|--------------------------------------|-----------------------------------|--------------|---------------------|
| ATL431LIAIDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 85 | 1TUP |
| ATL431LIAIDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | 1TUP |
| ATL431LIAIDQNR | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | IA |
| ATL431LIAIDQNR.B | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | IA |
| ATL431LIAQDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 125 | 1BHP |
| ATL431LIAQDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | 1BHP |
| ATL431LIAQDQNR | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | QA |
| ATL431LIAQDQNR.B | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | QA |
| ATL431LIBIDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 85 | 1TVP |
| ATL431LIBIDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | 1TVP |
| ATL431LIBIDQNR | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | IB |
| ATL431LIBIDQNR.B | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | IB |
| ATL431LIBQDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 125 | 1BIP |
| ATL431LIBQDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | 1BIP |
| ATL431LIBQDQNR | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | QB |
| ATL431LIBQDQNR.B | Active | Production | X2SON (DQN) 4 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | QB |
| ATL432LIAIDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 85 | 1TWP |
| ATL432LIAIDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | 1TWP |
| ATL432LIAQDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 125 | 1BJP |
| ATL432LIAQDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | 1BJP |
| ATL432LIBIDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 85 | 1TXP |
| ATL432LIBIDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | 1TXP |
| ATL432LIBQDBZR | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU SN | Level-1-260C-UNLIM | -40 to 125 | 1BKP |
| ATL432LIBQDBZR.B | Active | Production | SOT-23 (DBZ) 3 | 3000 LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 125 | 1BKP |

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF ATL431LI, ATL432LI :


- Automotive : [ATL431LI-Q1](#), [ATL432LI-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION


| | |
|----|---|
| A0 | Dimension designed to accommodate the component width |
| B0 | Dimension designed to accommodate the component length |
| K0 | Dimension designed to accommodate the component thickness |
| W | Overall width of the carrier tape |
| P1 | Pitch between successive cavity centers |

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadrant |
|----------------|--------------|-----------------|------|------|--------------------|--------------------|---------|---------|---------|---------|--------|---------------|
| ATL431LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 178.0 | 9.0 | 3.15 | 2.77 | 1.22 | 4.0 | 8.0 | Q3 |
| ATL431LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 8.4 | 2.9 | 3.35 | 1.35 | 4.0 | 8.0 | Q3 |
| ATL431LIAIDQNR | X2SON | DQN | 4 | 3000 | 180.0 | 9.5 | 1.16 | 1.16 | 0.5 | 4.0 | 8.0 | Q2 |
| ATL431LIAQDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 8.4 | 2.9 | 3.35 | 1.35 | 4.0 | 8.0 | Q3 |
| ATL431LIAQDQNR | X2SON | DQN | 4 | 3000 | 180.0 | 9.5 | 1.16 | 1.16 | 0.5 | 4.0 | 8.0 | Q2 |
| ATL431LIBIDBZR | SOT-23 | DBZ | 3 | 3000 | 178.0 | 9.0 | 3.15 | 2.77 | 1.22 | 4.0 | 8.0 | Q3 |
| ATL431LIBIDQNR | X2SON | DQN | 4 | 3000 | 180.0 | 9.5 | 1.16 | 1.16 | 0.5 | 4.0 | 8.0 | Q2 |
| ATL431LIBQDBZR | SOT-23 | DBZ | 3 | 3000 | 178.0 | 9.0 | 3.15 | 2.77 | 1.22 | 4.0 | 8.0 | Q3 |
| ATL431LIBQDQNR | X2SON | DQN | 4 | 3000 | 180.0 | 9.5 | 1.16 | 1.16 | 0.5 | 4.0 | 8.0 | Q2 |
| ATL432LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 178.0 | 9.0 | 3.15 | 2.77 | 1.22 | 4.0 | 8.0 | Q3 |
| ATL432LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 8.4 | 2.9 | 3.35 | 1.35 | 4.0 | 8.0 | Q3 |
| ATL432LIAQDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 8.4 | 2.9 | 3.35 | 1.35 | 4.0 | 8.0 | Q3 |
| ATL432LIBIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 8.4 | 2.9 | 3.35 | 1.35 | 4.0 | 8.0 | Q3 |
| ATL432LIBQDBZR | SOT-23 | DBZ | 3 | 3000 | 178.0 | 9.0 | 3.15 | 2.77 | 1.22 | 4.0 | 8.0 | Q3 |
| ATL432LIBQDQNR | X2SON | DQN | 4 | 3000 | 180.0 | 9.5 | 1.16 | 1.16 | 0.5 | 4.0 | 8.0 | Q2 |

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


| Device | Package Type | Package Drawing | Pins | SPQ | Length (mm) | Width (mm) | Height (mm) |
|----------------|--------------|-----------------|------|------|-------------|------------|-------------|
| ATL431LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 180.0 | 18.0 |
| ATL431LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 210.0 | 185.0 | 35.0 |
| ATL431LIAIDQNR | X2SON | DQN | 4 | 3000 | 184.0 | 184.0 | 19.0 |
| ATL431LIAQDBZR | SOT-23 | DBZ | 3 | 3000 | 210.0 | 185.0 | 35.0 |
| ATL431LIAQDQNR | X2SON | DQN | 4 | 3000 | 184.0 | 184.0 | 19.0 |
| ATL431LIBIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 180.0 | 18.0 |
| ATL431LIBIDQNR | X2SON | DQN | 4 | 3000 | 184.0 | 184.0 | 19.0 |
| ATL431LIBQDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 180.0 | 18.0 |
| ATL431LIBQDQNR | X2SON | DQN | 4 | 3000 | 184.0 | 184.0 | 19.0 |
| ATL432LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 180.0 | 18.0 |
| ATL432LIAIDBZR | SOT-23 | DBZ | 3 | 3000 | 210.0 | 185.0 | 35.0 |
| ATL432LIAQDBZR | SOT-23 | DBZ | 3 | 3000 | 210.0 | 185.0 | 35.0 |
| ATL432LIBIDBZR | SOT-23 | DBZ | 3 | 3000 | 210.0 | 185.0 | 35.0 |
| ATL432LIBIDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 180.0 | 18.0 |
| ATL432LIBQDBZR | SOT-23 | DBZ | 3 | 3000 | 180.0 | 180.0 | 18.0 |
| ATL432LIBQDBZR | SOT-23 | DBZ | 3 | 3000 | 210.0 | 185.0 | 35.0 |

PACKAGE OUTLINE

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration TO-236, except minimum foot length.
4. Support pin may differ or may not be present.
5. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT


DBZ0003A

SOT-23 - 1.12 mm max height


SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
SCALE:15X



NON SOLDER MASK DEFINED (PREFERRED)



SOLDER MASK DEFINED

SOLDER MASK DETAILS

4214838/F 08/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214838/F 08/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DQN 4

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4210367/F

PACKAGE OUTLINE

DQN0004A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4215302/E 12/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.
4. Features may not exist. Recommend use of pin 1 marking on top of package for orientation purposes.
5. Shape of exposed side leads may differ.
6. Number and location of exposed tie bars may vary.

EXAMPLE BOARD LAYOUT

DQN0004A


X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE

SCALE: 40X



SOLDER MASK DETAIL

4215302/E 12/2016

NOTES: (continued)


7. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
8. If any vias are implemented, it is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DQN0004A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 - 0.1mm THICK STENCIL

EXPOSED PAD
88% PRINTED SOLDER COVERAGE BY AREA
SCALE: 60X

4215302/E 12/2016

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月