I2C と I3C レベルシフタ、バッファ、ハブ

電圧レベルの不整合を解決し、バスの静電容量負荷の増大を防止

すべての製品を表示

TI の I2C レベルシフタ、バッファ、ハブは、開発中の I2C バス信号を強化し、バスの静電容量負荷の増大の防止に貢献します。また、これらの製品を活用してレベルシフタを追加し、電圧レベルの不整合を解決することもできます。その結果、電圧レベルが互いに異なるホストとデバイスの組み合わせや、最新のペリフェラルの採用を実現できます。

Featured I2C level shifters, buffers & hubs

TI の I2C レベルシフタ、バッファ、ハブの間には、どのような違いがありますか？

多様なソリューションで構成された製品ラインアップ

立ち上がり時間アクセラレータ (立ち上がりエッジの急峻化)、動作不能バスの回復、内部電流源などの多様な機能を搭載しているので、I2C 要件を満たすと同時に、各種アプリケーションに適したソリューションを見つけることができます。

革新的なソリューション

TI の継続的な改善や、より高速なデータレート (最大12.5MHz) と小型パッケージ (X2SON) を実現する新しいソリューションを活用すると、革新的なソリューションを設計できます。

優れたコスト効率と高い信頼性

TI の IxC デバイスは、I2C と I3C の各規格に適合しており、信頼性の高いソリューションの実現を意図した設計を採用しています。このソリューションは、基板面積の節減 (小型パッケージ) と外部部品点数の低減を通じて、設計コストの削減に貢献します。

Technical Resources

アプリケーション・ノート

Why, When, and How to use I2C Buffers

I2C 通信インターフェイスは、信頼性の高い通信を意図して標準化を実施済みです。これらの規格が規定するパラメータの 1 つは、バスの最大静電容量です。より大きいバス静電容量を駆動する必要があるシステムで、I2C バッファが適切なソリューションになる理由をご確認ください。

PDF

技術記事

Intro to I2C: what the Internet doesn’t tell you

最初にインターネットを検索すると、I2C を活用して高信頼性のシステム制御を簡単に実装する方法を参照できます。この方法に加えて、デバイスの他の多くの機能もシステム開発に役立ちます。

PDF|HTML

アプリケーション・ノート

I2C Dataline Handoff Delay

バッファデバイスを追加すると、伝搬遅延が発生し、SDA (シリアルデータ) の受け渡しが認識可能になる可能性があります。TCA9517 デバイスは、I2C 静的電圧オフセットバッファです。記事は、SDA の受け渡しに遅延を招く可能性のある、デバイスの伝搬遅延を検討します。

PDF|HTML

設計ツール

I2C Designer ツールを使用すると、I2C ベースの設計で、アドレッシング、電圧レベル、周波数に関する競合を迅速に解決できます。マスター入力とスレーブ入力に関する指定を行い、I2C ツリーを自動的に生成すること、またはカスタムソリューションを構築することができます。設計者の皆様はこのツールを使用すると、時間を節約できます。また、Ack (確認応答) の欠落に対するデバッグ、プルアップ抵抗の選定、I2C バス上での最大静電容量負荷の準拠に関するガイドラインを参照し、I2C 規格に準拠することもできます。

評価ボード

TCA39306 低電圧 I²C レベルシフタの評価基板

この EVM (評価基板) は、調整可能な複数のプルアップ抵抗とバス静電容量を通じて、構成可能な各種負荷条件を実現します。その結果、設計者の皆様は、開発中システムでこのデバイスの性能を簡単にテストすることができます。

シミュレーション・ツール

TI Design / シミュレーションツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデルライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)