LMK04832 超低ノイズ、JESD204B準拠クロック・ジッタ・クリーナ、デュアル・ループPLL内蔵

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

最大クロック出力周波数: 3250MHz
マルチモード: デュアルPLL、シングルPLL、クロック分配
超低ノイズ(2500MHz時):
- 43fs RMSジッタ(12kHz～20MHz)
- 49fs RMSジッタ(100Hz～20MHz)
- －158dBc/Hzのノイズ・フロア
超低ノイズ(3200MHz時):
- 49fs RMSジッタ(12kHz～20MHz)
- 54fs RMSジッタ(100Hz～100MHz)
- －156.5dBc/Hzのノイズ・フロア
PLL2
- PLL FOM: －230dBc/Hz
- PLL 1/f: －128dBc/Hz
- 位相検出速度: 最高320MHz
- 2つの内蔵VCO: 2440～2580MHz
  および2945～3205MHz
最大14個の差動デバイス・クロック
- CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOSプログラマブル出力
最大1個のバッファ付きVCXO/XO出力
- LVPECL、LVDS、2xLVCMOSプログラマブル
3.2GHzから3.13MHzのデバイス・クロックに対応
3.2GHzから391kHzのSYSREFに対応
SYSREFクロックの25psステップ・アナログ遅延
デバイス・クロックおよびSYSREFのデジタル遅延および動的デジタル遅延
PLL1によるホールドオーバー・モード
PLL1またはPLL2による0遅延
＋125℃の接合部温度
105℃のPCB温度に対応(サーマル・パッドで測定)

2 アプリケーション

試験/測定機器
レーダー
マイクロ波バックホール
データ・コンバータのクロック供給

3 概要

LMK04832は、業界最高水準の性能を誇る、JEDEC JESD204Bに準拠したクロック・コンディショナーであり、LMK0482xファミリの製品とピン互換性があります。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832は、SYSREFの生成またはリクロッキングの有無にかかわらず、デュアルPLL、シングルPLL、またはクロック分配モードで動作するように構成できます。PLL2は内蔵VCOでも外付けVCOでも動作します。

高性能である上に、電力と性能のトレードオフ、デュアルVCO、動的デジタル遅延、ホールドオーバーといった機能を備えたLMK04832は、柔軟性の高い高性能クロック・ツリー・ソリューションとして最適です。

製品情報⁽¹⁾

型番	説明	本体サイズ(公称)
LMK04832NKDT LMK04832NKDR	WQFN (64)	9.00mm×9.00mm

利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
T＝テープ、R＝リール

概略回路図

4 改訂履歴

Changes from * Revision (August 2017) to A Revision

特長: ジッタ、ノイズ・フロア、PLL性能、VCO範囲を更新Go