• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS51200 シンク/ソースDDR終端レギュレータ

    • JAJS311D February   2008  – February 2020 TPS51200

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • TPS51200 シンク/ソースDDR終端レギュレータ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      単純化されたDDRアプリケーション
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  Sink and Source Regulator (VO Pin)
      2. 7.3.2  Reference Input (REFIN Pin)
      3. 7.3.3  Reference Output (REFOUT Pin)
      4. 7.3.4  Soft-Start Sequencing
      5. 7.3.5  Enable Control (EN Pin)
      6. 7.3.6  Powergood Function (PGOOD Pin)
      7. 7.3.7  Current Protection (VO Pin)
      8. 7.3.8  UVLO Protection (VIN Pin)
      9. 7.3.9  Thermal Shutdown
      10. 7.3.10 Tracking Start-up and Shutdown
      11. 7.3.11 Output Tolerance Consideration for VTT DIMM Applications
      12. 7.3.12 REFOUT (VREF) Consideration for DDR2 Applications
    4. 7.4 Device Functional Modes
      1. 7.4.1 Low Input Voltage Applications
      2. 7.4.2 S3 and Pseudo-S5 Support
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Input Voltage Capacitor
        2. 8.2.2.2 VLDO Input Capacitor
        3. 8.2.2.3 Output Capacitor
      3. 8.2.3 Application Curves
    3. 8.3 System Examples
      1. 8.3.1 3.3-VIN, DDR2 Configuration
      2. 8.3.2 2.5-VIN, DDR3 Configuration
      3. 8.3.3 3.3-VIN, LP DDR3 or DDR4 Configuration
      4. 8.3.4 3.3-VIN, DDR3 Tracking Configuration
      5. 8.3.5 3.3-VIN, LDO Configuration
      6. 8.3.6 3.3-VIN, DDR3 Configuration with LFP
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
    3. 10.3 Thermal Design Considerations
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス・サポート
      1. 11.1.1 デベロッパー・ネットワークの製品に関する免責事項
      2. 11.1.2 開発サポート
        1. 11.1.2.1 評価基板
        2. 11.1.2.2 SPICEモデル
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS51200 シンク/ソースDDR終端レギュレータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 入力電圧: 2.5Vレールと3.3Vレールをサポート
  • VLDOIN電圧範囲: 1.1V～3.5V
  • シンク/ソース終端レギュレータにドループ補正を内蔵
  • メモリ終端アプリケーション(DDR)に必要な最低出力容量20μF (通常は3×10μF MLCC)
  • PGOODによる出力レギュレーション監視
  • EN入力
  • REFIN入力により、直接または分圧抵抗経由で入力を柔軟にトラッキング可能
  • リモート・センシング(VOSNS)
  • ±10mAのバッファ付きリファレンス(REFOUT)
  • ソフトスタート、UVLO、OCLを内蔵
  • サーマル・シャットダウン
  • DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTに対応
  • サーマル・パッド付き10ピンVSONパッケージ

2 アプリケーション

  • DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4用のメモリ終端レギュレータ
  • ノートPC、デスクトップPC、サーバー
  • テレコムおよびデータコム
  • 基地局
  • LCD-TVおよびPDP-TV
  • 複写機およびプリンタ
  • セットトップ･ボックス

3 概要

TPS51200デバイスは、シンクおよびソースのダブル・データ・レート(DDR)終端レギュレータで、容積が主要な考慮事項である低入力電圧、低コスト、低ノイズのシステムに特化して設計されています。

TPS51200は高速な過渡応答を維持し、必要な最小出力容量はわずか20μFです。TPS51200はリモート・センシング機能をサポートし、DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTのすべてのバス終端電力要件に対応しています。

さらに、TPS51200は出力レギュレーションを監視するためのオープン・ドレインPGOOD信号と、S3 (RAMへのサスペンド)時にVTTを放電するため使用可能なEN信号を、DDRアプリケーションに供給します。

TPS51200デバイスは熱効率の高い10ピンのVSONサーマル・パッド・パッケージで供給され、グリーンおよび鉛フリーの両方の基準を満たしています。温度定格は-40℃～+85℃です。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
TPS51200 VSON (10) 3.00mm×3.00mm
  1. 提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

Device Images

単純化されたDDRアプリケーション

TPS51200 simp_app_slus812.gif

4 改訂履歴

Changes from C Revision (November 2016) to D Revision

  • Added "keep total REFOUT capacitance below 0.47 μF" in Pin Functions table Go

Changes from B Revision (September 2016) to C Revision

  • Added 全体を通してDDR3L DRAMテクノロジへの参照をGo
  • Added DDR3L test conditions to Output DC voltage, VO and REFOUT specificationGo
  • Added Figure 4Go
  • Added Figure 9Go
  • Updated Figure 16 to include DDR3L dataGo

Changes from A Revision (September 2015) to B Revision

  • Changed " –10 mA < IREFOUT < 10 mA" to "–1 mA < IREFOUT < 1 mA" in all test conditions for the REFOUT voltage tolerance to VREFIN specificationGo
  • Changed all MIN and MAX values from "15" to "12" for all test conditions for the REFOUT voltage tolerance to VREFIN specificationGo
  • Updated Figure 19Go
  • Added REFOUT (VREF) Consideration for DDR2 Applications sectionGo
  • Updated Figure 28 and Table 3Go
  • Added clarity to Layout Guidelines section.Go

Changes from * Revision (February 2008) to A Revision

  • Added 「ピン構成および機能」セクション、「ESD定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションGo
  • Changed “PowerPAD” references to “thermal pad” throughoutGo
  • Deleted Dissipation Ratings table Go

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale