MSPM0 L シリーズ MCU ハードウェア開発ガイド

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

概要

MSPM0 L シリーズ・マイコン (MCU) 製品ラインアップはセンシング、測定、および制御のアプリケーション用に、幅広い超低消費電力 32 ビット MCU と統合型アナログ / デジタル・ペリフェラルを提供します。このアプリケーション・ノートでは、MSPM0 L シリーズ (MCU) を使用したハードウェア開発に必要な情報について説明しています。これには、電源、リセット回路、クロック、デバッガ接続、主要なアナログ・ペリフェラル、通信インターフェイス、GPIO、および基板レイアウトのガイダンスに関する詳細なハードウェア設計情報が含まれます。

商標

LaunchPad™ and EnergyTrace™ are trademarks of Texas Instruments.

All trademarks are the property of their respective owners.

1 MSPM0L ハードウェア設計チェック・リスト

表 1-1 に、MSPM0L ハードウェア設計プロセス中にチェックする必要がある主な信号を示します。詳細については、以下のセクションを参照してください。

表 1-1 MSPM0L ハードウェア設計チェック・リスト

ピン ⁽¹⁾	概要	要件
VDD	正の電源ピン	VDD と VSS の間に 10μF と 100nF のコンデンサを配置し、これらの部品を VDD と VSS の近くに配置します。
VSS	負の電源ピン
VCORE	コア電圧 (標準値：1.35V)	470nF のコンデンサを VSS に接続し、電圧を供給したり、VCORE ピンに外部負荷を加えたりしないでください。
NRST	リセットピン	10nF のプルダウン・コンデンサを使用して、47kΩ の外付けプルアップ抵抗を接続します。
ROSC	外部リファレンス抵抗ピン	外部の 100kΩ ±0.1% 25ppm 抵抗を VSS に接続すると、必要に応じて高 SYSOSC 精度を実現できます。 SYSOSC に高精度の要件がない場合は、オープンのままにしても問題ありません。
VREF+	外部リファレンス入力用の電圧リファレンス電源	VREF+ と VREF- を使用して ADC などのアナログ・ペリフェラル用の外部電圧リファレンスを取り込む場合、デカップリング・コンデンサを VREF+ から VREF- / GND に、外部リファレンス・ソースに基づく容量で配置する必要があります。外部電圧リファレンスを使用しない場合は、オープンのままにしても問題ありません。
VREF-	外部リファレンス入力用の電圧リファレンス・グランド電源
SWCLK	デバッグ・プローブからのシリアル・ワイヤ・クロック	VDD への内部プルアップ、外部部品は不要。
SWDIO	双方向 (共有) シリアル・ワイヤ・データ	VSS への内部プルダウン、外部部品は不要。
PA0、PA1	オープン・ドレイン I/O	出力 HIGH にはプルアップ抵抗が必要です
PA18	デフォルトの BSL 起動ピン	リセット後に BSL モードに移行しないようにプルダウンを維持します。BSL 起動ピンは再マッピングできます。
PAx (PA0、PA1 を除く)	汎用 I/O	対応するピン機能を GPIO (PINCMx.PF = 0x1) に設定し、未使用のピンを内部プルアップまたはプルダウン抵抗で LOW または入力に出力するように構成します。
OPAx_IN0- ⁽²⁾	OPAx 反転端子入力 0	このピンは高インピーダンスであり、使用しない場合は外部部品は不要です。

(1) 汎用 I/O と共有されている機能を持つ未使用ピンについては、「PAx」未使用ピンの接続ガイドラインに従ってください。

(2) MSPM0L134x のみ

テキサス・インスツルメンツは、10μF と 0.1nF の低 ESR セラミック・デカップリング・コンデンサを組み合わせて VDD および VSS ピンに接続することを推奨します。より値の大きいコンデンサを使用することもできますが、電源レールの立ち上がり時間に影響を及ぼす可能性があります。デカップリング・コンデンサは、デカップリングするピンのできるだけ近くに配置する必要があります (数 mm 以内)。

NRST リセット・ピンは、外部の 47kΩ プルアップ抵抗を 10nF のプルダウン・コンデンサに接続するために必要です。

SYSOSC 周波数補正ループ (FCL) 回路は、ROSC ピンと VSS の間に実装される外付けの 100kΩ 抵抗を利用して、SYSOSC に高精度の基準電流を供給することで SYSOSC 周波数を安定させます。SYSOSC FCL がイネーブルでない場合、この抵抗は不要です。

VCORE ピンには 0.47μF のタンク・コンデンサが必要であり、デバイスのグランドとの距離を最小限に抑えてデバイスの近くに配置する必要があります。

5V 許容のオープン・ドレイン (ODIO) の場合、高出力にプルアップ抵抗が必要です。この抵抗は、ODIO を使用する場合、I2C および UART 機能に必要です。

図 1-1 MSPM0L の代表的なアプリケーション回路図

2 MSPM0L デバイスの電源

VDD および VSS 接続経由でデバイスに電力が供給されます。このデバイスは、1.62V～3.6V の電源電圧での動作をサポートしており、1.62V の電源で開始できます。パワー・マネージメント・ユニット (PMU) は、デバイスのレギュレーション済みコア電源を生成し、外部電源の監視を行います。また、PMU や他のアナログ・ペリフェラルで使用されるバンドギャップ電圧リファレンスも内蔵しています。VDD は、IO 電源 (VDDIO) とアナログ電源 (VDDA) を供給するために直接使用されます。VDDIO と VDDA は内部で VDD に接続されているため、追加の電源ピンは必要ありません (詳細については、デバイス固有のデータシートを参照してください)。