設計目標

設計の説明

この出力検出を備えたプログラム可能な電圧出力回路は、寄生直列抵抗による電圧低下を補償して、負荷の両端に正確な電圧を供給できます。アンプ A1 は、接続されている負荷のハイサイド端とローサイド端からの電圧を帰還して、V_SENSE+ と V_SENSE- との間の電圧を正確にレギュレートします。デジタル / アナログ コンバータ (DAC) 出力とディスクリート抵抗により、負荷の両端の電圧が設定されます。この回路は、付加的なライン抵抗が存在する可能性があり、出力電圧を増やすことで補償して負荷に正しい電圧を印加する必要があるアプリケーションで使用されます。この回路を使用する一般的な最終製品として、アナログ出力モジュール、メモリ / 半導体試験装置、分光器、データ アクイジション (DAQ) カードが挙げられます。

デザイン ノート

1. 総合未調整誤差 (TUE) が小さく、アプリケーションに必要な分解能を持つ DAC を選択します。基準電圧を内蔵した DAC (DAC80501 デバイスなど) を使用すると、部品数とソリューション サイズを最小化できます。
2. 負荷およびライン抵抗を駆動するのに十分な出力振幅を得るため、レール ツー レール出力を持つ高電圧アンプを選択します。出力誤差に大きく影響しないように、オフセット電圧とオフセット電圧ドリフトが小さくなるようにアンプを設定します。
3. 抵抗のミスマッチは、出力のゲイン誤差に直接寄与します。公差が 0.05% 以下で、熱ドリフトが小さい抵抗を使用します。
4. 付加的なライン抵抗を正しく補償するため、R2:R4 の比は R1:R3 の比とできるだけ精度よく一致させる必要があります。
5. アンプの電源電圧は、必要な出力電圧、付加的なライン抵抗、最大負荷電流におけるアンプの出力振幅に基づいて選択します。
6. ゼロスケールでの誤差を減らすため、アンプに負電源を供給することもできます。

設計手順

1. DAC 電圧と抵抗値に基づいて、V_OUT の伝達関数は次の式で示されます。
   
2. R3 には 50kΩ の抵抗を選択します。帰還パスの電流を減らすため、比較的大きな値を選択する必要があります。次に R1 を計算します。
   
3. R4 と R2 には、それぞれ R3 と R1 に等しい値を選択します。
4. 最小負荷抵抗とフルスケールの V_LOAD に基づいて、最大負荷電流を計算します。最大負荷電流は、アンプの出力電圧振幅と、回路が補償できる付加的ライン抵抗に影響を及ぼします。
   
5. 必要な V_CC 電圧は、25% の追加負荷抵抗を駆動し、同時に R_LOAD の両端で電圧レギュレーションを維持できるよう計算されます。V_O,rail は、10mA の負荷電流におけるアンプの V+ からの出力振幅の近似値です。
   
6. 出力誤差は、DAC TUE、アンプのオフセット電圧、抵抗の公差、基準電圧の初期精度から、二乗和平方根 (RSS) 分析を使用して概算できます。
   

デバイス

主要なファイルへのリンク

テキサス・インスツルメンツ、出力検出を備えたプログラム可能な電圧出力回路、ソース ファイル