JAJSNR5B June   2022  – February 2025 ADC12QJ1600-SP

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 概要
5. 4 ピン構成および機能
6. 5 仕様
   1. 5.1  絶対最大定格
   2. 5.2  ESD 定格
   3. 5.3  推奨動作条件
   4. 5.4  熱に関する情報
   5. 5.5  電気的特性：DC の仕様
   6. 5.6  電気的特性：消費電力
   7. 5.7  電気的特性：AC の仕様
   8. 5.8  スイッチング特性
   9. 5.9  タイミング要件
   10. 5.10 代表的特性
7. 6 詳細説明
   1. 6.1 概要
   2. 6.2 機能ブロック図
   3. 6.3 機能説明
      1. 6.3.1 アナログ入力
         1. 6.3.1.1 アナログ入力保護
         2. 6.3.1.2 フルスケール電圧 (VFS) の調整
         3. 6.3.1.3 アナログ入力オフセットの調整
         4. 6.3.1.4 ADC コア
            1. 6.3.1.4.1 ADC の動作原理
            2. 6.3.1.4.2 ADC コアのキャリブレーション
            3. 6.3.1.4.3 アナログ基準電圧
            4. 6.3.1.4.4 ADC のオーバーレンジ検出
            5. 6.3.1.4.5 コード エラー レート (CER)
      2. 6.3.2 温度監視ダイオード
      3. 6.3.3 タイムスタンプ
      4. 6.3.4 クロック供給
         1. 6.3.4.1 コンバータ PLL (C-PLL) によるサンプリング クロック生成
         2. 6.3.4.2 LVDS クロック出力 (PLLREFO±、TRIGOUT±)
         3. 6.3.4.3 オプションの CMOS クロック出力 (ORC、ORD)
         4. 6.3.4.4 SYSREF による JESD204C Subclass-1 決定論的レイテンシ
            1. 6.3.4.4.1 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
            2. 6.3.4.4.2 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
      5. 6.3.5 JESD204C インターフェイス
         1. 6.3.5.1  トランスポート層
         2. 6.3.5.2  スクランブル機能
         3. 6.3.5.3  リンク層
         4. 6.3.5.4  8B/10B リンク層
            1. 6.3.5.4.1 データ エンコード (8Bまたは10B)
            2. 6.3.5.4.2 マルチフレームおよびローカル マルチフレーム クロック (LMFC)
            3. 6.3.5.4.3 コード グループ同期 (CGS)
            4. 6.3.5.4.4 初期レーン整列シーケンス (ILAS)
            5. 6.3.5.4.5 フレームおよびマルチフレーム監視
         5. 6.3.5.5  64B/66B リンク層
            1. 6.3.5.5.1 64Bまたは66Bエンコード
            2. 6.3.5.5.2 マルチブロック、拡張マルチブロック、ローカル拡張マルチブロック クロック (LEMC)
               1. 6.3.5.5.2.1 同期ヘッダを使用したブロック、マルチブロック、拡張マルチブロック整列
                  1. 6.3.5.5.2.1.1 巡回冗長検査 (CRC) モード
                  2. 6.3.5.5.2.1.2 前方誤り訂正 (FEC) モード
            3. 6.3.5.5.3 初期レーン整列
            4. 6.3.5.5.4 ブロック、マルチブロック、拡張マルチブロック整列監視
         6. 6.3.5.6  物理層
            1. 6.3.5.6.1 SerDes プリエンファシス
         7. 6.3.5.7  JESD204C 対応
         8. 6.3.5.8  複数デバイスの同期と決定論的レイテンシ
         9. 6.3.5.9  Subclass 0 システムでの動作
         10. 6.3.5.10 アラームの監視
             1. 6.3.5.10.1 クロック エラー検出
             2. 6.3.5.10.2 FIFO エラー検出
   4. 6.4 デバイスの機能モード
      1. 6.4.1 低消費電力モードと高性能モード
      2. 6.4.2 JESD204C モード
         1. 6.4.2.1 JESD204C トランスポート層のデータ形式
         2. 6.4.2.2 64B/66B 同期ヘッダ ストリームの構成
         3. 6.4.2.3 冗長データ モード (代替レーン)
      3. 6.4.3 パワーダウン モード
      4. 6.4.4 テスト モード
         1. 6.4.4.1 シリアライザのテスト モードの詳細
         2. 6.4.4.2 PRBS テスト モード
         3. 6.4.4.3 クロック パターン モード
         4. 6.4.4.4 ランプ テスト モード
         5. 6.4.4.5 ショートおよびロング トランスポート テスト モード
            1. 6.4.4.5.1 ショート トランスポート テスト パターン
         6. 6.4.4.6 D21.5 テスト モード
         7. 6.4.4.7 K28.5 テスト モード
         8. 6.4.4.8 反復 ILA テスト モード
         9. 6.4.4.9 修正 RPAT テスト モード
      5. 6.4.5 キャリブレーション モードとトリミング
         1. 6.4.5.1 フォアグラウンド キャリブレーション モード
         2. 6.4.5.2 バックグラウンド キャリブレーション モード
         3. 6.4.5.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      6. 6.4.6 オフセット キャリブレーション
      7. 6.4.7 トリミング
   5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
      2. 6.5.2 SCS
      3. 6.5.3 SCLK
      4. 6.5.4 SDI
      5. 6.5.5 SDO
      6. 6.5.6 ストリーミング モード
      7. 6.5.7 SPI_Register_Map レジスタ
8. 7 アプリケーションと実装
   1. 7.1 アプリケーション情報
   2. 7.2 代表的なアプリケーション
      1. 7.2.1 光検出および距離測定 (LiDAR) デジタイザ
         1. 7.2.1.1 設計要件
         2. 7.2.1.2 詳細な設計手順
            1. 7.2.1.2.1 アナログ フロント エンドの要件
            2. 7.2.1.2.2 クロックおよび SerDes 周波数の計算
         3. 7.2.1.3 アプリケーション曲線
   3. 7.3 初期化セットアップ
   4. 7.4 電源に関する推奨事項
      1. 7.4.1 電源シーケンス
   5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
9. 8 デバイスおよびドキュメントのサポート
   1. 8.1 デバイス サポート
   2. 8.2 ドキュメントの更新通知を受け取る方法
   3. 8.3 サポート・リソース
   4. 8.4 商標
   5. 8.5 静電気放電に関する注意事項
   6. 8.6 用語集
10. 9 改訂履歴
11. 10メカニカル、パッケージ、および注文情報

ADC12QJ1600-SP クワッド チャネル、1.6GSPS、12 ビット、JESD204C インターフェイス搭載 A/D コンバータ (ADC)

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード