图 2-1新开发的 QFN 12x12 是一种小型、无引线的表面贴装封装，其底面有一个裸露的铜 (Cu) 散热焊盘和功能引脚，如 中所示。它保持了与先前的 QFN 8x8 封装解决方案（用于 TI 的 600V GaN 功率级产品）相同的电气特性和功能集成。改进的封装热设计改善了功率耗散水平，并通过这一更新的 QFN 12x12 配置实现。

图 2-1 QFN 12x12 封装外观 (12mm x 12mm x 0.9mm)

图 2-2 封装底面上引脚配置的比较

图 2-2 显示了 QFN 12x12 封装，与先前的 QFN 8x8 版本相比，该封装的散热焊盘面积大 3 倍，但中心散热焊盘（在内部连接到电源）与底部漏极端子引脚之间的爬电距离仍为 2.75mm。表 2-1 比较了 TI 的 QFN 和其他常用表面贴装封装（用于高电压 GaN 或碳化硅 (SiC) 分立式器件的 TO 无引线 (TOLL) 和 D²PAK）的封装面积和散热焊盘面积。与竞争对手的封装相比，TI 的 QFN 12x12 封装的裸露散热焊盘面积最大，为 79mm2。虽然该封装在印刷电路板 (PCB) 上占据的空间比 TOLL 封装大，但其散热焊盘面积与 PCB 封装面积之比比 TOLL 封装高 7%，因此它所包含的通过底面冷却系统散热的有效面积更大。

1. 600V GaN HEMT
2. 650V SiC MOSFET

图 3-1 描绘了从器件结到环境的两条平行热流路径，并给出了相应的一维热阻 (R_θ) 电路模型。表 3-1图 3-1 对 中所示和本报告讨论的各种 R_θ 参数进行了说明。底面冷却的 QFN 12x12 封装设计为主要通过热界面材料 (TIM) 以及与环境相连的散热器从基体 PCB 中散热。在这种典型的底面冷却配置中，从封装顶部散发到环境中的热量极少。底部路径的效率越高，从顶部散发的能量就越少。
Equation1因此， 可使用 对一种高效率底面冷却系统的 R_θJA进行估算：

R_{θJC(bot 或 top)}，定义为在器件结与封装表面之间用于散热的热阻，通常在制造商的数据表中给出。然而，在某些情况下，使用这个参数直接比较封装的热性能会带来误导，特别是对于不同类型的封装。例如，当采用 D2PAK 封装时，同一个 600V Si MOSFET 的 R_θJC(bot) 值可能为 0.8°C/W，但采用 QFN 8x8 封装时此参数的值为 0.6°C/W，原因在于 D²PAK 具有更厚的铜片。这并不意味着 QFN 8x8 封装在热性能方面比 D²PAK 更好。通过增加封装热阻 R_θJC(bot)，在 D²PAK 封装中使用较厚的铜片进行裸片连接，可以在热流到达 PCB 顶部铜层之前在封装内部实现更均匀的热量分布。此外，热片较大也使系统设计人员能够在 PCB 上增加更多的铜焊盘面积和散热过孔，以降低其热阻。PCB 上的散热更有效，因此 R_θTIM 会随之降低。因此，通过提高现有冷却元件的效率和/或采用更有效的散热解决方案，在散热方面设计良好的封装有助于提供系统级别的功率耗散能力，这一点非常重要。对于底面冷却的表面贴装封装，其热性能不可避免地与安装板（以及附着的 TIM，如果使用）相耦合。Equation2为了更好地定义和比较不同封装的热性能，在以下章节中使用了一个实用指标 R_θJC/P（即从器件结到主冷却平面的热阻），其定义请参阅：

Equation2对于此定义， 中不包括 R_θH/S 或 R_θColdplate，因为它们独立于器件封装设计，更多地取决于其自身特性（如材料和结构）和其他使用条件（如空气/冷却剂流速）。

图 3-1 带底部散热焊盘的表面贴装器件的典型冷却设计

有关如何在系统级热设计中优化每个冷却元件的更多详细信息，请参阅已发布的应用报告 SNOAA14 和 SNOA946。一些要点汇总如下：

• 对多层 PCB 使用厚铜层（推荐 2oz）进行散热，并去除底部铜散热平面的阻焊层
• 设计足够数量的散热过孔以降低 R_θPCB，并尽可能用导热环氧树脂或铜填充过孔
• 使用 1.6mm 或更薄的 PCB（如适用），并施加适当的压力以防止在将电路板固定到散热器或冷板时发生翘曲
• 控制散热焊盘焊点空洞率（总计低于 25%，最大为 10%）
• 对于在 PCB 上增加更多的铜焊盘/散热过孔覆盖率与由此产生的额外寄生电容和电感，谨慎地在这两者之间进行权衡
• 由于底面的功率耗散不足，在封装顶部表面上添加冷却元件（仅作为补充手段）
• 选择合适的 TIM 和散热器以满足总体 R_θJA 热要求