在当今的计算环境中，CPU、FPGA、ASIC 甚至外围设备都变得越来越复杂。因此，它们的电力输送要求也是如此。为了满足更高的要求，从笔记本电脑、平板电脑到服务器和以太网交换机，多相稳压器在许多计算领域的主板上越来越常见。设计中包含这些稳压器比使用传统的开关和线性稳压器更具挑战性，但对于高性能功率应用来说，多相的好处超过了复杂性。本教程旨在提供必要的公式和指导，以启用全新多相设计，并准备好进行验证。在概述了多相的优势之后，文中给出了一个用于 ASIC 内核电压轨的多相降压稳压器的深入设计实例。本系列的第 1 部分重点介绍了设计规范和元件选择。第 2 部分则介绍了 PCB 布局和基本性能测试。

图 2-1图 2-2多相降压稳压器是一组并联的降压功率级器件，如 和 中所示，每一个都有自己的电感器和功率 MOSFET 组。这些元件合称为相位。这些相位并联在一起，共用输入和输出电容器。在稳定状态运行期间，各个相位在整个切换期间以等于 360°/n 的间隔激活，其中 n 是相位总数。图 2-2 显示了 TPS53679 多相控制器演示板和用于六相设计的 TI 功率级。

图 2-1 多相稳压器示例

图 2-2 突出显示了控制器和功率级 IC 的 TPS53679 演示板

现如今的控制器通常支持需要二到八个相位的应用。存在将相位计数扩展到 12 或更多的技术，但这些技术超出了本文的范围。通用准则是，最大相电流应保持在 30A 至 40A 之间。根据预算、效率目标和可用的冷却方法，可以增加最大相电流，但强烈建议在进行设计之前充分研究其影响。