

Errata

AM273x Sitara 微控制器器件勘误表**摘要**

本文档介绍了 AM273x 微控制器功能规格的已知例外情况（公告）。本文档也包含了使用说明。在使用说明中介绍了器件行为可能与假定或记录的行为不匹配的情况。这可能包括影响器件性能或功能正确性的行为。

内容

1 器件使用说明和公告汇总表	2
支持的器件.....	3
2 使用说明和公告	4
器件使用说明.....	4
器件公告.....	6
3 修订历史记录	16

1 器件使用说明书和公告汇总表

表 1-1 列出了所有使用说明书和适用的器件修订版本。表 1-2 列出了所有公告、受影响的模块以及适用的器件修订版本。

表 1-1. 器件使用说明书汇总表

编号	标题	受影响的器件修订版本		
		AM273x 1.0	AM273x 1.1	AM273x 1.2
Aurora	i2293 - 如果需要时钟通道或在旁路模式下运行，Aurora 接口不会在最大额定频率下运行	是	是	是
时钟	i2324 - GCM 与 GCD 状态信号之间不存在同步器	是	是	是
DSP	i2295 - DSP 内的存储器过滤保护无法根据 PrivID 过滤访问	是	是	是
ESM	i2300 - 多次触发发热复位时，启用安全的测试用例中触发 ESM: nerror	是	是	是
QSPI	i2364 - 在存储器映射模式下不支持访问超过 8MB 的地址	是	是	是
PLL	i2389 - 锁定在 1GHz 以下时推荐使用的 PLL 配置	是	是	是
	i2390 - 推荐使用的 HWA memInit 序列	是	是	是

表 1-2. 器件公告汇总表

模块	说明	受影响的器件修订版本		
		AM273x 1.0	AM273x 1.1	AM273x 1.2
Aurora	i2299 - Aurora IP 第一个模式不应同步	是	是	是
	i2344 - 有效的 udp 大小范围 AURORA_TX_UDP_SIZE > 4	是	是	是
CPSW	i2345 - 如果 CPDMA 提取跨越存储器组的数据包，将发生以太网数据包损坏	是	是	是
CSI	i2297 - CSI 注意事项	是	是	是
DMM	i2315 - 跟踪模式下 DMM 注意事项	是	是	是
	i2318 - DMM 无法写入仅支持特权模式写入的区域	是	是	是
DSP	i2298 - DSP PBIST 复位更改 DSP L2 时钟	是	是	是
	i2341 - 未分配 DSP L2 空间访问 - DSP IP 不会阻止对保留空间的访问，导致别名和 L2 奇偶校验错误	是	是	是
DSS	i2289 - 从 DSS CM4 进行未对齐访问可能导致数据完整性故障并挂起	是	是	是
EDMA	i2288 - 跨 HWA M1+M2 存储器的 EDMA 传输可能导致数据损坏	是	是	是
L3	i2294 - L3 D 组的后续存储器初始化配置不会触发存储器初始化	是	是	是
MDO	i2301 - MDO : FIFO 阈值位置插入的 SW 标记丢失	是	是	是
	i2302 - MDO : 在 Aurora 64B/66B 协议中，在溢出消息传输期间，支持严格对齐用户流控制剥离的接收器的潜在互操作性可能存在问题。	是	是	是
	i2309 - MDO : HWA vbusm2ram 监听器地址分配逻辑不正确	是	是	是
	i2329 - MDIO 接口损坏 (CPSW 和 PRU-ICSS)	是	是	是
MiBSPi	i2336 - 在慢速 SPICLK 频率和时钟相位 = 1 的情况下，外设模式 MibSPi 的 3 或 4 引脚通信传输数据不正确	是	是	是
	i2338 - 外设模式 MibSPi 的虚假 RX DMA REQ	是	是	是
	i2339 - 读取后 MibSPi RX RAM RXEMPTY 位不清除	是	是	是
	i2340 - DIAG 模式下无法正确读取 MibSPi RAM ECC	是	是	是
RAM	i2342 - 在 HWA 上执行 FFT 期间，2D 统计样本值 RAM 处理器回写问题	是	是	是
R5FSS	i2162 - 同一个中断无法背靠背嵌套在另一个中断中	是	是	是
SPI	i2337 - 启用 IO 环回时，外设模式下反复生成数据长度错误	是	是	是
PLL	i2387 - 时钟源切换期间 GCM 电路出现瞬时故障	是	是	是

表 1-2. 器件公告汇总表 (续)

模块	说明	受影响的器件修订版本		
		AM273x 1.0	AM273x 1.1	AM273x 1.2
	i2392 - mem-init 捕获寄存器中的竞争条件导致事件丢失	是	是	是
	i2394 - 中断和错误聚合器捕获寄存器中的竞争条件导致事件丢失	是	是	是
CRC	i2386 - 不支持 CRC 8 位数据宽度以及 CRC8-SAE-J1850 和 CRC8-H2F 在 CAN 模块中的潜在使用	是	是	是
MBOX	i2404 - 邮箱寄存器中的竞争条件导致事件丢失	是	是	是

支持的器件

本文档支持以下器件：

- AM273x

备注

由于仅更新了 ROM 特性，因此所有公告和使用说明均适用于 AM273x Si 版本 1.0、1.1 和 1.2。下表列出不同 Si 版本的 ROM 更新/特性变化。

SI 编号	Si 版本	特性	注释
1	1.0	GP 器件	不支持安全启动
2	1.1	<ul style="list-style-type: none"> • 支持安全启动 • 启用加密加速器 HSM DMA • 移除闪存复位命令支持 • 支持 DevBoot 模式 	仅 ROM 更新
3	1.2	<ul style="list-style-type: none"> • 启用 TIFS 所需的资产访问权限 • 在 ROM 切换期间，将 PBIST 状态信息更新到资产 • 支持不同的存储器器件变体 	仅 ROM 更新

2 使用说明和公告

本节列出了此器件修订版本的使用说明和公告。

器件使用说明

i2293 ***如果需要时钟通道或在旁路模式下运行，Aurora 接口不会在最大额定频率下运行***

详细信息

以下是最大频率和偏移

模式	值
Aurora - 无时钟通道	最大数据速率：900Mbps 通道间多通道偏移：600ps
Aurora + 时钟通道	最大数据速率：数据与时钟通道之间偏移 625Mbps：230ps
旁路 + 时钟 + 帧时钟通道	最大数据速率：数据/帧时钟与时钟通道之间偏移 450Mbps：230ps

权变措施

无

i2295 ***DSP 内的存储器过滤保护无法根据 PrivID 过滤访问***

详细信息

这些位在内部关联 0x0，因此无法在 DSP 内选择将这些信号用作存储器保护传输的属性。

权变措施

无

i2300 ***多次触发热复位时，启用安全的测试用例中触发 ESM: nerror***

详细信息

触发热复位后，在某些 ESM 错误行上观察到瞬时故障。ESM 状态寄存器将这些瞬时故障作为有效错误捕获。解除热复位后，这些错误仍处于挂起状态，因为这些寄存器在上电复位时清除。未屏蔽 nerror 时，可以在 nerror PAD 上看到这些错误。

权变措施

为了避免该问题，安全启用序列应在启动时清除所有 ESM 状态寄存器。

i2324 ***GCM 和 GCD 状态信号之间不存在同步器***

详细信息：

GCM 和 GCD 之间没有同步器，因此时钟配置寄存器的读取可能会暂时不正确。

严重程度：

次要

权变措施：

轮询状态寄存器变化，直到它反映已编程的 SRC_SEL 和 DIV 值。

i2364 ***QSPI：在存储器映射模式下不支持访问超过 8MB 的地址***

详细信息：

从 SoC 互连到 QSPI 控制器的地址行为 23。因此，这将 QSPI 闪存的使用限制为 memmap 模式下每个芯片选择 8MB。

权变措施：

i2364 (续)

QSPI : 在存储器映射模式下不支持访问超过 8MB 的地址

无

i2389

PLL : 锁定在 1GHz 以下时推荐使用的 PLL 配置

详细信息 :

如果 PLL 锁定到低于 1GHz，应使用以下设置让 PLL 实现低抖动时钟输出。

权变措施 :

Sigma Delta 设置建议

SD 分频器应编程为 0x4

[MSS_TOPRCM:PLL_CORE_FRACDIVPLL_CORE_FRACDIV_REGSD]

PLL CTRL 设置建议

SELFFREQDCO 字段应编程为 0x2

[MSS_TOPRCM:PLL_CORE_CLKCTRLPLL_CORE_CLKCTRL]

i2390

推荐使用的 HWA memInit 序列

详细信息

硬件中存在竞争条件：软件清除 Done 状态位时，如果硬件尝试在同一周期内设置其他 Done 状态位，Done 状态位不会被寄存器锁存且丢失，导致软件挂起。

权变措施

软件应在尝试清除状态 (MEM_INIT_DONE[13:14]) 之前等待设置所有 Done 状态位 (MEM_INIT_DONE[13:14])

或者

尝试依次执行 Memint。

或者

启动 memInit 后轮询 (MEM_INIT_STATUS[13:14]) 位变为低电平，然后仅清除状态 ((MEM_INIT_DONE[13:14])。

器件公告

i2162

R5FSS：同一个中断无法背靠背嵌套在另一个中断中

详细信息：

同一高优先级中断在低优先级中断内部嵌套（抢占）无法二次和多次实现。高优先级中断必须等到程序退出低优先级中断服务例程 (ISR) 才能第二次出现。仅在当前抢占之后的高优先级中断与导致原始抢占的中断相同时才会发生该问题。如果其他中断在原始较高优先级中断第二次发生之前抢占低优先级 ISR，此时不会出现问题。此问题影响 VIM 中处理中断的 Vector 接口方法和 MMR 接口方法。问题影响 FIQ 和 IRQ 中断。

权变措施：

存在软件权变措施。SW 权变措施的目标是防止背靠背激活同一中断，从而消除错误的必要条件。可以通过保留最高优先级（优先级 0），将该优先级用于虚拟中断（R5FSS 中 512 可用个中断中的任意一个）并在每个 ISR 内调用该虚拟中断来实现。此外，R5FSS 核心本身不需要进入该虚拟 ISR（可以屏蔽），仅需围绕该虚拟 ISR 与 VIM 握手即可。

示例伪代码如下。如有需要，TI 可提供实施此权变措施的必要驱动程序。

```
any_isr_routine {
...
1:      set I/F bit in CPSR ; //so R5FSS cannot be interrupted again. I for
irq, F for fiq
2:      Trigger dummy_intr; //writing 1'b1 to Interrupt RAW Status/Set
Register bit in VIM corresponding to the chosen dummy_intr
3:      rd_irqvec; //Read IRQVEC register in VIM to acknowledge dummy_isr
4:      clear dummy_isr; //writing 1'b0 to Interrupt RAW Status/Set Register
bit in VIM corresponding to the chosen dummy_intr
5:      wr_irqvec; //write to IRQVEC register in VIM to denote end of interrupt
6:      clear I/F bit in CPSR;
...
}
Note: Depending on where the workaround code is inserted in the ISR, step 1 &
6 may not be needed.
```

此权变措施附带的缺点是无法使用优先级 0（仅优先级 1-15 可用）且在 ISR 执行中增加延迟。

i2288

跨 HWA M1+M2 存储器的 EDMA 传输可能导致数据损坏

详细信息

所有跨 HWA M1+M2 存储器的 EDMA 传输均有可能导致数据损坏，而 SoC 不会发出任何错误通知。

i2288 (续)

跨 HWA M1+M2 存储器的 EDMA 传输可能导致数据损坏

根据 TPTC IP 规范，TR 应访问单个目标端点。HWA 的 M0/M1 存储器组可通过单个目标点使用，HWA 的 M2/M3 存储器组可用作另一个目标点（不同于 M0/M1）使用。因此，如果使用单个 TR 访问跨 HWA M1 和 M2 存储器的缓冲器（即跨 2 个不同目标点的单个缓冲器），不符合规范的要求。本勘误表明确强调该规范要求。

权变措施

将访问拆分为 2 个 TR，避免单个 TR 跨越 M1+M2。可以将 2 个 TR 连接起来。

i2289

从 DSS CM4 进行未对齐访问可能导致数据完整性故障并挂起

详细信息

DSS HWA CM4 无法在以下条件下访问其子系统外的地址空间：

- 未对齐 32 位边界或者
- 非 32 位倍数访问，比如 8/16 位访问

包括但不限于 DSP L2、DSS L3 和 MSS L2 空间。

权变措施

确保地址为 32 位对齐并以 32 位的倍数进行访问。

将数据从 L2/L3 DMA 至 HWA CM4 子系统的位置，然后从 CM4 访问。

i2294

L3 D 组的后续存储器初始化配置不会触发存储器初始化

详细信息

DSS_L3 D 组存储器初始化不是写入脉冲高电平，而是读取写入位
DSS_CTRL::DSS_L3RAM_MEMINIT_START::L3RAM3_MEMINIT_START

权变措施

要触发后续存储器初始化，在写入 0x1 之前向该字段写入 0x0 来触发存储器初始化。

1. 将 0x0 写入
DSS_CTRL::DSS_L3RAM_MEMINIT_START::L3RAM3_MEMINIT_START
2. 将 0x1 写入
DSS_CTRL::DSS_L3RAM_MEMINIT_START::L3RAM3_MEMINIT_START

i2297

CSI 注意事项

详细信息

CSI 尝试对 PCR/HWA/HSM/DMM 进行未按 8 字节对齐的写入时，可能发生数据损坏。

权变措施

DMM 在 CSI2 模式下运行时，CSI2 到 DMM 传输应启用单行交替传输。

CSI2 到任何 PCR、HWA 或 HSM 空间的访问需要具有以下限制之一：

- 每行 CSI2 有效载荷大小应为 8 个字节的倍数。
- CSI2 应在单行交替传输配置下运行。

i2298 **DSP PBIST 复位更改 DSP L2 时钟**
详细信息

在 DSP 对 DSS 子系统进行自检期间，L2 存储器处于功能模式且时钟不应受到干扰。必须设置 PBIST_ST_KEY 寄存器才能访问 PBIST 控制器。MMR 寄存器用于配置存储器自检以及控制 L2 时钟路径上添加的时钟多路复用器的选择线路。

配置该寄存器将在两个时钟均处于活动状态时动态切换选择线路时，在 L2 时钟多路复用器上产生瞬时故障。

权变措施

DSP PBIST 由 MSS 完成。

i2299 **Aurora IP 第一个模式不应同步**
详细信息

Aurora 具有名为同步压缩的功能，可以根据配置寄存器值压缩发送的同步模式数量。如果第一帧为同步模式序列且同步模式压缩配置为 n (示例)，理想情况下 aurora 应仅输出 n 个同步模式。由于存在错误，仅输出一个同步模式。

权变措施

无

i2301 **FIFO 阈值位置插入的 MDO 软件标记丢失**
详细信息

测量数据输出 (MDO) 用于捕获 AM273x 器件不同接口连接的总线上的事务并通过 LVDS 接口 (4 个数据信道) 在外部进行传输。MDO 由监听器、FIFO 和聚合器组成。对应监听器模块监听总线接口并将数据累积在 FIFO 中。达到 FIFO 阈值时，数据以突发传输的形式发送至聚合器。

MDO 源还可以注入标记指示符及其数据，以便实现跟踪或其他相关目的。如果插入的标记成为 FIFO 阈值位置最后元素的组成部分，标记将丢失。

该情况仅在对传输使用 *监听器 0* 以外的监听器时发生。

权变措施

用户可以发送多个背靠背标记 (>1)，确保接收方至少成功接收其中一个标记。应对监听器 0 寄存器编程相同的监听器配置。这样即可发送标记并由接收方接收。此权变措施仅在未使用监听器 0 且其空闲可以复制其他监听器配置时有用。

备注

仅在使用标记时需要实施权变措施。未使用标记时对监听器无限制。

i2302 **MDO : 在 Aurora 64B/66B 协议中，在溢出消息传输期间，支持严格对齐用户流控制剥离的接收器的潜在互操作性可能存在问题。**
详细信息

测量数据输出 (MDO) 用于捕获 AM273x 器件不同接口连接的总线上的事务并通过 Aurora LVDS 接口 (4 个数据信道) 在外部进行传输。MDO 由监听器、FIFO 和聚合器组成。MDO 监听器模块负责监控芯片中的硬件接口并捕获总线上配置目标寻址区域内的事务。

监听器上可能因溢出导致数据丢失。溢出信息作为中断发送至 CPU 和 Aurora Tx IP。如果出现数据溢出情况，Aurora TX IP 生成用户流控制 (UFC) 数据包，以便将此错误情况通知用户。这是一个错误场景，预计不会在正常传输功能中发生。在此阶段，数据完整性已纳入考虑范围。

i2302 (续)

MDO : 在 Aurora 64B/66B 协议中, 在溢出消息传输期间, 支持严格对齐用户流控制剥离的接收器的潜在互操作性可能存在问题。

Aurora IP 仅支持根据 Aurora 64B/66B 协议规范第 6.6 节生成 UFC 数据包, 即 UFC 报头块位于 UFC 数据块之前。目前不支持严格对齐用户流控制剥离 (请参阅 Aurora 64B/66B 协议规范第 6.7 节)。

权变措施

MDO 输入数据速率应小于输出数据速率, 以便将有效数据速率保持在限制范围内, 避免出现溢出情况。

i2309

MDO - HWA vbusm2ram 监听器地址分配逻辑不正确

详细信息

对于 MDO, 在监听 128KB HWA 存储器时, 监听器逻辑的地址分配不正确, 其原因在于超过 32KB 边界时地址按 512KB 转换:

0 -32KB	无转换
32KB-64KB	地址按 512KB 转换 [22:19] = [18:15]
64KB-96KB	地址按 512KB 转换 [22:19] = [18:15]
96KB-128KB	地址按 512KB 转换 [22:19] = [18:15]

权变措施

在对地址编程时, sniff_waddr[18:15] 必须与 sniff_waddr[22:19] 相同。

START :END WORKAROUND START :END

0 -32KB 0x00000000:0x00007FFF 0x00000000:0x00007FFF

32KB-64KB 0x00008000 : 0x0008FFFF 0x00088000 : 0x0008FFFF

64KB-96KB 0x00010000:0x00017FFF 0x00110000:0x00117FFF

96KB 到 128KB 0x00018000:0x0001FFFF 0x00198000:0x0019FFFF

i2315

跟踪模式下 DMM 注意事项

详细信息

DMM 作为互连的发起方仅支持 32 位/64 位写入。

权变措施

无

i2318

DMM 无法写入仅支持特权模式写入的区域

详细信息

所有 DMM 写入均为用户模式写入。DMM 无法写入仅支持特权模式写入的区域。这适用于跟踪模式和直接数据模式。

权变措施

无

i2329**MDIO : MDIO 接口损坏 (CPSW 和 PRU-ICSS)****详细信息 :**

CPSW 和 PRU-ICSS 外设的所有实例 (如果存在) 的 MDIO 接口可能在 MDIO 读取时返回损坏的读取数据 (例如返回过时数据或以前的数据) 或在 MDIO 写入时发送错误的数
据。MDIO 接口也可能在下次外设复位 (通过 LPSC 或在 CPSW 的情况下禁用复位隔离时
通过全局器件复位) 之前不可用。

该问题在系统层面的表现可能包括 (1) 错误的以太网 PHY 链路断开状态 (2) 无法通过
MDIO 正确配置以太网 PHY (3) PHY 检测不正确 (例如地址错误) (4) 尝试通过 MDIO 配
置 PHY 时读取或写入超时。

对于启动模式 (如果支持, 仅限 CPSW), 不存在确保主以太网启动成功的权变措施。如
果在主启动期间发生该异常, 启动可能发起重试, 重试可能成功, 也可能不成功。如果重
试不成功, 这将导致最终超时并转换到备用启动模式 (如已选定)。如未选定备用启动模
式, 此类故障将导致超时并强制通过芯片看门狗进行器件复位, 之后整个启动过程将再次
重启。

要选择备用启动选项 (如果支持), 请在启动模式引脚上安装适当的拉电阻器。请参阅各
特定器件选项的启动文档, 通过以太网进行主启动尝试的典型超时为 60 秒。

权变措施 :

在受影响的器件上, 应使用以下权变措施 :

MDIO 手动模式 : 适用于 PRU-ICSS 和 CPSW。

可以通过读取和写入 MDIO 外设 MDIO_MANUAL_IF_REG 寄存器中的相应位来模拟
MDIO 协议, 直接操作 MDIO 时钟和数据引脚。有关手动模式寄存器位及其功能的完整详
细信息参见 TRM。

在这种情况下, 器件引脚多路复用应配置为允许 IO 由 CPSW 或 PRU-ICSS 外设控制 (与
正常预期运行相同), 但必须确保 MDIO_CONTROL_REG 中的
MDIO_CONTROL_REG.ENABLE 位为 0 来禁用 MDIO 状态机, 同时将
MDIO_POLL_REG.MANUALMODE 位设置为 1 来启用手动模式。

联系 TI 了解如何实施软件权变措施。

备注

如果使用以太网 DLR (设备层环网) (在 CPSW 或 PRU-ICSS 上) 或
EtherCAT 协议 (在 PRU-ICSS 上), 由于链路状态检查需要轮询间隔, 实施运
行时权变措施 1 可能对 CPU 或 PRU 负载产生重大影响。因此应考虑系统产生
的影响。

对于 PRU-ICSS, 使用 MDIO 的 MLINK 功能通过 MIIx_RXLINK 输入引脚到 PRU-ICSS 自
动轮询链路状态可以减少软件权变措施的负载, 其中 PRU-ICSS 必须连接外部来自 PHY
且链路处于活动状态时不会切换的状态输出。根据外部 PHY 器件的指定行为, 该 PHY 状态
输出可能是 LED_LINK 或 LED_SPEED, 也可能是 LED_LINK 和 LED_SPEED 的逻辑
“或”。有关使用 MDIO 的 MLINK 功能的详细信息, 请参阅 TRM 的 MDIO 部分。此功能
在 CPSW 外设上不可用。

对于在 PRU-ICSS 上实施 EtherCAT, 软件权变措施将在 RTUx/ TX_PRUx 核心中完成。
核心必须专门针对权变措施, 即无法用于其他目的。实施方案将支持通过两个用户访问通
道访问 MDIO。这为 R5f 核心和 PRU 核心提供独立访问通道的选项。这些 API 将与我们在
RTOS 权变措施实施中的 API 类似。

EtherCAT 将继续通过链路状态的 MDIO MLINK 绕过状态 m/c (此路径不受勘误表影响)
使用 PHY 快速链路检测。这样可以确保仍然满足电缆冗余相关延迟要求。

i2329 (续)

MDIO : MDIO 接口损坏 (CPSW 和 PRU-ICSS)




图 2-1. 使用 PRU 核心通过手动模式进行 MDIO 模拟

i2336

MiBSPi : 在慢速 **SPICLK** 频率和时钟相位 = 1 的情况下, 外设模式 **MibSPi** 的 3 或 4 引脚通信传输数据不正确

详细信息 :

MibSPi 模块通过 3 个功能引脚 (CLK、SIMO、SOMI) 或 4 个功能引脚 (CLK、SIMO、SOMI、nENA) 配置为多缓冲外设模式时, 可能在满足以下所有条件时发送不正确的数据 :

- MibSPi 模块配置为多缓冲模式
- 模块配置为 SPI 通信中的外设
- SPI 通信配置为 3 引脚模式或 4 引脚模式 (通过 nENA)
- SPICLK 的时钟相位为 1
- SPICLK 频率为 MSS_VCLK 频率 / 12 或更低

权变措施 :

可以通过设置 TX RAM (多缓冲区 RAM 传输数据寄存器) 控制字段中的 CSHOLD 位来避免该问题。在该通信中 nCS 不用作功能信号 ; 因此, 设置 CSHOLD 位不会对 SPI 通信造成任何其他影响。

i2337
SPI : 启用 IO 环回时, 外设模式下反复生成数据长度错误

详细信息 :

在 SPI 的外设模式下使用 nSCS 引脚在 IO 环回测试模式下生成 DLEN 错误时, SPI 模块重新传输包含 DLEN 错误的数, 而非中止正在进行的传输并停止。这只是模拟环回配置中 IOLPBK 模式外设的问题, 在使用 CTRLDLENERR (IOLPBKTSTCR.16) 触发有意的错误生成功能时出现。

权变措施 :

在 IOLPBK 模式中检测到 DLEN_ERR 中断后, 清除 SPIGCR1 寄存器中的 SPIEN (位 24) 禁用传输, 然后复位 SPIEN 位重新启用传输。

i2338
MibSPI : 外设模式 MibSPI 的虚假 RX DMA REQ

详细信息 :

即便 SPI 外设未按以下条件序列传输数据, 仍有可能生成虚假的 DMA 请求 :

- MIBSPI 在标准 (非多缓冲) SPI 模式下配置为外设
- 将 DMAREQEN 位 (SPIINT0.16) 设置为启用 DMA 请求
- 芯片选择 (nSCS) 引脚处于活动状态, 但传输未处于活动状态
- 将 SPIEN (SPIGCR1.24) 位从 “1” 清除为 “0” 来禁用 SPI

SPIEN 位从 “1” 清除为 “0” 后, 以上序列在接收 DMA 请求时触发错误的请求脉冲。

权变措施 :

每当通过清除 SPIEN 位 (SPIGCR1.24) 禁用 SPI 时, 先将 DMAREQEN 位 (SPIINT0.16) 清除为 “0”, 然后再清除 SPIEN 位。

i2339
MibSPI : 读取后 MibSPI RX RAM RXEMPTY 位不清除

详细信息 :

满足以下条件时, CPU 或 DMA 读取后 RXEMPTY 标志可能不自动清除 :

- 序列器从当前活动传输组的发送 RAM 中读取的最新缓冲区 TXFULL 标志为 0
- 较高优先级的传输组中断当前传输组, 序列器开始读取发送 RAM 新传输组的第一个缓冲区
- 同时, 主机 (CPU/DMA) 读取接收 RAM 位置, 其中包含先前传输的有效接收数据

权变措施 :

如果可行, 避免传输组互相中断。如果较低优先级传输组中使用虚拟缓冲区, 为虚拟缓冲区选择适当的 “BUFMODE” (例如跳过/禁用), 根据特定需求使用 “暂停” 模式的情况除外。

i2340
MibSPI : DIAG 模式下无法正确读取 MibSPI RAM ECC

详细信息 :

如果实施扩展缓冲区支持, 但针对特定 MibSPI 实例禁用扩展模式, 则在 DIAG 模式下对 MibSPI RAM 的 ECC 地址空间的读取操作不会返回前 128 个缓冲区的正确 ECC 值。

权变措施 :

无。

i2341

DSP : 未分配 DSP L2 空间访问 - DSP IP 不会阻止对保留空间的访问，导致别名和 L2 奇偶校验错误

详细信息：

DSP IP 发出对其 L2 存储器的访问，访问超出配置的 DSP L2 384KB 存储器（保留空间访问），即超过 0x8085 FFFC。

0x80860000 到 0x8087FFFC 的保留存储器位置可以读取和写入。0x80860000 到 0x8087FFFC 的存储器位置在 0x80840000 到 0x8085FFFC 赋予别名，而 0x80850000 到 0x8085FFFC 在 0x80870000 到 0x8087FFFC 复制，因此实际 L2RAM 仅为 384KB。

如果启用奇偶校验，读取超过 0x80860000 -0x8087FFFC 的保留位置时出现 L2 奇偶校验错误。

权变措施：

配置 MPU：(L2MPPA24- L2MPPA31) 设置为 0

将阻止对保留空间的写入访问。无别名且无 L2 奇偶校验错误。这可确保有效 L2 区域的数据完整性

对保留空间的读取访问仍会导致 L2 奇偶校验错误（如果启用奇偶校验）。

不阻止调试访问（读取和写入）：仍然导致别名 + L2 奇偶校验错误：即便将 MPPA 寄存器配置为启用保护，阻止调试访问仍不可行

存储器保护故障地址寄存器 (0184 A000h:: L2MPFAR/0184 AC00h:: L1DMPFAR) 中填充阻止（本例中超出 384KB 边界）但仍被访问的地址

下次读取时，需要使用值为 1 的清除寄存器 (L2MPFCR/L1DMPFCR) 清除地址 (L2MPFAR/L1DMPFAR) 和状态 (L2MPFSR/L1DMPFSR) 寄存器

观察结果（启用/禁用 L1D 缓存时）

读取：在 L1D 上观察到 MPU 保护错误，其中 L1MPFAR 寄存器填充阻止的地址访问

写入：在 L2 上观察到 MPU 保护错误，其中 L2MPFAR 寄存器填充阻止的地址访问

i2342

RAM : 在 HWA 上执行 FFT 期间，2D 统计样本值 RAM 处理器回写问题

详细信息：

如果处理器向 2D 统计样本值 RAM 回写一些值，同时执行 FFT 参数组，处理器写入 2D 样本 RAM 时会损坏数据并写入不正确的地址。

权变措施：

为启用 MAX 2D 的参数组禁用上下文切换。

i2344

Aurora : 有效的 udp 大小范围 AURORA_TX_UDP_SIZE > 4

详细信息：

在 Aurora 64b66b 模式 ([TOP_AURORA_TX| AURORA_TX_CONFIG:AURORA_TX_CONFIG_PROTOCOL_SEL = 1) 下，不支持 TOP_AURORA_TX:AURORA_TX_UDP_SIZE=4 和 AURORA_TX_UDP_CONFIG_PACK_MODE_SEL = 1 (TWP)。

对于 Aurora64b66b 和 TWP 包模式，支持其他 udp 大小（例如 1、2、3、5、6、7、8……），仅不支持 udp 大小=4。

权变措施：

无。对于 Aurora64b66b 和 TWP 包模式，支持其他 udp 大小（例如 1、2、3、5、6、7、8……），仅不支持 udp 大小=4。

i2344 (续)

Aurora : 有效的 udp 大小范围 AURORA_TX_UDP_SIZE > 4

因此，我们需要要求用户/客户避免对该组合使用 udp_size=4。*因此有效的 udp 大小为 -*
Aurora 8b10b 和 Aurora 64b66b-

* AURORA_TX_UDP_CONFIG_PACK_MODE_SEL = 0 (字节) : 有效的 Udp 大小 -
AURORA_TX_UDP_SIZE = 8、12、16、20……

* AURORA_TX_UDP_CONFIG_PACK_MODE_SEL = 1 (TWP) : 有效的 Udp 大小 -
AURORA_TX_UDP_SIZE = 5、6、7、8……

i2345

CPSW : 如果 CPDMA 提取跨越存储器组的数据包，则会发生以太网数据包损坏

详细信息 :

SoC 中的每个存储器组都有一个单独的存储器控制器。即使内存地址是连续的，每个存储体也是具有单独控制器的单独实体。

如果存储器组接收到的存储器请求表示为 32 字节，并且存储器请求的地址在存储器组结束之前 16 字节，则存储器控制器的行为将为：

当存储器控制器在 16 字节之后遇到存储器组末尾时，它将环绕并从存储器组的开头提供 16 个字节。

这会导致数据包损坏。

权变措施 :

确保从应用端单个以太网数据包不跨越存储器组。

i2387

PLL : 时钟源切换期间 GCM 电路出现瞬时故障

详细信息 :

将时钟源从晶体振荡器切换到 PLL 时钟时，GCM 电路[突出显示]容易发生瞬时故障，导致 SYS 时钟之间相位不一致，引起中止、挂起或访问失败等异常行为。参考以下方法实现 HSDIV0 时钟馈送到至 R5F 和 SYS 时钟。




图 2-2. PLL

权变措施 :

- 1 : 在挂起的场景下使用外部 WDT 进行复位。
- 2 : 在 SBL 中使用交错 PLL 编程序列 [步骤 1 到步骤 5] 切换 40MHz- 200MHz - 400MHz。在 R5F 以 400MHz 运行处应用 (核心 PLL HSDIV0CLKOUT0 输出为 400MHz)
 - 第 1 步 : 编程 MSS_CR5_CLK_SRC_SEL、MSS_CR5_DIV_VAL 和 SYS_CLK_DIV_VAL ‘000 ; // 切换回 XTAL
 - 第 2 步 : 编程 MSS_CR5_DIV_VAL ‘111 ; // 抑制瞬时故障
 - 第 3 步 : 编程 SYS_CLK_DIV_VAL ‘111 ; // R5F 和 SYS 时钟比 1:2

i2387 (续)

PLL : 时钟源切换期间 GCM 电路出现瞬时故障

第 4 步 : 编程 MSS_CR5_CLK_SRC_SEL ‘222; // 切换至 PLL 时钟 , 切换至 200MHz

第 5 步 : 编程 MSS_CR5_DIV_VAL ‘000 ; // 切换回 400MHz

在 R5F 以 200MHz 运行处应用 (核心 PLL HSDIV0CLKOUT0 输出为 200MHz)

第 1 步 : 编程 MSS_CR5_CLK_SRC_SEL、MSS_CR5_DIV_VAL 和 SYS_CLK_DIV_VAL ‘000 ; // 切换回 XTAL

第 2 步 : 编程 MSS_CR5_DIV_VAL ‘111; // 抑制瞬时故障

第 3 步 : 编程 SYS_CLK_DIV_VAL ‘000 ; // R5F 和 SYS 时钟比 1:1

第 4 步 : 编程 MSS_CR5_CLK_SRC_SEL ‘222; // 切换至 PLL 时钟 , 切换至 100MHz

第 5 步 : 编程 MSS_CR5_DIV_VAL ‘000 ; // 切换回 200MHz

i2392

mem-init 捕获寄存器中的竞争条件导致事件丢失

详细信息 :

捕获寄存器中的潜在竞态条件导致事件丢失 , 而写入寄存器将清除同一寄存器中的其他事件。以下寄存器受此问题的影响 :

MSS_CTRL、DSS_CTRL、DSS_HWA_CFG : *MEMINIT_DONE 寄存器

权变措施 :

可以使用以下任意权变措施 :

按顺序触发 mem-init 并清除状态 , 然后触发新的 mem-init。两个状态均在同一个寄存器中时需要执行此操作。

(或者)

如果必须并行触发 , 必须轮询所有触发为 1'b1 的状态位 , 然后转到并清除 DONE 状态寄存器

(或者)

启动 mem-init 后检查 MEM_INIT_STATUS 寄存器 , 定期检查状态等待状态变为低电平 , 最后在状态变为低电平时清除 DONE 状态寄存器

i2394

中断和错误聚合器捕获寄存器中的竞争条件导致事件丢失

详细信息 :

捕获寄存器中的潜在竞态条件导致事件丢失 , 而写入寄存器将清除同一寄存器中的其他事件。以下寄存器受此问题的影响 :

MSS_CTRL : *INTAGG_STATUS_REG、*TPCC_ERR/INTAGG_STATUS_RAW

权变措施 :

在 ISR 中执行以下步骤 :

1) 在退出 ISR 之前读取 *_ERRAGG_RAW 并通过 *_ERRAGG_MASK 的与操作检查位有效性。

2) 如果设置任何位 , 此时表示在清除 *_ERRAGG_STATUS 时中断/错误丢失。

3) 在 ISR 中处理相应的位 , 然后退出 ISR。应在 STATUS 和 “RAW&MASK” 为零后退出 ISR

i2386 **CRC : 不支持 CRC 8 位数据宽度以及 CRC8-SAE-J1850 和 CRC8-H2F 在 CAN 模块中的潜在用途**

详细信息 : CRC 类型 CRC8-SAE-J1850 和 CRC8-H2F 不支持 8 位数据宽度。支持的最小数据宽度为 16 位。

权变措施 : 无权变措施。建议避免使用上述不受支持的多项式。

i2404 **邮箱寄存器中的竞争条件导致事件丢失**

详细信息 : 捕获寄存器中的潜在竞态条件导致事件丢失，而写入寄存器将清除同一寄存器中的其他事件。以下寄存器受此问题的影响：

MSS_CTRL : *_MBOX_READ_REQ

MSS_CTRL : *_MBOX_READ_DONE

权变措施 : 在设置触发 (WRITE DONE /READ ACK) 事件之前，读取其他处理器的状态 (READ DONE / READ_DONE_REQ) 来检查中断是否处于执行状态 (或者)
如果未在给定时间内接收到状态 (READ DONE / READ_DONE_REQ)，再次触发 (WRITE DONE /READ ACK) 事件

商标

所有商标均为其各自所有者的财产。

3 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from DECEMBER 1, 2023 to APRIL 30, 2025 (from Revision B (December 2023) to Revision C (April 2025))		Page
• 公告：在公告汇总表中增加了 i2404.....		2
• MBOX：增加了新项目 - i2404.....		16

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司