

**摘要**

DLP® LightCrafter™ DLPC910 评估模块 (EVM) 提供了一种参考设计，可帮助使用 DLPC910 控制器架构（与采用 DLPC910 控制器的 DMD 配套）的用户缩短开发周期。该平台适用于需要高速图形管理和高分辨率图形的应用。

内容

1 概述	5
2 如果您需要协助	5
3 DLP LightCrafter DLPC910 EVM (DLPLCRC910EVM) 概述	6
3.1 欢迎使用	6
3.2 DLP LightCrafter DLPC910 评估模块 (DLPLCRC910EVM) 硬件	7
3.3 DLPLCRC910EVM 板	8
3.4 运行所需的其他项目	9
3.5 DLPLCRC910EVM 连接	9
3.6 DLP LightCrafter DLPC910 LED	13
3.7 Apps FPGA 触发输入	14
3.8 DLPLCRC910EVM HPC FMC 电缆	15
3.9 DLPLCRC910EVM 和 DMD EVM 组装	15
3.10 将 Apps FPGA 电路板连接到 DLPLCRC910EVM	18
4 快速入门	23
4.1 给 DLPLCRC910EVM 上电	23
4.2 给 DLPLCRC910EVM 断电	23
5 运行 DLPLCRC910EVM	24
5.1 DLPLCRC910EVM GUI 和 Apps FPGA 软件	24
5.2 PC 软件	24
5.2.1 菜单栏	26
5.2.2 图标栏	27
5.2.3 主窗口	28
5.2.4 DLPC910 寄存器	36
5.2.5 Apps FPGA 寄存器	47
5.3 JTAG 闪存编程	64
5.4 SPI 闪存编程	65
5.5 AMD Xilinx VC-707 配置 PROM 编程	65
5.6 USB 固件编程	66
6 连接器	68
6.1 J1 - USB - Micro B USB 2.0 连接器	68
6.2 J2 - DLPC910 I ² C 连接器	68
6.3 J4 - PMBUS (I ² C) 连接器	68
6.4 J6 - USB GPIO 连接器	69
6.5 J8 - 400 位置 FMC 连接器 (母头)	69
6.6 J14 - 电源 (备用)	69
6.7 J15 - 电源	69
6.8 J17 - JTAG 边界扫描连接器	70
6.9 J18 - SPI 编程连接器	71
6.10 J19、J20 和 J21 - 风扇连接器	71
6.11 J500、J501 - FMC 连接器 (公头)	71

目录

7 DLPLCRC910EVM 电源要求	72
7.1 外部电源要求	72
8 德州仪器 (TI) 相关文档	73
9 缩略语和首字母缩写词	73
10 安全	75
10.1 警告标签	75

插图清单

图 1-1. DLP LightCrafter DLPC910 评估模块	5
图 3-1. DLPLCRC910EVM 硬件元件	7
图 3-2. DLP LightCrafter DLPC910 EVM 方框图	8
图 3-3. DLPLCRC910EVM 连接器 (顶视图)	9
图 3-4. DLP LightCrafter DLPC910 EVM LED (顶视图 - 左上)	13
图 3-5. DLP LightCrafter DLPC910 EVM LED (顶视图 - 左下)	13
图 3-6. J3 Apps FPGA 测试点接头	14
图 3-7. VC-707 SW5	14
图 3-8. HPC FMC 电缆 (正面和背面)	15
图 3-9. DLPLCRC910EVM HPC FMC 母连接器	15
图 3-10. DLPLCR65FLQEVM HPC FMC 公连接器	15
图 3-11. DLPLCR90XEVM HPC FMC 公连接器	15
图 3-12. Samtec 300mm HPC FMC 扩展电缆 (正面和背面)	16
图 3-13. 组装好的 DLPLCRC910EVM 与 DLPLCR65FLQEVM (不含电缆)	16
图 3-14. 组装好的 DLPLCRC910EVM 与 DLPLCR90XEVM 或 DLPLCR90XUVEVM (不含电缆)	16
图 3-15. 组装好的 DLPLCRC910EVM 与 DLPLCR65FLQEVM (含电缆)	17
图 3-16. 组装好的 DLPLCRC910EVM 与 DLPLCR90XEVM 或 DLPLCR90XUVEVM (含电缆)	17
图 3-17. AMD VC-707 板 DIP 开关设置	18
图 3-18. DLPLCRC910EVM HPC FMC 公连接器 (适用于 Apps FPGA 电路板)	18
图 3-19. AMD Xilinx VC-707 HPC FMC 电缆母连接器	18
图 3-20. 组装好的 DLPLCRC910EVM 与 AMD Xilinx VC-707 电路板 (不含电缆)	19
图 3-21. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR65FLQEVM (不含电缆)	20
图 3-22. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR90XEVM 或 DLPLCR90XUVEVM (不含电缆)	20
图 3-23. 组装好的 DLPLCRC910EVM 与 AMD Xilinx VC-707 电路板 (含电缆)	21
图 3-24. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR65FLQEVM (含电缆)	22
图 3-25. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR90XEVM 或 DLPLCR90XUVEVM (含电缆)	22
图 5-1. DLPLCRC910EVM GUI	24
图 5-2. 高电平 DPI 设置	25
图 5-3. 文件菜单	26
图 5-4. 控制菜单	26
图 5-5. 帮助菜单	26
图 5-6. 关于对话框	27
图 5-7. 图标栏	27
图 5-8. 加载选项卡	28
图 5-9. 复位选项卡	30
图 5-10. 清除选项卡	31
图 5-11. 浮动选项卡	32
图 5-12. 控制选项卡	33
图 5-13. 脚本子窗口	34
图 5-14. 状态子窗口	36
图 5-15. 状态/控制选项卡	36
图 5-16. 状态选项	37
图 5-17. DMD 控制部分	38
图 5-18. 设计选项	39
图 5-19. DLPC910 寄存器列表选项卡	40
图 5-20. DLPC910 I ² C 地址设置选项卡	46
图 5-21. 状态/控制选项卡	47
图 5-22. 状态选项	48
图 5-23. PBC 控制部分	49
图 5-24. 行/块操作	50

图 5-25. 测试图形选项.....	52
图 5-26. 应用寄存器选项卡.....	54
图 5-27. VC-707 USB-JTAG 端口.....	65
图 5-28. USB 控制中心窗口.....	66
图 5-29. FX2/64KB EEPROM.....	66
图 5-30. 选择文件下载的对话框.....	66

表格清单

表 3-1. DLPLCRC910EVM 连接器参考.....	10
表 3-2. DLP LightCrafter DLPC910 EVM LED 参考.....	13
表 5-1. DESTOP_INTERRUPT_CLEAR 定义.....	41
表 5-2. DESTOP_INTERRUPT_SET 定义.....	41
表 5-3. DESTOP_INTERRUPT_ENABLE 定义.....	41
表 5-4. MAIN_STATUS 定义.....	42
表 5-5. DESTOP_CAL 定义.....	43
表 5-6. DESTOP_DMD_ID_REG 定义.....	43
表 5-7. DESTOP_CATBITS_REG 定义.....	43
表 5-8. DESTOP_910VERSION_REG 定义.....	43
表 5-9. DESTOP_RESET_REG 定义.....	44
表 5-10. DESTOP_INFIFO_STATUS 定义.....	44
表 5-11. DESTOP_BUS_SWAP 定义.....	44
表 5-12. DESTOP_DMDCTRL 定义.....	45
表 5-13. DESTOP_BIT_FLIP 定义.....	45
表 5-14. APPS_INTERRUPT_CLEAR 定义.....	55
表 5-15. APPS_INTERRUPT_SET 定义.....	55
表 5-16. APPS_INTERRUPT_ENABLE 定义.....	56
表 5-17. MAIN_STATUS 定义.....	56
表 5-18. APPS_CNTRL 定义.....	57
表 5-19. APPSTOP_PATTERNSEL 定义.....	58
表 5-20. APPSTOP_TEST_ROWADDR 定义.....	59
表 5-21. APPSTOP_LOADER_RESET_TYPE 定义.....	59
表 5-22. DMD_TYPEREG 定义.....	59
表 5-23. APPS_BUFFER_WSTART 定义.....	59
表 5-24. APPS_FIFO_BURST 定义.....	60
表 5-25. APPS_ROW_CTRL 定义.....	60
表 5-26. APPS_BLK_CTRL 定义.....	60
表 5-27. APPS_ROW_LOADER 定义.....	60
表 5-28. APPS_LOAD_TRIG_INTERVAL 定义.....	60
表 5-29. APPS_EXPOSE_TIME 定义.....	61
表 5-30. APPS_LOADER_CTRL 定义.....	61
表 5-31. APPS_DMD_PARK 定义.....	62
表 5-32. APPS_EXT_RST_EVT 定义.....	62
表 5-33. APPS_BUILD_DATE 定义.....	63
表 5-34. APPS_VERSION 定义.....	63
表 5-35. APPS_FIXED_ID 定义.....	63
表 5-36. APPS_GPIF_TEST 定义.....	63
表 6-1. Micro B USB 2.0 插座连接器引脚.....	68
表 6-2. I ² C 连接器引脚.....	68
表 6-3. PMBUS (I ² C) 连接器引脚.....	68
表 6-4. USB GPIO 连接器引脚.....	69
表 6-5. 备用电源连接器引脚.....	69
表 6-6. 电源连接器引脚.....	70
表 6-7. JTAG 边界扫描连接器引脚.....	70
表 6-8. SPI 编程连接器引脚.....	71
表 6-9. 风扇连接器引脚.....	71

商标

LightCrafter™ is a trademark of Texas Instruments.

商标

Samtec™ is a trademark of Samtec Inc.

EZ-USB™ is a trademark of Infineon.

DLP® is a registered trademark of Texas Instruments.

Virtex® is a registered trademark of AMD.

Digilent® is a registered trademark of National Instruments.

所有商标均为其各自所有者的财产。

1 概述

本指南介绍了 DLP LightCrafter DLPC910 EVM (DLPLCRC910EVM) 系统的硬件特性以及 DLPC910 图形用户界面 (GUI) 的操作。文中描述了 EVM 架构和连接器，并附有快速入门指南，说明了如何将配套的 DMD EVM 和 AMD Xilinx VC-707 评估板 (或等效产品) 连接到 DLPLCRC910EVM 来运行图形。可使用单独的 Virtex® 7 现场可编程门阵列 (FPGA) 代码用户指南 [链接在此] 显示图形。有关每个 DLP 元件的具体详细信息，请参阅相关元件文档。

备注

DMD EVM、AMD Xilinx VC-707 评估板、电源、光学元件、光源和 FPGA 夹层卡 (FMC) 电缆单独出售。




图 1-1. DLP LightCrafter DLPC910 评估模块

2 如果您需要协助

请参阅 [TI E2E DLP 产品论坛](#)。

3 DLP LightCrafter DLPC910 EVM (DLPLCRC910EVM) 概述

3.1 欢迎使用

DLPLCRC910EVM 与配套 DMD EVM 连接，可轻松评估 DLP LightCrafter 子系统对高速高分辨率显示和高级图形控制特性的集成情况，非常适合以下应用：

- 光刻应用
 - 直接成像
 - 平板显示器
 - 印刷电路板制造
- 工业类
 - 3D 打印
 - 用于机器视觉的 3D 扫描仪
 - 质量控制
- 高速成像和显示
 - 3D 成像
 - 增强现实和信息覆盖

3.2 DLP LightCrafter DLPC910 评估模块 (DLPLCRC910EVM) 硬件

DLPLCRC910EVM 占完整 DMD 成像电子器件子系统的三分之一。DLP LightCrafter DLPC910 EVM (DLPLCRC910EVM) 由包含 DLPC910 数字控制器的 DLPC910 电路板、一个 USB 接口、电源管理电路和配套数字逻辑组成。

完整的成像子系统还需要一个兼容的 DLP LightCrafter DMD EVM，它与 DLPLCRC910EVM 和 Apps FPGA 电路板或其他前端兼容，可将图形发送到 DLPC910 控制器。DMD EVM 由一个 DMD、一个包含板载 DMD 电源电路的 DMD 电路板 (PCB)、DMD 安装硬件 (如必要) 以及用于连接 DLPC910 电路板的一根高引脚数 (HPC) FPGA 夹层连接器 (FMC) 电缆组成。

图 3-1 方框图列出了 DLPLCRC910EVM 系统硬件的主要元件的。




图 3-1. DLPLCRC910EVM 硬件元件

3.3 DLPLCRC910EVM 板

DLPLCRC910EVM 包含能够控制配套 DMD 的电子器件。EVM 提供多种接口选项：USB、I²C、触发输入和连接配套 DMD EVM 板与输入板的 HPC FMC 连接器。图 3-2 显示了 DLPLCRC910EVM 的 EVM 方框图。




图 3-2. DLP LightCrafter DLPC910 EVM 方框图

DLPLCRC910EVM 主要元件包括：

- DLPC910 数字 DMD 控制器
- USB 2.0 接口
- 提供电源以支持 DLPC910 子系统的电源管理单元
- HPC FMC 连接器 - 一个用于配套 DMD EVM 板，两个用于连接的 FPGA 或其他前端板
- DLPC910 配置 SPI 闪存

3.4 运行所需的其他项目

DLPLCRC910EVM 是一款灵活的评估模块，当与配套的 DMD EVM 之一和 APPS FPGA 板连接时，可以将客户创建的图形发送到 DLPC910 控制器，然后发送到连接的 DMD 显示出来。DLP LightCrafter DLPC910 EVM 和配套的 DMD EVM 可单独购买，因此客户可以确定为应用评估系统组装哪些元件。

EVM 中不包含以下项目，如果客户在进行评估时需要这些项目，则需要单独购买：

- 配套的 DMD EVM 板 [DLPLCR65FLQEVM、DLPLCR90XEVM 或 DLPLCR90XUVEVM]
- APPS FPGA 板 - 示例：AMD Xilinx VC-707 评估板（含独立电源）。
- 电源 - 详情请参阅 [节 7.1 外部电源要求](#)
- USB 电缆：A 转 Micro-B USB 电缆
- 照明模块或光源
- 照明和投影光学元件

3.5 DLPLCRC910EVM 连接

[图 3-3](#) 描述了开关和连接器及其各自的位置。备注：DMD EVM 电路板、APPS FPGA 电路板、电源（和电缆）与 USB 电缆不包含在本模块中。




图 3-3. DLPLCRC910EVM 连接器（顶视图）

表 3-1. DLPLCRC910EVM 连接器参考

连接器参考	EVM 功能	说明或用途
SW1	Apps FPGA 复位开关	瞬时触点开关，用于复位在连接的 AMD Xilinx VC-707 EVM 上运行的 Apps FPGA GUI 代码。松开后，Apps FPGA 从复位启动。
SW2	8 位置 Apps FPGA 选项 DIP 开关	<p>用于选择 Apps FPGA 选项：</p> <ul style="list-style-type: none"> • SW2_0 : MIRROR FLOAT - 微镜浮动启用 (默认未启用 = 关闭) • SW2_1 : LOAD4_ENZ - 负载 4 启用开关。 (默认未启用 = 关闭) • SW2_2 : COMP_DATA - 补充数据 (默认未启用 = 打开) • SW2_3 : NS_FLIP - 上下反转 (默认未启用 = 打开) • SW2_4 : 未使用 (默认 = 打开) • SW2_5 : 未使用 (默认 = 打开) • SW2_6 : 未使用 (默认 = 打开) • SW2_7 : WDT_ENZ - 看门狗计时器启用 (默认未启用 = 打开) <p>默认情况下，位置 1 和 2 处于开关 “OFF” 位置 [逻辑 1]。</p> <p>备注 连接到 SW2 的输入在处于 “OFF” 位置 [逻辑 1] 时，通过上拉电阻器拉至高电平，在处于 “ON” 位置 [逻辑 0] 时，拉至低电平。当开关处于 “OFF” 位置 [逻辑 1] 时，位置 0 和 1 不启用；当开关处于 “ON” 位置 [逻辑 0] 时，位置 2、3 和 7 不启用。</p>
SW3	DMD 锁定	<p>关断此开关会发出 PWR_FLOAT 命令并锁定 DMD 和中断 DLPC910 逻辑。</p> <p>备注 在使用 SW4 禁用电源之前关断此开关，在使用 SW4 启用电源之前导通此开关。 SW3 关断后，需要使用 SW4 进行完整的下电上电才能恢复运行。</p>
SW4	电源启用开关	<p>启用 DLPLCRC910EVM 上的电源。</p> <p>备注 在启用电源之前导通 SW3 (PWR_FLOAT - DMD Park)，在禁用电源之前关断 SW3。</p>
J1	Micro USB B 连接器	从运行 DLPC910 GUI 的 PC 连接 USB 电缆。
J2	外部 I ² C PMBUS	I ² C 连接器。
J3	Apps FPGA 测试点 0 - 7	<p>Apps FPGA 连接的测试点：</p> <ul style="list-style-type: none"> • GND : 引脚 1 • APPS_TSTPT7 : 引脚 2 - Apps FPGA DLPC910 触发 (输入) • APPS_TSTPT6 : 引脚 3 - 去抖 SW5 按钮 (输出) • APPS_TSTPT5 : 引脚 4 - 应用加载程序数据启用 (输出) • APPS_TSTPT4 : 引脚 5 - 应用加载程序加载繁忙 (输出) • APPS_TSTPT3 : 引脚 6 - 应用加载程序微镜稳定繁忙 (输出) • APPS_TSTPT2 : 引脚 7 - 应用加载程序触发 (输出) • APPS_TSTPT1 : 引脚 8 - 应用加载程序微镜复位繁忙 (输出) • APPS_TSTPT0 : 引脚 9 - 微镜复位激活信号 (输出) • GND : 管脚 10
J4	外部 PMBUS	PMBUS 连接器仅用于 TI 开发和测试。
J5	Prom 地址选择	用于 USB 固件加载的 Prom 地址选择 [默认地址 001 - 未填充；地址 011 - 已填充]。

表 3-1. DLPLCRC910EVM 连接器参考 (continued)

连接器参考	EVM 功能	说明或用途
J6	USB GPIO B0 - B7	<p>USB GPIO 接头：</p> <ul style="list-style-type: none"> • GND : 引脚 1 • USB GPIO B7 : 引脚 2 • USB GPIO B6 : 引脚 3 • USB GPIO B5 : 引脚 4 • USB GPIO B4 : 引脚 5 • USB GPIO B3 : 引脚 6 • USB GPIO B2 : 引脚 7 • USB GPIO B1 : 引脚 8 • USB GPIO B0 : 引脚 9 • GND : 管脚 10 <p>这些引脚可供客户定义或将来使用。</p>
J7	DCLKIN 速度选择引脚 1	<p>SPEED_SEL_1 与 J11 (SPEED_SEL_0) 结合使用以选择 400MHz 或 480MHz 运行。 路由到 Apps FPGA。</p> <p>配置：</p> <ul style="list-style-type: none"> • 400MHz : J7 和 J11 已跳接 - DLP6500FLQ、DLP9000X 或 DLP9000XUV (默认) • 480MHz : J7 已跳接而 J11 未跳接 - 仅限 DLP9000X 和 DLP9000XUV <hr/> <p>备注 DLPLCR65FLQEVM 不能在 480MHz 下运行。</p>
J8	DMD EVM 电路板 HPC FMC 连接器	用于连接 DLPLCR65FLQEVM、DLPLCR90XEVM 或 DLPLCR90XUVEVM。
J9	DLPC910 测试点 8 - 15	<p>DLPC910 连接的测试点：</p> <ul style="list-style-type: none"> • GND : 引脚 1 • DLPC_TSTPT8 : 引脚 2 • DLPC_TSTPT9 : 引脚 3 • DLPC_TSTPT10 : 引脚 4 • DLPC_TSTPT11 : 引脚 5 • DLPC_TSTPT12 : 引脚 6 • DLPC_TSTPT13 : 引脚 7 • DLPC_TSTPT14 : 引脚 8 • DLPC_TSTPT15 : 引脚 9 • GND : 管脚 10 <p>保留用于 TI 内部测试和调试。</p>
J10	DLPC910 I ² C 地址选择器跳线	<p>选择 DLPC910 I²C 地址：</p> <ul style="list-style-type: none"> • 0x36 : 未跳接 (默认) • 0x34 : 已跳接 <hr/> <p>备注 如果已安装，则使用 DLPC910 状态/控制寄存器设置页面更改 I²C 地址以便正确运行。</p>

表 3-1. DLPLCRC910EVM 连接器参考 (continued)

连接器参考	EVM 功能	说明或用途
J11	DCLKIN 速度选择引脚 0	<p>SPEED_SEL_0 与 J7 (SPEED_SEL_1) 结合使用以选择 400MHz 或 480MHz 运行。路由到 Apps FPGA。</p> <p>配置：</p> <ul style="list-style-type: none"> • 400MHz : J7 和 J11 已跳接 - DLP6500FLQ、DLP9000X 或 DLP9000XUV (默认) • 480MHz : J7 已跳接而 J11 未跳接 - 仅限 DLP9000X 和 DLP9000XUV <p style="text-align: center;">备注</p> <p>DLPLCR65FLQEVM 不能在 480MHz 下运行。</p> <p>尽管 DLP9000X 和 DLP9000XUV 以 400MHz 的频率运行，但仅 480MHz 运行进行了充分验证。</p>
J12	VSP 启用 (不再使用)	不再使用此跳线。
J13	DLPC910 测试点 0 - 7	<p>DLPC910 连接的测试点：</p> <ul style="list-style-type: none"> • GND : 引脚 1 • DLPC_TSTPT0 : 引脚 2 • DLPC_TSTPT1 : 引脚 3 • DLPC_TSTPT2 : 引脚 4 • DLPC_TSTPT3 : 引脚 5 • DLPC_TSTPT4 : 引脚 6 • DLPC_TSTPT5 : 引脚 7 • DLPC_TSTPT6 : 引脚 8 • DLPC_TSTPT7 : 引脚 9 • GND : 管脚 10 <p>保留用于 TI 内部测试和调试。</p>
J14	+12VDC 6 引脚电源连接器 (备用)	EVM 电源备用输入。[引脚 1、2、3 = GND ; 引脚 4、5、6 = +12VDC] 请参阅 节 7.1 。
J15	+12VDC 电源输入	EVM 电源输入。[引脚 1 = +12VDC ; 引脚 2、3 = GND] 请参阅 节 7.1 。
J16	REV_SEL_0	DLPR910 配置 Prom 版本选择跳线。REV_SEL_1 保持低电平。
J17	JTAG 连接器	用于将 JTAG 编程器连接到 DLPR910 的 JTAG 接头。
J18	闪存配置连接器	SPI 闪存编程连接器。
J19、J20、J21	+12VDC 外部风扇连接器	2 引脚 +12VDC 风扇连接器 [引脚 1 = GND, 引脚 2 = +12VDC]
J22	Apps FPGA 复位跳线	<p>跳线 22 可防止 SW1 将连接的 AMD Xilinx VC-707 EVM 上的 Apps FPGA 拉入复位状态。</p> <ul style="list-style-type: none"> • 未跳接 = 允许 SW1 将 Apps FPGA 拉入复位状态 (默认) • 已跳接 = 防止 SW1 将 Apps FPGA 拉入复位状态
J500	Apps FPGA FMC 连接器 1	DLPC910 连接到 Apps FPGA , USB 并行接口连接到 Apps FPGA 400 引脚 FMC 连接器。
J501	Apps FPGA FMC 连接器 2	DLPC910 连接到 Apps FPGA 400 引脚 FMC 连接器。

3.6 DLP LightCrafter DLPC910 LED

DLP LightCrafter DLPC910 EVM LED (顶视图 - 左上) 和 DLP LightCrafter DLPC910 EVM LED (顶视图 - 左下) 描述了 LED 及其各自的位置 :




图 3-4. DLP LightCrafter DLPC910 EVM LED (顶视图 - 左上)




图 3-5. DLP LightCrafter DLPC910 EVM LED (顶视图 - 左下)

表 3-2. DLP LightCrafter DLPC910 EVM LED 参考

连接器参考	EVM 功能	说明或用途
D1	检测信号 LED [闪烁]	当 DLPC910 控制器正在运行时闪烁
D2	校准激活	当校准激活时亮起
D3	DLPC910 完成	DLPC910 初始化完成
D4	12 V 电源	输入连接器上有 +12VDC
D6	电源正常	所有电压均存在且稳定
D7	ECP2 已完成	DLPC910 配置通过 SPI 闪存完成

备注

D5 是 +12VDC 输入的保护性齐纳二极管 , 而非 LED。

3.7 Apps FPGA 触发输入

在 DLPLCRC910EVM 上，DLPC910 的触发输入通过 Apps FPGA 介导。

将接头 J3 APPS_TSTPT7 (引脚 2) 连接至 J3 APPS_TSTPT6 (引脚 3) 后，可通过按下 AMD Xilinx VC-707 电路板上的 SW5 (右下角) 推进图形。



图 3-6. J3 Apps FPGA 测试点接头



图 3-7. VC-707 SW5

3.8 DLPLCRC910EVM HPC FMC 电缆

DLPLCRC910EVM 支持的 DMD EVM 随附 300mm Samtec™ 400 引脚 HPC FMC 电缆 [SAMTEC HDR-169468-01]。HPC FMC 电缆 (正面和背面) 显示了电缆的正面和背面。电缆采用键控方式，只能单向安装在 DLPLCRC910EVM 和 DMD EVM 上。如图所示，左端是 DLPLCRC910EVM 端，右端是 DMD EVM 端。

电缆的使用是可选的。该 EVM 可直接连接到 DLP LightCrafter DLPC910 EVM J8 HPC FMC 连接器。



图 3-8. HPC FMC 电缆 (正面和背面)

弯曲柔性电缆时要小心，不要超过电缆制造商提供的弯曲指导原则。

3.9 DLPLCRC910EVM 和 DMD EVM 组装

DLPC910 EVM 需要兼容的 DMD EVM，例如 DLPLCR65FLQEVM、DLPLCR90XEVM 或 DLPLCR90XUVEVM。

- DMD EVM HPC FMC 公连接器可直接连接到 DLPLCRC910EVM HPC FMC 母连接器
- 可使用 DMD EVM 附带的 300mm Samtec HPC FMC 带状电缆更加灵活地布置 DMD 电路板相对于 DLPLCRC910EVM 电路板的位置。将电缆的 HPC FMC 公连接器端连接到 DLPLCRC910EVM 电路板上的 HPC FMC 母连接器，并将电缆的 HPC FMC 母端连接到 DMD EVM 电路板上的 HPC FMC 公连接器。




图 3-9. DLPLCRC910EVM HPC FMC 母连接器




图 3-10. DLPLCR65FLQEVM HPC FMC 公连接器




图 3-11. DLPLCR90XEVM HPC FMC 公连接器





图 3-12. Samtec 300mm HPC FMC 扩展电缆 (正面和背面)

图 3-13. 组装好的 DLPLCRC910EVM 与
DLPLCR65FLQEVM (不含电缆)图 3-14. 组装好的 DLPLCRC910EVM 与
DLPLCR90XEVM 或 DLPLCR90XUVEVM (不含电
缆)




图 3-15. 组装好的 DLPLCRC910EVM 与
DLPLCR65FLQEVM (含电缆)




图 3-16. 组装好的 DLPLCRC910EVM 与
DLPLCR90XEVM 或 DLPLCR90XUVEVM (含电缆)

3.10 将 Apps FPGA 电路板连接到 DLPLCRC910EVM

DLPLCRC910EVM 需要兼容的应用板（例如 AMD Xilinx VC-707 或类似电路板），才能向 DLPLCRC910EVM 发送控制和像素数据。

如果使用 AMD VC-707 电路板，请设置 SW2-1 ON 和 SW11-4 ON，如 [AMD VC-707 板 DIP 开关设置](#) 所示。




图 3-17. AMD VC-707 板 DIP 开关设置

- APPS HPC FMC 母连接器直接连接到 DLPLCRC910EVM HPC FMC 公连接器
 - 将 DLPLCRC910EVM 上的 [HPC FMC 公连接器](#) 与 Apps FPGA 电路板上的 [HPC FMC 母连接器](#) 对齐。

备注

在施加压力连接电路板之前，请确认连接器是否正确对齐。

- 用力向电路板施加压力，使连接器完全配合。初次施加压力后，先在一端施加压力，然后在另一端施加压力，直到连接器完全接合。



图 3-18. DLPLCRC910EVM HPC FMC 公连接器 (适用于 Apps FPGA 电路板)



图 3-19. AMD Xilinx VC-707 HPC FMC 电缆母连接器




图 3-20. 组装好的 DLPLCRC910EVM 与 AMD Xilinx VC-707 电路板 (不含电缆)




图 3-21. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR65FLQEVM (不含电缆)




图 3-22. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR90XEVM 或 DLPLCR90XUVEVM (不含电缆)

300mm Samtec HPC FMC 带状电缆可代替这些连接。需要两根电缆。电路板和电缆连接器采用键控方式。

- 将电缆的 HPC FMC 母连接器端连接到 DLPLCRC910EVM 电路板上的 HPC FMC 公连接器。
- 将电缆的 HPC FMC 公连接器端连接到 Apps FPGA 电路板上的 HPC FMC 母连接器。




图 3-23. 组装好的 DLPLCRC910EVM 与 AMD Xilinx VC-707 电路板 (含电缆)




图 3-24. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR65FLQEVM (含电缆)




图 3-25. 完全组装好的 DLPLCRC910EVM - AMD Xilinx VC-707 - DLPLCR90XEV 或 DLPLCR90XUVEVM (含电缆)

4 快速入门

本章提供了启动 DLPLCRC910EVM 并运行 GUI 控制软件的快速入门指南。

4.1 给 DLPLCRC910EVM 上电

DLPLCRC910EVM 与配套的 DMD EVM 和前端板（例如 AMD Xilinx VC-707 EVM）组装后即可使用。第 1 步到第 6 步展示了如何为 EVM 供电、显示图像以及将 EVM 连接到 PC。

1. 在连接 AMD Xilinx VC-707 板之前，按照 [AMD Xilinx VC-707 配置 PROM 编程中的说明对配置 PROM 进行编程。](#)
2. 将 12V 直流电源连接到图 3-3 中的电源连接器 J15 上。
3. LED — 如果 J15 通电，则 D4 亮起。
4. 打开 AMD Xilinx VC-707 板的电源。

备注

留出足够的时间让 VC-707 板进行配置（建议 10 秒）。

5. 导通 SW3 [DMD Park (PWR_FLOAT)]。
6. 导通 SW4 [Power Enable]。
7. LED — D7 亮起，表示 PROM 已配置 DLPC910。
8. LED — D2 短暂亮起，表示校准正在进行，完成时熄灭。
9. LED — D1 闪烁（检测信号）表示 DLPC910 正在运行。

备注

必须有 DMD EVM 板和正确配置的 AMD Xilinx VC-707 板才能初始化 DLPC910。

10. 将 USB 电缆从 PC 连接到 DLPLCRC910EVM 上的连接器 J1，如图 3-3 所示。首次将电缆连接到 PC 时，DLPLCRC910EVM 会进行枚举。需要的驱动程序在 DLPLCRC910EVM GUI 安装过程中安装。
11. DLPLCRC910EVM 可使用 GUI 软件进行控制，该软件可从 [DLPLCRC910EVM 工具文件夹](#) 下载。

4.2 给 DLPLCRC910EVM 断电

要关闭 DLPLCRC910EVM，请执行步骤 1 至 4：

1. 推荐：在 DLPC910 GUI 中发出 **DMD Park (PWR_FLOAT)** 命令

备注

不要求通过软件发出 **DMD Park (PWR_FLOAT)**，但这是一种很好的做法。

2. 关断 SW3 [DMD Park]
3. 关断 SW4 [Power Enable]
4. 关闭 AMD Xilinx VC-707 板的电源

5 运行 DLPLCRC910EVM

本章介绍随 DLPLCRC910EVM 提供的 Windows GUI 软件。

5.1 DLPLCRC910EVM GUI 和 Apps FPGA 软件

DLPC910REF-SW 包括用于控制 Apps FPGA 的 GUI 应用程序、GUI 源代码、AMD Xilinx VC-707 板的 prom 文件以及 Apps FPGA VHDL 源代码。

有关 Apps FPGA VHDL 源代码的详细信息，请参阅 [DLPC910 Apps FPGA 指南](#)

5.2 PC 软件

在运行 DLPC910 GUI 应用程序时，将显示图 5-1 中所示的面板。GUI 面板包含以下三个部分：

- 菜单栏 (顶部)
- 图标功能栏 (顶部)
- 主窗口包含：
 - “Script Command” 子窗口
 - “Script” 子窗口
 - “Status” 子窗口
- Hardware Connected - 信息栏 (底部)：
 - Apps Com Ok - Apps FPGA 通信
 - 910 Com Ok - DLPC910 通信
 - 连接的 DMD：
 - DLP6500 -
 - DLP9000X - 适用于 DLP9000X 和 DLP9000XUV




图 5-1. DLPLCRC910EVM GUI

备注

如果连接状态显示 **910 Com Err**，请检查选择的 J10 I²C 地址。请参阅 [DLPLCRC910EVM 连接](#)。

备注

如果 GUI 中的文本未正确显示，请更改 DPI 设置。右键点击可执行文件，然后选择 *Properties*。在 *Compatibility* 选项卡上，选择“Change high DPI settings”按钮。更改您的设置，如图 5-2 所示。




图 5-2. 高电平 DPI 设置

5.2.1 菜单栏

DLPLCRC910EVM 菜单栏包含三个选项：

1. 文件菜单




图 5-3. 文件菜单

脚本选项

- **New Script** 清空“Script”子窗口以记录新脚本。
- **Open Script** 打开一个对话框，从磁盘中选择现有脚本。
- **Save Script** 将“Script”子窗口的当前内容保存到当前脚本文件。如果文件尚未保存，则打开另存为对话框。
- **Save Script As** 打开一个对话框，用新名称保存当前脚本。

日志选项

- **New Log** 清空“Status”子窗口以记录新的命令日志序列。
- **Open Log** 打开一个对话框，从磁盘中选择现有的命令日志序列文件。
- **Save Log** 将“Status”子窗口的当前内容保存到当前脚本文件。如果文件尚未保存，则打开另存为对话框。
- **Save Log As** 打开一个对话框，用新名称保存当前命令日志序列。

2. 控制菜单




图 5-4. 控制菜单

- **DLPC910 Control** 显示 DLPC910 寄存器控制页面。
- **Apps FPGA Control** 显示 Apps FPGA 寄存器页面。

3. 帮助菜单




图 5-5. 帮助菜单

About DLP® LightCrafter DLPC910 GUI 显示“Software Version”、“USB DLL Version”和“USB FW Version”信息框：



图 5-6. 关于对话框

5.2.2 图标栏

图标栏有四个文件控件和七个脚本控件，如图 5-7 中所示。




图 5-7. 图标栏

文件控件：

- **New File** 下拉菜单：
 - **Script** - 清空 “Script” 子窗口以记录新脚本。
 - **Status** - 清空 “Status” 子窗口以记录新的命令日志序列。
- **Open File** 下拉菜单：
 - **Script** - 打开一个对话框，从磁盘中选择现有脚本。
 - **Status** - 打开一个对话框，从磁盘中选择现有的命令日志序列文件。
- **Save File** 下拉菜单：
 - **Script** - 将 “Script” 子窗口的当前内容保存到当前脚本文件。如果文件尚未保存，则打开另存为对话框。
 - **Status** - 将 “Status” 子窗口的当前内容保存到当前脚本文件。如果文件尚未保存，则打开另存为对话框。
- **Save File As** 下拉菜单：
 - **Script** - 打开一个对话框，用新名称保存当前脚本。
 - **Status** - 打开一个对话框，用新名称保存当前命令日志序列。

脚本控件：

- **Set Start** - 设置脚本中的起始行
- **Set End** - 设置脚本中的结束行
- **Run Once** - 在 “脚本” 窗口中运行一次当前脚本。如果设定了起始点和结束点，仅执行一次从起始到结束的代码行。
- **Run Looped** - 重复运行脚本，直到按下 **Break** 或 **STOP**。如果设定了起始点和结束点，仅重复执行从起始到结束的代码行。
- **Single Step** - 执行突出显示的行并移至下一个脚本行。
- **Break** - 停止执行，直到再按一次或直到按下 **Run Once** 或 **Run Looped**
- **STOP** - 暂停执行脚本并复位脚本。

5.2.3 主窗口

主窗口包含三个子窗口：

5.2.3.1 脚本命令子窗口

“Script Commands” 分为五个选项卡：

5.2.3.1.1 加载选项卡

加载图像命令




图 5-8. 加载选项卡

- **Open Image** 按钮 - 打开一个对话框，选择一个图像，以用于加载 Apps FPGA 用户图形缓冲区。

备注

要求使用原生 DMD 分辨率大小的图像。大于 DMD 分辨率的图像将截断到所连接 DMD 的原生分辨率。

- **Mirror Image** 复选框 - 选中时，图像数据在缓冲到 Apps FPGA 用户缓冲区时从左向右反转，从而产生镜像图像。

Apps FPGA 包含一个用户图像缓冲区，其填充独立于以下事件：

- 通过 DLPC910 控制器将像素数据发送到连接的 DMD。
- 请求 DMD 微镜复位 [微镜时钟脉冲 (MCP)]，以更新发送到微镜阵列的像素数据。

命令有三种：

- **Buffer** - 将像素数据加载到 Apps FPGA 内的用户图形缓冲区。

- **Load** - 通过 DLPC910 控制器将 Apps FPGA 缓冲区中当前的数据发送到连接的 DMD。
- **Reset** - 请求 DMD 上指定块的 DMD MCP (全局、单块、双块或四块复位)。

Buffer、Load 和 Reset 命令可单独输入 (Reset only 命令从 **Reset 选项卡** 中输入或组合到一个脚本条目中)：

- **Buffer Image** - 将所选图像中的图像数据发送到 Apps FPGA 用户缓冲区。“Global”、“Single Block”或“Row Range”的选择决定了缓冲的数据。
- **Load** - 通过 DLPC910 控制器将 Apps FPGA 用户缓冲区中的图像数据发送到连接的 DMD。“Global”、“Single Block”或“Row Range”的选择决定了发送的数据。
- **Buffer / Load** - 根据“Global”、“Single Block”或“Row Range”的选择将所选图像中的图像数据发送到 Apps FPGA 用户缓冲区，并通过 DLPC910 控制器将 Apps FPGA 用户缓冲区中的所选图像数据发送到连接的 DMD。
- **Load / Reset** - 根据“Global”、“Single Block”或“Row Range”的选择通过 DLPC910 控制器将存储在 Apps FPGA 用户缓冲区中的图像数据发送到连接的 DMD 并复位 DMD 微镜。

备注

对于行范围，复位请求的块以显示加载的行。

- **Buffer / Load / Reset** - 根据“Global”、“Single Block”或“Row Range”的选择将所选图像中的图像数据发送到 Apps FPGA 用户缓冲区，然后通过 DLPC910 控制器将 Apps FPGA 用户缓冲区中的所选图像数据发送到连接的 DMD 并复位 DMD。

备注

对于行范围，复位请求的块以显示加载的行。

- **Global** - 指示 **Load** 命令以加载 Apps FPGA 用户缓冲区的所有数据并指示 **Reset** 命令同时复位所有 DMD 块。
- **Single Block** - 指示 **Load** 命令将 Apps FPGA 用户缓冲区的数据加载到指定的块并指示 **Reset** 命令复位指定的 DMD 块。
- **Row Range** - 指示 **Load** 命令将 Apps FPGA 用户缓冲区的数据加载到指定的行范围并指示 **Reset** 命令复位涵盖指定行的 DMD 块。
- **Load4** 复选框 - 仅适合“Global”模式，指示 **Load** 命令通过 DLPC910 控制器仅将 Apps FPGA 用户缓冲区的前 $\frac{1}{4}$ 加载到连接的 DMD。

备注

在 **Global** 复位之外的其他模式下使用 **Load4** 会导致不可预测的行为。

选择图像，选择所需的操作 (Buffer - Load - Reset) 或组合并选择 Load - Reset 模式后，按以下选项之一：

- **Insert** 按钮 - 在 **Script** 子窗口中突出显示的命令与之前的命令之间插入命令。如果 **Script** 子窗口中没有命令，则不会输入。

备注

请注意，命令在插入的位置有效。

- **Add** 按钮 - 将命令添加为 **Script** 子窗口中的最后一行。

5.2.3.1.2 复位选项卡

单独的 DMD 复位命令：




图 5-9. 复位选项卡

- **Single Block** 单选按钮 - 从下拉列表中选择要在 DMD 上复位的单个块：
 - DLP9000X DMD 和 DLP9000XUV 有 16 个可选块
 - DLP6500 DMD 有 15 个可选块
- **Dual Block** 单选按钮 - 从下拉列表中选择要在 DMD 上复位的双块组：
 - DLP9000X DMD 和 DLP9000XUV 有以下可选的双块组 - (1,2)、(3,4)、(5,6)、(7,8)、(9,10)、(11,12)、(13,14) 和 (15,16)。
 - DLP6500 DMD 有以下可选的双块组 - (1,2)、(3,4)、(5,6)、(7,8)、(9,10)、(11,12)、(13,14) 和 (15)。
- **Quad Block** 单选按钮 - 从下拉列表中选择要在 DMD 上复位的四块组。
 - DLP9000X DMD 和 DLP9000XUV 有以下可选的四块组 - (1-4)、(5-8)、(9-12) 和 (13-16)
 - DLP6500 DMD 有以下可选的四块组 - (1-4)、(5-8)、(9-12) 和 (13-15)
- **Global** 单选按钮 - 同时向 DMD 上的所有块发送复位命令。

选择复位类型和组后，按以下选项之一：

- **Insert** 按钮 - 在 **Script** 子窗口中突出显示的命令与之前的命令之间插入命令。如果 **Script** 子窗口中没有命令，则不会输入。
- **Add** 按钮 - 将命令添加为 **Script** 子窗口中的最后一行。

5.2.3.1.3 清除选项卡

清除 DMD 数据命令：




图 5-10. 清除选项卡

备注

清除命令只能应用于单个块。如果选择了“Global”，GUI 会向 DMD 上的每个可用块一次发送一条命令。

操作模式：

- **Clear** 单选按钮 - 选择对所选的块范围进行仅清除操作。
- **Clear and Reset** 单选按钮 - 选择对所选的块范围进行清除和复位操作。

块范围：

- **Global** 单选按钮 - 在所有 DMD 块上执行选定的操作模式。
- **Block** 单选按钮 - 在指定的 DMD 块上执行选定的操作模式：
 - DLP9000X DMD 和 DLP9000XUV DMD 有 16 个可选块
 - DLP6500 DMD 有 15 个可选块

选择操作模式和块范围后，按以下选项之一：

- **Insert** 按钮 - 在 **Script** 子窗口中突出显示的命令与之前的命令之间插入命令。如果 **Script** 子窗口中没有命令，则不会输入。
- **Add** 按钮 - 将命令添加为 **Script** 子窗口中的最后一行。

5.2.3.1.4 浮动选项卡

微镜浮动命令




图 5-11. 浮动选项卡

备注

Mirror Float 命令向 DMD 微镜发送专用复位波形以释放微镜，使其保持标称平坦状态。准备关闭系统时，**Mirror Float** 不能替代 DMD Park (PWR_FLOAT)。

- **Enable Float** 单选按钮 - 选择一个悬空启用命令以临时禁用 DMD 微镜。
- **Disable Float** 单选按钮 - 选择一个悬空禁用命令以恢复正常 DMD 运行。

选择所需的悬空操作后，按以下选项之一：

- **Insert** 按钮 - 在 **Script** 子窗口中突出显示的命令与之前的命令之间插入命令。如果 **Script** 子窗口中没有命令，则不会输入。
- **Add** 按钮 - 将命令添加为 **Script** 子窗口中的最后一行。

5.2.3.1.5 控制选项卡

脚本控制命令




图 5-12. 控制选项卡

以下命令将脚本控制命令插入脚本：

- **Wait for external reset (ms)** 单选按钮 - 在输入框中插入等待时间（以毫秒为单位），消耗指定的时间以等待外部触发信号输入。在此期间接收到的触发信号会发出全局 DMD 微镜时钟脉冲并恢复脚本执行。当指定的时间已过去而没有收到触发信号时，脚本恢复执行而不发出复位信号。

备注

当脚本正在运行时，此命令会覆盖“Apps FPGA Control”窗口中的任何设置。

- **Delay (ms)** 单选按钮 - 停止执行脚本中的命令，直到输入框中指定的时间已消逝。
 - **Loop until break** 单选按钮 - 设置开始标签（数字）和结束标签（数字）以重复运行，直到按下图标栏上的 **Break** 按钮（或 **STOP** 按钮）。开始和结束标签之间的任何命令都将不断重复，直到按下 **Break** 按钮或 **STOP** 按钮。
 - **Loop iterations** 单选按钮 - 设置开始标签（数字）和结束标签（数字）以重复运行，直到完成指定的迭代次数，或者按下图标栏上的 **Break** 按钮或 **STOP** 按钮。
-

备注

允许任何类型的循环嵌套，但将一个循环的结束标签放置在另一个循环内会导致不可预测的行为。

选择所需的脚本控制命令后，按以下选项之一：

- **Insert** 按钮 - 在 **Script** 子窗口中突出显示的命令与之前的命令之间插入命令。如果 **Script** 子窗口中没有命令，则不会输入。
 - **Add** 按钮 - 将命令添加为 **Script** 子窗口中的最后一行。
-

备注

必须一次向脚本中添加一个控制命令。

5.2.3.2 脚本子窗口




图 5-13. 脚本子窗口

Script 子窗口 - 显示从 **Script Commands** 子窗口选项卡中输入的脚本命令。

控制栏包括：

- **Record Verbose Log** 复选框 - 控制通过 USB 发送并在 **Status** 子窗口中回显的命令数据的日志记录级别。详细记录所有 USB 事务和数据。未选中时，仅回显 Stop、Start、Break 和 Buffering 命令，以提高脚本执行速度。
- **Down** 按钮 - 将当前选定的脚本行向下移动一行。
- **Up** 按钮 - 将当前选定的脚本行向上移动一行。
- **First** 按钮 - 将突出显示的行移动到脚本的第一行。
- **Last** 按钮 - 将突出显示的行移动到脚本的最后一行。
- **Delete** 按钮 - 删除当前突出显示的脚本行。

备注

将脚本保存到文件中以手动编辑脚本。必须小心验证是否符合语法和命令结构。脚本中的空白行将被忽略。

备注

保存的脚本文件包含使用的 GUI 版本，以注释形式记录在脚本的第一行中。

备注

在编译发布时，脚本只能包含 64 个唯一图像，以防止运行脚本时命令缓冲时间过长。在按下 **Run Once** 或 **Run Continuously** 按钮时，GUI 会检查唯一的图像。执行脚本时，将忽略超出数量限制 64 的图像。可在 GUI 源代码中更改此限制，然后重新编译 GUI。

5.2.3.3 状态子窗口



图 5-14. 状态子窗口

在 **Script** 子窗口中选中 **Record Verbose Log** 框时，**Status** 子窗口会在脚本运行时回显通过 USB 发送的数据。未选中时，仅回显 Stop、Start、Break 和 Buffering 命令，以加快脚本执行速度。

备注

如果在播放脚本时找不到图像文件，则日志窗口将显示文件未找到，但显示找到有效的图像。

通过选择行并从右键点击上下文菜单中选择“copy”，可以将当前记录的数据复制并粘贴到另一个应用程序中。先后选择 **select all** 和 **delete** 清除日志。

5.2.4 DLPC910 寄存器

从主菜单上的 **Control** 选项中选择 **DLPC910 Control** 可打开 **DLPC910 Registers** 窗口，该窗口包含三个选项卡：

5.2.4.1 状态/控制选项卡




图 5-15. 状态/控制选项卡

5.2.4.1.1 状态选项

DLPC910 Version 0.0.32	Connected DMD Type: 10, Catalog: 3												
Reset Status <input type="checkbox"/> Reset operation in progress													
Desktop Interrupt <input checked="" type="checkbox"/> IRQZ occurred Clear <input type="checkbox"/> Enable													
Main Status <table border="0" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50%; vertical-align: top;"> <input type="checkbox"/> DMD initialization in progress </td> <td style="width: 50%; vertical-align: top;"> <input checked="" type="checkbox"/> Dvalid alignment on interface A OK </td> </tr> <tr> <td style="vertical-align: top;"> <input type="checkbox"/> DAD initialization in progress flag 1 </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Dvalid alignment on interface B OK </td> </tr> <tr> <td style="vertical-align: top;"> <input type="checkbox"/> DAD initialization in progress flag 2 </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Dvalid alignment on interface C OK </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> DMD supports AB channels </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Dvalid alignment on interface D OK </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> DMD supports CD channels </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> System PLL locked </td> </tr> <tr> <td style="vertical-align: top;"> <input type="checkbox"/> Input interface calibration in progress </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Reference PLL locked </td> </tr> </table>		<input type="checkbox"/> DMD initialization in progress	<input checked="" type="checkbox"/> Dvalid alignment on interface A OK	<input type="checkbox"/> DAD initialization in progress flag 1	<input checked="" type="checkbox"/> Dvalid alignment on interface B OK	<input type="checkbox"/> DAD initialization in progress flag 2	<input checked="" type="checkbox"/> Dvalid alignment on interface C OK	<input checked="" type="checkbox"/> DMD supports AB channels	<input checked="" type="checkbox"/> Dvalid alignment on interface D OK	<input checked="" type="checkbox"/> DMD supports CD channels	<input checked="" type="checkbox"/> System PLL locked	<input type="checkbox"/> Input interface calibration in progress	<input checked="" type="checkbox"/> Reference PLL locked
<input type="checkbox"/> DMD initialization in progress	<input checked="" type="checkbox"/> Dvalid alignment on interface A OK												
<input type="checkbox"/> DAD initialization in progress flag 1	<input checked="" type="checkbox"/> Dvalid alignment on interface B OK												
<input type="checkbox"/> DAD initialization in progress flag 2	<input checked="" type="checkbox"/> Dvalid alignment on interface C OK												
<input checked="" type="checkbox"/> DMD supports AB channels	<input checked="" type="checkbox"/> Dvalid alignment on interface D OK												
<input checked="" type="checkbox"/> DMD supports CD channels	<input checked="" type="checkbox"/> System PLL locked												
<input type="checkbox"/> Input interface calibration in progress	<input checked="" type="checkbox"/> Reference PLL locked												
Input Calibration Status <table border="0" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50%; vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel A Calibration complete </td> <td style="width: 50%; vertical-align: top;"> <input checked="" type="checkbox"/> Channel A FIFO has data </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel B Calibration complete </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Channel B FIFO has data </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel C Calibration complete </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Channel C FIFO has data </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel D Calibration complete </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Channel D FIFO has data </td> </tr> </table>		<input checked="" type="checkbox"/> Input Channel A Calibration complete	<input checked="" type="checkbox"/> Channel A FIFO has data	<input checked="" type="checkbox"/> Input Channel B Calibration complete	<input checked="" type="checkbox"/> Channel B FIFO has data	<input checked="" type="checkbox"/> Input Channel C Calibration complete	<input checked="" type="checkbox"/> Channel C FIFO has data	<input checked="" type="checkbox"/> Input Channel D Calibration complete	<input checked="" type="checkbox"/> Channel D FIFO has data				
<input checked="" type="checkbox"/> Input Channel A Calibration complete	<input checked="" type="checkbox"/> Channel A FIFO has data												
<input checked="" type="checkbox"/> Input Channel B Calibration complete	<input checked="" type="checkbox"/> Channel B FIFO has data												
<input checked="" type="checkbox"/> Input Channel C Calibration complete	<input checked="" type="checkbox"/> Channel C FIFO has data												
<input checked="" type="checkbox"/> Input Channel D Calibration complete	<input checked="" type="checkbox"/> Channel D FIFO has data												
Input I/F FIFO Status <table border="0" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50%; vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel A FIFO has data </td> <td style="width: 50%; vertical-align: top;"> <input checked="" type="checkbox"/> Channel A FIFO has data </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel B FIFO has data </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Channel B FIFO has data </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel C FIFO has data </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Channel C FIFO has data </td> </tr> <tr> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Input Channel D FIFO has data </td> <td style="vertical-align: top;"> <input checked="" type="checkbox"/> Channel D FIFO has data </td> </tr> </table>		<input checked="" type="checkbox"/> Input Channel A FIFO has data	<input checked="" type="checkbox"/> Channel A FIFO has data	<input checked="" type="checkbox"/> Input Channel B FIFO has data	<input checked="" type="checkbox"/> Channel B FIFO has data	<input checked="" type="checkbox"/> Input Channel C FIFO has data	<input checked="" type="checkbox"/> Channel C FIFO has data	<input checked="" type="checkbox"/> Input Channel D FIFO has data	<input checked="" type="checkbox"/> Channel D FIFO has data				
<input checked="" type="checkbox"/> Input Channel A FIFO has data	<input checked="" type="checkbox"/> Channel A FIFO has data												
<input checked="" type="checkbox"/> Input Channel B FIFO has data	<input checked="" type="checkbox"/> Channel B FIFO has data												
<input checked="" type="checkbox"/> Input Channel C FIFO has data	<input checked="" type="checkbox"/> Channel C FIFO has data												
<input checked="" type="checkbox"/> Input Channel D FIFO has data	<input checked="" type="checkbox"/> Channel D FIFO has data												

图 5-16. 状态选项

- **DLPC910 Version** - 控制器版本 (主要版本.次要版本.修订号) 。
- **Connected DMD** - 连接的 DMD 信息 :
 - **Type:** - DMD 类型号 : [DLP6500 DMD = 5 ; DLP9000X DMD 或 DLP9000XUV DMD = 10]。
 - **Catalog:** 值 = 3 (任何其他值都不是配套的 DMD) 。
- **Reset Status** - DMD 复位正在进行中。
- **Desktop Interrupt**。

选中时表示发生了 DMD IRQZ 事件。目前发生此事件的唯一原因是 DMD 电源故障，指示偏置、偏移或复位电源已失效。必须先确定故障原因并解决问题，才能使系统复位以继续运行。

在 DLPC910 下电上电或复位后，必须清除此位。

- **IRQZ occurred** - 选中时表示发生了 DMD 电源故障。
- **Clear** 按钮 - 清除 DMD 电源故障。
- **Enable** 复选框 - 启用中断。

- **Main Status**
 - **DMD initialization in progress** - 正在读取 DMD 信息 (完成时取消选中) 。
 - **DAD initialization in progress flag 1** - 一级复位驱动程序初始化 (完成时取消选中) 。

- **DAD initialization in progress flag 2** - 二级复位驱动程序初始化（完成时取消选中）。
- **DMD supports AB channels** - 对 DLP6500 DMD、DLP9000X DMD 和 DLP9000XUV DMD 有效。
- **DMD supports CD channels** - 仅对 DLP9000X DMD 和 DLP9000XUV DMD 有效。
- **Input interface calibration in progress** - 当输入通道正在进行校准时处于活动状态（完成时取消选中）。
- **Dvalid alignment on interface A OK** - 通道 A 的 DVALID 校准和时钟边沿对齐完成（完成时选中）。
- **Dvalid alignment on interface B OK** - 通道 B 的 DVALID 校准和时钟边沿对齐完成（完成时选中）。
- **Dvalid alignment on interface C OK** - 通道 C 的 DVALID 校准和时钟边沿对齐完成（完成时选中）。
- **Dvalid alignment on interface D OK** - 通道 D 的 DVALID 校准和时钟边沿对齐完成（完成时选中）。
- **System PLL locked.**
- **Reference PLL locked.**
- **Input Calibration Status** - 当每个通道在初始化期间根据来自 Apps FPGA 的训练图形完成 SERDES 校准过程时，选中这些框。
 - **Input Channel A calibration complete.**
 - **Input Channel B calibration complete.**
 - **Input Channel C calibration complete.**
 - **Input Channel D calibration complete.**
- **Input I/F FIFO Status** - 当相应通道先入先出 (FIFO) 缓冲区接收到有效行数据时选中它。

DESTOP_INFIFO_STATUS 寄存器用于验证输入总线 FIFO 缓冲区中是否有数据。当发送数据时，空的 FIFO 缓冲区表示可能没有为各自的总线正确对齐 DVALID。

- **Channel A FIFO has data.**
- **Channel B FIFO has data.**
- **Channel C FIFO has data.**
- **Channel D FIFO has data.**

5.2.4.1.2 DMD 控制选项




图 5-17. DMD 控制部分

- **PBC Control Enable** 复选框 - 通过 I²C 启用 DMD 参数的软件控制。

备注

未选中时，软件 DMD 控制标志将被忽略并由 DLPC910 输入引脚控制（默认 = 未选中 - 外部引脚控制）

- **Flip top and bottom** 复选框 - 交换 DMD 的顶部和底部（默认 = 未翻转）：
 - **Zero row** - 转到起始行变为转到结束行
 - **Increment** 行模式变为“decrement”行模式

备注

设置行寻址不受此标志的影响。

- **Invert data** 复选框 - 补充输入数据 [1 → 0 和 0 → 1] (默认 = 未反转)
- **Load 4 mode** 复选框 - 为每行输入加载 4 个 DMD 行 (默认 = 正常加载模式)
- **Enable rst2blkz** 复选框 - 设置 DMD 标志以接收四块复位请求 (默认 = 未启用)

5.2.4.1.3 设计选项




图 5-18. 设计选项

备注

设计电路板时可使用设计选项帮助设计布局。在 TI EVM 上使用设计选项会导致不可预测的行为。

Output Data Bus Bit reversal - 反转所选总线的数据位 (位 [15:0] → 位 [0:15]) :

- **Reverse Data bits for bus A** 复选框 - (默认 = 未反转)
- **Reverse Data bits for bus B** 复选框 - (默认 = 未反转)
- **Reverse Data bits for bus C** 复选框 - (默认 = 未反转)
- **Reverse Data bits for bus D** 复选框 - (默认 = 未反转)

Output Bus Swap :

- **Swap A and B output DMD busses** 复选框 - 交换 A 与 B 的输出，包括串行控制输出 (默认 = 未交换)
- **Swap C and D output DMD busses** 复选框 - 交换 C 与 D 的输出，包括串行控制输出 (默认 = 未交换)

Enable data and serial control output - 仅适用于 DLP6500FLQ DMD。支持使用 CD 总线而非 AB 总线驱动 DLP6500FLQ DMD。DLP9000X DMD 和 DLP9000XUV DMD 忽略此设置：

- **A and B active** - 单选按钮 (默认)
- **C and D active** - 单选按钮

5.2.4.2 寄存器列表 选项卡

DLPC910 **Register List** 选项卡显示 DLPC910 控制器寄存器列表以及每个寄存器的设置：

备注

使用 **USB I²C 接口**与 DLPC910 控制器寄存器进行通信。




图 5-19. DLPC910 寄存器列表选项卡

备注

更多信息，请参阅 [DLPC910 数据表](#)的“寄存器映射”部分。

寄存器定义

本文档的这一部分通篇使用了以下标识：

- R - 表示只读
- R/W - 表示可读和可写

5.2.4.2.1 DESTOP_INTERRUPT_CLEAR - 0x0000

清除 DMD IRQZ

表 5-1. DESTOP_INTERRUPT_CLEAR 定义

地址	位	说明	类型	默认值
0x0000	2	reset_int 0 = 未发生 DMD IRQZ 事件 1 = 发生了 DMD IRQZ 事件 读数会提供当前的中断状态：目前发生此事件的唯一原因是 DMD 电源故障，指示偏置、偏移或复位电源已失效。必须先确定故障原因并解决问题，才能使系统复位以继续运行。 <hr/> 备注 在 DLPC910 下电上电或复位后，必须清除该位。写入 1 会通过软件清除中断位。	R/W	从固件读取

5.2.4.2.2 DESTOP_INTERRUPT_SET - 0x0004

设置 DMD IRQZ

表 5-2. DESTOP_INTERRUPT_SET 定义

地址	位	说明	类型	默认值
0x0004	2	reset_int 0 = 未发生 DMD IRQZ 事件 1 = 发生了 DMD IRQZ 事件 读数会提供当前的中断状态 写入 1 会通过软件置中断位	R/W	从固件读取

5.2.4.2.3 DESTOP_INTERRUPT_ENABLE - 0x0008

启用 DMD IRQZ

表 5-3. DESTOP_INTERRUPT_ENABLE 定义

地址	位	说明	类型	默认值
0x0008	2	reset_int 0 = DMD IRQ 未启用 1 = DMD IRQ 已启用 写入 1 会启用中断	R/W	从固件读取

5.2.4.2.4 MAIN_STATUS (DLPC910) - 0x000C

读取 DLPC910 状态

表 5-4. MAIN_STATUS 定义

地址	位	说明	类型	默认值
0x000C	0	dmd_init_act_top - DMD 初始化正在进行中 (正在读取 DMD 信息) 0 = 非活动 1 = 活动	R	从固件读取
	1	dad_init_act1 - DAD 初始化一级复位驱动程序初始化 0 = 非活动 1 = 活动	R	从固件读取
	2	dad_init_act2 - DAD 初始化二级复位驱动程序初始化 0 = 非活动 1 = 活动	R	从固件读取
	3	dmd_dev_ok_ab - DMD 支持 AB 通道 (对于 DLP6500 DMD、DLP9000X DMD 和 DLP9000XUV DMD 有效) 0 = 通道未激活 1 = 通道激活	R	从固件读取
	4	dmd_dev_ok_cd - DMD 支持 CD 通道 (仅对 DLP9000X DMD 和 DLP9000XUV DMD 有效) 0 = 通道未激活 1 = 通道激活	R	从固件读取
	5	calibrat_active - 输入接口通道校准正在进行中 0 = 非活动 1 = 活动	R	从固件读取
	6	dval_check_a_ok - 接口 A 上的 Dvalid 校准和对准已完成且正常 0 = 未完成 1 = 完成	R	从固件读取
	7	dval_check_b_ok - 接口 B 上的 Dvalid 校准和对准已完成且正常 0 = 未完成 1 = 完成	R	从固件读取
	8	dval_check_c_ok - 接口 C 上的 Dvalid 校准和对准已完成且正常 0 = 未完成 1 = 完成	R	从固件读取
	9	dval_check_d_ok - 接口 D 上的 Dvalid 校准和对准已完成且正常 0 = 未完成 1 = 完成	R	从固件读取
	10	sys_pll_locked - 系统 PLL 锁定 0 = 未锁定 1 = 已锁定	R	从固件读取
	11	ref_pll_locked - 参考 PLL 锁定 0 = 未锁定 1 = 已锁定	R	从固件读取

5.2.4.2.5 DESTOP_CAL - 0x0010

输入通道校准状态

表 5-5. DESTOP_CAL 定义

地址	位	说明	类型	默认值
0x0010	0	cal_a_done_reg - 输入通道 A 校准完成 0 = 未完成 1 = 完成	R	从固件读取
	1	cal_b_done_reg - 输入通道 B 校准完成 0 = 未完成 1 = 完成	R	从固件读取
	2	cal_c_done_reg - 输入通道 C 校准完成 0 = 未完成 1 = 完成	R	从固件读取
	3	cal_d_done_reg - 输入通道 D 校准完成 0 = 未完成 1 = 完成	R	从固件读取

5.2.4.2.6 DESTOP_DMD_ID_REG - 0x0014

读取 DMD ID 信息

表 5-6. DESTOP_DMD_ID_REG 定义

地址	位	说明	类型	默认值
0x0014	3:0	destop_dmd_id 5 = DLP6500FLQ DMD 10 = DLP9000X DMD 或 DLP9000XUV DMD	R	从固件读取

5.2.4.2.7 DESTOP_CATBITS_REG - 0x0018

验证目录位

表 5-7. DESTOP_CATBITS_REG 定义

地址	位	说明	类型	默认值
0x0018	3:0	destop_dmd_catbits 3 = 目录 DMD 备注 任何其他值都不是配套的 DMD	R	从固件读取

5.2.4.2.8 DESTOP_910VERSION_REG - 0x001C

DLPC910 固件版本信息

表 5-8. DESTOP_910VERSION_REG 定义

地址	位	说明	类型	默认值
0x001C	3:0	destop_version_major - DLPC910 固件主要版本号	R	从固件读取
	7:4	destop_version_minor - DLPC910 固件次要版本号	R	从固件读取
	15:8	destop_version_revision - DLPC910 固件版本号	R	从固件读取

5.2.4.2.9 DESTOP_RESET_REG - 0x0020

DMD 复位进行中状态

表 5-9. DESTOP_RESET_REG 定义

地址	位	说明	类型	默认值
0x0020	0	reset_active 0 = DMD 复位未激活 1 = DMD 复位激活 写入 1 会启用中断	R	从固件读取

5.2.4.2.10 DESTOP_INFIFO_STATUS - 0x0024

FIFO 通道数据状态

表 5-10. DESTOP_INFIFO_STATUS 定义

地址	位	说明	类型	默认值
0x0024	0	infifo_a_empty - FIFO A 状态 0 = FIFO 有数据 1 = FIFO 空	R	从固件读取
	1	infifo_b_empty - FIFO B 状态 0 = FIFO 有数据 1 = FIFO 空	R	从固件读取
	2	infifo_c_empty - FIFO C 状态 0 = FIFO 有数据 1 = FIFO 空	R	从固件读取
	3	infifo_d_empty - FIFO D 状态 0 = FIFO 有数据 1 = FIFO 空	R	从固件读取

5.2.4.2.11 DESTOP_BUS_SWAP - 0x0028

总线交换和串行控制输出设置

表 5-11. DESTOP_BUS_SWAP 定义

地址	位	说明	类型	默认值
0x0028	0	ab_busswap - 交换 A 与 B 的输出，包括串行控制输出 0 = 未交换 (默认) 1 = 已交换	R/W	0
	1	cd_busswap - 交换 C 与 D 的输出，包括串行控制输出 0 = 未交换 (默认) 1 = 已交换	R/W	0
	8	en_data_ser_out - 启用数据和串行控制输出 [0 = A 和 B 有效 (默认)；1 = C 和 D 有效] 0 = A 和 B 有效 (默认) 1 = C 和 D 有效	R/W	0
		备注 仅适用于 DLP6500FLQ DMD。支持使用 CD 总线而非 AB 总线驱动 DLP6500FLQ DMD。 DLP9000X DMD 和 DLP9000XUV DMD 忽略 此设置。		

5.2.4.2.12 DESTOP_DMDCTRL - 0x002C

PBC DMD 控制设置

表 5-12. DESTOP_DMDCTRL 定义

地址	位	说明	类型	默认值
0x002C	0	pbc_ctrl_en - 通过 DLPC910 I ² C 实现 DMD 参数 (PBC) 的软件控制。 0 = 从外部引脚 [SW2] 控制 (默认) 1 = 通过 DLPC910 I ² C 从 PBC 控制	R/W	0
	1	ns_flip - 交换 DMD 的顶部和底部： 0 = 未翻转 (默认) 1 = 已翻转 备注 此标志会更改以下定义： • Zero row - 转到“起始”行变为转到“结束”行 • “ Increment ”行模式变为“ decrement ”行模式	R/W	0
	2	data_comp - 补充 (反转) 输入像素数据 (1 → 0 和 0 → 1) 0 = 未反转 (默认) 1 = 已反转	R/W	0
	3	load_four - 为每行输入加载 4 个 DMD 行 0 = 活动 1 = 非活动 (默认)	R/W	1
	4	rst2blkz - 设置 DMD 标志以接收四块复位请求 0 = 活动 1 = 非活动 (默认)	R/W	1

5.2.4.2.13 DESTOP_BIT_FLIP - 0x0030

反向输入通道总线位顺序设置

表 5-13. DESTOP_BIT_FLIP 定义

地址	位	说明	类型	默认值
0x0030	0	a_bitflip - 反转通道 A 的数据位 (位 [15:0] → 位 [0:15])： 0 = 未反转 (默认)； 1 = 已反转	R/W	0
	1	b_bitflip - 反转通道 B 的数据位 (位 [15:0] → 位 [0:15])： 0 = 未反转 (默认)； 1 = 已反转	R/W	0
	2	c_bitflip - 反转通道 C 的数据位 (位 [15:0] → 位 [0:15])： 0 = 未反转 (默认)； 1 = 已反转	R/W	0
	3	d_bitflip - 反转通道 D 的数据位 (位 [15:0] → 位 [0:15])： 0 = 未反转 (默认)； 1 = 已反转	R/W	0

5.2.4.3 设置 选项卡

Settings 选项卡允许设置备用 I²C 地址：




图 5-20. DLPC910 I²C 地址设置选项卡

- I²C 可用地址：
 - **0x36** 单选按钮 - (默认)
 - **0x34** 单选按钮 - 备用 I²C 地址

备注

要与备用 I²C 地址通信，必须填充跳线 [J10](#)。

5.2.5 Apps FPGA 寄存器

从主菜单上的 **Control** 选项中选择 **Apps FPGA Control** 可打开“**Apps FPGA Registers**”窗口，该窗口包含两个选项卡：

5.2.5.1 状态/控制 选项卡




图 5-21. 状态/控制选项卡

Status/Control 选项卡分为以下部分：

5.2.5.1.1 状态选项



图 5-22. 状态选项

- **APPS FW** - Apps FPGA 固件信息：
 - **Version:** (主要版本). (次要版本) 格式。
 - **Build Date:** DD-mmm-YYYY 格式。
- **Connected DMD Type** - 报告 DLP6500FLQ 或 DLP9000X。

备注

DLP9000X 和 DLP9000XUV 报告相同的值。

- **DDC Ver from DLPC910** - 报告 DLPC910 配置固件版本。
- **Test Apps Interface** 按钮 - 运行 Apps FPGA 的 USB 接口测试。打开一个弹出窗口，显示进度和通过或失败状态。
- **Main Status**
 - **Input interface calibration in progress** - 输入通道正在进行校准时处于活动状态。
 - **System PLL locked**.
 - **Reference PLL locked**.
 - **Mirror Reset Active** - DMD 复位正在进行中。
 - **DMD Interrupt** (DMD IRQZ)。
 - **ECP2 Finished** - DLPC910 配置完成。
- **Interrupt**
 - **R/W timeout** - 选中后，Apps FPGA 尝试读写 DMD IRQZ 状态超时。
 - **(R/W) Enable**
 - **IRQZ occurred** - 选中后，指示 DMD IRQZ 事件发生。

备注

目前发生此事件的唯一原因是 DMD 电源故障，指示偏置、偏移或复位电源已失效。必须先确定故障原因并解决问题，才能使系统复位以继续运行。

- **(IRQZ) Enable**

- **910 EVM DIP SW** - 显示 DLPLCRC910EVM DIP 开关 SW2 上 8 个位置的逻辑值。

备注

当处于逻辑 1 时，位置 0 和 1 不启用；当处于逻辑 0 时，位置 2、3 和 7 不启用。

5.2.5.1.2 PBC 控制选项




图 5-23. PBC 控制部分

- **External DMD Reset** 复选框 - 当设置 **PBC control enable** 和 **External DMD reset enable** 时，**Triggered** 复选框会在接收到触发事件时填充。清除它可接收其他触发事件。

备注

运行时，外部复位不会影响图形加载程序。提供该状态框是为了验证外部触发器输入是否正常工作。

- **PBC control enable** 复选框 - 通过 Apps FPGA 启用 DMD 参数 (PBC) 的软件控制 [未启用 (默认)；已启用]：

备注

未启用时，软件 DMD 控制标志将被忽略并由 DIP 开关 SW2 控制

- **Load 4 mode** 复选框 - 为每行输入加载 4 个 DMD 行 [活动；非活动 (默认)]
- **Flip top and bottom** 复选框 - 交换 DMD 的顶部和底部 [未翻转 (默认)；已翻转]：
 - **Zero row** 转到起始行变为转到结束行
 - **Increment** 行模式变为“decrement”行模式

备注

设置行寻址不受此标志的影响。

- **Invert data** 复选框 - 补充输入数据 ($1 \rightarrow 0$ 和 $0 \rightarrow 1$)，通过 SPI 设置 DMD [未反转 (默认)；已反转]
- **Float** 复选框 - 将微镜 Float 命令发送到连接的 DMD 微镜以释放微镜，使其保持标称平坦状态。准备关闭系统时，**Float** 不能替代 DMD **Park (PWR_FLOAT)**。取消选中可恢复正常运行。[不浮动 (默认)；浮动微镜]
- **Watchdog disable** 复选框 - 在 DLPC910 控制器中启用 DMD 复位看门狗 (启用后每 10 秒生成一个复位请求) [已启用 (默认)；未启用]
- **External DMD reset enable** 复选框 - 启用 DMD 全局复位的外部触发器。请参阅 [Wait for external trigger](#) [未启用 (默认)；已启用]

备注

运行时，外部 DMD 复位不会影响图形加载程序。提供该设置是为了在 **External DMD Reset** 状态复选框中验证外部触发器输入是否正常工作。

- **Park** 复选框 - 锁定 DMD (PWR_FLOAT) 并暂停 DLPC910。

备注
锁定之后，需要下电上电才能让 DLPLCRC910EVM 恢复运行。

5.2.5.1.3 行/块操作选项




图 5-24. 行/块操作

• Row Operation

备注

- DLP6500FLQ 有 1080 个可寻址行 (0 - 1079)
- DLP9000X 和 DLP9000XUV 有 1600 个可寻址行 (0 - 1599)

对超出以上限制的任何行的寻址都将被忽略。

- **No-op** 单选按钮 - 发送不含行操作的行命令
- **Increment** 单选按钮 - 从当前行指针地址开始，递增 DMD 行指针并将数据加载到该行。如果指定了 **Number of Rows**，则加载指定的行数。
- **Set row:** 单选按钮 - 设置 **行地址输入框** 指定的行地址指针并将数据加载到该行。如果指定了 **Number of Rows**，则从 **Set row** 指定的行开始加载指定的行数。
 - **行地址输入框** - 指定 **Set row** 的起始行地址
- **Zero row** 单选按钮 - 将行地址指针发送到 DMD 的起始行。如果“Flip top and bottom”处于活动状态，则将行地址指针发送到 DMD 的底部行。
- **Number of Rows:** 输入框 - 为 **Increment** 和 **Set row** 指定要加载的行数。
- **Rows all on** 复选框 - 选中时，所有的“一”都发送到“Row Operation”组中的命令所操作的行。

设置所需的参数后，按 **Set** 按钮将操作发送到 Apps FPGA 予以执行。

• Block Operation

- **No-op** 单选按钮 - 发送不含块操作的行命令

- **Clear** 单选按钮
 - 下拉选择框 - 选择要清除的 DMD 块 (加载 “零”) :
 - DLP9000X DMD 和 DLP9000XUV DMD 有 16 个可选块
 - DLP6500 DMD 有 15 个可选块
- **Reset Single:** 单选按钮
 - 下拉选择框 - 选择要执行单块复位的 DMD 块 :
 - DLP9000X DMD 和 DLP9000XUV 有 16 个可选块
 - DLP6500 DMD 有 15 个可选块
- **Reset Dual:** 单选按钮
 - 下拉选择框 - 选择要执行双块复位的 DMD 块组 :
 - DLP9000X DMD 和 DLP9000XUV 有以下可选的双块组 - (1,2)、(3,4)、(5,6)、(7,8)、(9,10)、(11,12)、(13,14) 和 (15,16)。
 - DLP6500 DMD 有以下可选的双块组 - (1,2)、(3,4)、(5,6)、(7,8)、(9,10)、(11,12)、(13,14) 和 (15)。
- **Reset Quad:** 单选按钮
 - 下拉选择框 - 选择要执行四块复位的 DMD 块组 :
 - DLP9000X DMD 和 DLP9000XUV 有以下可选的四块组 - (1-4)、(5-8)、(9-12) 和 (13-16)
 - DLP6500 DMD 有以下可选的四块组 - (1-4)、(5-8)、(9-12) 和 (13-15)
- **Reset Global** 单选按钮 - 同时向 DMD 上的所有块发送复位命令。
- **Mirror Float** 单选按钮 - 向 DMD 微镜发送专用复位波形以释放微镜，使其保持标称平坦状态。

备注

准备关闭系统时，**Mirror Float** 不能替代 DMD **Park** (PWR_FLOAT)。

设置所需的参数后，按 **Set** 按钮将操作发送到 Apps FPGA 予以执行。

5.2.5.1.4 测试图形选项




图 5-25. 测试图形选项

- **Test Pattern** 部分：

测试图形发生器(TPG) 图形列表 (由 Apps FPGA 创建)：

1. **Full on** - 打开所有像素；可用于检查像素是否卡在关闭位置。
2. **Full off** - 关闭所有像素；可用于检查像素是否卡在打开位置。
3. **ANSI checkerboard** 图形 - 四块宽、四块高的黑白棋盘 (在 DMD 上显而易见)。
4. **Single pixel line grid pattern with single pixel outside border** - 边界开启，有助于直观显示 DMD 阵列的范围。
5. **West to East Single pixel diagonal lines** - 可用于检查是否有行数据问题。
6. **East to West Single pixel diagonal lines** - 可用于检查是否有行数据问题。
7. **Horizontal lines** - 可用于检查行加载是否有问题。
8. **Vertical lines** - 可用于检查数据总线是否有问题。

9. **Load4 checkerboard** - 在正常模式下，棋盘格宽度正常，但高度为 1/4；在“负载 4”模式下，看起来与小棋盘图形相同。
10. **Checkerboard** - 小棋盘 (64 x 64 像素)
11. **Inverted checkerboard** - 小棋盘图形的反转版本。
12. **1x1 Horizontal Lines** (每行黑/白交替) - 可用于检查行加载是否有问题。
13. **1x1 Vertical lines** (每列黑/白交替) - 可用于检查数据总线是否有问题。
14. **Random noise** 图形

备注

随机噪声图形是一种在每次加载间隔 ([APPS_LOAD_TRIG_INTERVAL 定义](#)) 改变的活动图形。

15. **Block Height Checkerboard** - 棋盘格高度为连接的 DMD 的每个复位块的高度，宽度为输入总线的宽度 [16 位]。
16. **User defined** 图形 - (通过 GUI “[Load](#)” 选项卡加载)。
 - **Enable pattern loader** 复选框 - 从测试图形列表加载图形。

备注

未启用图形循环时，加载程序会显示从列表中选择的图形。

- **Enable pattern cycling** 复选框 - 循环遍历测试图形列表中的图形：
 - **Cycle interval (ms)** 输入框 - 定义启用图形循环时图形改变的间隔 (当前 GUI 默认值为 2000 ms)。

备注

在图形加载程序运行时启用和禁用加载程序通常会导致 DMD 在转换期间暂时显示随机噪声，这是预期的行为。

- **Pattern free run** 复选框 - 对 TPG 图形启用自由运行模式。图形复位完成后，该模式会连续加载 TPG 图形，且图形之间没有时间间隔。

备注

在启动自由运行模式之前，必须设置所有需要的参数 (PBC Control、Row Operation 和 Block Operation)。在执行任何其他操作之前禁用自由运行模式。

不适用于“[Script](#)”页面上通过 USB 运行的图形。

5.2.5.2 应用寄存器 选项卡

Apps Registers 选项卡显示 Apps FPGA 寄存器列表和每个寄存器的设置：

备注

使用 **USB GPIF** 接口与 Apps FPGA 寄存器进行通信。




图 5-26. 应用寄存器选项卡

寄存器定义

本文档的这一部分通篇使用了以下标识：

- R - 表示只读
- R/W - 表示可读和可写

5.2.5.2.1 APPS_INTERRUPT_CLEAR - 0x0000

清除 DMD IRQZ

表 5-14. APPS_INTERRUPT_CLEAR 定义

地址	位	说明	类型	默认值
0x0000	0	apps_vbus_fsm_timeout_a - 交换 A 与 B 的输出，包括串行控制输出 0 = 未发生超时 1 = 当 R/W 访问未能在分配的超时期限内完成时置位	R/W	0
	2	reset_int 0 = 未发生 DMD IRQZ 事件 1 = 发生了 DMD IRQZ 事件 读数会提供当前的中断状态：目前发生此事件的唯一原因是 DMD 电源故障，指示偏置、偏移或复位电源已失效。必须先确定故障原因并解决问题，才能使系统复位以继续运行。 <hr/> 备注 在 DLPC910 下电上电或复位后，必须清除该位。写入 1 会通过软件清除中断位。	R/W	从固件读取

5.2.5.2.2 APPS_INTERRUPT_SET - 0x0004

设置 DMD IRQZ

表 5-15. APPS_INTERRUPT_SET 定义

地址	位	说明	类型	默认值
0x0004	0	apps_vbus_fsm_timeout_a - 交换 A 与 B 的输出，包括串行控制输出 0 = 未发生超时 1 = 当 R/W 访问未能在分配的超时期限内完成时置位	R/W	0
	2	reset_int 0 = 未发生 DMD IRQZ 事件 1 = 发生了 DMD IRQZ 事件 读数会提供当前的中断状态 写入 1 会通过软件置中断位	R/W	从固件读取

5.2.5.2.3 APPS_INTERRUPT_ENABLE - 0x0008

启用 DMD IRQZ

表 5-16. APPS_INTERRUPT_ENABLE 定义

地址	位	说明	类型	默认值
0x0008	0	apps_vbus_fsm_timeout_a - 交换 A 与 B 的输出，包括串行控制输出 0 = 未发生超时 1 = 当 R/W 访问未能在分配的超时期限内完成时置位	R/W	0
	2	reset_int 0 = DMD IRQZ 未启用 1 = DMD IRQZ 已启用 读数会提供当前的中断状态 写入 1 会启用中断	R/W	从固件读取

5.2.5.2.4 MAIN_STATUS (Apps) - 0x000C

Apps FPGA 状态

表 5-17. MAIN_STATUS 定义

地址	位	说明	类型	默认值
0x000C	0	calibrat_active - 输入接口校准正在进行中 0 = 完成 1 = 进行中	R	从固件读取
	1	ecp - 来自 DLPC910 的 ECP2 完成信号 0 = 未完成 1 = 完成	R	从固件读取
	2	irq - 来自 DLPC910 的 DMD IRQZ 信号 = 中断未激活 1 = 中断激活	R	从固件读取
	3	ract - DMD 复位激活 [0 = 复位未激活；1 = 复位激活] 0 = 复位未激活 1 = 复位激活	R	从固件读取
	4	sys_pll_lockd - 系统 PLL 锁定标志 0 = 未锁定 1 = 已锁定	R	从固件读取
	5	ref_pll_lockd - 参考 PLL 锁定标志 0 = 未锁定 1 = 已锁定	R	从固件读取

5.2.5.2.5 APPS_CNTRL - 0x0010

Apps PBC 控制设置

表 5-18. APPS_CNTRL 定义

地址	位	说明	类型	默认值
0x0010	0	<p>pbc_ctlen - 通过 Apps FPGA 启用 DMD 参数 (PBC) 的软件控制。</p> <p>0 = 从 SW2 控制 (默认)</p> <hr/> <p align="center">备注</p> <p>未启用时，软件 DMD 控制标志将被忽略并由 DIP 开关 SW2 控制</p> <hr/> <p>1 = 通过 Apps FPGA PBC 寄存器从 PBC 控制</p>	R/W	0
	1	<p>load4 - 为每行输入加载 4 个 DMD 行 [0 = 活动；1 = 非活动 (默认)]</p> <p>0 = 非活动</p> <p>1 = 活动</p>	R/W	1
	2	<p>ns_flip_en - 交换 DMD 的顶部和底部</p> <p>0 = 未翻转 (默认)</p> <p>1 = 已翻转</p> <hr/> <p align="center">备注</p> <p>此标志会更改以下定义：</p> <ul style="list-style-type: none"> • Zero row - 转到“起始”行变为转到“结束”行 • “Increment”行模式变为“decrement”行模式 	R/W	0
	3	<p>watchdog_en - 在 DLPC910 控制器中启用 DMD 复位发生器计时器</p> <p>0 = 已启用</p> <p>1 = 未启用 (默认)</p>	R/W	1
	4	<p>comp_data_en - 补充 (反转) 输入像素数据 (1 → 0 和 0 → 1)，通过 SPI 设置 DMD</p> <p>0 = 未反转 (默认)</p> <p>1 = 已反转</p>	R/W	0
	7	<p>float - 向 DMD 微镜发送专用复位波形以释放微镜，使其保持标称平坦状态。</p> <p>0 = 不浮动 (默认)</p> <p>1 = 浮动微镜</p> <hr/> <p align="center">备注</p> <p>准备关闭系统时，float 不能替代 DMD Park。设置为 0 可恢复正常运行。</p>	R/W	0
	8	<p>etrg - 启用 DMD 全局复位的外部触发器。请参阅 Wait for external trigger</p> <p>0 = 非活动 (默认)</p> <p>1 = 活动</p>	R/W	0

5.2.5.2.6 APPSTOP_PATTERNSEL - 0x0014

应用加载程序图形选择和图形循环间隔

表 5-19. APPSTOP_PATTERNSEL 定义

地址	位	说明	类型	默认值
0x0014	7:0	<p>pattern_sel - 选择要在测试图形生成器模式下显示的测试图形：</p> <ul style="list-style-type: none"> • 0000 - 全开图形 • 0001 - 全关图形 • 0010 - ANSI 棋盘 • 0011 - 具有单像素外边界的单像素线网格图形 • 0100 - 自西向东单像素对角线 • 0101 - 自东向西单像素对角线 • 0110 - 水平线 • 0111 - 垂直线 • 1000 - load4 棋盘 (在正常模式下，棋盘格宽度正常 (64 像素)，但高度为 $\frac{1}{4}$；在 “负载 4” 模式下，看起来与棋盘图形相同) • 1001 - 64 x 64 像素棋盘 • 1010 - 反转棋盘 (棋盘图形的反转版本) • 1011 - 1x1 水平线 (每行黑/白交替) • 1100 - 1x1 垂直线 (每列黑/白交替) • 1101 - 随机噪声图形 <hr/> <p>备注 随机噪声图形是一种在每次加载间隔 (APPS_LOAD_TRIG_INTERVAL 定义) 改变的活动图形。</p> <ul style="list-style-type: none"> • 1110 - 块高度和总线宽度的棋盘 (棋盘格高度为连接的 DMD 的每个复位块的高度，宽度为输入总线的宽度 [16 位]) • 1111 - 用户定义的图形 (通过 GUI “Load” 选项卡加载) 	R/W	0 (全开)
	8	cen - 在测试图形生成器模式下且启用图形加载程序时启用所有图形的循环遍历	R/W	1 (启动时)
	31:12	tpg_cycle_interval - 定义图形循环模式下的图形循环显示间隔 (以 ms 为单位)	R/W	[目前为 2000 年]

5.2.5.2.7 APPSTOP_TEST_ROWADDR - 0x0018

设置测试行地址

表 5-20. APPSTOP_TEST_ROWADDR 定义

地址	位	说明	类型	默认值
0x0018	10:0	test_rowaddr - 设置要用“1”加载的行地址： DLP6500FLQ (0 - 1079) DLP9000X 和 DLP9000XUV (0 - 1599) <hr/> 备注 要求行地址模式处于活动状态。	R/W	启动时从固件读取 0

5.2.5.2.8 APPSTOP_LOADER_RESET_TYPE - 0x001C

设置 TPG 复位类型

CAUTION

从一种复位类型更改为另一种复位类型之前，必须使用 APPS_LOADER_CTRL 定义 enable loader 禁用加载程序，然后再重新启用。

表 5-21. APPSTOP_LOADER_RESET_TYPE 定义

地址	位	说明	类型	默认值
0x001C	3:0	rst_type - 设置 TPG 的复位操作类型： <ul style="list-style-type: none"> 0000b - 单块分步 0001b - 双块分步 0010b - 全局 0011b - 四块分步 	R/W	0010b - 全局

5.2.5.2.9 DMD_TYPEREG - 0x0020

DMD 类型、DLPC910 固件版本和 SW2 信息

表 5-22. DMD_TYPEREG 定义

地址	位	说明	类型	默认值
0x00020	3:0	appstop_dmd_typereg - DMD 类型： 0000b = DMD 不受支持或 DMD 未连接 1110b = DLP6500FLQ 1111b = DLP9000X 或 DLP9000XUV <hr/> 备注 任何其他值均无效	R	从固件读取
	6:4	ddc_ver - DLPC910 控制器固件版本	R	从固件读取
	31:24	evm_dipsw (bits 31:24) - DIP 开关 SW2 逻辑值	R	从固件读取 [默认生产设置为 3]

5.2.5.2.10 APPS_BUFFER_WSTART - 0x0024

DMD 类型、DLPC910 固件版本和 SW2 信息

表 5-23. APPS_BUFFER_WSTART 定义

地址	位	说明	类型	默认值
0x00024	10:0	buf_wstart_numrows - 接受并通过 USB/GPIF FIFO 写入帧缓冲区的像素数据行数	R/W	启动时为 0
	31:16	buf_wstart_row - 用于将 USB/GPIF FIFO 中的第一个 16 位字放入帧缓冲区的起始行写入地址	R/W	启动时为 0

5.2.5.2.11 APPS_FIFO_BURST - 0x0028

GPIF FIFO 突发写入大小

表 5-24. APPS_FIFO_BURST 定义

地址	位	说明	类型	默认值
0x0028	9:0	fifo_burst_size - 通用接口 (GPIF) FIFO 突发写入的大小	R/W	不适用

5.2.5.2.12 APPS_ROW_CTRL - 0x002C

行模式和行地址控制

表 5-25. APPS_ROW_CTRL 定义

地址	位	说明	类型	默认值
0x002C	1:0	rowmd - 在 DLPC910 中设置 DMD 行模式	R/W	启动时为 0
	14:4	rowad - 在 DLPC910 中设置行地址	R/W	启动时为 0
	26:16	numrows - 设置从缓冲区发送到 DLPC910 的行数以加载到连接的 DMD	R/W	启动时为 0
	28	fill_1s - 在 numrows 中用“1”而不是缓冲区的数据填写行数	R/W	启动时为 0

5.2.5.2.13 APPS_BLK_CTRL - 0x0030

块模式和块地址控制

表 5-26. APPS_BLK_CTRL 定义

地址	位	说明	类型	默认值
0x0030	1:0	blkmd - 在 DLPC910 中设置 DMD 复位块模式	R/W	启动时为 0
	7:4	blkad - 在 DLPC910 中设置 DMD 复位块地址	R/W	启动时为 0
	8	rst2blkz - 设置 DMD 标志以接收四块复位请求	R/W	启动时为 0

5.2.5.2.14 APPS_ROW_LOADER - 0x0034

行装载程序控制

表 5-27. APPS_ROW_LOADER 定义

地址	位	说明	类型	默认值
0x0034	10:0	load_rows - 设置要加载的行数。加载程序从第零行开始循环读取测试图形缓冲区，并将这些行发送到 DLPC910 以加载到连接的 DMD	R/W	不适用
	26:16	start_row - DMD 上加载图形的起始行。加载程序从零开始循环，直到指定起始行，然后加载指定的行数	R/W	不适用

5.2.5.2.15 APPS_LOAD_TRIG_INTERVAL - 0x0038

图形加载的间隔

表 5-28. APPS_LOAD_TRIG_INTERVAL 定义

地址	位	说明	类型	默认值
0x0038	9:0	load_interval - 设置图形加载程序的加载触发间隔（以 μs 为单位）。当测试图形发生器中显示图形时，按触发间隔刷新数据。 400 μs (默认) 建议最小值为 50 μs - 对于最大运行速度，请参阅 APPSS_LOADER_CTRL 定义 自由运行。	R/W	400 μs

5.2.5.2.16 APPS_EXPOSE_TIME - 0x003C

图形曝光时间

表 5-29. APPS_EXPOSE_TIME 定义

地址	位	说明	类型	默认值
0x003C	15:0	expose_time_count - 在加载完整图形后，增加额外的曝光时间 (以 μ s 为单位) ⁽¹⁾	R/W	0x0000

(1) 当发生触发事件时，加载程序会将图形缓冲区发送到 DMD 并执行复位以显示图形。曝光时间是复位完成后加载程序等待下一次触发之前增加的等待时间。曝光时间以行周期计数衡量：

- 对于 DLP9000X 和 DLP9000XUV DMD，在 400MHz 或 480MHz 下行周期为 20 个 dclk 周期 (50ns 或 41.67ns)。
- 对于 DLP65000 DMD，在 400MHz 下行周期为 32 个 dclk 周期 (80ns)。

例如，默认加载间隔为 400us 时，在总加载时间加上复位时间再加上曝光时间超过 400us 的整数倍之前，图形加载频率没有变化。因此，有效步长是 **APPS_LOAD_TRIG_INTERVAL - 0x0038**。

5.2.5.2.17 APPS_LOADER_CTRL - 0x0040

加载程序控制设置

表 5-30. APPS_LOADER_CTRL 定义

地址	位	说明	类型	默认值
0x0040	0	enable_loader - 启用图形加载程序 0 = 未启用 1 = 已启用 (启动时默认)	R/W	1 (启动时)
	1	free_run - 启用 TPG 自由运行模式。复位完成后，该模式会连续加载 TPG 图形，且图形之间没有时间间隔。 0 = 未启用 (启动时默认) 1 = 已启用 <hr/> 备注 在启动自由运行模式之前，必须设置所有需要的参数。在执行任何其他操作之前禁用自由运行模式。 不适用于从脚本窗口运行的图形。		

5.2.5.2.18 APPS_DMD_PARK - 0x0044

DMD Park (PWR_FLOAT) 操作

表 5-31. APPS_DMD_PARK 定义

地址	位	说明	类型	默认值
0x0044	0	<p>dmd_park (PWR_FLOAT) - 写入 1 会锁定 DMD 并暂停 DLPC910</p> <hr/> <p>备注 需要下电上电或 DLPC910 逻辑复位才能让 DLPLCRC910EVM 恢复运行。DMD Park 在 DLPC910 上执行逻辑复位后，再将该值设置为 1。</p>	R/W	0

5.2.5.2.19 APPS_EXT_RST_EVT - 0x0048

外部全局复位事件

表 5-32. APPS_EXT_RST_EVT 定义

地址	位	说明	类型	默认值
0x0048	0	<p>trgd - 当外部全局复位完成时，DLPC910 设置为 1 0 = (默认值) 1 = 发生了全局复位事件</p> <hr/> <p>备注 检测到一个事件后，将寄存器复位为 0 以检测下一个事件。</p>	R/W	0

5.2.5.2.20 APPS_BUILD_DATE - 0x0080

Apps FPGA 代码生成日期

表 5-33. APPS_BUILD_DATE 定义

地址	位	说明	类型	默认值
0x0080	3:0	d0 - 日数字 0	R	从固件读取
	7:4	d1 - 日数字 1	R	从固件读取
	11:8	m0 - 月数字 0	R	从固件读取
	15:12	m1 - 月数字 1	R	从固件读取
	19:16	y0 - 年数字 0	R	从固件读取
	23:20	y1 - 年数字 1	R	从固件读取
	27:24	y2 - 年数字 2	R	从固件读取
	31:28	y3 - 年数字 3	R	从固件读取

5.2.5.2.21 APPS_VERSION - 0x0084

Apps FPGA 生成版本

表 5-34. APPS_VERSION 定义

地址	位	说明	类型	默认值
0x00084	7:0	minor_rev - Apps FPGA 次要版本号	R	从固件读取
	15:8	major_rev - Apps FPGA 主要版本号	R	从固件读取

5.2.5.2.22 APPS_FIXED_ID - 0x0088

Apps FPGA ID 号

表 5-35. APPS_FIXED_ID 定义

地址	位	说明	类型	默认值
0x0088	31:0	id - Apps FPGA ID 固定为 0x000AC910	R	0x000AC910

5.2.5.2.23 APPS_GPIF_TEST - 0x008C

Apps FPGA GPIF 寄存器测试

表 5-36. APPS_GPIF_TEST 定义

地址	位	说明	类型	默认值
0x008C	31:0	test - <i>Test Apps Interface</i> 使用的 GPIF 测试寄存器 (启动时设置为 0x00000000 - 寄存器没有功能)	R	0x00000000

5.3 JTAG 闪存编程

可使用 AMD Xilinx ISE Impact Tool 支持的 USB-JTAG 电缆通过 JTAG 接口对 SPI 闪存进行编程。该过程已通过 ISE Impact Tool 版本 14.1 (32 位) 和 Digilent® JTAG-HS2 编程器进行了测试。

备注

使用其他 ISE Impact Tool 版本会导致 SPI 闪存编程错误。

请联系 AMD Xilinx 以获得其他编程平台电缆的支持。

该过程中使用的 DLPC910 SPI 闪存 MCS 文件位于此处：[DLPR910](#)

1. 打开 Impact 应用程序。
2. 打开 DLPLCRC910EVM 的电源，将 JTAG-HS2 编程电缆连接到 J17 DLPLCRC910EVM 连接器（[顶视图](#)），然后连接到安装了 IMPACT Tool 的 PC。

备注

请勿连接 AMD Xilinx VC-707 板。

3. 程序打开后，选择任一项启动新工程。
4. 选择 *Configure device using Boundary-Scan (JTAG)*，可初始化 JTAG 链。
5. IMPACT Tool 会提示为器件分配 SPI/BPI PROM。选择 Yes，将 SPI PROM 连接到控制器。

备注

只有 .mcs 文件可以分配给 SPI PROM；任何其他文件都会导致错误。

6. 选择数据宽度为 1 的 SPI PROM 和 S25FL032P，然后按“OK”。
7. 选择 Yes，忽略数据宽度警告。
8. 要通过 IMPACT Tool 对器件进行编程，请右键点击 FLASH 并点击 Program。用户还可以在 IMPACT Tool 左下角的 Impact Processes 下选择 Program。
9. 控制器在 IMPACT Tool 中编程并报告 Program Succeeded。
10. 关断 DLPLCRC910EVM 电源并移除 JTAG-HS2 编程器。

5.4 SPI 闪存编程

该过程中使用的 DLPC910 SPI 闪存 HEX 文件位于此处：[DLPR910](#)

- 要通过 SPI 编程器将 DLPC910 控制器代码编程到连接的 SPI 闪存中，需要暂时移除以下电阻以对 SPI 闪存进行编程：

- R126
- R131
- R132
- R133

备注

移除这些电阻的建议方法是，将其焊接到一端或另一端的焊盘上，以使电阻离开电路而不会丢失。



- 将 SPI 编程电缆连接到 SPI 编程连接器 J18
- 为 DLPLCRC910EVM 板上电并使用编程软件通过 *.hex 文件对 SPI 闪存进行编程：
 - 在编程软件中选择 S25FL032 SPI 闪存器件
 - 在编程软件中选择 *.hex 文件
 - 编程并验证 SPI 程序
- 给 DLPLCRC910EVM 断电并将步骤 1 中从电路中移除的电阻放回原位。
- 给电路板上电并验证电路板是否正常配置和工作。

5.5 AMD Xilinx VC-707 配置 PROM 编程

按照以下步骤将 MCS 文件编程到 VC-707 板 PROM。该过程中使用的 PROM 文件位于此处：

[DLPLCRC910EVM](#)

Steps :

- 首先断开 VC-707 板与 DLPLCRC910EVM 板的连接
- 为 VC-707 板上电
- 连接到 VC-707 板上的 USB-JTAG 端口，如 [VC-707 USB-JTAG 端口所示](#)。



图 5-27. VC-707 USB-JTAG 端口

- 启动 Vivado Lab Edition
- 选择 *Open Target* 并选择 *AutoConnect*
- 添加配置存储器器件 - 搜索 “mt28gu01gaax1e-bpi-x16”
- 选择 *Program to Device*
- 从磁盘中选择 VC-707 PROM 文件
- 选择有验证功能的程序（注意：RS 引脚 25:24）
- 为 VC-707 板断电

11. 从 USB-JTAG 端口拔下 USB 电缆

5.6 USB 固件编程

要更新 DLPLCRC910EVM 上 USB 接收器中的 USB 固件，需要以下文件：

- Infineon 的 **EZ-USB™ FX3 SDK** 版本 1.3.4。此更新已使用版本 1.3.4 进行测试 - 请联系 Infineon 获取支持。
- 新的 DLPC910 USB 固件 *.iic 文件。

编程步骤：

1. 首先断开 DLPLCRC910EVM 与 VC-707 板的连接。
2. 在 J5 上安装跳线。
3. 为 DLPLCRC910EVM 板上电。
4. 将 PC 连接到 DLPLCRC910EVM 上的 USB 连接器 (J1)。
5. 启动 Infineon EZ-USB FX3 SDK (**USB 控制中心窗口**)，其中显示 **Cypress FX2LP No EEPROM Device**。




图 5-28. USB 控制中心窗口

6. 在不关闭电路板电源的情况下，小心地移除 J5 上的跳线。
7. 从菜单栏中选择 **Program**。
8. 从下拉菜单中选择 **FX2/64KB EEPROM**：




图 5-29. FX2/64KB EEPROM

9. 在 **Select file to download ...** 对话框中，导航到并选择新的固件文件，然后按 **Open** (例如 **DLPC910_CY7C68013A_FW_v[n.nnn.nnn].iic**)




图 5-30. 选择文件下载的对话框

10. 编程立即进行，并在“USB Control Center”窗口的左下角报告 **Programming succeeded**。

11. 给 DLPLCRC910EVM 板断电。
12. 将 DLPLCRC910EVM 重新连接到 VC-707 板并重新启动系统。
13. 启动 DLPC910 GUI。
14. 从 GUI 菜单中选择 *Help/About* 以验证 USB 固件版本。

6 连接器

本章介绍 DLP LightCrafter DLPC910 EVM 的连接器引脚。

6.1 J1 - USB - Micro B USB 2.0 连接器

Micro B USB 2.0 插座连接器 J1 引脚如 [J1 - USB - Micro B USB 2.0 连接器](#) 中所示。

表 6-1. Micro B USB 2.0 插座连接器引脚

说明	引脚	电源电压范围
VBUS	1	5.0V
DMINUS	2	5.0V
DPLUS	3	5.0V
NC	4	0V
接地	5	0V
接地	6	0V
接地	7	0V
接地	8	0V
接地	9	0V

6.2 J2 - DLPC910 I²C 连接器

I²C_1 连接器 J2 引脚如 [表 6-2 所示](#) (请参阅注释)。两个匹配的 4 引脚、1.25mm 连接器器件型号是：

- Molex 器件型号：51021-0400
- Digi-Key 器件型号：WM1722-ND

相应的端子 (压接) 器件型号是：

- Molex 器件型号：50079-8100
- Digi-Key 器件型号：WM2023-ND

表 6-2. I²C 连接器引脚

说明	引脚	电源电压范围
I ² C SCL	1	3.3V
I ² C SDA	2	3.3V
3.3V 电源	3	3.3V
接地	4	0V

6.3 J4 - PMBUS (I²C) 连接器

PMBUS (I²C) 连接器 J4 引脚如 [表 6-3 所示](#)。两个匹配的 4 引脚、1.25mm 连接器器件型号是：

- Molex 器件型号：51021-0400
- Digi-Key 器件型号：WM1722-ND

相应的端子 (压接) 器件型号是：

- Molex 器件型号：50079-8100
- Digi-Key 器件型号：WM2023-ND

表 6-3. PMBUS (I²C) 连接器引脚

说明	引脚	电源电压范围
I ² C SCL	1	3.3V
I ² C SDA	2	3.3V
3.3V 电源	3	3.3V
接地	4	0V

6.4 J6 - USB GPIO 连接器

USB GPIO 连接器 J6 引脚如 [USB GPIO 连接器引脚](#) 中所示（请参阅注释）。两个匹配的 8 引脚、1.25mm 连接器器件型号是：

- Molex 器件型号：51021-1000
- Digi-Key 器件型号：WM1728-ND

相应的端子（压接）器件型号是：

- Molex 器件型号：50079-8100
- Digi-Key 器件型号：WM2023-ND

表 6-4. USB GPIO 连接器引脚

说明	引脚	电源电压范围
接地	1	0V
USB GPIO B7	2	3.3V
USB GPIO B6	3	3.3V
USB GPIO B5	4	3.3V
USB GPIO B4	5	3.3V
USB GPIO B3	6	3.3V
USB GPIO B2	7	3.3V
USB GPIO B1	8	3.3V
USB GPIO B0	9	3.3V
接地	10	0V

6.5 J8 - 400 位置 FMC 连接器（母头）

400 位置 FMC 母连接器 J8。配合插头器件型号为：

- Samtec 器件型号 ASP-134488-01 或 ASP-134602-01
- Digi-Key 器件型号：SAM8730-ND 或 612-ASP-134602-01CT-ND

6.6 J14 - 电源（备用）

DLPLCRC910EVM 上的备用电源连接器 J14 引脚如 [备用电源连接器引脚](#) 中所示。两个匹配的连接器器件型号是：

- Molex 器件型号：0039012060
- Digi-Key 器件型号：WM3702-ND

相应的端子（压接）器件型号是：

- Molex 器件型号：0039000186
- Digi-Key 器件型号：WM18517-ND

表 6-5. 备用电源连接器引脚

说明	引脚	电源电压范围
接地	1	0V
接地	2	0V
接地	3	0V
输入电源	4	12V 直流 -5%/+10%
输入电源	5	12V 直流 -5%/+10%
输入电源	6	12V 直流 -5%/+10%

6.7 J15 - 电源

DLPLCRC910EVM 上的电源插座 J15 引脚如 [表 6-6](#) 中所示。两个匹配的连接器器件型号是：

- Switchcraft 器件型号 : 760
- Digi-Key 器件型号 : SC1051-ND

表 6-6. 电源连接器引脚

说明	引脚	电源电压范围
输入电源	1	12V 直流 -5%/+10%
接地	2	0V
接地	3	0V

6.8 J17 - JTAG 边界扫描连接器

表 6-7 中列出了 DLPLCRC910EVM 上的 JTAG 边界连接器 J17 引脚。两个匹配的 14 位置连接器器件型号是：

- Molex 器件型号 : 051110-1451
- Digi-Key 器件型号 : WM18047-ND

相应的端子 (压接) 器件型号是：

- Molex 器件型号 : 087396-8051
- Digi-Key 器件型号 : WM23602CT-ND

表 6-7. JTAG 边界扫描连接器引脚

说明	引脚	电源电压范围
NC	1	不适用
电源电压	2	3.3V
接地	3	0V
JTAG_TMS	4	3.3V
接地	5	0V
JTAG_TCK	6	3.3V
接地	7	0V
PROGRAMMER_TDO	8	3.3V
接地	9	0V
PROGRAMMER_TDO	10	3.3V
接地	11	0V
NC	12	不适用
NC	13	不适用
NC	14	不适用

6.9 J18 - SPI 编程连接器

表 6-8 中列出了 DLPLCRC910EVM 上的 SPI 编程连接器 J18 引脚。匹配的 10 位置连接器 (带电缆) 器件型号是：

- Samtec 器件型号 HCSD-05-D-10.00-01-N-P02

表 6-8. SPI 编程连接器引脚

说明	引脚	电源电压范围
配置 CSZ (SS2)	1	2.5V
接地	2	0V
NC (SS3)	3	0V
NC	4	0V
PICO - 配置数据输出	5	2.5V
NC	6	0V
SCLK - 配置时钟	7	2.5V
POCI - 配置数据输入	8	2.5V
配置 CSZ (SS1)	9	2.5V
接地	10	0V

6.10 J19、J20 和 J21 - 风扇连接器

风扇连接器引脚中列出了 DLPLCRC910EVM 上的风扇连接器 J19、J20 和 J21 引脚。两个匹配的 2 引脚连接器器件型号是：

- JST 器件型号 : XHP-2
- Digi-Key 器件型号 : 455-2266-ND

相应的端子 (压接) 器件型号是：

- JST 器件型号 : SXH-001T-P0.6
- Digi-Key 器件型号 :
 - 455-1135-1-ND - 剪切带 (CT)
 - 455-1135-2-ND - 卷带 (TR)

表 6-9. 风扇连接器引脚

说明	引脚	电源电压范围
接地	1	0V
电源	2	12V

6.11 J500、J501 - FMC 连接器 (公头)

400 位置 FMC 公连接器 J500 和 J501。配合器件型号为：

- Samtec 器件型号 SEAF-40-05.0-S-10-2-A-K-TR
- Digi-Key 器件型号 : SAM8009CT-ND

7 DLPLCRC910EVM 电源要求

7.1 外部电源要求

DLP LightCrafter DLPC910 EVM 不包括电源。外部电源具有如下要求：

- 标称电压：12V 直流 -5%/+10%
- 电流: 5A
- 直流连接器尺寸：
 - 内径：2.5mm
 - 外径：5.5mm
 - 轴：9.5mm 母接头，中心正极
- 推荐的电源为 [Digi-Key 器件型号 102-3811-ND](#) 或更优器件。

备注

外部电源监管合规认证：建议选择和使用外部电源，该电源除符合适用的区域产品监管和安全认证要求（例如 UL、CSA、VDE、CCC、PSE 等）外，还符合 TI 要求的最低电气额定值。

8 德州仪器 (TI) 相关文档

可以在下述链接中查看元件数据表、技术文档、设计文档和订购信息：

- [DLPC910 数字控制器产品文件夹](#)
- [LightCrafter DLPC910 EVM 工具文件夹](#)
- [DLP6500FLQ DMD 产品文件夹](#)
- [DLP LightCrafter DLP6500FLQ DMD EVM 工具文件夹](#)
- [DLP9000X DMD 产品文件夹](#)
- [DLP LightCrafter DLP9000X DMD EVM 工具文件夹](#)
- [DLP9000XUV DMD 产品文件夹](#)
- [DLP LightCrafter DLP9000XUV DMD EVM 工具文件夹](#)
- [DLPC910 Apps FPGA 指南](#)

9 缩略语和首字母缩写词

下面列出了本手册中使用的缩略语和首字母缩写词：

Apps FPGA	VC-707 EVM 或类似电路板上面向客户应用的 AMD Xilinx Virtex 7 FPGA
DDR	双倍数据速率
DLL	动态链接库
DMD	数字微镜器件
DPI	每英寸点数
EVM	评估模块 (板)
FCC	联邦通信委员会
FMC	FPGA 夹层连接器
FPGA	现场可编程门阵列
FW	固件
GPIF	通用接口
GPIO	通用输入输出
GUI	图形用户界面
HPC	高引脚数
HW	硬件
I²C	内部集成电路
JTAG	联合测试行动组
LED	发光二极管
MCP	微镜时钟脉冲
PBC	处理器总线控制
PCB	印刷电路板
PMBUS	电源管理总线
SDK	软件开发套件
SPI	串行外设接口
SW	开关
TPG	测试图形发生器
USB	通用串行总线
VHDL	验证和硬件描述语言

VSP

极小像素

10 安全

10.1 警告标签



CAUTION

To minimize the risk of fire or equipment damage, make sure that air is allowed to circulate freely around the DLPLCRC910EVM board when operating.



CAUTION

The DLPLCRC910EVM contains ESD-sensitive components. Handle with care to prevent permanent damage.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023, 德州仪器 (TI) 公司