

Application Note

# AM62P DSS 概览



Aradhya Bhatia, Krunal Bhargav, Divyansh Mittal

摘要

本应用手册详细介绍了基于 Linux 系统的 Sitara™ AM62P 处理器上关键显示接口的配置，包括显示并行接口 (DPI)、显示串行接口 (DSI) 和 OpenLDI/LVDS。AM62P 片上系统 (SoC) 包含两个显示子系统 (DSS)，每个子系统包含两个视频端口 (VP)，可以通过集成的 DSI 和 OLDI 桥灵活地进行路由。本文档探讨了支持的各种输出配置，并演示了如何同时驱动最多三个显示器。此外，由于相关 Sitara 处理器 ( AM62x、AM62A、AM62L ) 中的 DSS 模块是 AM62P 的子集，因此工程师能够在掌握配置后在更广泛的 Sitara AM6x 产品线中高效实施显示解决方案。

内容

|                               |    |
|-------------------------------|----|
| 1 简介.....                     | 2  |
| 1.1 DSS Components.....       | 2  |
| 1.2 使用 DSS 进行 PLL 和输出路由.....  | 4  |
| 2 配置各个显示器.....                | 5  |
| 2.1 配置 OLDI.....              | 5  |
| 2.2 配置 DPI.....               | 6  |
| 2.3 配置 DSI.....               | 7  |
| 3 配置同时显示.....                 | 8  |
| 4 软件配置.....                   | 9  |
| 4.1 OLDI ( 双链路 ) .....        | 9  |
| 4.2 OLDI ( 单链路 - 克隆模式 ) ..... | 11 |
| 4.3 OLDI ( 单链路 - 独立模式 ) ..... | 13 |
| 4.4 DPI/HDMI.....             | 15 |
| 4.5 DSI.....                  | 16 |
| 5 总结.....                     | 18 |
| 6 参考资料.....                   | 18 |

商标

Sitara™ is a trademark of Texas Instruments.  
所有商标均为其各自所有者的财产。

## 1 简介

### 1.1 DSS Components

图 1-1 在 DSS 中显示了数据的流程图。表 1-1 简要概述了 DSS 中的每个组件。




图 1-1. DISPC 架构概述

表 1-1. DSS 组件概述

| 组件名称                        | 说明                                                                  | 支持的功能                                                                                                                                                                                                                                                                                                                                                                                  |
|-----------------------------|---------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| DMA 引擎                      | 允许直接访问位于器件系统存储器内的帧缓冲器。                                              | <b>多个 DMA 内部缓冲器</b> ：2 个 DMA 缓冲器，每个缓冲器仅支持 40KB 的大小<br><b>仅限 1D 传输</b><br><b>自刷新模式</b> ：将数据一次性提取到 DMA 缓冲器中，然后以下帧会重复使用 DMA 通道在屏幕上显示。                                                                                                                                                                                                                                                     |
| 视频流水线 (VID)/视频精简版流水线 (VIDL) | DSS 有 2 种流水线：视频流水线和视频精简版流水线。这些流水线是 DSS 的帧处理实体。它们直接对 DMA 引擎提取的帧执行操作。 | <b>支持所有像素格式</b><br>支持所有位图、YUV 和 RGB 像素格式。<br><b>颜色空间转换</b><br>将像素从 YUV 颜色空间转换为 RGB 颜色空间。<br><b>视频颜色查询表</b> <ul style="list-style-type: none"> <li>将位图像素转换为 RGB</li> <li>反伽马校正</li> </ul> <b>分频器多相滤波器*</b> <ul style="list-style-type: none"> <li>对像素进行上采样或下采样</li> <li>抗混叠减少</li> <li>色度重采样</li> </ul> <b>Luma 键</b><br>使亮度在一定范围内的像素变得透明。<br>视频精简版流水线没有分频器滤波器，但具有专用的 Chrominance 上采样器。 |

表 1-1. DSS 组件概述 (续)

| 组件名称         | 说明                           | 支持的功能                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      |
|--------------|------------------------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 叠加 (OVL) 管理器 | 将选定的输入层组合在一起，以生成最终显示输出帧。     | <p><b>注意：</b> OVL 管理器仅接受 RGB 格式的输入和输出。</p> <p><b>可编程背景色</b><br/>DSS 能够在背景图中写入纯色。</p> <p><b>成分</b><br/>在背景颜色顶部合成多层 (VID 和/或 VIDL)</p> <p><b>透明颜色键</b><br/>源颜色透明度：符合源透明度颜色检查的顶层像素将变透明。<br/>目标颜色透明度：仅当底层像素不符合目标透明度颜色检查时，顶层像素才会变为透明。</p> <p><b>α 混合</b><br/>支持全局 α 和每像素 α 模式。</p> <p><b>Z 排序</b><br/>确定所选图层的混合顺序。</p> <p><b>色条测试</b><br/>能够生成色条图形以进行测试。</p>                                                                                                                                                                    |
| 视频端口 (VP)    | 从叠加管理器接收最终帧作为输入并生成视频信号       | <p><b>输出格式</b></p> <ul style="list-style-type: none"> <li>• RGB <ul style="list-style-type: none"> <li>- RGB-444/565/666/888</li> </ul> </li> <li>• YUV <ul style="list-style-type: none"> <li>- BT.1120 和 BT.656 模式</li> </ul> </li> </ul> <p><b>颜色空间转换/颜色相位旋转</b></p> <ul style="list-style-type: none"> <li>• 将像素从 RGB 颜色空间转换为 YUV 颜色空间。</li> <li>• 将 RGB 输出的相位更改为 GBR 或 BRG。</li> </ul> <p><b>时间抖动</b><br/>当在颜色深度低于 24 位的 LCD 面板上显示数据时，最大限度减少色带。</p> <p><b>多周期输出格式 (使用 TDM)</b><br/>像素在 1 至 3 个周期内在较少数量的视频输出线路上传输。</p> |
| 安全           | 对于安全关键系统应用，DSS 在硬件中支持各种安全功能。 | <p><b>数据正确性检查</b><br/>验证预期数据是否正确显示在显示屏上。</p> <p><b>定帧检测</b><br/>当显示帧在多个帧周期内没有变化时，发送可能出现帧冻结的通知。</p>                                                                                                                                                                                                                                                                                                                                                                                                                         |

表 1-1 简要列出了各种特性的概览。有关更多详细信息，请参阅 TRM 中的 DSS 章节。

## 1.2 使用 DSS 进行 PLL 和输出路由

如图 1-2 所示，AM62P 具有两个 DSS 控制器和三个 PLL，该器件最多可同时驱动三个显示器。要驱动特定接口，用户必须正确配置 DSS 视频端口 (VP) 和 PLL，以实现所需的输出。本应用手册总结了 VP 和 PLL 的正确配置。




图 1-2. DSS 到输出路由

## 2 配置各个显示器

### 2.1 配置 OLDI

有五种驱动 OLDI 的方式，而 OLDI 由多路复用器 235 控制。

1. 单链路 OLDI 由以最大 165MHz 像素时钟频率运行的 DSS0 VP0 控制。
2. 单链路 OLDI 由以最大 100MHz 像素时钟频率运行的 DSS1 VP0 控制。
3. 两个独立的单链路 OLDI，一个由以最大 165MHz 像素时钟频率运行的 DSS0 VP0 控制，另一个由以最大 100MHz 像素时钟频率运行的 DSS1 VP0 控制。
4. 两个克隆单链路 OLDI，两者均由以最大 165MHz 像素时钟频率运行的 DSS0 VP0 控制。
5. 由以最大 300MHz 像素时钟频率运行的 DSS0 VP0 控制的双链路 OLDI。

表 2-1. OLDI 配置

| 显示接口                                  | DSS VP 配置 |          |          |          | PLL Config |       |       | 最大像素频率          | 多路复用器     | 总结                                                                                                                   |
|---------------------------------------|-----------|----------|----------|----------|------------|-------|-------|-----------------|-----------|----------------------------------------------------------------------------------------------------------------------|
|                                       | DSS0 VP0  | DSS0 VP1 | DSS1 VP0 | DSS1 VP1 | PLL16      | PLL17 | PLL18 |                 |           |                                                                                                                      |
| OLDI(SL)<br>[OLDI TX0]                | ✓         |          |          |          | ✓          |       |       | 165MHz          | 不适用       |                                                                                                                      |
| OLDI(SL)<br>[OLDI TX1]                |           |          | ✓        |          |            |       | ✓     | 100MHz          | 多路复用器 235 | 多路复用器 235 控制 OLDI1 输入和 PLL 时钟。值为 0 表示 DSS0 VP0 + PLL16，值为 1 表示 DSS1 VP0 + PLL 18。有关更多信息，请参阅 TRM 中的 CFG0_OLDI1_CLKSEL |
| 2 个 OLDI(SL)<br>[OLDI TX0 和 OLDI TX1] | ✓         |          | ✓        |          | ✓          |       | ✓     | 165MHz 和 100MHz | 多路复用器 235 | 多路复用器 235 控制 OLDI1 输入和 PLL 时钟。值为 0 表示 DSS0 VP0 + PLL16，值为 1 表示 DSS1 VP0 + PLL 18。有关更多信息，请参阅 TRM 中的 CFG0_OLDI1_CLKSEL |
| 克隆模式<br>[OLDI TX0 和 OLDI TX1]         | ✓         |          |          |          | ✓          |       |       | 165MHz          | 不适用       | 无需配置其他 DSS 并驱动 DSS                                                                                                   |
| OLDI(DL)<br>[OLDI TX0 和 OLDI TX1]     | ✓         |          |          |          | ✓          |       |       | 300MHz          | 不适用       |                                                                                                                      |

## 2.2 配置 DPI

有三种驱动 DPI 的方式，并且所有这些方法都使用多路复用器配置在最大 165MHz 像素时钟频率下运行。

1. 使用 DSS0 VP1
2. 使用 DSS1 VP0
3. 使用 DSS1 VP1

有关更多信息，请参阅 CFG0\_DPIO\_OUT\_SEL。

**表 2-2. DPI 配置**

| 显示接口 | DSS VP 配置 |          |          |          | PLL Config |        |        | 最大像素频率 | 多路复用器                | 总结                                                                                                                        |
|------|-----------|----------|----------|----------|------------|--------|--------|--------|----------------------|---------------------------------------------------------------------------------------------------------------------------|
|      | DSS0 VP0  | DSS0 VP1 | DSS1 VP0 | DSS1 VP1 | PLL 16     | PLL 17 | PLL 18 |        |                      |                                                                                                                           |
| DPI  |           | ✓        |          |          |            | ✓      |        | 165MHz | 不适用                  |                                                                                                                           |
|      |           |          | ✓        |          |            | ✓      |        | 165MHz | 多路复用器 241 和多路复用器 245 | 多路复用器 241：选择 1 -> PLL17 有关更多信息，请参阅：CFG0_DSS1_DISPC0_CLKSEL(bit16) 多路复用器 245：选择 1 -> DSS1 VP0 有关更多信息，请参阅 CFG0_DPIO_OUT_SEL |
|      |           |          |          | ✓        |            | ✓      |        | 165MHz | 多路复用器 240 和多路复用器 245 | 多路复用器 240：选择 1 -> PLL17 有关更多信息，请参阅：CFG0_DSS1_DISPC0_CLKSEL (BIT18) 多路复用器 245：选择 2-> DSS1 VP1 有关更多信息，请参阅：CFG0_DPIO_OUT_SEL |

## 2.3 配置 DSI

有 2 驱动方法可驱动由多路复用器 240 控制的 DSI

1. 在最大 300MHz 像素时钟频率下使用 PLL 18。
2. 在最大 165MHz 像素时钟频率下使用 PLL 17。

| 显示接口 | DSS VP 配置   |             |             |             | PLL Config |        |        | 最大像素<br>频率 | 多路复用<br>器     | 总结                                                                                |
|------|-------------|-------------|-------------|-------------|------------|--------|--------|------------|---------------|-----------------------------------------------------------------------------------|
|      | DSS0<br>VP0 | DSS0<br>VP1 | DSS1<br>VP0 | DSS1<br>VP1 | PLL 16     | PLL 17 | PLL 18 |            |               |                                                                                   |
| DSI  |             |             |             | ✓           |            |        | ✓      | 300MHz     | 不适用           |                                                                                   |
|      |             |             |             | ✓           |            | ✓      |        | 165MHz     | 多路复用<br>器 240 | 多路复用器 240：选<br>择 1 -> PLL 17。有关<br>更多信息，请参阅<br>CFG0_DSS1_DISPC<br>0_CLKSEL(bit18) |

### 3 配置同时显示

如果同时使用多个显示器，表 3-1 会列出各种 VP 和 PLL 配置。

**表 3-1. 配置同时显示**

| 显示器 1 (PLL 16)                                 |          | 显示器 2 (PLL 17) |                                          | 显示器 3 (PLL 18) |          | 总结         |
|------------------------------------------------|----------|----------------|------------------------------------------|----------------|----------|------------|
| 输出                                             | 源        | 输出             | 源                                        | 输出             | 源        |            |
| OLDI (DL) [或]<br>OLDI(SL) 克隆 [或]<br>OLDI0 (SL) | DSS0 VP0 | DPI            | DSS0 VP1 [或]<br>DSS1 VP0                 | DSI            | DSS1 VP1 | 3 台显示器并行运行 |
| OLDI0 (SL)                                     | DSS0 VP0 | DPI            | DSS0 VP1 [或]<br>DSS1 VP1                 | OLDI1 (SL)     | DSS1 VP0 |            |
| OLDI0 (SL)                                     | DSS0 VP0 | DSI            | DSS1 VP1                                 | OLDI1 (SL)     | DSS1 VP0 |            |
| OLDI (DL) [或]<br>OLDI(SL) 克隆 [或]<br>OLDI0 (SL) | DSS0 VP0 | DPI            | DSS0 VP1 [或]<br>DSS1 VP0 [或]<br>DSS1 VP1 | -              | -        | 2 台显示器并行运行 |
| OLDI (DL) [或]<br>OLDI(SL) 克隆 [或]<br>OLDI0 (SL) | DSS0 VP0 | -              | -                                        | DSI            | DSS1 VP1 |            |
| OLDI0 (SL)                                     | DSS0 VP0 | -              | -                                        | OLDI1 (SL)     | DSS1 VP0 |            |
| -                                              | -        | DPI            | DSS0 VP1 [或]<br>DSS1 VP1                 | OLDI1 (SL)     | DSS1 VP0 |            |
| -                                              | -        | DSI            | DSS1 VP1                                 | OLDI1 (SL)     | DSS1 VP0 |            |
| -                                              | -        | DPI            | DSS0 VP1 [或]<br>DSS1 VP0                 | DSS            | DSS1 VP1 |            |

## 4 软件配置

### 4.1 OLDI ( 双链路 )

使用以下 dts 叠加 (.dts) 来启用双链路 OLDI。也可从以下位置获取代码：[德州仪器 \(TI\) 内核源页面](#)。

```
// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
/**
 * Microtips integrated OLDI panel (MF-101HIEBCAF0) and touch DT overlay for AM62P5-SK
 *
 * Panel data sheet: https://simplespec.microtipsusa.com/uploads/spec/datasheetFile/
 * 2588/13-101HIEBCAF0-S_V1.1_20221104.pdf
 *
 * Copyright (C) 2024 Texas Instruments Incorporated - http://www.ti.com/
 */

/dts-v1/;
/plugin/;

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/interrupt-controller/irq.h>

&{/} {
    display {
        compatible = "microtips,mf-101hiebcaf0", "panel-simple";

        /*
         * Note that the OLDI TX 0 transmits the odd set of pixels
         * while the OLDI TX 1 transmits the even set. This is a
         * fixed configuration in the IP integration and is not
         * changeable. The properties, "dual-lvds-odd-pixels" and
         * "dual-lvds-even-pixels" have been used to merely
         * identify if a Dual Link configuration is required.
         * Swapping them will cause an error in the dss oldi driver.
         */
        ports {
            #address-cells = <1>;
            #size-cells = <0>;

            port@0 {
                reg = <0>;
                dual-lvds-odd-pixels;

                lcd_in0: endpoint {
                    remote-endpoint = <&oldi0_dss0_out>;
                };
            };

            port@1 {
                reg = <1>;
                dual-lvds-even-pixels;

                lcd_in1: endpoint {
                    remote-endpoint = <&oldi1_dss0_out>;
                };
            };
        };
    };
};

&dss0 {
    status = "okay";
};

&oldi0_dss0 {
    status = "okay";
    ti,companion-oldi = <&oldi1_dss0>;
};

&oldi1_dss0 {
    status = "okay";
    ti,secondary-oldi;
};

&oldi0_dss0_ports {
    #address-cells = <1>;
```

```

#size-cells = <0>;

port@0 {
    reg = <0>;

    oldi0_dss0_in: endpoint {
        remote-endpoint = <&dss0_dpi0_out0>;
    };
};

port@1 {
    reg = <1>;

    oldi0_dss0_out: endpoint {
        remote-endpoint = <&lcd_in0>;
    };
};

&oldi1_dss0_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    port@0 {
        reg = <0>;

        oldi1_dss0_in: endpoint {
            remote-endpoint = <&dss0_dpi0_out1>;
        };
    };

    port@1 {
        reg = <1>;

        oldi1_dss0_out: endpoint {
            remote-endpoint = <&lcd_in1>;
        };
    };
};

&dss0_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    /* VP1: Output to OLDI */
    port@0 {
        reg = <0>;
        #address-cells = <1>;
        #size-cells = <0>;

        dss0_dpi0_out0: endpoint@0 {
            reg = <0>;
            remote-endpoint = <&oldi0_dss0_in>;
        };

        dss0_dpi0_out1: endpoint@1 {
            reg = <1>;
            remote-endpoint = <&oldi1_dss0_in>;
        };
    };
};

&main_i2c0 {
    #address-cells = <1>;
    #size-cells = <0>;

    touchscreen@41 {
        compatible = "ilitek,ili251x";
        reg = <0x41>;
        interrupt-parent = <&exp1>;
        interrupts = <0 IRQ_TYPE_EDGE_FALLING>;
        reset-gpios = <&exp2 20 GPIO_ACTIVE_LOW>;
    };
};

```

1. 每个 LCD 供应商都有唯一的时序参数，用于 Microtips LCD。如上所示，已在 DTS 文件中定义了一个兼容字段。兼容字段映射到名为 `panel-simple.c` 的文件，该字段位于内核目录 `drivers/gpu/drm/panel` 下。在 `panel-simple.c` 文件中，时序参数由 SK-LCD1 供应商定义。
2. 对于双链路 OLDI，使用 `dss0` 将视频信号传输至 OLDI TX0 和 OLDI TX1。在双链路模式下，两个 `olditx` IP 均已启用。因此，使用 `dss0 vp0` 下的两个端点。
3. 有一个显示节点，在显示节点中有两个端口 (`port@0` 和 `port@1`)。
4. 标志 `dual-lvds-odd-pixels` 和 `dual-lvds-even-pixels` 用于标识配置为双链路 OLDI 面板的面板。
5. SK-LCD1 集成了触摸 IC 功能，并在总线地址 `0x41` 上进行通信。根据定制硬件设计，用户必须更改 I2C 总线，中断并复位 GPIO 信号。
6. 有关 DT 的更多信息，请参阅 [德州仪器 \(TI\) 的 AM625 内核源页面](#) 和 [德州仪器 \(TI\) 的 AM65x 内核源页面](#)。

## 4.2 OLDI (单链路 - 克隆模式)

使用以下示例 dts 叠加 (.dts)，在克隆模式下启用单链路 OLDI。代码也可以从 [Beyond SDK GitHub 页面](#) 获得。

```
// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
/**
 * Rocktech Panel (single-link lvds) with AM62P-SK EVM in cloned mode
 * AM62P-SKEVM: https://www.ti.com/tool/SK-AM62P-LP
 * Copyright (C) 2024 Texas Instruments Incorporated - http://www.ti.com/
 */

/dts-v1/;
/plugin/;

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/interrupt-controller/irq.h>

&{/ {
    display0 {
        compatible = "rocktech,rk101ii01d-ct", "panel-simple";
        port {
            lcd0_in: endpoint {
                remote-endpoint = <&oldi0_dss0_out>;
            };
        };
    };

    display1 {
        compatible = "rocktech,rk101ii01d-ct", "panel-simple";
        port {
            lcd1_in: endpoint {
                remote-endpoint = <&oldi1_dss0_out>;
            };
        };
    };
};

&dss0 {
    status = "okay";
};

&oldi0_dss0 {
    status = "okay";
    ti,companion-oldi = <&oldi1_dss0>;
};

&oldi1_dss0 {
    status = "okay";
    ti,secondary-oldi;
};

&oldi0_dss0_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    port@0 {
        reg = <0>;
        oldi0_dss0_in: endpoint {
            remote-endpoint = <&dss0_dpi0_out0>;
        };
    };
};
```

```

    };
};

port@1 {
    reg = <1>;
    oldi0_dss0_out: endpoint {
        remote-endpoint = <&lcd0_in>;
    };
};

};

&oldi1_dss0_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    port@0 {
        reg = <0>;
        oldi1_dss0_in: endpoint {
            remote-endpoint = <&dss0_dpi0_out1>;
        };
    };

    port@1 {
        reg = <1>;
        oldi1_dss0_out: endpoint {
            remote-endpoint = <&lcd1_in>;
        };
    };
};

&dss0_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    /* VP1: Output to OLDI */
    port@0 {
        reg = <0>;
        #address-cells = <1>;
        #size-cells = <0>;

        dss0_dpi0_out0: endpoint@0 {
            reg = <0>;
            remote-endpoint = <&oldi0_dss0_in>;
        };
        dss0_dpi0_out1: endpoint@1 {
            reg = <1>;
            remote-endpoint = <&oldi1_dss0_in>;
        };
    };
};
};

```

- 每个 LCD 供应商都有唯一的时序参数，并在 DTS 文件中针对（例如）Rocktech LCD 定义了一个兼容字段，如上所示。兼容字段映射到名为 `panel-simple.c` 的文件。文件位于内核目录 `drivers/gpu/drm/panel` 下。在 `panel-simple.c` 文件中，时序参数由 SK-LCD1 供应商定义。
- 对于克隆模式下的单链路 OLDI，使用 `dss0` 将视频信号传输至 OLDI TX0 和 OLDI TX1。在克隆模式下，两个 `olditx` IP 均已启用。因此，`dss0` `vp0` 下有两个端点。
- 这种模式与 OLDI（双链路）模式的区别在于 *dual-lvds-odd-pixels* 和 *dual-lvds-even-pixels*，同时保留强制实施单链路克隆模式的配套节点。
- 有两个独立的显示节点，每个节点都有一个端口 (`port@0`)。

### 4.3 OLDI (单链路 - 独立模式)

使用以下示例 dts 叠加 (.dtso)，在独立模式下启用 2 个单链路 OLDI。此代码也可在 [Beyond SDK Github](#) 上找到。

```
// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
/**
 * Rocktech Panel (single-link lvds) with AM62P-SK EVM in independent mode
 *
 * AM62P-SKEVM: https://www.ti.com/tool/SK-AM62P-LP
 *
 * Copyright (C) 2024 Texas Instruments Incorporated - http://www.ti.com/
 */

/dts-v1/;
/plugin/;

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/interrupt-controller/irq.h>

&{/ {
    display0 {
        compatible = "rocktech,rk101ii01d-ct", "panel-simple";

        port {
            lcd0_in: endpoint {
                remote-endpoint = <&oldi0_dss0_out>;
            };
        };

        display1 {
            compatible = "rocktech,rk101ii01d-ct", "panel-simple";

            port {
                lcd1_in: endpoint {
                    remote-endpoint = <&oldi1_dss1_out>;
                };
            };
        };
    };

    &dss0 {
        status = "okay";
    };

    &dss1 {
        status = "okay";
        assigned-clocks = <&k3_clks 235 7>,
            <&k3_clks 241 0>;
        assigned-clock-parents = <&k3_clks 235 9>, /* OLDI TX1 driven by PLL18 and DSS1 VP0 */
            <&k3_clks 241 1>; /* PLL18 for DSS1 VP0 */
    };

    &oldi0_dss0 {
        status = "okay";
    };

    &oldi1_dss1 {
        status = "okay";
    };

    &oldi0_dss0_ports {
        #address-cells = <1>;
        #size-cells = <0>;

        port@0 {
            reg = <0>;

            oldi0_dss0_in: endpoint {
                remote-endpoint = <&dss0_dpi0_out0>;
            };
        };

        port@1 {
            reg = <1>;
        };
    };
};
```

```

        oldi0_dss0_out: endpoint {
            remote-endpoint = <&lcd0_in>;
        };
    };
};

&oldi1_dss1_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    port@0 {
        reg = <0>;

        oldi1_dss1_in: endpoint {
            remote-endpoint = <&dss1_dpi0_out1>;
        };
    };

    port@1 {
        reg = <1>;

        oldi1_dss1_out: endpoint {
            remote-endpoint = <&lcd1_in>;
        };
    };
};

&dss0_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    /* DSS0 VP1: Output to OLDIO */
    port@0 {
        reg = <0>;

        dss0_dpi0_out0: endpoint {
            remote-endpoint = <&oldi0_dss0_in>;
        };
    };
};

&dss1_ports {
    #address-cells = <1>;
    #size-cells = <0>;

    /* DSS1 VP1: Output to OLDI1 */
    port@0 {
        reg = <0>;

        dss1_dpi0_out1: endpoint {
            remote-endpoint = <&oldi1_dss1_in>;
        };
    };
};
};

```

- 每个 LCD 供应商都有唯一的时序参数，并在 DTS 文件中针对（例如）Rocktech LCD 定义了一个兼容字段，如上所示。兼容字段映射到名为 `panel-simple.c` 的文件，位于内核目录 `drivers/gpu/drm/panel` 下。在 `panel-simple.c` 文件中，时序参数由 SK-LCD1 供应商定义。
- 对于独立模式下的单链路 OLDI，请使用 `dss0` 和 `dss1` 分别驱动 OLDI TX0 和 OLDI TX1。在独立模式下，两个 `olditx` IP 均已启用，但一个端点位于 `dss0 vp0` 下，另一个端则位于 `dss0 vp1` 下。
- 有关多路复用器配置的信息，请参阅 [适用于 AM62P 的 TISCI 文档](#)。
- 此模式不同于 OLDI（单链路 - 克隆模式）模式，因为缺少用于耦合 OLDI TX0 和 OLDI TX1 的配套节点。
- 有两个独立的显示节点，每个节点都有一个端口 (`port@0`)。

## 4.4 DPI/HDMI

1. 在 TI SK-AM62P EVM 上，在 DPI 输出端连接一个外部到 SoC 的 Sii902x HDMI 桥，以将 DPI 信号转换为 HDMI。相关的 DPI 和桥集成 DTS 代码可在 [德州仪器 \(TI\) 的内核源页面](#) 找到。
2. 对于定制电路板，如果不需要 HDMI ( 直接需要 DPI )，请从上述 dts 文件中移除 sii902x 桥节点并将相关的 dss<x> vp<y> 连接到 DPI\_in。

```

hdmi0: connector-hdmi {
    compatible = "hdmi-connector";
    label = "hdmi";
    type = "a";
    port {
        hdmi_connector_in: endpoint {
            remote-endpoint = <&sii9022_out>;
        };
    };
};
...
sii9022: bridge-hdmi@3b {
    compatible = "sil,sii9022";
    reg = <0x3b>;
    interrupt-parent = <&exp1>;
    interrupts = <16 IRQ_TYPE_EDGE_FALLING>;
    #sound-dai-cells = <0>;
    sil,i2s-data-lanes = < 0 >;

    hdmi_tx_ports: ports {
        #address-cells = <1>;
        #size-cells = <0>;

        /*
         * HDMI can be serviced with 3 potential VPs -
         * (DSS0 VP1 / DSS1 VP0 / DSS1 VP1).
         * For now, service with DSS0 VP1.
         */
        port@0 {
            reg = <0>;

            sii9022_in: endpoint {
                remote-endpoint = <&dss0_dpil_out>;
            };
        };

        port@1 {
            reg = <1>;

            sii9022_out: endpoint {
                remote-endpoint = <&hdmi_connector_in>;
            };
        };
    };
};
...
&dss0_ports {
    /* DSS0-VP2: DPI/HDMI Output */
    hdmi0_dss: port@1 {
        reg = <1>;

        dss0_dpil_out: endpoint {
            remote-endpoint = <&sii9022_in>;
        };
    };
};

```

3. 要从另一个 DSS/VP 驱动 DPI/HDMI，请根据 [配置 DPI](#) 中显示的可能配置更改时钟多路复用器。有关更多信息，请参阅 [AM62P 的 TISCI 文档](#)。

## 4.5 DSI

使用以下示例 dts 叠加 (.dts) 来启用 DSI。代码也可在 [德州仪器 \(TI\) 的内核源页面](#) 上找到。

```
// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
/**
 * DT Overlay for RPi 7inch touchscreen panel interfaced with DSI on
 * AM62P5-SK EVM.
 * RPi DSI Panel: https://www.raspberrypi.com/products/raspberry-pi-touch-display/
 * Copyright (C) 2024 Texas Instruments Incorporated - https://www.ti.com/
 */

/dts-v1/;
/plugin/;

#include <dt-bindings/gpio/gpio.h>
#include <dt-bindings/interrupt-controller/irq.h>

#include "k3-pinctrl.h"

&{/ {
    panel0 {
        compatible = "raspberrypi,7inch-dsi", "simple-panel";
        backlight = <&display_reg>;
        power-supply = <&display_reg>;

        port {

            panel_in: endpoint {
                remote-endpoint = <&panel_bridge_out>;
            };

        };

        bridge_reg: bridge-regulator {
            compatible = "regulator-fixed";
            regulator-name = "bridge-reg";
            gpio = <&display_reg 0 0>;
            vin-supply = <&display_reg>;
            enable-active-high;
        };
    };

    &dphy_tx0 {
        status = "okay";
    };

    &main_i2c0 {
        #address-cells = <1>;
        #size-cells = <0>;

        display_reg: regulator@45 {
            compatible = "raspberrypi,7inch-touchscreen-panel-regulator";
            reg = <0x45>;
            gpio-controller;
            #gpio-cells = <2>;
        };
    };

    &dss1 {
        status = "okay";
    };

    &dss1_ports {
        #address-cells = <1>;
        #size-cells = <0>;

        /* DSS1-VP1: DSI Output */
        port@1 {
            reg = <1>;

            dss1_dpil_out: endpoint {
                remote-endpoint = <&dsio_in>;
            };
        };
    };
};
```

```
};

&dsi0 {
    status = "okay";
    #address-cells = <1>;
    #size-cells = <0>;

    ports {
        #address-cells = <1>;
        #size-cells = <0>;

        port@0 {
            reg = <0>;

            dsi0_out: endpoint {
                remote-endpoint = <&panel_bridge_in>;
            };
        };

        port@1 {
            reg = <1>;

            dsi0_in: endpoint {
                remote-endpoint = <&dss1_dpi1_out>;
            };
        };
    };

    bridge@0 {
        status = "okay";
        compatible = "toshiba,tc358762";
        reg = <0>;
        vddc-supply = <&bridge_reg>;

        ports {
            #address-cells = <1>;
            #size-cells = <0>;

            port@0 {
                reg = <0>;

                panel_bridge_in: endpoint {
                    remote-endpoint = <&dsi0_out>;
                };
            };

            port@1 {
                reg = <1>;

                panel_bridge_out: endpoint {
                    remote-endpoint = <&panel_in>;
                };
            };
        };
    };
};
```

- DSI 输出通过 Cadence DSI/DPHY 桥获得，该桥与 DSS1 VP1 的 DPI 输出连接。有关此桥接驱动器的详细信息，请参阅 [德州仪器 \(TI\) 的内核源页面](#)。此桥位于 SoC 内部。
- DSI 输出连接到 Raspberry Pi DSI 面板的 DSI\_in，该面板在内部使用 Toshiba 桥将 DSI 转换为 DPI。在同一 dtso 中实施驱动器。有关其他文档，请参阅 [德州仪器 \(TI\) 的内核源页面](#)。

## 5 总结

本应用手册可作为配置系统的显示子系统的技术指南，并为工程师提供同时驱动一个或多个显示面板所需的指南。

本文档详细介绍了三个主要显示接口的运行模式和性能。本文档说明了如何以多种方式设置每个接口，从而在支持高分辨率屏幕和运行多个显示屏的能力之间实现不同的平衡。

本应用手册的一个关键重点是阐明同时使用多个显示屏的规则和限制。本文档重点介绍了 DSS 特定资源分配的不同排列方式，确保设计人员能够做出明智的选择，以实现稳定且功能完备的多显示器配置，并满足特定应用的需求。

如果在调试显示相关问题方面需要获得帮助，请参阅此 [调试指南](#)，然后在 [e2e.ti.com](http://e2e.ti.com) 上发布问题（如果问题仍然存在）。

## 6 参考资料

- 德州仪器 (TI)，[AM62P](#) 产品文件夹。

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
版权所有 © 2025，德州仪器 (TI) 公司