# Application Note

# MSPM0 的 EMC 提升指南



#### Eason Zhou

#### 摘要

本应用手册概述了 MSPM0 微控制器的关键 EMC 原理、合规标准和设计优化策略。本文档提供了切实可行的指导来解决 EMS 相关问题并提升基于 MSPM0 的系统的电磁性能,同时通过有效的噪声抑制和发射控制技术来满足国际认证要求。

# 内容

1 简介	2
2 EMC 及 EMC 标准	
2.1 EMC	
2.2 EMC 标准	
2.3 TI 的 EMC 和 IC 电气可靠性	
3 EMC 提升指南总结	
3.1 PCB 设计指南	
3.2 固件指南	8
4 MSPM0 的 EMC 提升特性	
4.1 敏感性防护特性	
4.2 减少发射特性	
5 EMS 测试分析	
5.1 根本原因分析	
5.2 调试流程	
6 EMI 测试分析	
6.1 根本原因分析	
6.2 调试流程	23
7 总结	
8 参考资料	

# 商标

Cortex® is a registered trademark of Arm Limited.

所有商标均为其各自所有者的财产。



# 1 简介

本文档概述了 MSPM0 微控制器的电磁兼容性 (EMC) 原理、标准和实施策略。大多数内容都以检查清单格式呈现。

在使用 MSPM0 进行产品开发之前,TI 建议阅读这些部分,以便从软件和硬件两个层面更好地理解如何在基于 MSPM0 的系统中提升 EMC。

- 节2
- 节3
- 节4

当 EMC 测试出现故障时, TI 建议阅读以下各部分内容,以找到根本原因和解决方案。

- 节5
- 节6

**TEXAS** 

#### 2 EMC 及 EMC 标准

#### 2.1 EMC

电磁兼容性 (EMC) 是电子工程领域的一门关键学科,它用于验证设备或系统能够在电磁环境中按预期运行,而不会对其他器件造成有害干扰 (EMI),也不会受到外部电磁干扰的不利影响 (EMS)。因此,EMC 一共包括两个方面:电磁干扰 (EMI) 和电磁敏感性 (EMS)。

#### 2.1.1 EMS

EMS(也称为抗扰度)描述了器件在暴露于外部电磁干扰下时能够正确运行的能力。这衡量了对以下方面的适应能力:

- 辐射抗扰度:对电磁场(例如来自无线电发射器的电磁场)的抵抗力。
- 传导抗扰度:对注入电源或信号线路中的噪声(例如电压浪涌或静电放电)的抵抗力。

#### 2.1.2 EMI

EMI 是指器件或系统无意发射的电磁能量,可能会破坏附近电子设备的运行。通常可分为两种类型:

- 辐射发射:通过空气传输的电磁波(例如,智能手机的射频干扰)。
- 传导发射:通过电力线或电缆传播的噪声(例如,影响电网的电机谐波)。

#### 2.2 EMC 标准

根据不同应用场景的 EMC 合规性要求,国际、地区或行业机构制定了众多 EMC 标准,用于明确电磁辐射和抗扰度的可接受限值和测试方法。最常见的标准制定组织是国际标准化组织 (ISO)、国际电工委员会 (IEC) 和国际无线电干扰特别委员会 (CISPR)。虽然标准制定主体很多,但标准覆盖范围可以划分为三个关键 EMC 标准类别,如图 2-1 所示。

# **EMC**

Universal system EMC standards: IEC 61000 series

Specialized system EMC standards:

- Adjustable-speed electrical drives: IEC 61800-3
- Medical electrical equipment: IEC 60601-1-2
- ...

Integrated circuits EMC standards:

- · Electromagnetic emissions: IEC 61967
- Electromagnetic immunity: IEC 62132
- Impulse immunity: IEC 62215

#### 图 2-1. EMC 标准

第一个 EMC 标准类别是通用系统 EMC 标准,它描述了适用于一般产品或 PCB 系统的 EMC 测试标准,并设定了最低的 EMC 性能指标。例如,IEC 发布的 IEC 61000 系列标准。由于 IEC 61000 是最常见的 EMC 标准,因此节 2.2.1 中详细介绍了其扩展标准。

第二类是专用系统 EMC 标准。为补充通用要求,针对特定应用场景(如汽车、医疗、航空航天等)也制定了一些 EMC 标准,以应对独特的 EMC 挑战,尤其是电磁干扰 (EMI) 问题。

第三个类别是集成电路 (IC) 的 EMC 标准。在 IEC 框架内,有三个核心标准:IEC 61967、IEC 62132 和 IEC 62215。这些测试使用标准化设置(例如,具有预定义代码的 100mm×100mm 多层 PCB)来评估受控测试环境下的 IC 的行为。但是,由于测试结果严重依赖系统变量,不同 IC 之间的比较在统计学上缺乏确定性,因为设置参数(如 PCB 层数、去耦电容器布局或信号路由)的差异,可能会人为地放大或掩盖 IC 的固有特性。因此,很少有半导体公司提供此测试数据。



# 2.2.1 EMC 标准类别

以下部分显示了基于这些组织制定的不同 EMC 标准的 EMC 测试覆盖范围。首先,以 IEC 610000 系列为例,展示 EMS 测试所涵盖的内容。

表 2-1. EMS(抗扰度)测试标准概述

测试类型	标准	用途	测试方法	应用范围
ESD 抗扰度	IEC 61000-4-2	评估人机接触产生的静电放电的抗扰度。	<ul><li>接触放电(大约 2kV-8kV);空气放电 (大约 2kV-15kV)。</li><li>使用 ESD 枪。</li></ul>	消费类电子产品、工业设备。
EFT/脉冲群抗扰 度	IEC 61000-4-4	测试对快速瞬态干扰(例如,继电器开关)的抗扰度。	大约 50ns 脉冲群 ( 0.5kV 至 4kV , 重复 频率为 5kHz )。     由电容钳位耦合到电源或信号线路。	电源、电机驱动器、控制系统。
浪涌抗扰度	IEC 61000-4-5	评估对高能浪涌(例如雷击、负载开关)的抗扰度。	<ul> <li>大约 50 µ s 电压浪涌 (线对线或线对地, 0.5kV 至 4kV)。</li> <li>通过 CDN 或气体放电管耦合。</li> </ul>	电信系统、并网设备。
辐射射频 (RF) 抗 扰度	IEC 61000-4-3	测试对辐射 RF 场(例如, 无线电发射器)的抗扰度。	<ul> <li>射频信号 (80MHz - 6GHz), 具有均匀的 场面积 (3V/m - 30V/m)。</li> <li>天线辐射, 3 米距离。</li> </ul>	无线设备、汽车电子产品。
传导射频 (RF) 抗 扰度	IEC 61000-4-6	评估对通过电缆/电力线耦合的 RF 干扰的抗扰度。	<ul> <li>RF 信号 (150kHz - 80MHz),调制 (1kHz 时 80% AM)。</li> <li>通过 CDN 或电流钳位注入。</li> </ul>	医疗设备、工业自动化。

这里列出了一些 EMI 测试标准,以展示 EMI 测试的覆盖范围。相较于 EMS,EMI 的测试标准和保护等级与应用场景密切相关。

#### 表 2-2. EMI(电磁干扰)测试标准概述

The state of the s					
测试类型	标准	用途	测试方法	应用范围	
辐射发射	CISPR 25	评估汽车电子产品的辐射发射	<ul> <li>RF 信号 (30 MHz - 1GHz)。</li> <li>在消声室中传导,天线距离为 1m/3m/10m。</li> </ul>	车载系统。	
传导发射	CISPR 22/32	测试电源/信号线上的传导发射。	<ul><li>RF 信号 (150 kHz - 30MHz)。</li><li>使用 LISN 测量准峰值和平均值。</li></ul>	电源适配器、工业变频 器。	

www.ti.com.cn EMC 及 EMC 标准

#### 2.3 TI 的 EMC 和 IC 电气可靠性

集成电路 (IC) 电气可靠性是 IC 可靠性的一部分。相关标准包括由联合电子设备工程委员会 (JEDEC) 和静电放电协会 (ESDA) 发布的人体放电模型 (HBM)、带电器件模型 (CBM) 以及闩锁标准,旨在验证集成电路在应力下的长期性能。

# IC reliability

Electrical reliability standards:

- Human body model (HBM): JS-001
- Charged device model (CDM): JS-002
- Latch up: JESD78
- ...

Die fabrication reliability standards Package assembly integrity standards Accelerated lifetime simulation standards Accelerated environment stress standards

....

# 图 2-2. IC 可靠性标准

一些用户将可靠性与 EMC 相混淆,尤其是在 ESD 等级上。对于 IC 电气可靠性,相关标准是 JS-001 (HBM) 和 JS-002 (CBM)。EMC 的相关标准则是 IEC 61000-4-2 和 IEC 61967。这些标准属于两个不同的标准类别。表 2-3 概述了 EMC 和 IC 电气可靠性之间的差异。

表 2-3. EMC 与电气	可靠性对比
----------------	-------

方面	IC EMC 测试	IC 电气可靠性测试
主要目标	检查系统在电气环境下的电磁兼容性。	验证 IC 在电应力下的长期稳定性和寿命,从而防止性能 下降或物理故障。
噪声注入	基于 IC 的系统	IC
测试重点和示例	系统级的电磁相互作用。 示例 - ESD 抗扰度:在使用期间验证系统从 ESD 事件恢复能力。	IC 对于电应力的耐受性。 示例 - HBM、CBM:测试制造和组装过程中 IC 对 ESD 事件的耐受性。
Optimization	是。通过硬件/软件协同设计进行优化提升。	否。需要重新设计 IC 或硅片修订。
软件依赖性	是。依赖于固件。	否
故障影响	系统级故障	不可逆的芯片级损坏

在 IC 设计流程中,重点在于凭借解决物理退化、制造可变性和运行应力问题的各种方法来验证可靠性。虽然在传统的 IC 设计框架中,EMC 不是直接考虑因素,但它面向的是基于 IC 的系统,并非仅仅是 IC。但是,ESD 结构等片上元件仍可以为 EMC 提升提供基础支持。有关 MSPM0 上的相关 EMC 提升功能,请参阅节 4。

对于 EMC 测试,TI 为每个搭载有限数量集成电路 (IC) 的 EVM 提供了 EU 符合性声明,这表明这些 EVM 板可以满足 EN61326-1:2013 要求。下面我们举例说明:LP-MSPM0G3507 EU RoHS 符合性声明 (DoC)。对于 IC 可靠性测试,TI 为每个可订购零件编号的器件提供了资质认证。在限制条件摘要下,用户可以找到每个典型 IC 部件号的数据,如图 2-3 所示。



# Qualification summary

By using this tool to "Search" or "Download", you agree to TI's Terms of use, Privacy policy (including For more information visit Qualification summary FAQ.

Enter a TI part number

M0G3505QPMRQ1

Qualification summary for: M0G3505QPMRQ1 

ACTIVE

Report date: 03/18/2025

TI reference number: 0

图 2-3. IC 可靠性入口

有关 IC 电气可靠性的更多信息,请参阅闩锁效应、ESD 和其他现象应用报告和闩锁效应白皮书。

www.ti.com.cn EMC 提升指南总结

# 3 EMC 提升指南总结

本节总结了快速检查指南,以帮助从软件和硬件两个层面提升基于 MSPM0 的系统中的 EMC。本文档稍后将详细介绍和分析。

## 3.1 PCB 设计指南

印刷电路板 (PCB) 优化是提升电磁兼容性 (EMC) 的关键环节。优化的各项建议将以检查列表格式呈现。所有这些建议对电磁干扰 (EMI) 和电磁敏感性 (EMS) 均有效。

表 3-1. PCB 设计指南

条目	建议类别	建议
原理图设计	MSPM0 最小系统	• 按照数据表 <i>原理图</i> 部分的指南在电源、Vcore 和复位上添加电阻器和电容器。图 3-1 展示了一个示例。
	EMC 保护元件	• 在 I/O 端口和电源输入处添加表 3-2 所示的 EMC 保护元件,以提供更可靠的保护
电源		<ul> <li>将去耦电容器放置在靠近 MCU 的位置,其中 100pF 电容器应放置最靠近。</li> <li>VDD 线路按照以下顺序进入 MCU:分支点 -&gt; 旁路电容器 -&gt; MCU</li> </ul>
PCB 布局	接地	<ul> <li>对于混合信号系统,采用星形接地方式</li> <li>使用连续的接地平面(避免在高速布线下出现分割)</li> <li>在未占用的电路板区域添加接地填充区域</li> <li>在 MCU 下方添加一个实心 GND 平面以降低辐射噪声</li> <li>在 PCB 外围放置 GND 图案,且不要让电源(VDD)或信号线穿过该区域</li> <li>电源和 GND 图案拐角应采用 45 度或半弯设计</li> <li>所有连接器上的接地引脚必须均匀分布</li> </ul>
	振荡器	<ul><li> 缩短外部振荡器环路至 MCU 接地引脚的距离</li><li> 用接地图案环绕振荡器布线</li><li> 将振荡器的 GND 与 PCB 的 GND 分开,以降低辐射噪声</li></ul>
	一般信号	减少布线长度/环路面积(对时钟和高速信号至关重要)     信号布线弯曲 45 度

表 3-2 是用于提升 EMC 的常用无源保护元件。如果用户想要深入了解无源保护元件和 PCB 设计对 EMC 提升的影响,可以参加 Murata 提供的噪声抑制基础课程,这是一个很好的学习资源。

表 3-2. 无源保护元件

类别	MC 类别	使用场合	主要优势	关键参数	设计技巧
电阻器(串联)	EMS、EMI	需要电流控制的高频电 路	限制尖峰、吸收 EMI、低电感	电阻值、寄生电感 (<1nH)	采用金属膜;避免碳成分
钳位二极管	EMS	ESD 敏感型高速接口 (USB、HDMI)	超快响应(< 1ns)、低钳位电 压	钳位电压、峰值脉冲电流、电容	放置在受保护的 IC 附近;与串联电阻器配对
电容器	EMS、EMI	噪声滤波或能量缓冲	陶瓷(高频)、电解(大容量)	SRF、额定电压、电容	将 SRF 与噪声匹配;避 免重叠 SRF
TVS 二极管	EMS	高能浪涌(雷击、电感 负载)	超快钳位 (<1 ps),可处理 10kA 浪涌	反向关断电压、钳位电压	关断电压比工作电压高 20%
铁氧体磁珠	ЕМІ	电源线或数据线上的 GHz 频段噪声	特定于频率的衰减,无直流 损耗	目标频率下的阻抗、直流 电阻 (DCR)	检查直流偏置下的阻抗
共模扼流圈	EMS/EMI	差分线路(CAN、 USB)中的共模噪声	阻断噪声且不使信号失真	阻抗 ( 例如 , 100MHz 时 600 Ω ) 、额定电流	平衡绕组电感;尽量减少 寄生效应



## 表 3-2. 无源保护元件 (续)

类别	MC 类别	使用场合	主要优势	关键参数	设计技巧
EMI 滤波器 (LC/π/T)	EMS/EMI	电源/信号线路中的宽带 噪声	多级拓扑 (用于高/低阻抗的 π/T型)	截止频率、插入损耗	用于电力线的 π 型滤波器;用于信号的 T 型滤波器
气体排放管	EMS	极端浪涌(电信、雷击)	可处理 20kA 浪涌,低电容,耐用	击穿电压、响应时间	与 TVS 二极管配对使用 以实现多级保护

下面是 MSPM0 原理图的示例。有关更多说明,请参阅特定 MSPM0 的数据表。




图 3-1. MSPM0G 基础应用原理图

# 3.2 固件指南

以下是 MSPM0 相关软件配置指南。


#### 表 3-3. MSPM0 配置指南

技术	EMS 覆盖范围	建议	
BOR	EMS	如果需要保存数据,请选择更高的 BOR 级别。	
I/O 设置	LIVIS	保持 I/O 设置为默认值或输出低电平。如果使用漏极开路 IO,需要提供更多保护。	
时钟源		控制时钟的使用。	
电源模式	EMI	运行 MCU 时选择有效的电源模式。	
封装		选择更小、更轻薄的封装。	

以下是提升 EMS 性能的通用固件指南,并且这些指南亦符合相关标准要求。

## 表 3-4. 通用固件指南

技术	关键实施措施	适用标准	解决方案
看门狗和时间控制	使用独立或窗口看门狗;在主环路 中刷新	IEC 60730、ISO 26262、IEC 61508	强制使用看门狗进行故障检测和系统恢复。 ASIL D 要求冗余。
保护未使用的内存	用有效指令填充未使用的闪存或 ROM ( 例如,故障处理例程 )	IEC 60730、ISO 26262	要求开展程序计数器完整性检查并确保软件 具备稳健性。
输入滤波和比较	采用多级检查,包括平均值计算或 去抖动处理	IEC 60730	强调进行噪声滤波以确保传感器的可靠性, 并对输入进行有效性验证。



www.ti.com.cn

EMC 提升指南总结

# 表 3-4. 通用固件指南 (续)

技术	关键实施措施	适用标准	解决方案
未使用的中断管理	将未使用的向量重定向到安全状态 处理程序	IEC 61508、IEC 60730	通过处理所有中断源来确保系统状态可控。
关键和非法字节处理	避免使用关键操作码;使用不可执 行模式替换未初始化的内存	ISO 26262、IEC 60730	强制执行代码完整性以防止潜在的故障。
ADC 平均值计算	执行多次转换并剔除异常值	IEC 60730、ISO 26262	要求对关键数据进行定期的 ADC 自检,并 采用冗余设计。
寄存器重新编程和检查	定期重新配置并验证关键寄存器	IEC 61508、IEC 60730	强制执行周期性自检以确保配置完整性。
冗余数据存储	采用具备 CRC、ECC 的双存储方式;哈希验证	IEC 60730、ISO 26262	要求通过冗余设计实现容错功能;ASIL D强制实现双通道冗余。



# 4 MSPM0 的 EMC 提升特性

本节介绍了可用于提升 EMC 测试表现的 MSPM0 内部特性。如果某些功能配置不当,则这些功能会降低 EMC 性能。

#### 4.1 敏感性防护特性

本节展示了可保护 MSPM0 免受电磁干扰的 MSPM0 内部特性,如表 4-1 所示。

**			
特性	可调节	建议	
POR	否	不适用	
BOR	是	如果需要保存数据,请选择更高的 BOR 级别。	
I/O ESD	否	不适用	
I/O 设置	是	保持 I/O 设置为默认值或输出低电平。如果使用漏极开路 IO,需要提供更多保护。	

表 4-1. 敏感性防护特性总结

#### 4.1.1 POR 和 BOR

一个上电复位 (POR) 电路,用于指示外部电源已达到足够的电压来启动片上带隙基准和 BOR 电路。一个用户可编程的欠压复位 (BOR) 电路,用于确保外部电源保持足够的电压来支持器件的正确运行。就 EM 而言,POR 和 BOR 的存在使 MCU 更加稳健。这也确保了如果任何外部干扰影响电源,应用能够安全恢复。

当电源电压 (VDD) 降至 POR-以下时,将清除整个器件状态。未降至 BOR0- 阈值以下的 VDD 微小变化不会导致 BOR- 违例,此时器件会继续运行。除了 BOR0 以外的 BORx 阈值(例如,BOR1-BOR3)的行为与 BOR0 的行为相同,但 BOR 电路配置为产生中断,而不是立即触发 BOR 复位。




图 4-1. POR、BOR 与电源电压 (VDD) 间的关系

有四个可选的 BOR 阈值电平 (BOR0-BOR3)。在启动期间,BOR 阈值始终为 BOR0。启动后,软件可以重新配置 BOR 电路以使用更高的阈值电平 (BOR1-BOR3)。当 BOR 阈值为 BOR0 时,违例情况会产生 BOR 复位。当 BOR 阈值被重新配置为 BOR1、BOR2 或 BOR3 时,BOR 电路会生成一个 SYSCTL 中断。这可用于向应用发出电源已降至某一特定水平以下的预警。用户可以在中断服务例程中保存数据,并选择复位器件。要启用该功能,请按照图 4-2 上的说明进行操作。



#### 7.6.1 POR and BOR

over operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT	
		Rising			1	1//	
dVDD/dt	VDD (supply voltage) slew rate	Falling (2)			0.01	V/us	
		Falling, STANDBY			0.1	V/ms	
V <sub>POR+</sub>	Power-on reset voltage level	Rising (1)	1.04	1.30	1.5	V	
V <sub>POR</sub> -	Power-on reset voltage level	Falling (1)	0.99	1.25	1.48	V	
V <sub>HYS, POR</sub>	POR hysteresis		30	58	74	mV	
V <sub>BOR0+</sub> ,		Cold start, rising (1)	1.48	1.54	1.61		
V <sub>BOR0+</sub>	Brown-out reset voltage level 0 (default level)	Rising (1) (2)	1.56	1.58	1.61	V	
V <sub>BOR0</sub> -		Falling (1) (2)	1.56	1.57	1.61		
V <sub>BOR0, STBY</sub>		STANDBY mode (1)	1.54	1.56	1.60		
V <sub>BOR1+</sub>		Rising (1) (2)	2.15	2.17	2.23	V	
V <sub>BOR1</sub> -	Brown-out-reset voltage level 1	Falling (1) (2)	2.12	2.14	2.19		
V <sub>BOR1, STBY</sub>		STANDBY mode (1)	2.06	2.13	2.20		
V <sub>BOR2+</sub>		Rising (1) (2)	2.74	2.77	2.83		
V <sub>BOR2</sub> -	Brown-out-reset voltage level 2	Falling (1) (2)	2.71	2.73	2.80	V	
V <sub>BOR2</sub> , STBY		STANDBY mode (1)	2.68	2.71	2.82		
V <sub>BOR3+</sub>		Rising (1) (2)	2.88	2.96	3.04		
V <sub>BOR3</sub> -	Brown-out-reset voltage level 3	Falling (1) (2)	2.85	2.93	3.01	V	
V <sub>BOR3, STBY</sub>	1	STANDBY mode (1)	2.80	2.92	3.02		
	-						

图 4-2. SysConfig 中的 BOR 级别设置

#### 4.1.2 NMI 和硬故障

MSPM0 有两种中断机制来处理 MCU 的意外行为,这对于分析 EMS 故障的根本原因很有帮助。第一种是 NMI,旨在处理需要立即关注的关键系统事件。第二个是硬故障,这是一个不可屏蔽的异常,它由严重的系统错误触发且无法由其他异常机制处理。

当 NMI 发生时,用户可以通过检查 NMI 中断索引来跟踪触发源,并查找有效的解决方案。表 4-2 展示了一个示例。

索引 (IIDX)	名称	说明
0	无	无 NMI 挂起。
1	BORLVL	表示 VDD 已降至指定的 VBOR- 阈值以下。
2	WWDT0	发生 WWDT0 违例。
3	WWDT1	发生 WWDT1 违例。
4	LFCLKFAIL	指示 LFXT 或 LFCLK_IN 时钟源已死。如果 LFCLK 不是作为 MCLK 源而是为外设(例如,RTC)提供源,此指示对于处理 LFCLK 错误很有用。
5	FLASHDED	表示检测到闪存 double-bit 不可纠正的错误。
6	SRAMDED	表示检测到 SRAM double-bit 不可纠正的错误。

表 4-2. MSPM0G 的不可屏蔽中断事件

对于不可恢复的故障,如内存访问错误、未对齐的内存操作、未定义或非法指令的执行以及总线错误,硬故障可作为最后处理手段。与高端 Cortex®-M 内核 (例如,M3 和 M4)不同,M0+ 缺乏可配置的故障状态寄存器 (CFSR),这让故障分析更具挑战性且更依赖于手动检查。硬故障会产生硬故障中断。用户可以使用此信号作为断言信号,以调整系统来通过 EMS 测试。

#### 4.1.3 I/O ESD 和设置

微控制器输入和输出电路在设计时已经将 ESD 问题和闩锁效应问题考虑在内。但是,其自保护能力有限,尤其是在 EMS 测试中暴露于非法电压和高电流注入时。如果以下功能无法正常发挥作用或无法满足 IO 配置,TI 强烈建议实施额外的硬件保护。

图 4-3 展示了 MSPMO 的详细 I/O 结构。对于非法电压和高电流注入产生的能量,存在两种可能的耗散路径。第一条也是默认路径,由两个 ESD 二极管构成。第二条是 ESD 二极管附近的 P 通道金属氧化物半导体 (PMOS) 与 N 通道金属氧化物半导体 (NMOS)。






图 4-3. MSPM0G IO 结构

如果施加的信号超过最大输入电压范围 (-0.3V≃VCC + 0.3V), ESD 二极管将被触发。ESD 二极管可以承受在典型静电放电事件过程中产生的瞬时安培级电流(根据 HBM 或 CDM 标准)。此 ESD 结构还有助于在 EMS 测试中抵御非法电压和高电流注入。

对于全功能 IO,在输出驱动逻辑的控制下,PMOS 和 NMOS 也可以作为释放电应力的路径。然而,对于漏极开路 IO,并不存在上拉钳位二极管和 PMOS。因此,当出现正电应力时,没有路径释放能量。表 4-3 中展示了不同 I/O 设置的建议。



#### 表 4-3. IO 设置对 EMS 的影响

IO 类型	IO 设置	IO 状态	影响	EMS 保护
常规 IO	GPIO 输出和外设输出(例如 UART)	输出模式	MOS 和 ESD 结构会产生 EMC 噪声	最佳保护
	默认设置和模拟功能	高阻态模式	ESD 结构会释放 EMC 噪声	良好保护
	GPIO 输入和外设输入(例如,UART)	输入模式	ESD 结构会释放 EMC 噪声 会将噪声引入 MCU 内部电路	良好保护
	GPIO 和外设输出低电平	输出模式	MOS 和 ESD 结构会产生 EMC 噪声	最佳保护
漏极开路 IO	GPIO 和外设输出高电平	输出模式	没有路径来消耗正能量	正噪声风险,可能需要外部保护
	默认设置和模拟功能	高阻态模式	没有路径来消耗正能量	正噪声风险,可能需要外部保护
	GPIO 输入/外设输入(例 如,UART)	输入模式	没有路径来消耗正能量	正噪声风险,可能需要外部保护

## 4.2 减少发射特性

本节展示了 MSPM0 控制电磁干扰的内部特性,如表 4-4 所示。

## 表 4-4. 减少发射的特性总结

特性	特性可调节建议					
时钟源	是	控制时钟的使用。				
电源模式	是	根据相关的 MCU 运行要求选择有效的电源模式。				
封装	是	选择更小、更轻薄的封装。				

#### 4.2.1 时钟源

时钟信号是微控制器系统中 EMI 的一个主要来源。时钟噪声通过引入系统的电源传播,也直接从 MCU 封装发射,从而导致辐射 EMI。

对于时钟噪声,时钟频率和电流消耗是评估其影响的两个关键因素。时钟频率决定了噪声的频谱范围。电流消耗则是整体噪声强度的一个可靠指标。通常情况下,高时钟频率和高电流消耗会增加时钟噪声。

MSPM0 微控制器系列为用户提供了灵活的时钟选择。其中提供了多个内部和外部振荡器,用于生成供系统使用的低频至高频时钟。下面为用户提供了 MSPM0 时钟频率和电流消耗的汇总信息。

备注

启用外部 HFXT 时,切记需要禁用 SYSOSC。



#### 表 4-5. MSPM0G 的时钟源

		7C T 01 III	O. 11100 H2121 NA	
时钟类型	时钟源	时钟频率范围	测试条件	典型电流消耗
SYSPLL	内部	高达 80MHz	fSYSPLLREF=32MHz , fVCO=160MHz	316uA
SYSOSC		≃4-32MHz	f <sub>SYSOSC</sub> =4MHz	20uA
			f <sub>SYSOSC</sub> =32MHz	80uA
			f <sub>SYSOSC</sub> = 32MHz,启用 ROSC	90uA
LFOSC		32.768kHz	LFOSC=32.768kHz	300nA
HFXT	外部	≃4-48MHz	$f_{HFXT}$ =4MHz , $R_m$ =300 $\Omega$ , $C_L$ =12pF	75uA
			$f_{HFXT}\text{=}48\text{MHz}$ , $R_{m}\text{=}30\Omega$ , $C_{L}\text{=}12\text{pF}$ , $C_{m}\text{=}6.26\text{fF}$ , $L_{m}\text{=}1.76\text{mH}$	600uA
LFXT		32.768kHz	XT1DRIVE=0 , LOWCAP=1	200nA

与外部时钟源相比,内部时钟源的电路布线更短,并且受到 MCU 结构屏蔽。外部时钟源具有较低的时钟抖动,而这也是一个重要的发射噪声源。因此,很难比较内部和外部时钟源之间的发射噪声。

一般的结论是,较低的时钟频率会产生较低的发射噪声。内部和外部时钟的选择需根据具体情况而定。

#### 4.2.2 电源模式

由于时钟和外设活动的不同,微控制器 (MCU) 的电源模式会对 EMI 产生显著影响。在 MCU 运行过程中,高频时钟信号会产生强谐波。来自同步时钟网络(例如 CPU、外设)的离散频谱峰值会放大辐射。

MSPM0 系列提供五种主要工作模式(电源模式),可根据应用要求优化器件功耗。这些模式为:RUN、SLEEP、STOP、STANDBY 和 SHUTDOWN。不同的电源模式代表着不同的可用时钟源和不同的可用外设。在每种电源模式下,通过限制最大系统时钟频率,有三种模式策略选项。表 4-6 展示了每种工作模式下支持的功能示例。有关完整表格以及不同条件下可用的外设信息,请参阅器件的 MSPM0 数据表。

#### 表 4-6. MSPM0G 不同工作模式下支持的功能

			į	<b>全行</b>	睡眠		停止			待机		
运行模式		RUNO	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP1	STOP2	STANDBY0	STANDBY1
	SYSOSC	EN	EN	DIS	EN	EN	DIS	OPT	EN	DIS	DIS	DIS
振荡器	LFOSC 或 LFXT				EN	I ( LFOS	C 或 LF〉	C 或 LFXT)				
	HFXT	OPT	DIS	DIS	OPT	DIS	DIS	DIS	DIS	DIS	DIS	DIS
	SYSPLL	OPT	NS	NS	OPT	NS	NS	NS	NS	NS	NS	NS
	CPUCLK	80MHz	32k Hz	32kHz	32kHz DIS							
时钟	MCLK 至 PD1	80MHz	32k Hz	32kHz	80MHz	80MHz 32kHz 32kHz DIS				DIS		
	ULPCLK 至 PD0	40MHz	32k Hz	32kHz	40MHz	32kHz	32kHz	4MHz	4MHz	32	32kHz DIS	
	LFCLK					32kHz						DIS
CPU EN DIS												
+ <del>+</del> > ++++×	DMA			OPT				DIS (支持的触发器)				
核心功能	闪存			EN						DIS		
	SRAM			EN						DIS		

分析数字外设和核心功能的工作频率和电流消耗,以评估发射噪声水平。如需查找这些信息,请参阅器件数据表和 MSPM0G3507 低功耗测试和指导。

TI 建议根据相关 MCU 的运行要求,选择有效的电源模式级别和模式策略选项。

#### 4.2.3 封装

通常,IC 封装生成的 EMI 与同一系列中的封装尺寸呈反比关系。由于寄生电感减小和电流环路面积最大程度地缩小,较小的封装往往产生更低的噪声辐射,而寄生电感和电流环路面积这两个因素会直接影响高频辐射特性。这种现象源于小型化封装技术中引脚框架长度的缩短、热阻的优化以及互连路径的缩短。

以下是按封装产生电磁干扰 (EMI) 贡献从高到低的顺序排列:

- TSSOP (薄型紧缩小外形封装)
- SOT (小外形晶体管)
- VSSOP(极薄紧缩小外形封装)
- QFP(四方扁平封装)
- QFN(四方扁平无引线封装)
- BGA(球栅阵列封装)
- WCSP(晶圆级芯片级封装)

为获得最佳 EMI 性能, TI 建议用户一开始就选择更小、更薄的封装。



# 5 EMS 测试分析

用于分析 MSPM0 上的 EMS 提升情况的模型,如图 5-1 所示。EMS 测试首先在系统中注入噪声,该系统可以是 PCB 或产品。然后,噪声通过 IO 或电力线进入 MSPM0。调试和改进的重点在于 PCB 优化(传播路径)和 MSPM0 配置。




图 5-1. EMS 的噪声传播模型

# 5.1 根本原因分析

鉴于 EMS 标准中的各种分类级别,MSPM0 在进行 EMC 测试时会遇到这些不同的故障类别。一些故障是可以接受的,尤其是当可以在测试中使用系统复位的情况下。以下各部分提供了更多详细信息。

故障类别	具体表现	根源	EMC 测试可接受性	建议	
	IO 或外设功能丧失	金属化缺陷			
永久损坏	漏电流	氧化层击穿	不可接受	检查是否超出绝对最大额定值和建议运 行条件。	
	DVCC-GND 短路	老化缺陷		14.24.11	
	MCU 复位异常	触发 POR 或 BOOTRST		检查 RSTCAUSE 以了解复位原因。	
可恢复故障	MCU 功能异常	触发硬故障或者寄存器和 RAM 变化	条件性接受	检查 IPSR 以了解中断源。	

表 5-1. EMS 故障类别和原因

#### 5.1.1 永久损坏

从数据表的角度来看,异常 MCU 性能是由于超出了规定的规格。首先是绝对最大额定值。如果用户操作超过此规格,则可能会发生永久性损坏。以 MSPM0G3507 为例,如表 5-2 所示。在 EMS 测试中,通常不满足公共容差引脚的输入电压,当发射噪声通过 IO 引脚注入 MSPM0 时,会导致 MSPM0 损坏。另一点是恒定二极管电流规格。这是电流限制,超过此限值时 ESD 二极管会导通并开始钳制电压。如果不允许 ESD 二极管电流,例如 MSPM0C1104 中的 PA24,则这意味着 ESD 二极管从一开始就会进行电压钳位。

	表 5-2. MSPMUG 的绝对最大额定值						
	<b>参数</b> <sup>(1)</sup>	<b>测试条件<sup>(2)</sup></b>	最小值	最大值	单位		
VDD	电源电压	在 VDD 引脚处	-0.3	4.1	V		
VI	输入电压	施加到任何 5V 容限开漏引脚	-0.3	5.5	V		
VI	输入电压	施加到任何常见容限引脚	-0.3	V <sub>DD</sub> + 0.3 (最大值为 4.1)	V		
L	流入 VDD 引脚的电流(拉电流)	-40°C ≤ Tj ≤ 130°C		80	mA		
流入 VDD 引脚的电流(拉电流)	-40°C ≤ Tj ≤ 85°C		100	mA			
流出 VSS 引脚的电流电流)		-40°C ≤ Tj ≤ 130°C		80	mA		
l <sub>vss</sub>	流出 VSS 引脚的电流(灌电流)	-40°C ≤ Tj ≤ 85°C		100	mA		

表 5-2. MSPM0G 的绝对最大额定值

www.ti.com.cn EMS 测试分析

#### 表 5-2. MSPM0G 的绝对最大额定值 (续)

参数 <sup>(1)</sup>		<b>测试条件<sup>(2)</sup></b>	最小值 最大值	单位	
	SDIO 引脚的电流	SDIO 引脚灌入或拉出的电流	6	mA	
	HS_IO 引脚的电流	HSIO 引脚灌入或拉出的电流	6	mA	
IIO	HDIO 引脚的电流	HDIO 引脚灌入或拉出的电流	20	mA	
ODIO 引脚的电流 C		ODIO 引脚灌入的电流	20	mA	
I <sub>D</sub>	受支持的二极管电流	任一器件引脚上的二极管电流	±2 <sup>(3)</sup>	mA	

- (1) 应力超出*绝对最大额定值*下列出的值可能会对器件造成永久损坏。这些仅为应力等级,并不意味着器件在这些条件下以及在*建议运行条件*以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 电路板焊接期间能够采用较高的温度,根据现行的 JEDEC J-STD-020 规范,峰值回流焊温度不得超过器件装运包装盒或卷盘上标注的界定值。
- (3) PA21 具有用于测试目的的内部连接,该引脚上不允许注入电流。

其次是建议运行条件。如果 MSPM0 超过此规格,则可能会发生可恢复故障。因此,建议按照说明使用电容器。

#### 表 5-3. 建议运行条件

(3)			标称值	最大值	单位
VDD	电源电压	1.62		3.6	V
VCORE	VCORE 引脚上的电压 <sup>(2)</sup>		1.35		V
C <sub>VDD</sub>	VDD 和 VSS 之间连接的电容器 (1)		10		uF
C <sub>VCORE</sub>	VCORE 和 VSS 之间连接的电容器 (1) (2)		470		nF

- (1) 分别在 VDD 和 VSS 与 VCORE/VSS 之间连接 C<sub>VDD</sub> 和 C<sub>VCORE</sub> 并尽可能靠近器件引脚。 C<sub>VDD</sub> 和 C<sub>VCORE</sub> 需要一个至少具有该额定值 和 ±20% 或更高容差的低 ESR 电容器。
- (2) VCORE 引脚只能连接到 C<sub>VCORE</sub>。 请勿向 VCORE 引脚提供任何电压或施加任何外部负载。
- (3) 等待状态由系统控制器 (SYSCTL) 自动管理,无需由应用软件进行配置,除非 MCLK 来自高速时钟源 ( HFCLK 或 SYSPLL 提供的 HSCLK )

#### 5.1.2 可恢复故障

对于可恢复故障,MSPM0 器件包含多种诊断机制,用于在运行时检测错误。表 5-4 列出了错误源及其相应的处理 机制。这可用于在 EMS 故障分析中提供额外的分析信息。

#### 表 5-4. 错误源和处理机制

错误源	误差	处理机制
闪存(如果器件具有 ECC)	不可纠正的 ECC 错误 (如果器件有 ECC)	<ul> <li>对于 CPU 或 DMA 请求,会向处理器生成 FLASHDED 不可屏蔽中断或生成 SYSRST,具体取决于 FLASHECCRSTDIS 位的配置</li> <li>在 SYSCTL 的 SYSSTATUS 寄存器中设置 FLASHDED 粘滞位</li> </ul>
	可纠正的 ECC 错误(如果器件有ECC)	<ul> <li>SYSCTL 中也会生成 FLASHSEC 中断</li> <li>在 SYSCTL 的 SYSSTATUS 寄存器中设置 FLASHSEC 粘滞位</li> </ul>
SRAM	不可纠正的 ECC 错误(如果器件有 ECC)	• 向处理器生成 SRAMDED 不可屏蔽中断
	可纠正的 ECC 错误(如果器件有ECC)	• 向处理器生成 SYSCTL SRAMSED 中断
	奇偶校验错误(如果器件有奇偶校验)	<ul><li>如果请求来自 CPU,则向处理器生成不可屏蔽中断</li><li>如果请求来自 DMA,则生成 DMA 数据错误中断</li></ul>
	CPU 访问时的地址错误	• CPU 中生成硬故障
	DMA 访问时的地址错误	DMA 控制器中生成 DMA 地址错误中断
	CAN SRAM 上的 ECC 错误 ( 如果器件 具有 CAN-FD )	• CAN-FD 外设中生成中断



# 表 5-4. 错误源和处理机制 (续)

错误源	误差	处理机制
SHUTDNSTOREx 存储器 ( 如果存 在 )	奇偶校验错误	• 生成 POR
СКМ	MCLK 失效	• 生成 BOOTRST
	LFCLK 失效(如果存在)	<ul> <li>如果 LFCLK 作为 MCLK 的时钟源,则生成 BOOTRST</li> <li>SYSCTL NMI 寄存器中生成 LFCLKFAIL 不可屏蔽中断</li> </ul>
CPUSS (如果器 件具有 MPU)	存储器保护单元违例	• CPU 中生成硬故障
WWDT	WWDT0 违例	• 根据 WWDTLP0RSTDIS 位的配置,在 SYSCTL NMI 寄存器中生成 BOOTRST 或生成不可屏蔽中断
	WWDT1 违例(如果存在)	• 根据 WWDTLP1RSTDIS 位的配置,在 SYSCTL NMI 寄存器中生成 BOOTRST 或生成不可屏蔽中断
PMU	调整奇偶校验错误	• 生成 POR
	POR0- 电源错误	• 生成 POR
	BOR0- 电源错误	• 生成 BOR
	BOR1/2/3- 电源错误	SYSCTL NMI 寄存器中生成 BORLVL 不可屏蔽中断
CPUSS	存储器保护单元违例(如果存在)	• CPU 中生成硬故障

如果 MCU 复位异常,则用户可以使用 DL\_SYSCTL\_getResetCause () 软件函数从 RSTCAUSE 寄存器获取复位源信息。然后搜索 RSTCAUSE 表以了解复位源,如表 5-5 所示。

www.ti.com.cn EMS 测试分析

#### 表 5-5. MSPM0G 的 RSTCAUSE 字段说明

位	字段	类型	复位	说明
31-5	RESERVED	R	0h	
4-0	ID	RC	Oh	ID 是一个"读取以清除"字段,指示自上次读取以来的最低级别复位原因。 Oh = 自上次读取后无复位 1h = POR 违例,SHUTDNSTOREx 或 PMU 调整奇偶校验故障 2h = NRST 触发 POR(保持时间大于 1 秒) 3h = 软件触发了 POR 4h = BOR0 违例 5h = 关断模式退出 8h = 非 PMU 调整奇偶校验故障 9h = 致命时钟故障 Ah = 软件触发的 BOOTRST Ch = NRST 触发 BOOTRST (保持时间小于 1 秒) 10h = BSL 退出 11h = BSL 进入 12h = WWDT0 违例 13h = WWDT1 违例 14h = 闪存不可纠正的 ECC 错误 15h = CPULOCK 违例 1Ah = 调试触发了 SYSRST 1Bh = 软件触发了 CPURST 1Dh = 软件触发了 CPURST

如果未发生复位并且 MCU 仅出现功能异常,则 MCU 会陷入默认处理程序中。要了解确切的中断源,用户可以使用 \_GET\_IPSR () 软件函数读取 IPSR 寄存器。表 5-6 展示了一个示例。有关详细的中断源信息,请参阅器件特定 TRM 中的 *MSPMO 平台处理器中断和异常表* 部分。

表 5-6. MSPM0 平台处理器中断和异常

异常编号	NVIC 编号	优先级组	异常或中断	矢量表地址	矢量说明
-	-	-	-	0x0000.0000	栈指针
1	-	-3	复位	0x0000.0004	复位向量
2	-	-2	NMI	0x0000.0008	NMI 处理程序
3	-	-1	硬故障	0x0000.000C	硬故障处理程序

#### 5.2 调试流程

EMS 调试流程的核心思路是将 EMS 故障分类为表 5-1 中的典型根本原因类别。随后,借助一些断言信号来找出传播路径。最终,通过对软件和硬件进行有针对性的调整,有效应对电气应力问题。

- 1. 务必保证能够稳定、持续地重现 EMS 测试中的故障现象,并检查这是永久性损坏问题还是可恢复的故障问题。如果存在永久性损坏问题,请转至步骤 4。
- 2. 检查示波器或逻辑分析仪在当前测试环境下,是否能够在不受测试噪声干扰的情况下正常工作。如果可以,对输入输出 (IO) 信号、电源以及复位引脚进行检查,判断其是否超出规定的规格条件。此举有助于直接确定故障的传播路径。
- 3. 在 NONMAIN 配置中禁用 BSL,然后利用断言信号来检查 MCU 是否处于复位状态,或者是否已进入默认处理程序。如果 MCU 进入默认处理程序并且允许进行复位操作,请在默认处理程序中添加软件复位。以下为检查 MCU 状态的一些具体方法。
  - MCU 处于复位状态:
    - a. 输出时钟信号,查看该信号是否会暂停一段时间。
    - b. 在主函数起始位置添加一段 GPIO 电平翻转代码,以此来查看该 GPIO 是否会进行电平翻转。
    - c. 在不对器件重新编程或复位的前提下连接设备,接着查看 RSTSOURCE 寄存器来确定复位的原因。
  - MCU 已进入默认处理程序,由 NMI 或硬件故障触发:
    - a. 输出时钟信号以查看该信号是否持续输出。



- b. 在默认处理程序中添加一个 GPIO 电平翻转代码,以查看 GPIO 是否会进行电平翻转。
- c. 在不编程或复位的情况下连接器件,以此检查代码在默认处理程序中的运行位置。
- 4. 检查更改 IO 状态是否可以解决此问题。
  - 仅使一个 GPIO 进行电平翻转,其余 GPIO 保持默认的状态(高阻态模式)。此 GPIO 用于指示器件是否仍会复位或进入默认处理程序。如果 EMS 故障消失,则逐个启用功能以观察哪一个 IO 是故障传播路径。
- 5. 如果 EMS 故障仍然发生,则需对硬件进行临时修改。首先,检查噪声是否来自电力线。
  - 使用无源保护元件为 MCU 电源部分提供强有力的保护,如表 3-2 所示。如果问题已解决,则逐个启用功能以查看问题是否会再次出现。
- 6. 如果 EMS 故障仍然发生,则检查噪声是否是由 IO 连接引起的。
  - 通过逐一移除电阻器或 NPN 来物理隔离 MCU 的 IO,以找出作为故障传播路径的 IO 端口。然后添加表 3-2 中所示的无源保护元件,以检查问题是否已解决。

# 6 EMI 测试分析

以下是用于分析和改善 MSPM0 上 EMI 的模型。发射是通过 MSPM0 与 PCB 或系统之间的相互作用产生的。用户可调试和改进的地方侧重于,分析不同 MSPM0 运行设置的作用,并对 MSPM0 配置或 PCB 进行优化。




图 6-1. EMI 的噪声传播模型

# 6.1 根本原因分析

表 6-1 从 MSPM0 的角度总结了 EMI 故障和根本原因。以下各部分将进行更详细的说明。

(*** *** *** *** *** *** *** *** *** **							
噪声源	原因	建议					
电力线	<ul> <li>MSPM0 电源引脚附近的去耦电容器不够充足以及 PCB 布局不正确</li> <li>接地不当(例如,模拟或数字接地混合;多点接地;接地平面缺失)</li> <li>电源/信号路径中的电流环路面积过大</li> </ul>	优化 PCB 布局并添加电容器以覆盖相关的频率范围					
外部 Vcore	Vcore 引脚附近的去耦电容器不够充足以及印刷电路板 (PCB) 布局不当	优化 PCB 布局并添加电容器以覆盖相关的频率范围					
Ю	GPIO 中的压摆率或驱动强度不受控制     信号转换期间瞬态电流过高	使用 RC 滤波器来减少瞬态电流和高频电压分量。					

表 6-1. EMI 故障类别和原因

## 6.1.1 电力线

对于数字电路而言,存在三大主要噪声源(如图 6-2 所示),它们是导致 EMI 问题的根源。第一个是电压信号。由于数字电路通过在信号线上进行高与低电压状态的切换来处理信息,这会产生信号切换,而这些切换会在宽频谱范围内分解为离散谐波分量。第二个是信号电流。在开关事件期间,当栅极电容进行充电和放电时,瞬态电流就会流过信号线。第三个是短路电流。在 CMOS 数字集成电路 (IC) 中,当 PMOS 和 NMOS 晶体管在逻辑转换期间同时短暂导通时,会出现短路电流尖峰。这种瞬态电流会直接在电源和地之间流动。




图 6-2. 数字电路中的噪声源



对于由电压信号噪声和单电流噪声引起的信号线噪声,请使用 RC 滤波器来改善 EMI。对于由短路电流引起的电力线噪声,请使用去耦电容器来帮助改善 EMI。

需要重点关注的问题是, MSPM0 电源引脚和 Vcore 引脚附近的去耦电容器。对于去耦电容器, TI 建议将 10 μ F 和 0.1 μ F 的低 ESR 陶瓷去耦电容组合连接至 VDD 和 VSS 引脚。可以使用值更大的电容,但可能会影响电源轨斜升时间。去耦电容器必须尽可能靠近其去耦的引脚的位置(几毫米范围内)。表 6-2 展示了电源器件 PCB 设计不当的影响,所有这些都会增加发射噪声。

农 0-2. FOD 及11个三的影响				
不当设计	影响			
大型 ESR 电容器	瞬态电流导致大幅的压降			
电容器与 MSPM0 之间的距离长	MSPM0 的高频电流的环路面积大			
10uF 电容器比 0.1uF 更靠近 MSPM0	高频电流的环路面积比低频电流的大			

表 6-2. PCB 设计不当的影响

电容器的阻抗在整个频率范围内是不同的,如图 6-3 所示。通常,1uF 电容器可覆盖大约 3-30MHz。0.1uF 电容器可以覆盖大约 6-60MHz。0.01uF 电容器可以覆盖大约 30-300MHz。1nF 电容器可以覆盖大约 60-600MHz。用户可以选择更多具有不同电容值的电容器来覆盖目标频率范围。电容值较小的电容器在较高频率下更有效,并且更容易受到寄生电感的影响。因此,通过将电容器放置在更靠近 MCU 的位置,可以更大限度地减小高频电流的环路面积。




图 6-3. 电容器阻抗性能

#### 6.1.2 外部 Vcore

MSPM0 的电源管理单元 (PMU) 使用片上可配置的低压降 LDO 来生成 1.35V 的电源轨,为器件核心供电。通常,内核稳压器输出 (VCORE) 为内核逻辑 (包括 CPU、数字外设和器件存储器)供电。对于某些 MSPM0 器件,其内部的 LDO 需要一个连接在器件 VCORE 引脚和 VSS (接地)之间的外部电容器 (C<sub>VCORE</sub>)。而对于有些 MSPM0 器件,耦合电容器则集成在 IC 中。




图 6-4. MSPM0G 的电源模块

LDO 无法即时响应瞬态情况。在流经导通元件的电流根据增加的负载进行调节之前,会发生延迟。在此延迟时间内,输出电容器需要提供全部的瞬态电流。因此,输出电容的数量和相关的寄生元件会极大地影响 LDO 电路的瞬态响应。与使用内部电容器相比,使用外部电容器对寄生电感更敏感,并会对高速数字电路产生的电源噪声在负载瞬态响应方面表现较差。图 6-5 展示了 Vcore 上的一个传导噪声示例。在此示例中,C<sub>VCORE</sub> 为 0.47uF,MSPM0 使用一个 NOP 运行。



图 6-5. MSPM0L 上 Vcore 的传导噪声

为了提高 MCU 的 EMI 性能,建议使用低 ESR 电容器来降低寄生效应的影响。除了建议的 0.47 μ F 电容器外,用户还可以添加更多具有不同电容值的电容器,以覆盖目标频率范围。有关更多有关输出电容对 LDO EMI 性能影响的信息,请参阅 LDO 的 EMC 措施应用手册和了解 LDO 负载瞬态响应的模拟设计期刊应用手册。

# 6.2 调试流程

EMI 调试流程的核心是将 EMI 故障分类为表 6-1 中的典型噪声源。然后,通过对软件和硬件进行有针对性的调整来降低发射噪声。

- 1. 检查 IO 功能的贡献情况。
  - 逐个注释与 IO 切换相关的功能,并记录噪声水平的降低情况。
- 2. 检查时钟、CPU、内存访问的贡献情况。



- 尝试不同的电源模式和不同的电源模式策略选项(RUN0、RUN1、RUN2、STANDBY0)并记录噪声级别的降低情况。
- 3. 计算 IO 功能、时钟、CPU 和内存访问对噪声的贡献情况。
- 4. 控制 MSPM0 功能的使用。如果问题仍未解决,则添加无源保护组件(如表 3-2 所示)或优化 PCB 布局(如表 3-1 所述)。

www.ti.com.cn 总结

## 7总结

本文档全面介绍了基于 MSPM0 的 EMC 保护措施。用户可以全面了解如何在开发基于 MSPM0 的系统时增强 EMC。同时,在 EMC 测试期间,本文档还针对常见问题提供了详细且全面的调试思路及解释。

# 8参考资料

- 德州仪器 (TI), 闩锁效应, 白皮书
- 德州仪器 (TI), 闩锁效应、ESD 和其他现象,应用手册
- 德州仪器 (TI), ESD 二极管电流规格,应用手册
- 德州仪器 (TI), MSP430 系统级 ESD 注意事项,应用手册
- 德州仪器 (TI), MSPM0G3507 低功耗测试和指导,应用手册
- 德州仪器 (TI), LDO 的 EMC 措施,应用手册
- 德州仪器 (TI), MSPM0 G 系列 80MHz 微控制器, 技术参考手册
- 德州仪器 (TI), MSPM0G350x 具有 CAN-FD 接口的混合信号微控制器数据表
- Murata,噪声抑制基础课程,在线培训
- ROHM,了解LDO负载瞬态响应的模拟设计期刊,应用手册。

# 重要通知和免责声明

TI"按原样"提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。 严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务,TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 版权所有 © 2025,德州仪器 (TI) 公司