

Application Note

TAx5x1x 系列支持的时钟错误配置、检测和模式

Sanjay Dixit, Saikiran Kurba

摘要

本应用手册适用于以下器件：

TAC5212、TAC5112、TAC5211、TAC5111、TAA5212、TAD5212、TAD5112、TAC5412-Q1、TAC5411-Q1、TAC5312-Q1、TAC5311-Q1、TAC5212-Q1、TAC5211-Q1、TAC5112-Q1、TAC5111-Q1、TAA5412-Q1、TAD5212-Q1、TAD5112-Q1

TAX5X 系列中的时钟检测模块包含以下功能：

- 检测采样速率 (Fs 速率)。
- 检测提供的源时钟和提供的 Fsync 之间的比率。
- 监控 Fs 速率以及源时钟与 Fs 的比率，并在检测到值发生任何变化时标记相应的指示。
- 相应地记录传入 Fs 速率以及源时钟与 Fs 的比率的寄存器。

内容

1 引言.....	2
2 半自动模式.....	3
3 时钟错误检测.....	4
4 确定自动检测模式下的传入时序.....	5
5 总结.....	6

商标

所有商标均为其各自所有者的财产。

1 引言

TAX5X 系列允许将多种时序输入到芯片中。这些时序包括标准音频速率和非标准音频速率。这些器件会检测时序是否有效，如果有效，则自动配置内部 PLL 和分频器。如果时序发生变化，此器件还会返回时钟错误。也可以通过寄存器读取实际输入时序

在自动配置中，将识别以下几个 F_s 存储桶，如表 1-1 所示。

表 1-1. 1% 容差 - 可检测到的 F_s 存储桶

F_s 最小值 (KHz)	F_s 典型值 (KHz)	F_s 最大值 (KHz)
698.54	768	775.68
349.27	384	387.84
174.64	192	193.92
87.32	96	96.96
43.66	48	48.48
29.11	32	32.32
21.83	24	24.24
14.55	16	16.16
10.91	12	12.12
7.28	8	8.08
4.37	4.8	4.85
2.73	3	3.03

默认情况下，SW 引脚配置模式 (表 1-1) 仅支持 1% 的容差频率范围，可以使用适用于 PASI 的 B0_P0_R50[1] 和适用于 SASI 的 B0_P0_R51[1] 扩展为支持 5% 的容差范围 (表 1-2)。

表 1-2. 2 5% 容差 - 可检测到的 F_s 存储桶

PASI/SASI SAMP_RATE	F_s 最小值 (KHz)	F_s 典型值 (KHz)	F_s 最大值 (KHz)
1	670.32	768	806.40
5	335.16	384	403.20
10	167.58	192	201.60
15	83.79	96	100.80
20	41.90	48	50.40
23	27.93	32	33.60
25	20.95	24	25.20
28	13.97	16	16.80
30	10.47	12	12.60
33	6.98	8	8.40
37	4.19	4.8	5.04

2 半自动模式

有时，需要使用非标准时钟速率。请参阅表 2-1。要启用非标准时钟速率的检测，需要指定频率范围。可通过设置以下寄存器来指定此频率范围。

- 寄存器 0x32 中的 PASI_SAMP_RATE(5..0)
- 寄存器 0x33 中的 SASI_SAMP_RATE(5..0)

完成这些设置后，如果传入 FSYNC 频率与 0x32 和 0x33 中的采样速率设置匹配，则自动配置功能生效。

表 2-1. 所有采样频段

序号	Fs 频段 (Hz)			振荡器计数范围	
	最小值	典型	最大值	最小值	最大值
1	670320	768000	806400	12	21
2	536256	614400	645120	15	26
3	446880	512000	537600	18	30
4	383040	438857.14	460800	22	35
5	335160	384000	403200	25	40
6	297920	341333.33	358400	28	45
7	268128	307200	322560	32	50
8	223440	256000	268800	38	59
9	191520	219428.57	230400	45	69
10	167580	192000	201600	52	78
11	148960	170666.67	179200	58	88
12	134064	153600	161280	65	98
13	111720	128000	134400	78	117
14	95760	109714.29	115200	92	136
15	83790	96000	100800	105	155
16	74480	85333.33	89600	118	175
17	67032	76800	80640	132	194
18	55860	64000	67200	158	232
19	47880	54857.14	57600	185	271
20	41895	48000	50400	211	309
21	37240	42666.67	44800	238	348
22	33516	38400	40320	265	386
23	27930	32000	33600	318	463
24	23940	27428.57	28800	371	540
25	20947.50	24000	25200	424	617
26	18620	21333.33	22400	478	694
27	16758	19200	20160	531	771
28	13965	16000	16800	637	925
29	11970	13714.29	14400	744	1079
30	10473.75	12000	12600	850	1233
31	9310	10666.67	11200	957	1387
32	8379	9600	10080	1063	1541
33	6982.50	8000	8400	1276	1849
34	5985	6857.14	7200	1489	2157
35	5236.88	6000	6300	1702	2465
36	4655	5333.33	5600	1915	2773
37	4189.50	4800	5040	2127	3081
38	3491.25	4000	4200	2553	3696
39	2992.50	3428.57	3600	2979	4312
40	2618.44	3000	3150	3405	4928

3 时钟错误检测

当 FSYNC 速率变化或时钟与 FSYNC 之间的比率变化时，会生成时钟错误。生成时钟检测核心块的相应低电平有效复位，该复位被映射到相应的 Fs 速率检测逻辑和比率检测逻辑。

1. DSP_CLK_ERR (B0_P0_R60_D7)
 - 当 DSP 无法根据提供的配置推导出时钟树设置时 (仅在不支持 PLL 小数模式时才会发生)，为 1
2. MIPS_INSUFF_ERR (B0_P0_R60_D6)
 - 当 DSP 能够推导出时钟树设置，但 MIPS 不足以完成请求的处理时 (仅在不支持 PLL 小数模式时才会发生)，为 1
3. DEM_RATE_ERR (B0_P0_R60_D3)
 - 当无法支持请求的 DEM 配置时，为 1
4. PDM_CLK_ERR (B0_P0_R60_D2)
 - 当无法支持请求的 PDM 时钟时，为 1
5. PASI_BCLK_FS_RATIO_ERR (B0_P0_R61_D7)
 - 当检测到主要 BCLK 与 FSYNC 的比率发生变化时，为 1
6. SASI_BCLK_FS_RATIO_ERR (B0_P0_R61_D6)
 - 当检测到辅助 BCLK 与 FSYNC 的比率发生变化时，为 1
7. CCLK_FS_RATIO_ERR (B0_P0_R61_D5)
 - 当检测到 CCLK 与 FSYNC 的比率发生变化时，为 1
8. PASI_FS_ERR (B0_P0_R61_D4)
 - 当检测到主要 FSYNC 速率发生变化时，为 1
9. SASI_FS_ERR (B0_P0_R61_D3)
 - 当检测到辅助 FSYNC 速率发生变化时，为 1

4 确定自动检测模式下的传入时序

还可以通过读取某些状态寄存器来检测传入时序。可以通过寄存器监控主要 ASI 和辅助 ASI 的 FSYNC 速率以及 BCLK 与 FSYNC 的比率。

1. PASI_SAMP_RATE_STS (B0_P0_R62_D[7:2])

- 检测到的主要 FSYNC 速率

2. PLL_MODE_STS (B0_P0_R62_D[1:0])

- 推导出的 PLL 工作模式

PLL 使用状态。
0d = 在整数模式下使用 PLL
1d = 在小数模式下使用 PLL
2d = 未使用 PLL
3d = 保留

3. SASI_SAMP_RATE_STS (B0_P0_R63_D[7:2])

- 检测到的辅助 FSYNC 速率

4. DEM_RATE_STS (B0_P0_R64_D[7:6])

- 推导出的 DEM 配置

DEM 速率使用状态。
0d = 1x DEM 用于 ADC 和 DAC 调制器
1d = 2x DEM 用于 ADC 和 DAC 调制器
2d = 4x DEM 用于 ADC 和 DAC 调制器
3d = 用于 ADC 和 DAC 调制器的 DEM 速率的编程值

5. FS_CLKSRC_RATIO_DET_MSB_STS (B0_P0_R64_D[5:0])

- 检测到音频时钟源时钟与 FSYNC 的比率

6. FS_CLKSRC_RATIO_DET_LSB_STS (B0_P0_R65_D[7:0])

- 检测到音频时钟源时钟与 FSYNC 的比率

5 总结

TAX5X 系列中的时钟检测模块能够检测采样率，检测所提供的源时钟与所提供的 **Fsync** 之间的比率，监控 **Fs** 速率以及源时钟与 **Fs** 的比率。如果检测到值有任何变化，该模块还能够标记相应的指示。

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司