

面向开漏和推挽应用的 TXS0104V 4 位双向电压电平转换器

1 特性

- 无需方向控制信号
- 最大数据速率：
 - 24Mbps (推挽)
 - 2Mbps (开漏)
- A 端口支持 1.65V 至 3.6V 的电压，B 端口支持 2.3V 至 5.5V 的电压 ($V_{CCA} \leq V_{CCB}$)
- 无需电源时序控制 - V_{CCA} 或 V_{CCB} 均可优先斜升
- 闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求
- ESD 保护性能超过 JESD 22 规范要求：
 - A 端口：
 - 2000V 人体放电模型 (A114-B)
 - 500V 充电器件模型 (C101)
 - B 端口：
 - 5000V 人体放电模型 (A114-B)
 - 500V 充电器件模型 (C101)

2 应用

- 手持终端
- 智能手机
- 平板电脑
- 台式机

3 说明

这个 4 位同相转换器使用两个独立的可配置电源轨。A 端口旨在跟踪 V_{CCA} 。 V_{CCA} 电源电压为 1.65V 至 3.6V。 V_{CCA} 必须小于或等于 V_{CCB} 。B 端口旨在跟踪 V_{CCB} 。 V_{CCB} 电源电压为 2.3V 至 5.5V。因此可在 1.8V、2.5V、3.3V 和 5V 电压节点之间进行低电压双向转换。

当输出使能端 (OE) 输入为低电平时，所有输出都被置于高阻态。

TXS0104V 旨在通过 V_{CCA} 为 OE 输入电路供电。


要在上电或断电期间将器件置于高阻抗状态，应通过一个上拉电阻器将 OE 连接至 GND；该电阻器的最小值由驱动器的电流灌入能力决定。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TXS0104V	PW (TSSOP, 14)	5mm × 6.4mm
	BQA (WQFN, 12)	3mm × 2.5mm
	RUT (UQFN, 12)	2mm × 1.7mm
	RGY (VQFN, 14)	3.5mm × 3.5mm
	D (SOIC, 14)	8.65mm × 6mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。




N 沟道晶体管的传输特征



内容


1 特性.....	1	7.1 概述.....	13
2 应用.....	1	7.2 功能方框图.....	13
3 说明.....	1	7.3 特性说明.....	14
4 引脚配置和功能.....	3	7.4 器件功能模式.....	14
5 规格.....	5	8 应用和实施.....	15
5.1 绝对最大额定值.....	5	8.1 应用信息.....	15
5.2 ESD 等级.....	5	8.2 典型应用.....	15
5.3 建议运行条件.....	6	8.3 电源相关建议.....	17
5.4 热性能信息 (PW、RGY、BQA、RUT、D)	6	8.4 布局.....	17
5.5 电气特性.....	6	9 器件和文档支持.....	18
5.6 开关特性, $V_{CCA} = 1.8V \pm 0.15V$	7	9.1 文档支持.....	18
5.7 开关特性, $V_{CCA} = 2.5V \pm 0.2V$	8	9.2 接收文档更新通知.....	18
5.8 开关特性, $V_{CCA} = 3.3V \pm 0.3V$	8	9.3 支持资源.....	18
5.9 开关特性: T_{sk} , T_{MAX}	9	9.4 商标.....	18
5.10 典型特性.....	10	9.5 静电放电警告.....	18
6 参数测量信息.....	11	9.6 术语表.....	18
6.1 负载电路.....	11	10 修订历史记录.....	18
6.2 电压波形.....	12	11 机械、封装和可订购信息.....	18
7 详细说明.....	13		

4 引脚配置和功能




NC - 无内部连接

图 4-1. BQA 封装，14 引脚 WQFN（顶视图）



NC - 无内部连接

图 4-2. D 和 PW 封装，14 引脚 SOIC 和 TSSOP（顶视图）



NC - 无内部连接

图 4-3. RGY 封装，14 引脚 VQFN（顶视图）

表 4-1. 引脚功能：BQA、PW、D 或 RGY

引脚		类型 ⁽¹⁾	说明
名称	编号		
A1	2	I/O	输入/输出 A1。以 V_{CCA} 为基准。
A2	3	I/O	输入/输出 A2。以 V_{CCA} 为基准。
A3	4	I/O	输入/输出 A3。以 V_{CCA} 为基准。
A4	5	I/O	输入/输出 A4。以 V_{CCA} 为基准。
B1	13	I/O	输入/输出 B1。以 V_{CCB} 为基准。
B2	12	I/O	输入/输出 B2。以 V_{CCB} 为基准。
B3	11	I/O	输入/输出 B3。以 V_{CCB} 为基准。
B4	10	I/O	输入/输出 B4。以 V_{CCB} 为基准。
GND	7	—	地
OE	8	I	三态输出模式使能。将 OE 引脚拉为低电平，使所有输出处于三态模式。以 V_{CCA} 为基准。
V_{CCA}	1	—	A 端口电源电压。 $1.65V \leq V_{CCA} \leq 3.6V$ 且 $V_{CCA} \leq V_{CCB}$
V_{CCB}	14	—	B 端口电源。 $2.3V \leq V_{CCB} \leq 5.5V$ 。
散热焊盘		—	对于 RGY 封装，外露的中心散热焊盘必须接地

(1) I = 输入，O = 输出




图 4-4. RUT 封装，12 引脚 UQFN (透明顶视图)

表 4-2. 引脚功能：RUT

引脚		类型 ⁽¹⁾	说明
名称	编号		
A1	2	I/O	输入/输出 A1。以 V_{CCA} 为基准。
A2	3	I/O	输入/输出 A2。以 V_{CCA} 为基准。
A3	4	I/O	输入/输出 A3。以 V_{CCA} 为基准。
A4	5	I/O	输入/输出 A4。以 V_{CCA} 为基准。
B1	10	I/O	输入/输出 B1。以 V_{CCB} 为基准。
B2	9	I/O	输入/输出 B2。以 V_{CCB} 为基准。
B3	8	I/O	输入/输出 B3。以 V_{CCB} 为基准。
B4	7	I/O	输入/输出 B4。以 V_{CCB} 为基准。
GND	6	—	地
OE	12	I	三态输出模式使能。将 OE 引脚拉为低电平，使所有输出处于三态模式。以 V_{CCA} 为基准。
V_{CCA}	1	—	A 端口电源电压。1.65V ≤ V_{CCA} ≤ 3.6V 且 V_{CCA} ≤ V_{CCB}
V_{CCB}	11	—	B 端口电源。2.3V ≤ V_{CCB} ≤ 5.5V。

(1) I = 输入，O = 输出

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
V _{CCA}	电源电压 A		-0.5	4.6	V
V _{CCB}	电源电压 B		-0.5	6.5	V
V _I	输入电压 ⁽²⁾	I/O 端口 (A 端口)	-0.5	4.6	V
		I/O 端口 (B 端口)	-0.5	6.5	
		OE	-0.5	4.6	
V _O	施加到任一处于高阻抗或断电状态输出的电压 ⁽²⁾	A 端口	-0.5	4.6	V
		B 端口	-0.5	6.5	
V _O	施加到任一处于高电平或低电平状态输出的电压 ^{(2) (3)}	A 端口	-0.5	V _{CCA} + 0.5	V
		B 端口	-0.5	V _{CCB} + 0.5	
I _{IK}	输入钳位电流	V _I < 0		-50	mA
I _{OK}	输出钳位电流	V _O < 0		-50	mA
I _O	持续输出电流		-50	50	mA
	通过 V _{CC} 或 GND 的持续电流		-100	100	mA
T _J	结温			150	°C
T _{stg}	贮存温度		-65	150	°C

- (1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，则可能会超过输入电压和输出负电压额定值。
- (3) 如果遵守输出电流额定值，则输出正电压额定值可能超过最大 6.5V。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	A 端口	V
			B 端口	
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	A 端口	
			B 端口	

- (1) JEDEC 文档 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1) (2) (3)

				V _{CCA}	V _{CCB}	最小值	最大值	单位
V _{CCA}	电源电压 A					1.65	3.6	V
V _{CCB}	电源电压 B					2.3	5.5	V
V _{IH}	高电平输入电压	A 端口 I/O	1.65V 至 1.95V	2.3V 至 5.5V	V _{CCI} - 0.2	V _{CCI}	V	
			2.3V 至 3.6V	2.3V 至 5.5V	V _{CCI} - 0.4	V _{CCI}		
		B 端口 I/O	1.65V 至 3.6V	2.3V 至 5.5V	V _{CCI} - 0.4	V _{CCI}		
		OE 输入	1.65V 至 3.6V	2.3V 至 5.5V	V _{CCA} × 0.65	5.5		
V _{IL}	低电平输入电压	A 端口 I/O	1.65V 至 3.6V	2.3V 至 5.5V	0.2		V	
		B 端口 I/O	1.65V 至 3.6V	2.3V 至 5.5V	0.2			
		OE 输入	1.65V 至 3.6V	2.3V 至 5.5V	V _{CCA} × 0.35			
Δt / Δv	输入转换上升和下降时间	推挽驱动	1.65V 至 3.6V	2.3V 至 5.5V	10			ns/V
T _A	自然通风条件下的工作温度范围					-40	85	°C

- (1) V_{CCI} 是与输入端口相关的 V_{CC}。
(2) V_{CCO} 是与输出端口相关的 V_{CC}。
(3) 该器件的所有控制输入和数据 I/O 都采用弱下拉电阻，以确保当器件外部未定义时线路不会悬空。这些弱下拉电阻的输入漏电流由电气特性下指定的 I_I 规格定义

5.4 热性能信息 (PW、RGY、BQA、RUT、D)

热指标 ⁽¹⁾		TXS0104V					单位
		PW (TSSOP)	RGY (VQFN)	BQA (WQFN)	RUT (UQFN)	D (SOIC)	
		14 引脚	14 引脚	14 引脚	12 引脚	14 引脚	
R _{θJA}	结至环境热阻	115.2	52.9	73.5	150.4	93.7	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	46.2	54.3	76.9	68.6	53.8	°C/W
R _{θJB}	结至电路板热阻	70.9	28.4	43.0	76.3	52.0	°C/W
Y _{JT}	结至顶部特征参数	3.4	2.7	4.7	2.4	13.4	°C/W
Y _{JB}	结至电路板特征参数	70.2	28.3	42.9	76.2	51.6	°C/W
R _{θJC(bottom)}	结至外壳 (底部) 热阻	不适用	12.0	19.6	不适用	不适用	°C/W

- (1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

5.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1) (2)

参数		测试条件	V _{CCA}	V _{CCB}	自然通风工作温度范围 (T _A)						单位
					25°C			-40°C 至 85°C			
					最小值	典型值	最大值	最小值	典型值	最大值	
V _{OHA}	端口 A 输出高电压 ⁽³⁾	I _{OH} = -20μA	1.65V 至 3.6V	2.3V 至 5.5V	V _{CCA} × 0.8			V _{CCA} × 0.8			V
V _{OLA}	低电平输出电压 ⁽⁴⁾	I _{OL} = 1mA	1.65V 至 3.6V	2.3V 至 5.5V	0.4			0.4			V
V _{OHB}	端口 B 输出高电压	I _{OH} = -20μA	1.65V 至 3.6V	2.3V 至 5.5V	V _{CCB} × 0.8			V _{CCB} × 0.8			V
V _{OLB}	低电平输出电压 ⁽⁴⁾	I _{OL} = 1mA	1.65V 至 3.6V	2.3V 至 5.5V	0.4			0.4			V
I _I	输入漏电流	OE V _I = V _{CC} 或 GND	1.65V 至 3.6V	2.3V 至 5.5V	-2 2			-10 10			μA
I _{OZ}	三态输出电流	A 端口或 B 端口： V _I = V _{CCI} 或 GND V _O = V _{CCO} 或 GND OE = GND	1.65V 至 3.6V	2.3V 至 5.5V	-1 1			-10 10			μA

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1) (2)

参数		测试条件	V _{CCA}	V _{CCB}	自然通风工作温度范围 (T _A)						单位
					25°C			-40°C 至 85°C			
					最小值	典型值	最大值	最小值	典型值	最大值	
I _{CCA}	V _{CCA} 电源电流	V _I = V _{CCI} 或 GND I _O = 0	1.65V 至 V _{CCB}	2.3V 至 5.5V	2.4			3.3			μA
			0V	5.5V	-3			-3			
			3.6V	0V	2.2			2.2			
I _{CCB}	V _{CCB} 电源电流	V _I = V _{CCI} 或 GND I _O = 0	1.65V 至 V _{CCB}	2.3V 至 5.5V	12			12			μA
			0V	5.5V	5			5			
			3.6V	0V	-1			-1			
I _{CCA} + I _{CCB}	联合电源电流	V _I = V _{CCI} 或 GND I _O = 0	1.65V 至 V _{CCB}	2.3V 至 5.5V	15			15			μA
C _i	控制输入电容	V _I = 3.3V 或 GND	3.3V	3.3V	6			6			pF
C _{io}	数据 I/O 电容	A 或 B 端口	3.3V	3.3V	5 6.5			12 16.5			pF

- (1) V_{CCI} 是与输入端口相关的 V_{CC}
(2) V_{CCO} 是与输出端口相关的 V_{CC}
(3) 在 V_I = V_{T+(MAX)} 时进行测试
(4) 在 V_I = V_{T-(MIN)} 时进行测试

5.6 开关特性, V_{CCA} = 1.8V ± 0.15V

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		自	至	测试条件	B 端口电源电压 (V _{CCB})									单位
					2.5V ± 0.2V			3.3V ± 0.3V			5.0V ± 0.5V			
					最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值	
t _{PHL}	传播延迟 (高电平到低电平)	A	B	推挽	4			4			5			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	8.8			9.6			10			ns
t _{PLH}	传播延迟 (低电平到高电平)			推挽	6			6			6			ns
t _{PLH}	传播延迟 (低电平到高电平)			开漏	200			160			120			ns
t _{PHL}	传播延迟 (高电平到低电平)	B	A	推挽	4			4			4			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	5.3			4.4			4.1			ns
t _{PLH}	传播延迟 (低电平到高电平)			推挽	5			4			4			ns
t _{PLH}	传播延迟 (低电平到高电平)			开漏	173			89			66			ns
t _{en}	启用时间	OE	A 或 B	-40°C 至 85°C	200			200			200			ns
t _{dis}	禁用时间	OE	A 或 B	-40°C 至 85°C	250			250			250			ns
t _{rA}	输出上升时间	B	A	推挽	9			9			7			ns
t _{rA}	输出上升时间			开漏	150			120			80			ns
t _{rB}	输出上升时间	A	B	推挽	10			9			7			ns
t _{rB}	输出上升时间			开漏	145			106			58			ns
t _{fA}	输出下降时间	B	A	推挽	5			6			13			ns
t _{fA}	输出下降时间			开漏	6			6			6			ns
t _{fB}	输出下降时间	A	B	推挽	7			7			8			ns
t _{fB}	输出下降时间			开漏	13			16			16			ns

5.7 开关特性, $V_{CCA} = 2.5V \pm 0.2V$

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		自	至	测试条件	B 端口电源电压 (V _{CCB})									单位
					2.5V ± 0.2V			3.3V ± 0.3V			5.0V ± 0.5V			
					最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值	
t _{PHL}	传播延迟 (高电平到低电平)	A	B	推挽	3			3.4			5			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	26.3			26.5			26.6			ns
t _{PHL}	传播延迟 (高电平到低电平)			推挽	3			4			4			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	200			200			200			ns
t _{PHL}	传播延迟 (高电平到低电平)	B	A	推挽	3			3			4			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	4.7			4.2			4			ns
t _{PHL}	传播延迟 (高电平到低电平)			推挽	2.1			2			1.9			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	173			100			75			ns
t _{en}	启用时间	OE	A 或 B	-40°C 至 85°C	200			200			200			ns
t _{dis}	禁用时间	OE	A 或 B	-40°C 至 85°C	250			250			250			ns
t _{rA}	输出上升时间	B	A	推挽	7			6			5			ns
t _{rA}	输出上升时间			开漏	156			120			80			ns
t _{rB}	输出上升时间	A	B	推挽	8			7			6			ns
t _{rB}	输出上升时间			开漏	150			101			63			ns
t _{fA}	输出下降时间	B	A	推挽	5.1			5.2			5			ns
t _{fA}	输出下降时间			开漏	6			6			5			ns
t _{fB}	输出下降时间	A	B	推挽	7			6.4			8.7			ns
t _{fB}	输出下降时间			开漏	8			9			10			ns

5.8 开关特性, $V_{CCA} = 3.3V \pm 0.3V$

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		自	至	测试条件	B 端口电源电压 (V _{CCB})						单位
					3.3V ± 0.3V			5.0V ± 0.5V			
					最小值	典型值	最大值	最小值	典型值	最大值	
t _{PHL}	传播延迟 (高电平到低电平)	A	B	推挽	2.4			3.1			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	4.2			4.6			
t _{PLH}	传播延迟 (低电平到高电平)			推挽	4.2			4.4			
t _{PLH}	传播延迟 (低电平到高电平)			开漏	204			165			

5.8 开关特性， $V_{CCA} = 3.3V \pm 0.3V$ (续)

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数		自	至	测试条件	B 端口电源电压 (V _{CCB})						单位
					3.3V ± 0.3V			5.0V ± 0.5V			
					最小值	典型值	最大值	最小值	典型值	最大值	
t _{PHL}	传播延迟 (高电平到低电平)	B	A	推挽	2.5			3.3			ns
t _{PHL}	传播延迟 (高电平到低电平)			开漏	100			75			ns
t _{PLH}	传播延迟 (低电平到高电平)			推挽	2.5			2.6			ns
t _{PLH}	传播延迟 (低电平到高电平)			开漏	139			105			ns
t _{en}	启用时间	OE	A 或 B	-40°C 至 85°C	200			200			ns
t _{dis}	禁用时间		A 或 B	-40°C 至 85°C	250			200			ns
t _{rA}	输出上升时间	B	A	推挽	5			4			ns
t _{rA}	输出上升时间			开漏	116			85			ns
t _{rB}	输出上升时间	A	B	推挽	6			7			ns
t _{rB}	输出上升时间			开漏	116			116			ns
t _{fA}	输出下降时间	B	A	推挽	8			7.6			ns
t _{fA}	输出下降时间			开漏	6			5			ns
t _{fB}	输出下降时间	A	B	推挽	8.2			10.8			ns
t _{fB}	输出下降时间			开漏	7			8			ns

5.9 开关特性： T_{sk} ， T_{MAX}

在自然通风条件下的工作温度范围内测得 (除非另有说明)

参数	测试条件		V _{CCA}	V _{CCB}	自然通风工作温度范围 (T _A)			单位
					-40°C 至 85°C			
					最小值	典型值	最大值	
TMAX - 最大数据速率	50% 占空比输入单通道开关	推挽驱动	1.8V ± 0.15V	2.5V ± 0.2V	18			Mbps
		推挽驱动	1.8V ± 0.15V	3.3V ± 0.3V	21			
		推挽驱动	1.8V ± 0.15V	5V ± 0.5V	23			
TMAX - 最大数据速率	50% 占空比输入单通道开关	推挽驱动	2.5V ± 0.2V	2.5V ± 0.2V	20			Mbps
		推挽驱动	2.5V ± 0.2V	3.3V ± 0.3V	22			
		推挽驱动	2.5V ± 0.2V	5V ± 0.5V	24			
TMAX - 最大数据速率	50% 占空比输入单通道开关	推挽驱动	3.3V ± 0.3V	3.3V ± 0.3V	22			Mbps
		推挽驱动	3.3V ± 0.3V	5V ± 0.5V	24			
TMAX - 最大数据速率	50% 占空比输入单通道开关	开漏驱动	1.8V ± 0.15V	2.5V ± 0.2V	2			Mbps
		开漏驱动	1.8V ± 0.15V	3.3V ± 0.3V	2			
		开漏驱动	1.8V ± 0.15V	5V ± 0.5V	2			
TMAX - 最大数据速率	50% 占空比输入单通道开关	开漏驱动	2.5V ± 0.2V	2.5V ± 0.2V	2			Mbps
		开漏驱动	2.5V ± 0.2V	3.3V ± 0.3V	2			
		开漏驱动	2.5V ± 0.2V	5V ± 0.5V	2			
TMAX - 最大数据速率	50% 占空比输入单通道开关	开漏驱动	3.3V ± 0.3V	3.3V ± 0.3V	2			Mbps
		开漏驱动	3.3V ± 0.3V	5V ± 0.5V	2			
t _w	脉冲持续时间, 数据输入	推挽驱动	1.65V 至 3.3V	2.3V 至 5.5V	41			ns
		开漏驱动	1.65V 至 3.3V	2.3V 至 5.5V	500			

5.9 开关特性： T_{sk} ， T_{MAX} （续）

在自然通风条件下的工作温度范围内测得（除非另有说明）

参数	测试条件		V _{CCA}	V _{CCB}	自然通风工作温度范围 (T _A)			单位
					-40°C 至 85°C			
					最小值	典型值	最大值	
t _{sk} - 输出偏斜	同一封装中任意两个输出之间在同一方向上切换的偏差	推挽驱动	1.65V 至 3.3V	2.3V 至 5.5V	1			ns
		开漏驱动	1.65V 至 3.3V	2.3V 至 5.5V	1			

5.10 典型特性




图 5-1. 低电平输出电压 ($V_{OL(Ax)}$) 与低电平电流 ($I_{OL(Ax)}$) 间的关系




图 5-2. 低电平输出电压 ($V_{OL(Ax)}$) 与低电平电流 ($I_{OL(Ax)}$) 间的关系




图 5-3. 低电平输出电压 ($V_{OL(Ax)}$) 与低电平电流 ($I_{OL(Ax)}$) 间的关系

6 参数测量信息

6.1 负载电路




图 6-1. 使用推挽驱动器时的数据速率、脉冲持续时间、传播延迟、输出上升时间和下降时间测量





图 6-2. 使用开漏驱动器时的数据速率、脉冲持续时间、传播延迟、输出上升时间和下降时间测量



测试	S1
t_{PZL} / t_{PLZ} (t_{dis})	$2 \times V_{CCO}$
t_{PHZ} / t_{PZH} (t_{en})	开路

图 6-3. 针对使能时间和禁用时间测量的负载电路

1. t_{PLZ} 和 t_{PHZ} 与 t_{dis} 一样。
2. t_{PZL} 和 t_{PZH} 与 t_{en} 一样。
3. V_{CCI} 是与输入端口相关的 V_{CC} 。
4. V_{CCO} 是与输出端口相关的 V_{CC} 。

6.2 电压波形

每次测量这些输出中的一个，每次测量转换一次。所有输入脉冲由具有以下特性的发生器提供：

- $PRR \leq 10\text{MHz}$
- $Z_O = 50\ \Omega$
- $dV/dt \geq 1\text{V/ns}$




图 6-4. 脉冲持续时间





图 6-5. 传播延迟时间



- A. 波形 1 针对内部输出 (output with internal)，这样输出为高电平，除非 OE 为高电平（请参阅图 6-3）。
- B. 波形 2 针对条件输出 (output with conditions)，这样输出为低电平，除非 OE 为高电平。


图 6-6. 启用和禁用时间

7 详细说明

7.1 概述

TXS0104V 器件是专为转换逻辑电压电平而设计的无方向电压电平转换器。A 端口能够接受的 I/O 电压范围为 1.65V 至 3.6V，B 端口能够接受的 I/O 电压范围为 2.3V 至 5.5V。该器件使用带边沿速率加速器（单稳态）的导通栅极架构来提高整体数据速率。为了方便使用，此器件内已集成 10k Ω 上拉电阻器（通常用在开漏应用中），这样就不再需要外部电阻器了。虽然这款器件设计用于开漏应用，此器件也可转换推挽 CMOS 逻辑输出。

7.2 功能方框图



7.3 特性说明

7.3.1 架构

TXS0104V 架构 (请参阅图 7-1) 无需方向控制信号来控制从 A 至 B 或从 B 至 A 的数据流的方向。




图 7-1. TXS0104V 单元的架构

每个 A 端口 I/O 具有一个针对 V_{CCA} 的内部 $10\text{k}\Omega$ 上拉电阻器，而每个 B 端口 I/O 具有一个针对 V_{CCB} 的内部 $10\text{k}\Omega$ 上拉电阻器。输出单稳态检测 A 或 B 端口上的上升边沿。在上升沿期间，单稳态在短时间内开启 PMOS 晶体管 (T1 和 T2)，从而加快低电平至高电平转换。

7.3.2 输入驱动器要求

信号的下降时间 (t_{fA} 和 t_{fB}) 取决于外部器件 (驱动 TXS0104V 器件的数据 I/O) 的输出阻抗。相似地， t_{PHL} 和最大数据速率也取决于外部驱动器的输出阻抗。数据表中的 t_{fA} 、 t_{fB} 、 t_{PHL} 的值和最大数据速率假定外部驱动器的输出阻抗小于 50Ω 。

7.3.3 上电

运行期间，确保 $V_{CCA} \leq V_{CCB}$ 始终成立。在上电时序期间， V_{CCA} 大于等于 V_{CCB} 不会损坏器件，因此任一电源都可以首先斜升。

7.3.4 启用和禁用

TXS0104V 器件具有一个通过将 OE 设定为低电平来禁用器件的 OE 输入，这将所有 I/O 置于高阻抗状态。禁用时间 (t_{dis}) 表示 OE 引脚变为低电平与输出实际进入高阻抗状态之间的延迟。启用时间 (t_{en}) 表示 OE 引脚为高电平之后，用户必须使单次电路变为可用的时间量。

7.3.5 I/O 线路上的上拉和下拉电阻器

每个 A 端口 I/O 具有一个针对 V_{CCA} 的内部 $10\text{k}\Omega$ 上拉电阻器，而每个 B 端口 I/O 具有一个针对 V_{CCB} 的内部 $10\text{k}\Omega$ 上拉电阻器。如果需要更小值的上拉电阻器，必须在 I/O 与 V_{CCA} 或 V_{CCB} 之间添加一个外部电阻器 (与内部 $10\text{k}\Omega$ 电阻器并联)。

7.4 器件功能模式

TXS0104V 器件有两种功能模式：启用和禁用。为了禁用此器件，将 OE 输入设定为低电平，这样将所有 I/O 置于高阻抗状态。将 OE 输入设定为高电平将启用此器件。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

TXS0104V 器件适用于电平转换应用，用于将在不同接口电压下运行的器件或系统相互连接起来。TXS0104V 器件非常适合将开漏驱动器连接至数据 I/O 的应用。TXS0104V 器件也可用于推挽驱动器被接至数据 I/O 的应用，但是对于此类推挽应用，TXB0104 器件也许是一个更好的选择。

8.2 典型应用




图 8-1. 应用原理图

8.2.1 设计要求

对于这个设计示例，请使用表 8-1 中列出的参数。

表 8-1. 设计参数

设计参数	示例值
输入电压范围	1.65V 至 3.6V
输出电压范围	2.3 至 5.5V

8.2.2 详细设计过程

要开始设计过程，请确定以下内容：

- 输入电压范围
 - 使用驱动 TXS0104V 器件的器件电源电压来确定输入电压范围。要获得一个有效的逻辑高电平，这个值必须超过输入端口的 V_{IH} 。要获得有效的逻辑低电平，这个值必须小于输入端口的 V_{IL} 。
- 输出电压范围
 - 使用 TXS0104V 器件正在驱动的器件电源电压来确定输出电压范围。
 - TXS0104V 器件具有 $10\text{k}\Omega$ 内部上拉电阻器。如果需要的话，可增加外部上拉电阻器来减少信号迹线上的总 RC。
- 一个外部下拉电阻器减少输出 V_{OH} 和 V_{OL} 。使用 [方程式 1](#) 来计算由外部下拉电阻器产生的 V_{OH} 。

$$V_{OH} = V_{CCx} \times R_{PD} / (R_{PD} + 10\text{k}\Omega) \quad (1)$$

其中

V_{CCx} 是 V_{CCA} 或 V_{CCB} 上的电源电压，
 R_{PD} 是外部下拉电阻器的值

8.2.3 应用曲线




图 8-2. 2.5MHz 信号的电平转换

8.3 电源相关建议

TXS0104V 器件使用两个独立的可配置电源轨 V_{CCA} 和 V_{CCB} 。只要 V_s 小于或等于 V_{CCB} ， V_{CCB} 就接受 2.3V 至 5.5V 之间的任一电压值，而 V_{CCA} 接受的电压范围在 1.65V 至 3.6V 之间。A 端口和 B 端口设计用来分别跟踪 V_{CCA} 和 V_{CCB} ，从而可在 1.8V、2.5V、3.3V 和 5V 电压节点之间任意进行低压双向转换。

TXS0104V 器件在加电期间无需 V_{CCA} 和 V_{CCB} 之间的电源时序，因此，电源轨可以按任一顺序斜升。 V_{CCA} 值大于或等于 V_{CCB} ($V_{CCA} \geq V_{CCB}$) 不会损坏器件，但是在运行期间， V_{CCA} 必须始终小于或等于 V_{CCB} ($V_{CCA} \leq V_{CCB}$)。

输出使能 (OE) 输入电路被设计成由 V_{CCA} 供电，并且当 (OE) 输入为低电平时，所有输出被置于高阻抗状态。为确保输出在上电或断电期间为高阻抗状态，OE 输入引脚必须通过下拉电阻连接至 GND，并且直至 V_{CCA} 和 V_{CCB} 完全斜升且稳定后才能启用。驱动器的拉电流能力确定了下拉接地电阻器的最小值。

8.4 布局

8.4.1 布局指南

为确保器件的可靠性，建议遵循以下常见的印刷电路板布局布线指南：

- 应该在电源上使用旁路电容器。
- 为了避免过多负载，应该使用短布线。
- PCB 信号迹线长度必须保持足够短，以便任一反射的往返延迟少于单次持续时间，大约为 30ns，并且源驱动器上的阻抗较低。
- 根据系统要求，在信号路径上放置用于加载电容器或上拉电阻器的焊盘，以帮助调整信号的上升和下降时间

8.4.2 布局示例




图 8-3. TXS0104V 布局示例

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI)，[外部上拉和下拉电阻器对 TXS 和 TXB 器件的影响 应用报告](#)
- 德州仪器 (TI)，[电压转换基础知识 应用报告](#)
- 德州仪器 (TI)，[使用 TXS 型转换器进行电压转换的指南 应用报告](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

日期	修订版本	注释
2024 年 6 月	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TXS0104VBQAR	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04V
TXS0104VBQAR.A	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04V
TXS0104VDR	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TXS0104V
TXS0104VDR.A	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	TXS0104V
TXS0104VPWR	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04V
TXS0104VPWR.A	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04V
TXS0104VQBQARQ1	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04VQ
TXS0104VQBQARQ1.A	Active	Production	WQFN (BQA) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04VQ
TXS0104VQRUTRQ1	Active	Production	UQFN (RUT) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	1SW
TXS0104VQRUTRQ1.A	Active	Production	UQFN (RUT) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	1SW
TXS0104VRGYR	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04V
TXS0104VRGYR.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	YF04V
TXS0104VRUTR	Active	Production	UQFN (RUT) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	1SV
TXS0104VRUTR.A	Active	Production	UQFN (RUT) 12	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	1SV

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TXS0104V :

- Automotive : [TXS0104V-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TXS0104VBQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
TXS0104VDR	SOIC	D	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
TXS0104VPWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TXS0104VQBQARQ1	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
TXS0104VQRUTRQ1	UQFN	RUT	12	3000	180.0	8.4	2.0	2.3	0.75	4.0	8.0	Q1
TXS0104VRGYR	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
TXS0104VRUTR	UQFN	RUT	12	3000	180.0	8.4	2.0	2.3	0.75	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TXS0104VBQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
TXS0104VDR	SOIC	D	14	3000	340.5	336.1	32.0
TXS0104VPWR	TSSOP	PW	14	3000	353.0	353.0	32.0
TXS0104VQBQARQ1	WQFN	BQA	14	3000	210.0	185.0	35.0
TXS0104VQRUTRQ1	UQFN	RUT	12	3000	210.0	185.0	35.0
TXS0104VRGYR	VQFN	RGY	14	3000	360.0	360.0	36.0
TXS0104VRUTR	UQFN	RUT	12	3000	210.0	185.0	35.0

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT


D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RGY 14

VQFN - 1 mm max height

3.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD


This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.





VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4219040/A 09/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4219040/A 09/2015

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).

EXAMPLE STENCIL DESIGN

RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD





SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X


4219040/A 09/2015

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



OPTIONAL TERMINAL & PIN 1 ID



4220310/A 11/2016

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE STENCIL DESIGN

RUT0012A

UQFN - 0.55 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 30X

4220310/A 11/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW


BQA 14


WQFN - 0.8 mm max height

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.






4224636/A 11/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN


SCALE: 20X



4224636/A 11/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
 88% PRINTED COVERAGE BY AREA
 SCALE: 20X

4224636/A 11/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



SOLDER MASK DETAILS

4227062/B 09/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQA0014B

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 15
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4227062/B 09/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司