

TRF1305C2 5dB 增益、双通道、直流至 > 6.5GHz 带宽、射频全差分放大器

1 特性

- 三种性能优化的功率增益型号：
 - 15dB (TRF1305A2)
 - 10dB (TRF1305B2)
 - 5dB (TRF1305C2)
- 可以通过外部电阻器来降低固定增益
- 宽大信号射频带宽：
 - D2D：6.6GHz (3dB)、5.5GHz (1dB)
 - S2D：6.6GHz (3dB)、4.9GHz (1dB)
- OP1dB (差分 100Ω 负载)：
 - D2D：14.6dBm (2GHz)、11.4dBm (4GHz)
 - S2D：14.5dBm (2GHz)、11.4dBm (4GHz)
- OIP3 ($P_O = 1\text{dBm}/\text{子载波}$)：
 - D2D：31.5dBm (2GHz)、23dBm (4GHz)
 - S2D：30.5dBm (2GHz)、21dBm (4GHz)
- 噪声系数：
 - D2D：13.3dB (2GHz)、15.3dB (4GHz)
 - S2D：13.8dB (2GHz)、16.9dB (4GHz)
- 压摆率：25kV/μs
- 大输入 ($\pm 1\text{V}$) 和输出 ($\pm 0.5\text{V}$) 共模电压范围
- 灵活的配置和模式：
 - 单端输入、差分输出 (S2D)
 - 差分输入、差分输出 (D2D)
 - 交流或直流耦合输入/输出
 - 可调输出共模电压
 - 输入共模范围扩展模式
- 支持 5V 的单电源或双电源
- 有功率损耗：每通道 447.5mW
- 每通道断电

2 应用

- 射频采样或 GSPS ADC 驱动器
- 测试和测量
- 无线通信测试
- 射频数字转换器

- 示波器 (DSO)
- 高速数字转换器
- 频谱分析仪
- 矢量信号收发器 (VST)
- 质谱系统
- 共模电平转换
- IQ 混频器接口

3 说明

TRF1305C2 是一款超高性能闭环双通道射频放大器，工作带宽从真直流到 6.5GHz 以上。该器件具有出色的性能，可通过直流或交流耦合接口驱动高速、高性能 ADC，例如 ADC12DJ5200RF 和 ADC32RF5x。该放大器针对射频、零中频和复杂中频以及高速时域应用进行了优化。该器件在固定增益配置下针对性能进行了优化。如果需要较低的增益，请使用外部电阻器。

TRF1305C2 具有一个 V_{OCM} 引脚，允许设置不同的输出共模电压和输入共模电压；例如，用于电平转换或大多数具有不同直流共模电压的 IQ 降压转换器 ADC 接口应用。TRF1305C2 还采用双轨浮动电源供电（可选择双电源或单电源配置），并且具有 MODE 引脚，可将输入共模范围扩展至更接近电源。该器件还具有断电功能，可单独关闭每个通道。


该器件采用 TI 专有的先进 BiCMOS 工艺，并采用节省空间的 2.5mm × 3mm、16 引脚 WQFN-FCRLF 封装。

器件信息

器件型号 ⁽¹⁾	功率增益	封装 ⁽²⁾
TRF1305A2	15dB	RYP (WQFN-FCRLF, 16)
TRF1305B2	10dB	
TRF1305C2	5dB	

(1) 请参阅节 4。

(2) 有关更多信息，请参阅节 11。



驱动高速 ADC、采用 S2D 配置的 TRF1305C2



内容

1 特性	1	7.2 功能方框图.....	35
2 应用	1	7.3 特性说明.....	35
3 说明	1	7.4 器件功能模式.....	37
4 器件比较表	2	8 应用和实施	38
5 引脚配置和功能	3	8.1 应用信息.....	38
6 规格	4	8.2 典型应用.....	40
6.1 绝对最大额定值.....	4	8.3 电源相关建议.....	43
6.2 ESD 等级.....	4	8.4 布局.....	44
6.3 建议运行条件.....	4	9 器件和文档支持	45
6.4 热性能信息.....	4	9.1 文档支持.....	45
6.5 电气特性 - D2D 配置下的交流规格.....	5	9.2 接收文档更新通知.....	45
6.6 电气特性 - S2D 配置下的交流规格.....	7	9.3 支持资源.....	45
6.7 电气特性 - 直流和时序规格.....	9	9.4 商标.....	45
6.8 典型特性：D2D 配置.....	10	9.5 静电放电警告.....	45
6.9 典型特性：S2D 配置.....	25	9.6 术语表.....	45
7 详细说明	35	10 修订历史记录	45
7.1 概述.....	35	11 机械、封装和可订购信息	45

4 器件比较表

器件	增益	通道数
TRF1305A1	15dB	1
TRF1305B1	10dB	
TRF1305C1	5dB	
TRF1305A2	15dB	2
TRF1305B2	10dB	
TRF1305C2	5dB	

5 引脚配置和功能




图 5-1. RYP 封装 (双通道), 16 引脚 WQFN-FCRLF (顶视图)

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
GND	A1、A2、A3、A4	—	接地。连接到电路板上的接地平面。在内部短接至散热焊盘。
INM1	1	输入	通道 1 (Ch1) 的差分输入信号负极侧。
INM2	5	输入	通道 2 (Ch2) 的差分输入信号负极侧。
INP1	2	输入	通道 1 (Ch1) 的差分输入信号正极侧。
INP2	4	输入	通道 2 (Ch2) 的差分输入信号正极侧。
模式	7	输入	模式选择引脚。有关详细信息，请参阅 Mode 引脚 部分。
OUTM1	12	输出	Ch1 的差分输出信号负极侧。
OUTM2	10	输出	Ch2 的差分输出信号负极侧。
OUTP1	13	输出	Ch1 的差分输出信号正极侧。
OUTP2	9	输出	Ch2 的差分输出信号正极侧。
PD1	16	输入	Ch1 的断电信号，以 GND 为基准。支持 1.8V 和 3.3V 逻辑电平。 逻辑 0 或开路 = 通道已启用。逻辑 1 = 通道已断电。
PD2	6	输入	Ch2 的断电信号，以 GND 为基准。支持 1.8V 和 3.3V 逻辑电平。 逻辑 0 或开路 = 通道已启用。逻辑 1 = 通道已断电。
VOCM	15	输入	输出共模电压输入引脚。两个通道共用。将该引脚悬空会将输出共模电压设置为 $V_{S-} + 2.5V$ 。
VS -	3、11	电源	负电源引脚。两个通道共用。
VS1+	14	电源	Ch1 的正电源引脚。确保 $V_{S1+} = V_{S2+}$ 。
VS2+	8	电源	Ch2 的正电源引脚。确保 $V_{S1+} = V_{S2+}$ 。
散热焊盘	17、18、19	—	散热焊盘。连接到电路板上的散热接地平面。内部短接至 GND。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
V_{S-}	负电源电压，以 GND 为基准		-3	0.3	V
V_{S+}	正电源电压，确保 $V_{S1+} = V_{S2+}$		-0.3	$V_{S-} + 5.5$	V
V_S	总电源电压， $V_S = V_{S+} - V_{S-}$		-0.3	5.5	V
P_{IN}	输入射频功率 ⁽²⁾			20	dBm
V_{PD}	PD 引脚电压，以 GND 为基准	$V_{S+} \geq 3.3V$	-0.3	3.6	V
		$V_{S+} < 3.3V$	-0.3	$V_{S+} + 0.3$	
V_{OCM}	VOCM 引脚电压		$V_{S-} + 1$	$V_{S-} + 4$	V
V_{MODE}	MODE 引脚电压		$V_{S-} - 0.3$	$V_{S-} + 3.3$	V
T_J	结温		-40	150	°C
T_{stg}	贮存温度		-40	150	°C

- (1) 在 **绝对最大额定值** 范围外运行可能对器件造成永久损坏。**绝对最大额定值** 并不表示器件在这些条件下或在 **建议的工作条件** 以外的任何其他条件下能够正常运行。如果超出 **建议运行条件** 但在 **绝对最大额定值** 范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 当器件电源存在时；否则，请将器件引脚上的摆幅限制为 $V_{S-} \pm 0.3V$ 。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚 ⁽¹⁾	± 1000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚 ⁽²⁾	± 500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{S-}	负电源电压	-2.5		0	V
V_S	总电源电压， $V_S = V_{S+} - V_{S-}$	4.75	5	5.25	V
T_J	结温	-40		125	°C

6.4 热性能信息

热指标 ⁽¹⁾		TRF1305C2	单位
		RYP (WQFN-FCRLF)	
		16 引脚	
$R_{\theta JA}$	结至环境热阻	51.8	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	24.5	°C/W
$R_{\theta JB}$	结至电路板热阻	14.5	°C/W
Ψ_{JT}	结至顶部特征参数	1.4	°C/W
Ψ_{JB}	结至电路板特征参数	14.3	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	10.7	°C/W

- (1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.5 电气特性 - D2D 配置下的交流规格

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出, 差分源阻抗 (Z_S) = $100\ \Omega$, 差分输出负载 (Z_L) = $100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SER} , 输出剥离至器件引脚 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
交流性能							
SSBW	小信号带宽 (3dB)	每个输入端的 P _{IN} = - 20dBm		6.8		GHz	
	小信号带宽 (1dB)	每个输入端的 P _{IN} = - 20dBm		5.5			
LSBW	大信号带宽 (3dB)	差分 P _{IN} = - 2dBm		6.6		GHz	
	大信号带宽 (1dB)	差分 P _{IN} = - 2dBm		5.5			
Sdd21	功率增益	f = 500MHz		5.5		dB	
		f = 4GHz		5.9			
	不同温度下的增益变化	f = 4GHz , T _A = - 40℃ 至 +85℃		0.9		dB	
Sdd11	输入回波损耗	f = 10MHz 至 5GHz		-14		dB	
Sdd12	反向隔离	f < 5GHz (器件启用)		-21		dB	
	通道间的增益不匹配	f = 10MHz 至 5GHz		±0.25		dB	
	通道间的相位不匹配	f = 10MHz 至 5GHz		±2		°	
	通道间串扰	f = 1GHz		-64		dBc	
OP1dB	输出 1dB 压缩点	f = 500MHz		14.7		dBm	
		f = 1GHz		15			
		f = 2GHz		14.6			
		f = 3GHz		13.6			
		f = 4GHz		11.4			
		f = 5GHz		9.9			
HD2	二阶谐波失真	V _O = 2V _{PP} (P _O = 7dBm)	f = 500MHz	-81		dBc	
			f = 1GHz	-68			
			f = 2GHz	-62			
			f = 3GHz	-55			
			f = 4GHz	-47			
HD3	三阶谐波失真	V _O = 2V _{PP} (P _O = 7dBm)	f = 500MHz	-66		dBc	
			f = 1GHz	-58			
			f = 2GHz	-54			
			f = 3GHz	-51			
			f = 4GHz	-46			
OIP2	输出二阶截点	P _O = 1dBm/子载波 , 2MHz 间隔	f = 500MHz	85		dBm	
			f = 1GHz	71			
			f = 2GHz	63			
			f = 3GHz	57			
			f = 4GHz	52			
			f = 5GHz	47			
OIP3	输出三阶截取点	P _O = 1dBm/子载波 , 2MHz 间隔	f = 500MHz	41		dBm	
			f = 1GHz	37			
			f = 2GHz	31.5			
			f = 3GHz	28.5			
			f = 4GHz	23			
			f = 5GHz	17			

6.5 电气特性 - D2D 配置下的交流规格 (续)

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出, 差分源阻抗 (Z_S) = $100\ \Omega$, 差分输出负载 (Z_L) = $100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SER} , 输出剥离至器件引脚 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
NF	噪声系数	f = 500MHz		10		dB
		f = 1GHz		11.5		
		f = 2GHz		13.3		
		f = 3GHz		14.4		
		f = 4GHz		15.3		
		f = 5GHz		16		
NSD	输出噪声频谱密度	f = 500MHz		-157.9		dBm/Hz
		f = 1GHz		-156.9		
		f = 2GHz		-154.8		
		f = 3GHz		-153.6		
		f = 4GHz		-152.6		
		f = 5GHz		-152.8		

6.6 电气特性 - S2D 配置下的交流规格

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, S2D 交流耦合输入/输出配置 ($R_{\text{TERM}} = 50\ \Omega$, $Z_S = 50\ \Omega$, $Z_L = 100\ \Omega$, 请参阅 图 8-1), 输入和输出剥离至器件引脚 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
交流性能							
SSBW	小信号带宽 (3dB)	每个输入端的 P _{IN} = - 20dBm		6.8		GHz	
	小信号带宽 (1dB)	每个输入端的 P _{IN} = - 20dBm		5.2			
LSBW	大信号带宽 (3dB)	单端 P _{IN} = - 2dBm		6.6		GHz	
	大信号带宽 (1dB)	单端 P _{IN} = - 2dBm		4.9			
Sds21	功率增益	f = 500MHz		5.2		dB	
		f = 4GHz		5			
	不同温度下的增益变化	f = 4GHz , T _A = - 40℃ 至 +85℃		1.5		dB	
Sss11	输入回波损耗	f = 10MHz 至 5GHz		-12		dB	
Ssd12	反向隔离	f < 5GHz (器件启用)		-22		dB	
	通道间的增益不匹配	f = 10MHz 至 5GHz		±0.25		dB	
	通道间的相位不匹配	f = 10MHz 至 5GHz		±2		°	
	通道间串扰	f = 1GHz		-46		dBc	
G _{IMB}	差分输出增益不平衡	f < 5GHz , P _{IN} = - 20dBm , Z _S 为 50 Ω		±0.8		dB	
PH _{IMB}	差分输出相位不平衡	f < 5GHz , P _{IN} = - 20dBm , Z _S 为 50 Ω		±1.5		°	
OP1dB	输出 1dB 压缩点	f = 500MHz		14.8		dBm	
		f = 1GHz		15			
		f = 2GHz		14.5			
		f = 3GHz		13.1			
		f = 4GHz		11.4			
		f = 5GHz		10			
HD2	二阶谐波失真	V _O = 2V _{PP} (P _O = 7dBm)	f = 500MHz	-63		dBc	
			f = 1GHz	-50			
			f = 2GHz	-41			
			f = 3GHz	-30			
			f = 4GHz	-29			
HD3	三阶谐波失真	V _O = 2V _{PP} (P _O = 7dBm)	f = 500MHz	-67		dBc	
			f = 1GHz	-55			
			f = 2GHz	-44			
			f = 3GHz	-44			
			f = 4GHz	-50			
OIP2	输出二阶截点	P _O = 1dBm/子载波 , 2MHz 间隔	f = 500MHz	71		dBm	
			f = 1GHz	55			
			f = 2GHz	43			
			f = 3GHz	34			
			f = 4GHz	31			
			f = 5GHz	34			

6.6 电气特性 - S2D 配置下的交流规格 (续)

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, S2D 交流耦合输入/输出配置 ($R_{\text{TERM}} = 50\ \Omega$ 、 $Z_S = 50\ \Omega$ 、 $Z_L = 100\ \Omega$, 请参阅图 8-1), 输入和输出剥离至器件引脚 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
OIP3	输出三阶截取点 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 间隔	$f = 500\text{MHz}$	39.5		dBm
		$f = 1\text{GHz}$	35.5		
		$f = 2\text{GHz}$	30.5		
		$f = 3\text{GHz}$	25.5		
		$f = 4\text{GHz}$	21		
		$f = 5\text{GHz}$	17.5		
NF	噪声系数	$f = 500\text{MHz}$	12.2		dB
		$f = 1\text{GHz}$	12.5		
		$f = 2\text{GHz}$	13.8		
		$f = 3\text{GHz}$	15.7		
		$f = 4\text{GHz}$	16.9		
		$f = 5\text{GHz}$	17.4		
NSD	输出噪声频谱密度	$f = 500\text{MHz}$	-156.7		dBm/Hz
		$f = 1\text{GHz}$	-156.2		
		$f = 2\text{GHz}$	-155		
		$f = 3\text{GHz}$	-153.3		
		$f = 4\text{GHz}$	-152.2		
		$f = 5\text{GHz}$	-151.7		

6.7 电气特性 - 直流和时序规格


$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, $Z_L = 100\ \Omega$, 并且规格适用于 S2D 和 D2D 配置 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
直流性能						
V_{OD-MAX}	最大差分输出电压	$f = 1\text{GHz}$		4		V_{PP}
	压摆率	2V V_O 阶跃, 直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$		25		$\text{kV}/\mu\text{s}$
	输出差分失调电压			± 3		mV
	过驱动恢复时间	直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$, 从每个 SE 输出的 2 倍过驱到每个输出电压稳定至 $\leq \pm 50\text{mV}$		6		ns
共模						
V_{ICM}	输入共模电压	默认范围 ⁽¹⁾	$V_{S-} + 1.5$		$V_{S-} + 3.5$	V
V_{OCM}	输出共模电压		$V_{S-} + 2$		$V_{S-} + 3$	V
	来自 V_{OCM} 电压的输出共模失调电压		-20		20	mV
阻抗						
Z_{IN-SE}	单端输入阻抗	S2D, INP 引脚, 在 INM 引脚上端接 $50\ \Omega$ 电阻		45		Ω
$Z_{IN-DIFF}$	差分输入阻抗	D2D, 在器件引脚上		33.3		Ω
		D2D, 在 R_{IN_SH} 上, 请参阅图 8-3		76.9		
Z_{O-DIFF}	差分输出阻抗	$f =$ 近直流		8		Ω
电源						
I_{QA}	有源静态电流	两个通道都激活		179		mA
		一个通道激活, 另一个通道断电		100		
I_{QPD}	关断静态电流	两个通道都断电		21		mA
断电						
V_{PD_Hi}	PD 引脚逻辑高电平	以 GND 为基准, 请参阅节 6.1	1.35			V
V_{PD_Lo}	PD 引脚逻辑低电平	以 GND 为基准, 请参阅节 6.1			0.3	V
I_{PD_Bias}	PD 偏置电流 (PD 引脚上的电流)	PD = 高电平 (1.8V 逻辑)		10.5	15	μA
		PD = 高电平 (3.3V 逻辑)		19	30	
t_{ON}	导通时间	S2D, 直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$, 从 50% V_{PD} 转换至 90% 射频输出		25		ns
t_{OFF}	关断时间	S2D, 直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$, 从 50% V_{PD} 转换至 10% 射频输出		20		ns

(1) 在 D2D 配置中, V_{ICM} 范围可以扩展到更接近 V_{S+} 或 V_{S-} 。另请参阅节 7.4.1。


6.8 典型特性：D2D 配置

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 $R_{\text{IN_SH}}$, 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-1. 整个温度范围内的功率增益 (Sdd21)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-2. 整个电源电压范围内的功率增益 (Sdd21)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-3. 整个温度范围内的输入回波损耗 (Sdd11)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-4. 整个电源电压范围内的输入回波损耗 (Sdd11)



P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-5. 整个温度范围内的输出回波损耗 (Sdd22)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-6. 整个电源电压范围内的输出回波损耗 (Sdd22)


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 $R_{\text{IN_SH}}$, 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-7. 整个温度范围内的反向隔离 (Sdd12)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-8. 整个电源电压范围内的反向隔离 (Sdd12)




$P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-9. 整个温度范围内的 OIP3




$P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-10. 整个电源电压范围内的 OIP3



$P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-11. 整个温度范围内的 OIP3




$P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-12. 整个电源电压范围内的 OIP3


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络（请参阅图 8-3），输入剥离至 $R_{\text{IN_SH}}$, 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中（除非另有说明）




在 $(2f_1 - f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-13. 整个温度范围内的 IMD3 更低




在 $(2f_1 - f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-14. 整个电源电压范围内的 IMD3 更低




在 $(2f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-15. 整个温度范围内的 IMD3 更高




在 $(2f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-16. 整个电源电压范围内的 IMD3 更高



在 $(2f_1 - f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-17. 整个温度范围内的 IMD3 更低




在 $(2f_1 - f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-18. 整个电源电压范围内的 IMD3 更低


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络（请参阅图 8-3），输入剥离至 R_{IN_SH} , 输出剥离至器件引脚，并显示环境温度，电阻器网络包含在 DUT 特性图中（除非另有说明）




在 $(2f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = -5\text{dBm}$ /子载波，2MHz 子载波间隔

图 6-19. 整个温度范围内的 IMD3 更高




在 $(2f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = -5\text{dBm}$ /子载波，2MHz 子载波间隔

图 6-20. 整个电源电压范围内的 IMD3 更高




$P_O = -5\text{dBm}$ /子载波，2MHz 子载波间隔

图 6-21. 整个温度范围内的 OIP2




$P_O = -5\text{dBm}$ /子载波，2MHz 子载波间隔

图 6-22. 整个电源电压范围内的 OIP2



$P_O = 1\text{dBm}$ /子载波，2MHz 子载波间隔

图 6-23. 整个温度范围内的 OIP2




$P_O = 1\text{dBm}$ /子载波，2MHz 子载波间隔

图 6-24. 整个电源电压范围内的 OIP2


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




在 $(f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-25. 整个温度范围内的 IMD2 更低




在 $(f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-26. 整个电源电压范围内的 IMD2 更低



在 $(f_1 + f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-27. 整个温度范围内的 IMD2 更高




在 $(f_1 + f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-28. 整个电源电压范围内的 IMD2 更高


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 $R_{\text{IN_SH}}$, 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




在 $(f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}$ /子载波, 2MHz 子载波间隔

图 6-29. 整个温度范围内的 IMD2 更低




在 $(f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}$ /子载波, 2MHz 子载波间隔

图 6-30. 整个电源电压范围内的 IMD2 更低




在 $(f_1 + f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}$ /子载波, 2MHz 子载波间隔

图 6-31. 整个温度范围内的 IMD2 更高




在 $(f_1 + f_2)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}$ /子载波, 2MHz 子载波间隔

图 6-32. 整个电源电压范围内的 IMD2 更高



$P_O = 7\text{dBm}$

图 6-33. 整个温度范围内的 HD2



$P_O = 7\text{dBm}$

图 6-34. 整个电源电压范围内的 HD2

6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 $R_{\text{IN_SH}}$, 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




图 6-35. 整个温度范围内的 HD2




图 6-36. 整个电源电压范围内的 HD2




图 6-37. 整个温度范围内的 HD3




图 6-38. 整个电源电压范围内的 HD3




图 6-39. 整个温度范围内的 HD3




图 6-40. 整个电源电压范围内的 HD3

6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




图 6-41. 整个温度范围内的 OP1dB




图 6-42. 整个电源电压范围内的 OP1dB




图 6-43. 整个温度范围内的噪声系数




图 6-44. 整个电源电压范围内的噪声系数

6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




图 6-45. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP3, Ch1




图 6-46. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP3, Ch2




图 6-47. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP3, Ch1





图 6-48. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP3, Ch2


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{\text{ICM}} = 1/2 V_S$ ，D2D 交流耦合输入/输出配置， $Z_S = 100\ \Omega$ ， $Z_L = 100\ \Omega$ ，外部输入电阻器网络（请参阅图 8-3），输入剥离至 $R_{\text{IN_SH}}$ ，输出剥离至器件引脚，并显示环境温度，电阻器网络包含在 DUT 特性图中（除非另有说明）




$P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔，直流耦合输入并通过偏置器强制 V_{ICM}

图 6-49. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP2，Ch1




$P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔，直流耦合输入并通过偏置器强制 V_{ICM}

图 6-50. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP2，Ch2



$P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔，直流耦合输入并通过偏置器强制 V_{ICM}

图 6-51. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP2，Ch1







$P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔，直流耦合输入并通过偏置器强制 V_{ICM}

图 6-52. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OIP2，Ch2

6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 V_{OCM} 、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)

图 6-53. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OP1dB, Ch1图 6-54. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OP1dB, Ch2图 6-55. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OP1dB, Ch1图 6-56. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 OP1dB, Ch2

6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 $R_{\text{IN_SH}}$, 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




图 6-57. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD2, Ch1




图 6-58. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD2, Ch2




图 6-59. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD2, Ch1








图 6-60. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD2, Ch2


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)

图 6-61. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD3, Ch1图 6-62. 500MHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD3, Ch2图 6-63. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD3, Ch1图 6-64. 2GHz 时不同 V_{ICM} 和 V_{OCM} 条件下的 HD3, Ch2


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)



直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$

图 6-65. 阶跃响应



直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$

图 6-66. 阶跃响应




图 6-67. 整个差分输入功率范围内的差分输出功率, Ch1






图 6-68. 整个差分输入功率范围内的差分输出功率, Ch2



Sdc21 和 Scc21 采用 $50\ \Omega$ 源阻抗 c 时, 每个驱动输入引脚处的 $P_{IN} = -20\text{dBm}$, 适用于共模

图 6-69. 共模抑制比 (CMRR)




具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{IN} = -20\text{dBm}$

图 6-70. 通道间的增益和相位不匹配


6.8 典型特性：D2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, D2D 交流耦合输入/输出配置, $Z_S = 100\ \Omega$, $Z_L = 100\ \Omega$, 外部输入电阻器网络 (请参阅图 8-3), 输入剥离至 R_{IN_SH} , 输出剥离至器件引脚, 并显示环境温度, 电阻器网络包含在 DUT 特性图中 (除非另有说明)




直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$, 2 至 4 倍的输出电压对应的是 V_{INP} 和 V_{INM} 2 至 4 倍的输入电压

图 6-71. 过驱恢复响应, Ch1



直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$, 2 至 4 倍的输出电压对应的是 V_{INP} 和 V_{INM} 2 至 4 倍的输入电压

图 6-72. 过驱恢复响应, Ch2




具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{IN} = -20\text{dBm}$

图 6-73. 串扰


6.9 典型特性：S2D 配置

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, S2D 交流耦合输入/输出配置 ($R_{\text{TERM}} = 50\ \Omega$, $Z_S = 50\ \Omega$, $Z_L = 100\ \Omega$, 请参阅图 8-1), 输入和输出剥离至器件引脚, 并显示环境温度 (除非另有说明)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-74. 整个温度范围内的功率增益 (Sds21)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-75. 整个电源电压范围内的功率增益 (Sds21)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-76. 整个温度范围内的输入回波损耗 (Sss11)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-77. 整个电源电压范围内的输入回波损耗 (Sss11)



P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-78. 整个温度范围内的输出回波损耗 (Sdd22)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ,
非激励端口与 $50\ \Omega$ 端接

图 6-79. 整个电源电压范围内的输出回波损耗 (Sdd22)


6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{ICM} = 1/2 V_S$ ，S2D 交流耦合输入/输出配置（ $R_{\text{TERM}} = 50\ \Omega$ 、 $Z_S = 50\ \Omega$ 、 $Z_L = 100\ \Omega$ ，请参阅图 8-1），输入和输出剥离至器件引脚，并显示环境温度（除非另有说明）




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ，
非激励端口与 $50\ \Omega$ 端接

图 6-80. 整个温度范围内的反向隔离 (Ssd12)




P_{IN} = 所有激励端口均接 $50\ \Omega$ 信号源时为 -20dBm ，
非激励端口与 $50\ \Omega$ 端接

图 6-81. 整个电源电压范围内的反向隔离 (Ssd12)




$P_O = -5\text{dBm}/\text{子载波}$ ， 2MHz 子载波间隔

图 6-82. 整个温度范围内的 OIP3




$P_O = -5\text{dBm}/\text{子载波}$ ， 2MHz 子载波间隔

图 6-83. 整个电源电压范围内的 OIP3



$P_O = 1\text{dBm}/\text{子载波}$ ， 2MHz 子载波间隔

图 6-84. 整个温度范围内的 OIP3




$P_O = 1\text{dBm}/\text{子载波}$ ， 2MHz 子载波间隔

图 6-85. 整个电源电压范围内的 OIP3


6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{ICM} = 1/2 V_S$ ，S2D 交流耦合输入/输出配置（ $R_{\text{TERM}} = 50\ \Omega$ ， $Z_S = 50\ \Omega$ ， $Z_L = 100\ \Omega$ ，请参阅图 8-1），输入和输出剥离至器件引脚，并显示环境温度（除非另有说明）




在 $(2f_1 - f_2)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔

图 6-86. 整个温度范围内的 IMD3 更低




在 $(2f_1 - f_2)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔

图 6-87. 整个电源电压范围内的 IMD3 更低




在 $(2f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔

图 6-88. 整个温度范围内的 IMD3 更高




在 $(2f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔

图 6-89. 整个电源电压范围内的 IMD3 更高



在 $(2f_1 - f_2)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = -5\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔

图 6-90. 整个温度范围内的 IMD3 更低




在 $(2f_1 - f_2)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = -5\text{dBm}/\text{子载波}$ ，2MHz 子载波间隔

图 6-91. 整个电源电压范围内的 IMD3 更低


6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{\text{ICM}} = 1/2 V_S$, S2D 交流耦合输入/输出配置 ($R_{\text{TERM}} = 50\ \Omega$, $Z_S = 50\ \Omega$, $Z_L = 100\ \Omega$, 请参阅图 8-1), 输入和输出剥离至器件引脚, 并显示环境温度 (除非另有说明)




在 $(2f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-92. 整个温度范围内的 IMD3 更高




在 $(2f_2 - f_1)$ 频率下, 其中 $f_1 < f_2$,
 $P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-93. 整个电源电压范围内的 IMD3 更高




$P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-94. 整个温度范围内的 OIP2




$P_O = -5\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-95. 整个电源电压范围内的 OIP2



$P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-96. 整个温度范围内的 OIP2




$P_O = 1\text{dBm}/\text{子载波}$, 2MHz 子载波间隔

图 6-97. 整个电源电压范围内的 OIP2


6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{ICM} = 1/2 V_S$ ，S2D 交流耦合输入/输出配置（ $R_{\text{TERM}} = 50\ \Omega$ ， $Z_S = 50\ \Omega$ ， $Z_L = 100\ \Omega$ ，请参阅图 8-1），输入和输出剥离至器件引脚，并显示环境温度（除非另有说明）




在 $(f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm/子载波}$ ，2MHz 子载波间隔

图 6-98. 整个温度范围内的 IMD2 更低




在 $(f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm/子载波}$ ，2MHz 子载波间隔

图 6-99. 整个电源电压范围内的 IMD2 更低




在 $(f_1 + f_2)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm/子载波}$ ，2MHz 子载波间隔

图 6-100. 整个温度范围内的 IMD2 更高




在 $(f_1 + f_2)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = 1\text{dBm/子载波}$ ，2MHz 子载波间隔

图 6-101. 整个电源电压范围内的 IMD2 更高



在 $(f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = -5\text{dBm/子载波}$ ，2MHz 子载波间隔

图 6-102. 整个温度范围内的 IMD2 更低



在 $(f_2 - f_1)$ 频率下，其中 $f_1 < f_2$ ，
 $P_O = -5\text{dBm/子载波}$ ，2MHz 子载波间隔

图 6-103. 整个电源电压范围内的 IMD2 更低

6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{ICM} = 1/2 V_S$ ，S2D 交流耦合输入/输出配置（ $R_{\text{TERM}} = 50\ \Omega$ ， $Z_S = 50\ \Omega$ ， $Z_L = 100\ \Omega$ ，请参阅图 8-1），输入和输出剥离至器件引脚，并显示环境温度（除非另有说明）




图 6-104. 整个温度范围内的 IMD2 更高




图 6-105. 整个电源电压范围内的 IMD2 更高




图 6-106. 整个温度范围内的 HD2




图 6-107. 整个电源电压范围内的 HD2




图 6-108. 整个温度范围内的 HD2




图 6-109. 整个电源电压范围内的 HD2

6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{\text{ICM}} = 1/2 V_S$ ，S2D 交流耦合输入/输出配置（ $R_{\text{TERM}} = 50\ \Omega$ ， $Z_S = 50\ \Omega$ ， $Z_L = 100\ \Omega$ ，请参阅图 8-1），输入和输出剥离至器件引脚，并显示环境温度（除非另有说明）




图 6-110. 整个温度范围内的 HD3




图 6-111. 整个电源电压范围内的 HD3




图 6-112. 整个温度范围内的 HD3




图 6-113. 整个电源电压范围内的 HD3




图 6-114. 整个温度范围内的 OP1dB




图 6-115. 整个电源电压范围内的 OP1dB

6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, S2D 交流耦合输入/输出配置 ($R_{\text{TERM}} = 50\ \Omega$, $Z_S = 50\ \Omega$, $Z_L = 100\ \Omega$, 请参阅图 8-1), 输入和输出剥离至器件引脚, 并显示环境温度 (除非另有说明)




图 6-116. 整个温度范围内的噪声系数






图 6-117. 整个电源电压范围内的噪声系数




直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$

图 6-118. 阶跃响应




直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$

图 6-119. 阶跃响应



直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$

图 6-120. 上电和断电时序



直流耦合, $V_{S+} = 2.5\text{V}$, $V_{S-} = -2.5\text{V}$

图 6-121. 上电和断电时序

6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$, $V_{S+} = 5\text{V}$, $V_{S-} = 0\text{V}$, 悬空 VOCM、PD 和 MODE 引脚, $V_{ICM} = 1/2 V_S$, S2D 交流耦合输入/输出配置 ($R_{\text{TERM}} = 50\ \Omega$, $Z_S = 50\ \Omega$, $Z_L = 100\ \Omega$, 请参阅图 8-1), 输入和输出剥离至器件引脚, 并显示环境温度 (除非另有说明)




图 6-122. 整个单端输入功率范围的差分输出功率, Ch1






图 6-123. 整个单端输入功率范围的差分输出功率, Ch2




具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{\text{IN}} = -20\text{dBm}$

图 6-124. 共模抑制比 (CMRR)




具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{\text{IN}} = -20\text{dBm}$

图 6-125. 通道间的增益和相位不匹配



具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{\text{IN}} = -20\text{dBm}$

图 6-126. 振幅不平衡




具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{\text{IN}} = -20\text{dBm}$

图 6-127. 相位不平衡


6.9 典型特性：S2D 配置（续）

$T_A = 25^\circ\text{C}$ ， $V_{S+} = 5\text{V}$ ， $V_{S-} = 0\text{V}$ ，悬空 VOCM、PD 和 MODE 引脚， $V_{ICM} = 1/2 V_S$ ，S2D 交流耦合输入/输出配置（ $R_{\text{TERM}} = 50\ \Omega$ 、 $Z_S = 50\ \Omega$ 、 $Z_L = 100\ \Omega$ ，请参阅图 8-1），输入和输出剥离至器件引脚，并显示环境温度（除非另有说明）




直流耦合， $V_{S+} = 2.5\text{V}$ ， $V_{S-} = -2.5\text{V}$ ，2 至 5 倍的输出电压
对应的是 V_{IN} 2 至 5 倍的输入电压

图 6-128. 过驱恢复响应，Ch1



直流耦合， $V_{S+} = 2.5\text{V}$ ， $V_{S-} = -2.5\text{V}$ ，2 至 5 倍的输出电压
对应的是 V_{IN} 2 至 5 倍的输入电压

图 6-129. 过驱恢复响应，Ch2



具有 $50\ \Omega$ 源阻抗时每个驱动输入引脚上的 $P_{\text{IN}} = -20\text{dBm}$

图 6-130. 串扰

7 详细说明

7.1 概述

TRF1305A2、TRF1305B2 和 TRF1305C2 (TRF1305x2) 器件是双通道、高性能全差分射频放大器，针对超宽带信号进行了优化。该器件系列主要设计用于连接通常需要差分输入 (ADC) 和输出 (DAC) 信号的高速射频数据转换器。TRF1305x2 可以采用直流耦合或交流耦合，并配置为单端输入和差分输出 (S2D) 或差分输入和差分输出 (D2D)。这些器件具有输出共模引脚 (V_{OCM})，通过该引脚可以灵活地设置所需的共模输出电压。V_{OCM} 引脚为两个共享通道设置相同的输出共模电压。如果在直接转换系统使用，该放大器允许数据转换器与直流耦合 IQ 解调器或调制器连接。TRF1305x2 系列提供三种固定功率增益型号 (15dB、10dB 和 5dB)，并具有闭环反馈放大器架构。


这些器件采用双轨电源供电，正负电源之间的典型差分电压为 5V，可用于双电源或单电源配置。这些器件还提供了断电功能，允许每个放大器通道单独断电。

放大器的输出为低阻抗。可以使用适当的外部串联端接或电阻焊盘来匹配任意阻抗。

7.2 功能方框图

本节显示了双通道 TRF1305x2 的功能方框图。输出共模控制引脚是两个通道共用的。

一些常见的内部电路由 VS1+ 和 VS2+ 共同供电。因此，即使只使用一个通道，也应短接电路板上的 VS1+ 和 VS2+ 并为两者提供电压。负电源 V_{S-} 由两个通道共享。



7.3 特性说明

TRF1305x2 包括以下主要特性：

- 散热焊盘独立于电源的双轨浮动电源
 - 将散热焊盘连接至 GND

- 射频信号和 PDx 引脚以 GND 为基准
- 单电源或双电源运行
- 支持单端和差分输入配置
- 性能经优化的预设固定增益型号
- 输出共模控制
- MODE 引脚： V_{ICM} 范围扩展接近 V_{S+} 或 V_{S-} 模式
- 数字逻辑可控断电选项

7.3.1 全差分射频放大器

TRF1305x2 是一款具有宽带宽的电压反馈全差分放大器 (FDA)。该放大器专为 15dB、10dB 或 5dB 的差分功率增益而设计，具体取决于器件型号。放大器具有出色的时域规格、高压摆率、高输入和输出共模范围以及快速瞬态稳定时间。

FDA 器件的输出平均电压（共模）由单独的共模环路控制。目标输出共模电压由 VOCM 输入引脚设置。

7.3.2 输出共模控制

图 7-1 显示了输出共模控制的功能图。在内部，VOCM 引脚电势由通过 $2.5k\Omega$ 电阻器连接的 LDO 输出电压进行设置，该电压等于 $V_{S-} + 2.5V$ 。

VOCM 引脚可以悬空。当 VOCM 引脚悬空时，输出引脚 OUTPx 和 OUTMx 的输出共模电压默认为 LDO 输出电压 $V_{S-} + 2.5V$ 。当 $V_S = 5V$ 时，将 VOCM 引脚悬空会使 V_{OCM} 电压等于 $1/2 V_S$ 。如果驱动 VOCM 引脚，则通过低阻抗源驱动该引脚。将 R_{OCM} 的值限制为小于 25Ω ，以准确地反映在器件输出端的强制 V_{OCM} 电压。




图 7-1. 输出共模控制

7.3.3 内部电阻配置

图 7-2 展示了 TRF1305x2 的内部电阻配置。表 7-1 提供了不同增益型号对应的这些电阻值。




图 7-2. TRF1305x2 内部电阻配置

表 7-1. 电阻器值

器件名称	增益 (dB)	$R_G (\Omega)$	$R_F (\Omega)$	$R_O (\Omega)$
TRF1305A2	15	6.25	258	4

表 7-1. 电阻器值 (续)

器件名称	增益 (dB)	$R_G (\Omega)$	$R_F (\Omega)$	$R_O (\Omega)$
TRF1305B2	10	12.5	161	4
TRF1305C2	5	17	97	4

7.4 器件功能模式

7.4.1 MODE 引脚

TRF1305x2 具有可使用 MODE 引脚配置的其他有用功能。要选择器件模式，请在 MODE 引脚和 VS2+ 之间连接一个最大容差 $\pm 2\%$ 的上拉电阻器，或在 MODE 引脚上强制施加一个电压。MODE 引脚在内部通过 $3k\Omega$ 电阻以 V_{S-} 为基准 (请参阅节 7.2)。所选模式适用于两个通道。

表 7-2 提供了每个模式的上拉电阻值、使用上拉电阻时 MODE 引脚处的预期电压 (V_{MODE})、设置器件模式所需的 V_{MODE} 电压以及模式配置。 V_{MODE} 电压阈值大约是相邻模式典型 V_{MODE} 电压之间的中间值。如果使用模式功能，请在 MODE 引脚上使用去耦电容器。

表 7-2. MODE 引脚配置

模式编号	连接至 VS2+ 的上拉电阻器 (最大容差为 $\pm 2\%$)	MODE 引脚电压, V_{MODE} (V)	V_{ICM} 范围扩展 ⁽¹⁾
0	断开	V_{S-}	默认 V_{ICM} 范围
1	$25.6k\Omega$	$V_{S-} + 0.52V$	低侧，将 V_{ICM} 范围扩展至更接近 V_{S-}
2	$12.8k\Omega$	$V_{S-} + 0.94V$	高侧，将 V_{ICM} 范围扩展至更接近 V_{S+}
不适用	请勿使用小于 $10k\Omega$ 的上拉电阻器，或设置 $V_{MODE} > V_{S-} + 1.15V$		

(1) 仅在 D2D 配置中可用。

要在不关闭电源的情况下切换模式，请使用在上拉电阻器选项和 VS2+ 之间连接的开关或多路复用器，或强制设置与模式相对应的 V_{MODE} 电压。不过，最好在模式更改之间使用断电功能关断器件；另请参阅节 7.4.2。低侧 V_{ICM} 范围扩展模式会拉取电流，高侧会灌入电流；另请参阅以下章节 输入共模范围扩展。确保在器件从断电状态进入工作模式之前，外部电路已准备好灌入或拉取这些电流。

7.4.1.1 输入共模范围扩展

当配置为其中一种 V_{ICM} 扩展模式时，TRF1305C2 支持的 V_{ICM} 电压更接近 V_{S+} 或 V_{S-} 电压，而不是电气特性中默认指定的输入共模范围。 V_{ICM} 扩展模式只能在 D2D 配置中运行。

当配置为低侧 V_{ICM} 扩展模式时，TRF1305C2 支持比默认选项低 500mV 的输入共模电压。例如，对于 TRF1305C2 型号， V_{ICM} 电压范围的下限从默认值 $V_{S-} + 1.5V$ 扩展至 $V_{S-} + 1V$ ，而上限也从默认值 $V_{S-} + 3.5V$ 降低至 $V_{S-} + 3V$ 。在最低 V_{ICM} 电压下，连接到 INPx 和 INMx 引脚的外部电路会灌入大约 15mA 电流。

当配置为高侧 V_{ICM} 扩展模式时，TRF1305C2 支持比默认选项高 500mV 的输入共模电压。例如，对于 TRF1305C2 型号， V_{ICM} 电压范围的上限从默认值 $V_{S-} + 3.5V$ 扩展至 $V_{S-} + 4V$ ，而下限也从默认值 $V_{S-} + 1.5V$ 升高至 $V_{S-} + 2V$ 。在最高 V_{ICM} 电压下，连接到 INPx 和 INMx 引脚的外部电路会拉取大约 15mA 电流。

使用连接到电源 (或外部电流源) 的电阻器，在低侧 V_{ICM} 扩展模式期间灌入从 INPx 和 INMx 引脚流出的电流，或在高侧 V_{ICM} 扩展模式期间拉取流入 INPx 和 INMx 引脚的电流。

7.4.2 断电模式

TRF1305x2 有运行模式和断电模式两种偏置模式，具体由 PD 引脚上的电压控制。PD 引脚通过 $200k\Omega$ 电阻器以 GND 为基准；另请参阅节 7.2。如果使用 $V_{S+} \geq 3.3V$ 配置，请确保在高 PD 电压源自 V_{S+} 的情况下 PD 电压不超过绝对最大额定值。

通过 PD1 和 PD2，独立控制每个通道，并单独关断每个通道。支持 1.8V 和 3.3V 数字逻辑电平，以用于断电控制。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

8.1.1 输入和输出接口注意事项

8.1.1.1 单端输入

在单端输入配置中，其中一个放大器输入引脚由源驱动，而另一个输入通过外部电阻器端接。图 8-1 显示了一个由 $50\ \Omega$ 源驱动并与之匹配的交流耦合单端输入配置。图 8-1 显示了如何使用 $50\ \Omega$ 外部电阻器端接非驱动 INM 引脚，以匹配 INP 引脚上具有相同 $50\ \Omega$ 阻抗的源。

要对图 8-1 中的设计进行单端直流耦合输入配置，请用短路替换交流耦合电容器，并从外部将 INP 和 INM 引脚偏置为接近 $1/2 V_S$ 或放大器共模限制范围内的电压。




图 8-1. 与 $50\ \Omega$ 源匹配的交流耦合单端输入

8.1.1.2 差分输入

图 8-2 显示了如何使用由三个电阻器组成的简单网络来将差分输入与 $100\ \Omega$ 差分源匹配。尽管 $1\text{k}\ \Omega$ 分流电阻器 R_{IN_SH} 对直流至低频没有任何影响，但为了获得 TRF1305x2 的完整宽带性能，该电阻器是必需的。图 8-3 显示了交流耦合差分输入设计的配置。图 8-2 和图 8-3 中显示的电阻值适用于 TRF1305x2 的所有增益版本来实现 $100\ \Omega$ 输入与 $100\ \Omega$ 差分源匹配。

使用高频（射频）电阻器（首选 0201）来实现高频（射频）匹配。




图 8-2. 与 $100\ \Omega$ 差分源匹配的直流耦合差分输入




图 8-3. 与 100Ω 差分源匹配的交流耦合差分输入

8.1.1.3 直流耦合注意事项

TRF1305x2 支持宽域输入直流共模 (CM) 电压。当 TRF1305x2 在输入端直流耦合时, 要考虑电源的直流电流负载。图 8-4 显示了当输入 CM 电压 V_{ICM} 与输出 CM 电压 V_{OCM} 不同时, 会产生来自或流向电源的净直流电流。方程式 1 显示了拉电流或灌电流 I_{CM} 与输入和输出 CM 电压之间的关系:

$$I_{CM} = \frac{(V_{OCM} - V_{ICM})}{(R_F + R_G)} \quad (1)$$




图 8-4. 输入和输出共模电压不等时的净直流电流

8.1.2 在差分输入配置中使用外部电阻器进行增益调整

TRF1305x2 支持通过在差分输入配置下配置输入外部电阻网络来进行微小的增益调整。图 8-5 所示为外部输入网络, 该网络由一个并联电阻 R_{IN_SH} 和两个串联输入电阻 R_{IN_SER} 组成, 这些电阻连接到放大器的输入引脚。




图 8-5. 通过外部电阻网络进行增益调整

表 8-1 提供适用于 $100\ \Omega$ 差分源阻抗的电阻器配置。

表 8-1. $R_S = 100\ \Omega$ 时的电阻表

TRF1305C2		
功率增益 (dB)	$R_{IN_SH}\ (\Omega)$	$R_{IN_SER}\ (\Omega)$
5	1000	25
4	434	30
3	288	36
2	222	42
1	184	49
0	160	57

外部电阻衰减网络仅用于进行微小的增益调整，因为电阻衰减器会导致 dB 到 dB 的噪声系数下降。要实现相应的总体增益，请使用需要极少衰减的放大器版本。

8.2 典型应用

8.2.1 TRF1305C2 用作零中频接收器中的 ADC 驱动器




图 8-6. TRF1305C2 用作零中频接收器中的 ADC 驱动器

假设有一个零中频 (直接降压转换) 应用，其中 IQ 解调器连接到一对 ADC。在这种情况下，TRF1305C2 在用作解调器与 ADC 之间的接口放大器。解调器输出和 ADC 输入的直流共模不同。TRF1305C2 将解调器直流耦合到 ADC，而不会降低信号链的信号完整性。

8.2.1.1 设计要求

IQ 解调器应用的主要设计要求是将一对无源混频器与射频 ADC 连接。混频器的共模电压为 0V。该 ADC 需要 1.2V 的输入共模电压，满量程摆幅为 $1.35V_{PP}$ 。选择电源，并为 TRF1305C2 设计输入/输出网络作为 ADC 驱动器放大器，以执行直流电平转换和放大功能。

8.2.1.2 详细设计过程

第一步是选择 TRF1305C2 电源。确保 $1/2 V_S$ 电压 $V_{MIDSUPPLY}$ 介于 ADC 共模 (CM) 电压与混频器 CM 电压之间。 $V_{MIDSUPPLY}$ 通常放在更靠近 ADC CM 的位置，因为放大器的输出 CM 范围小于输入 CM 范围。确保放大器输入和输出端信号的直流处于有效的工作共模电压范围内。如果需要扩展输入 CM 的范围，请使用 MODE 引脚。




图 8-7. 在给定的共模电压下选择电源电压

图 8-7 显示了如何将 $V_{MIDSUPPLY}$ 选为 $0.8V$ ，以便放大器输入相对于 $V_{MIDSUPPLY}$ 具有 $0.8V$ 的 CM 失调电压，而输出相对于 $V_{MIDSUPPLY}$ 具有 $0.4V$ ($1.2V - 0.8V$) 的 CM 失调电压。CM 失调电压均在放大器的有效共模范围内，因此 TRF1305C2 的电源电压选择为 $V_{S+} = 3.3V$ ($0.8V + 2.5V$) 且 $V_{S-} = -1.7V$ ($0.8V - 2.5V$)。通过选择输入和输出 CM 电压，可以进一步优化电源选择，从而实现出色的 OIP3 性能。节 8.2.1.3 中的轮廓图展示了不同输入和输出共模电压情况下的 OIP3。

输出 CM 大于输入 CM；因此，净 $10.5mA$ ($(1.2V - 0V) / (97\Omega + 17\Omega)$) 直流电流通过内部反馈电阻器从输出端流向输入端。根据无源混频器的选择，可能需要将该电流吸收到混频器外部，以便混频器的偏置条件不被干扰。在 INP 引脚与 $-1.7V$ 电源之间连接一个 162Ω 下拉电阻器就足够了。如果 $10.5mA$ 的直流电流完全来自放大器，则输出余量可能会受到影响。因此，使用一对连接到放大器输出端的上拉电阻器从电源外部拉取电流；从 OUTP 和 OUTM 到 $3.3V$ 电源之间配备 196Ω 上拉电阻已足够。

I 通道混频器输出具有一个 50Ω 端口，并通过一个小型 (4.7Ω) 串联电阻器连接到放大器 INP 引脚。INM 引脚通过一个 55Ω 电阻器端接至地，并通过一个 162Ω 电阻器端接至 $-1.7V$ 电源。这种配置允许放大器在每个 INP 和 INM 输入引脚上具有相同的输入阻抗。混频器的阻抗接近 43Ω ，并提供优于 $-20dB$ 的回波损耗（理论上）。请注意，由于这些电阻器网络，增益会有所下降。图 8-6 中所选的电阻值是一个良好的起点；实际上，通常需要进行一些调整，以同时满足直流条件和射频性能。

放大器输出端使用具有 100Ω 差分阻抗的 $3dB$ 焊盘来匹配具有 100Ω 差分输入阻抗的抗混叠滤波器。滤波器输出通过适当的匹配连接到 ADC。图 8-6 仅显示了 I 通道；Q 通道具有相同的配置。

8.2.1.3 应用曲线




图 8-8. 输入和输出共模电压情况下的 OIP3




图 8-9. 输入和输出共模电压情况下的 OIP3

8.3 电源相关建议

8.3.1 电源电压

对于 TRF1305x2，将 VS1+ 和 VS2+ 电源引脚一起短接到相同的电压，以使器件正常运行。VS+ 和 VS- 之间的典型差分电源电压为 5V。VS+ 和 VS- 电源引脚可以在 *绝对最大额定值* 和 *建议运行条件* 中列出的指定范围内相对于散热焊盘悬空。

8.3.2 单电源供电

在单电源配置中，VS- 引脚连接到接地端。在交流耦合配置中，单电源运行最为方便，因为输入端源的直流共模电压和输出端的驱动电路本质上是解耦的。

8.3.3 双电源供电

在双电源配置中，选择 V_{S+} 和 V_{S-} 电压，使其处于 *绝对最大额定值* 和 *建议运行条件* 中规定的范围内。TRF1305x2 允许为 V_{S-} 电源选择负电压，从而可以根据输入网络和输出网络要求灵活地选择输入和输出共模电压。

8.3.4 电源去耦

VS+ 和 VS- 电源引脚使用外部电容器单独去耦至接地端。对于 TRF1305x2，VS+ 去耦可以拆分成 VS1+ 到 GND 和 VS2+ 到 GND，以简化电路板布局布线。将去耦电容器靠近器件电源引脚放置。

8.4 布局

8.4.1 布局指南

TRF1305x2 器件是宽带闭环反馈放大器。使用具有高增益的宽带射频放大器进行设计时，请采取一定的电路板布局布线预防措施，以保持稳定性和优化的性能。使用多层电路板来保持信号完整性、电源完整性和热性能。

将射频输入和输出线路布线为接地共面波导 (GCPW) 线路。接地引脚是射频信号的基准。确保 PCB 的第二层具有连续的接地层，并且放大器附近没有任何接地开孔。为了最大限度地减少相位不平衡，请匹配两个通道的输出差分线路的长度。匹配输入走线的长度也很重要，尤其是采用差分输入配置时。尽可能使用小尺寸无源器件。

为了获得良好的散热效果，请在器件下方使用散热过孔将器件散热焊盘连接到电路板接地层。为了改善散热，请将器件散热焊盘连接到电路板的顶层接地平面。

8.4.1.1 散热注意事项

TRF1305x2 采用 WQFN-FCRLF 封装，具有出色的热属性。将器件下方的散热焊盘连接到电路板上的散热接地平面。为了实现良好的散热设计，请使用散热过孔将 PCB 顶层的散热焊盘平面连接到内层的接地平面。

8.4.2 布局示例

图 8-10 显示了采用差分输入配置的 TRF1305x2 的示例布局。图中突出显示了关键区域。




图 8-10. 布局示例：具有差分输入的 TRF1305x2

TRF1305C2 可以使用从 [TRF1305C2](#) 产品文件夹订购的 EVM 板进行评估。有关评估板结构和测试设置的更多信息，请参阅 [TRF1305x2 EVM 用户指南](#)。

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[TRF1305x2-D2D EVM 用户指南](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
August 2025	*	初始发行版

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TRF1305C2RYPR	Active	Production	VQFN-FCRLF (RYP) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 105	1305C2


- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TRF1305C2RYPR	VQFN-FCRLF	RYP	16	2000	330.0	12.4	2.8	3.3	1.2	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TRF1305C2RYPR	VQFN-FCRLF	RYP	16	2000	338.0	355.0	50.0



VQFN-FCRLF - 1.05 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


RYP0016A

VQFN-FCRLF - 1.05 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4226528/D 04/2024

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RYP0016A

VQFN-FCRLF - 1.05 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
PADS 17 & 19: 94%
PAD 18: 92%

4226528/D 04/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月