

TPS74301 具有可编程时序控制的 1.5A 超低压降稳压器

1 特性

- TRACK 引脚可实现灵活的上电时序
- 线路、负载和温度范围内的精度为 1%
- 由外部偏置电源支持低至 0.9V 的输入电压
- 可调输出 (0.8V 至 3.6V)
- 超低压降：
 - 1.5A 时为 55mV (典型值)
- 在使用任何 $\geq 2.2\mu\text{F}$ 的输出电容器时均可保持稳定 (新芯片)
- 使用任何输出电容器或不使用输出电容器时均可保持稳定 (旧芯片)
- 出色的瞬态响应
- 采用 5mm x 5mm x 1mm QFN 和 DDPAK-7 封装
- 开漏电源正常
- 高电平有效启用

2 应用

- 网络附加存储 - 企业级
- 机架式服务器
- 网络接口卡 (NIC)
- 商用网络和服务器 PSU

3 说明


TPS743 低压降 (LDO) 线性稳压器可面向多种应用提供易于使用的稳健型电源管理设计。TRACK 引脚允许输出跟踪外部电源。这一特性十分有用，可尽可能减少存在于很多处理器的 CORE 和 I/O 电源引脚之间的 ESD 结构所受的应力。借助使能输入和电源正常输出，可通过外部稳压器轻松实现上电排序。借助这种全方位的灵活性，用户可为 FPGA、DSP 和其他具有特殊启动要求的应用配置可满足其时序要求的解决方案。

该器件还具有高精度的参考电压电路和误差放大器，可在整个负载、线路、温度和过程范围内提供 1% 精度。该器件在使用大于或等于 $2.2\mu\text{F}$ 的任何类型的电容器时均能保持稳定。每个 LDO 与低成本陶瓷输出电容器一同工作时保持稳定，并且此系列的完全额定温度范围为 -40°C 至 125°C 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS74301	RGW	5mm × 5mm
	KTW	10.1mm × 15.24mm

- (1) 有关所有可用封装，请参阅节 10。
 (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用电路



内容

1 特性	1	6.4 器件功能模式	18
2 应用	1	7 应用和实施	20
3 说明	1	7.1 应用信息.....	20
4 引脚配置和功能	3	7.2 典型应用.....	23
引脚说明.....	3	7.3 电源相关建议.....	25
5 规格	5	7.4 布局.....	25
5.1 绝对最大额定值.....	5	8 器件和文档支持	30
5.2 ESD 等级.....	5	8.1 文档支持.....	30
5.3 建议运行条件.....	5	8.2 接收文档更新通知.....	30
5.4 热性能信息.....	6	8.3 支持资源.....	30
5.5 电气特性.....	6	8.4 商标.....	30
5.6 典型特性.....	9	8.5 静电放电警告.....	30
6 详细说明	16	8.6 术语表.....	30
6.1 概述.....	16	9 修订历史记录	30
6.2 功能方框图.....	16	10 机械、封装和可订购信息	33
6.3 特性说明.....	18		

4 引脚配置和功能




图 4-1. RGW 封装 5 × 5 QFN-20 (顶视图)




图 4-2. KTW 封装 DDPak-7 表面贴装 (仅旧芯片)

引脚说明

表 4-1. 引脚功能

引脚			类型 ⁽¹⁾	说明
名称	KTW (DDPAK)	RGW (QFN)		
偏置	6	10	I	误差放大器、基准和内部控制电路的偏置输入电压。
EN	7	11	I	使能引脚。将该引脚驱动为高电平会启用稳压器。将这个引脚驱动为低电平来将稳压器置于关断模式。该引脚不得悬空。
FB	2	16	I	该引脚是与设置输出电压的外部电阻分压器网络的中心抽头的反馈连接。该引脚不得悬空。
GND	4	12	G	地。
IN	5	5 - 8	I	器件的非稳压输入。
NC	不适用	2 - 4、13、14、17	—	无连接。此引脚可以悬空或连接到 GND，以实现与顶部平面的更好热接触。
OUT	3	1、18 - 20	O	经稳压调节的输出电压。此引脚上无需电容器即可实现稳定性。
PAD/TAB	—	—	—	必须焊接到接地平面以提高热性能。

表 4-1. 引脚功能 (续)

引脚			类型 ⁽¹⁾	说明
名称	KTW (DDPAK)	RGW (QFN)		
PG	—	9	O	电源正常 (PG) 是一种开漏高电平有效输出, 用于指示 V_{OUT} 的状态。当 V_{OUT} 超过 PG 跳变阈值时, PG 引脚进入高阻抗状态。当 V_{OUT} 低于该阈值时, 引脚被驱动至低阻抗状态。必须在该引脚与高达 5.5V 的电源之间连接一个 $10k\Omega$ 至 $1M\Omega$ 的上拉电阻器。电源电压可能高于输入电压。或者, 如果不需要输出监控, 则可以将 PG 引脚保持悬空。
TRACK	1	15	I	跟踪引脚。将此引脚连接到外部电源的电阻分压器的中心抽头, 可对该器件进行编程以跟踪外部电源。

(1) I = 输入, O = 输出, I/O = 输入或输出, G = 地, P = 电源, N/A = 不适用。

5 规格

5.1 绝对最大额定值

在工作温度范围内（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_{IN} 、 V_{BIAS}	输入电压	-0.3	6	V
V_{EN}	使能电压	-0.3	6	V
V_{PG}	电源正常状态电压	-0.3	6	V
I_{PG}	PG 灌电流	0	1.5	mA
V_{SS}	软启动电压	-0.3	6	V
V_{FB}	反馈电压	-0.3	6	V
V_{OUT}	输出电压	-0.3	$V_{IN} + 0.3$	V
I_{OUT}	最大输出电流	受内部限制		
	输出短路持续时间	未确定		
P_{DISS}	持续总功率耗散	请参阅“热性能信息”		
T_J	结温（旧芯片）	-40	125	°C
	结温（新芯片）	-40	150	°C
T_{stg}	贮存温度	-55	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准，所有引脚 ⁽¹⁾	±2000
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101，所有引脚 ⁽²⁾	±500

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{IN}	输入电源电压	$V_{OUT} + V_{DO}$ (V_{IN})	$V_{OUT} + 0.3$	5.5	V
V_{EN}	使能电源电压		V_{IN}	5.5	V
V_{BIAS} ⁽¹⁾	辅助电源电压	$V_{OUT} + V_{DO}$ (V_{BIAS}) ⁽²⁾	$V_{OUT} + 1.6$ ⁽²⁾	5.5	V
V_{OUT}	输出电压	0.8		3.6	V
I_{OUT}	输出电流	0		1.5	A
C_{OUT}	输出电容器（旧芯片）	0			μF
	输出电容器（新芯片）	2.2			μF
C_{IN}	输入电容器 ⁽³⁾	1			μF
C_{BIAS}	偏置电容器	0.1	1		μF
T_J	工作结温	-40		125	°C

- (1) 当 V_{IN} 低于 $V_{OUT} + V_{DO}$ (V_{BIAS}) 时，需要辅助电源。

- (2) V_{BIAS} 的最低电压为 2.7V，或 $V_{OUT} + V_{DO}$ (V_{BIAS})（以较高者为准）（新芯片）。

- (3) 如果 V_{IN} 和 V_{BIAS} 连接至同一电源，为该电源推荐的最小电容器为 4.7 μF。

5.4 热性能信息

热指标 ⁽¹⁾		TPS742				单位
		RGW (VQFN) (旧芯片)	RGW (VQFN) (新芯片)	RGR (VQFN)	KTW (DDPAK/ TO-263)	
		20 引脚	20 引脚	20 引脚	7 引脚	
R _{θJA}	结至环境热阻	35.4	34.7	44.2	47.2	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	32.4	31	50.3	63.7	°C/W
R _{θJB}	结至电路板热阻	14.7	13.5	19.6	19.5	°C/W
ψ _{JT}	结至顶部特征参数	0.4	1.4	0.7	4.2	°C/W
ψ _{JB}	结至电路板特征参数	14.8	13.5	17.8	19.4	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	3.9	3.6	4.3	3.3	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用手册。

5.5 电气特性

在 $V_{EN} = 1.1V$ 时, $V_{IN} = V_{OUT} + 0.3V$, $C_{BIAS} = 0.1 \mu F$, $C_{IN} = C_{OUT} = 10 \mu F$, $I_{OUT} = 50mA$, $V_{BIAS} = 5.0V$, $T_J = -40^\circ C$ 至 $125^\circ C$ (除非另有说明); 典型值的测量温度为 $T_J = 25^\circ C$

参数		测试条件	最小值	典型值	最大值	单位
V _{IN}	输入电压范围		V _{OUT} + V _{DO}		5.5	V
V _{BIAS}	BIAS 引脚电压范围		2.375		5.25	V
V _{REF}	内部基准	T _J = 25°C	0.796	0.8	0.804	V
V _{OUT}	输出电压	V _{IN} = 5V, I _{OUT} = 1.5A, V _{BIAS} = 5V	V _{REF}		3.6	V
V _{OUT}	精度 ⁽¹⁾	2.375V ≤ V _{BIAS} ≤ 5.25V, V _{OUT} + 1.62V ≤ V _{BIAS} 50mA ≤ I _{OUT} ≤ 1.5A	-1	±0.2	1	%
ΔV _{OUT(ΔVIN)}	线性调整率	V _{OUT(NOM)} + 0.3V ≤ V _{IN} ≤ 5.5V, VQFN		0.0005	0.05	%V
		V _{OUT(NOM)} + 0.3V ≤ V _{IN} ≤ 5.5V, DDPAK/TO-263		0.0005	0.06	
ΔV _{OUT(ΔIOUT)}	负载调整率	0mA ≤ I _{OUT} ≤ 50mA (旧芯片)		0.013		%mA
		50mA ≤ I _{OUT} ≤ 1.5A (旧芯片)		0.04		%A
		50mA ≤ I _{OUT} ≤ 1.5A (新芯片)		0.09		
V _{DO}	V _{IN} 压降电压 ⁽²⁾	I _{OUT} = 1.5A, V _{BIAS} - V _{OUT} (NOM) ≥ 1.62V, VQFN		55	100	mV
		I _{OUT} = 1.5A, V _{BIAS} - V _{OUT} (NOM) ≥ 1.62V, DDPAK/ TO-263 (仅旧芯片)		60	120	
	V _{BIAS} 压降电压 ⁽²⁾	I _{OUT} = 1.5A, V _{IN} = V _{BIAS} (旧芯片)			1.4	V
		I _{OUT} = 1.5A, V _{IN} = V _{BIAS} (新芯片)			1.43	
I _{CL}	电流限制	V _{OUT} = 80% × V _{OUT(nom)} (旧芯片)	1.8		4	A
		V _{OUT} = 80% × V _{OUT(nom)} , (新芯片)	2		5.5	

5.5 电气特性 (续)

在 $V_{EN} = 1.1V$ 时, $V_{IN} = V_{OUT} + 0.3V$, $C_{BIAS} = 0.1 \mu F$, $C_{IN} = C_{OUT} = 10 \mu F$, $I_{OUT} = 50mA$, $V_{BIAS} = 5.0V$, $T_J = -40^\circ C$ 至 $125^\circ C$ (除非另有说明); 典型值的测量温度为 $T_J = 25^\circ C$

参数	测试条件	最小值	典型值	最大值	单位
I_{BIAS}	BIAS 引脚电流	$I_{OUT} = 0mA$ 至 $1.5A$ (旧芯片)	2	4	mA
		$I_{OUT} = 0mA$ 至 $1.5A$ (新芯片)	1	2	
I_{SHDN}	关断电源电流 (I_{GND})	$V_{EN} \leq 0.4V$ (旧芯片)	1	100	μA
		$V_{EN} \leq 0.4V$ (新芯片)	0.85	2.75	
I_{FB}	反馈引脚电流 ⁽³⁾	$I_{OUT} = 50mA$ 至 $1.5A$ (旧芯片)	-250	68	nA
		$I_{OUT} = 50mA$ 至 $1.5A$ (新芯片)	-30	0.15	nA
PSRR	电源抑制 (V_{IN} 至 V_{OUT})	1kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$ (旧芯片)	73		dB
		1kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$ (新芯片)	60		
		300kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$ (旧芯片)	42		
		300kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$ (新芯片)	30		
	电源抑制 (V_{BIAS} 至 V_{OUT})	1kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$ (旧芯片)	62		
		1kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$ (新芯片)	59		
		300kHz, $I_{OUT} = 1.5A$, $V_{IN} = 1.8V$, $V_{OUT} = 1.5V$	50		
V_n	输出噪声电压	BW = 100Hz 至 100kHz, $I_{OUT} = 1.5A$, $C_{SS} = 1nF$ (旧芯片)	16		$\mu V_{rms} \times V_{out}$
		BW = 100Hz 至 100kHz, $I_{OUT} = 3A$, $C_{SS} = 1nF$ (新芯片)	20		
V_{TRAN}	负载瞬态期间的 % V_{OUT} 压降	1A/ μs 时的 $I_{OUT} = 50mA$ 至 $1.5A$, C_{OUT} =无 (旧芯片)	3.5		% V_{OUT}
V_{TRAN}	负载瞬态期间的 % V_{OUT} 压降	1A/ μs 时的 $I_{OUT} = 50mA$ 至 $1.5A$, C_{OUT} =2.2 μF (新芯片)	1.7		% V_{OUT}
t_{STR}	最短启动时间	$I_{OUT} = 1.5A$ 时的 R_{LOAD} , C_{SS} = 开路 (旧芯片)	100		μs
		$I_{OUT} = 1.0A$ 时的 R_{LOAD} , C_{SS} = 开路 (新芯片)	250		
$V_{EN(hi)}$	使能输入高电平		1.1	5.5	V
$V_{EN(lo)}$	使能输入低电平		0	0.4	V

5.5 电气特性 (续)

在 $V_{EN} = 1.1V$ 时, $V_{IN} = V_{OUT} + 0.3V$, $C_{BIAS} = 0.1 \mu F$, $C_{IN} = C_{OUT} = 10 \mu F$, $I_{OUT} = 50mA$, $V_{BIAS} = 5.0V$, $T_J = -40^\circ C$ 至 $125^\circ C$ (除非另有说明); 典型值的测量温度为 $T_J = 25^\circ C$

参数		测试条件	最小值	典型值	最大值	单位
$V_{EN(hys)}$	使能引脚迟滞	(旧芯片)		50		mV
		(新芯片)		55		
$V_{EN(dg)}$	使能引脚抗尖峰脉冲时间			20		μs
I_{EN}	使能引脚电流	$V_{EN} = 5V$ (旧芯片)		0.1	1	μA
		$V_{EN} = 5V$ (新芯片)		0.1	0.25	
V_{IT}	PG 跳变阈值	V_{OUT} 降低 (旧芯片)	86.5	90	93.5	% V_{OUT}
		V_{OUT} 降低 (新芯片)	85	90	94	
V_{HYS}	PG 跳变迟滞	(旧芯片)		3		% V_{OUT}
		(新芯片)		2.5		
$V_{PG(lo)}$	PG 输出低电压	$I_{PG} = 1mA$ (灌电流), $V_{OUT} < V_{IT}$ (旧芯片)			0.3	V
		$I_{PG} = 1mA$ (灌电流), $V_{OUT} < V_{IT}$ (新芯片)			0.12	
$I_{PG(lkg)}$	PG 漏电流	$V_{PG} = 5.25V$, $V_{OUT} > V_{IT}$ (旧芯片)		0.03	1	μA
		$V_{PG} = 5.25V$, $V_{OUT} > V_{IT}$ (新芯片)		0.001	0.05	
T_J	工作结温		-40		125	$^\circ C$
T_{SD}	热关断温度	关断, 温度升高 (旧芯片)		155		$^\circ C$
		关断, 温度升高 (新芯片)		165		
		复位, 温度降低		140		

- (1) 可调器件在 $0.8V$ 下测试, 不考虑电阻器容差。
- (2) 压降定义为当 V_{OUT} 比标称值低 2% 时, 从输入到 V_{OUT} 的电压。
- (3) I_{FB} 电流从器件中流出。

5.6 典型特性

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(\text{NOM})} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\text{ }\mu\text{F}$ 、 $C_{BIAS} = 4.7\text{ }\mu\text{F}$ 、 $C_{SS} = 0.01\text{ }\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\text{ }\mu\text{F}$ 时 (除非另有说明)




图 5-1. 负载调节 (旧芯片)




图 5-2. 负载调节 (新芯片)




图 5-3. 负载调节 (旧芯片)




图 5-4. 负载调节 (新芯片)




图 5-5. 线性调节 (旧芯片)




图 5-6. 线路调节 (新芯片)

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(NOM)} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\mu\text{F}$ 、 $C_{BIAS} = 4.7\mu\text{F}$ 、 $C_{SS} = 0.01\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\mu\text{F}$ 时 (除非另有说明)




图 5-7. V_{IN} 压降电压与 I_{OUT} 和温度 (T_J) 间的关系 (旧芯片)




图 5-8. V_{IN} 压降电压与 I_{OUT} 和温度 (T_J) 间的关系 (新芯片)




图 5-9. V_{IN} 压降电压与 $V_{BIAS} - V_{OUT}$ 和温度 (T_J) 间的关系




图 5-10. V_{IN} 压降电压与 $V_{BIAS} - V_{OUT}$ 和温度 (T_J) 间的关系




图 5-11. V_{BIAS} 压降电压与 I_{OUT} 和温度间的关系 (旧芯片)




图 5-12. V_{BIAS} 压降电压与 I_{OUT} 和温度间的关系 (新芯片)

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(NOM)} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\mu\text{F}$ 、 $C_{BIAS} = 4.7\mu\text{F}$ 、 $C_{SS} = 0.01\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\mu\text{F}$ 时 (除非另有说明)




图 5-13. V_{BIAS} PSRR 与频率间的关系 (旧芯片)




图 5-14. V_{BIAS} PSRR 与频率间的关系 (新芯片)




图 5-15. V_{IN} PSRR 与频率间的关系 (旧芯片)




图 5-16. V_{IN} PSRR 与频率间的关系 (旧芯片)




图 5-17. V_{IN} PSRR 与频率间的关系 (新芯片)




图 5-18. V_{IN} PSRR 与 $V_{IN} - V_{OUT}$ 间的关系 (旧芯片)

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(NOM)} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\mu\text{F}$ 、 $C_{BIAS} = 4.7\mu\text{F}$ 、 $C_{SS} = 0.01\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\mu\text{F}$ 时 (除非另有说明)




图 5-19. V_{IN} PSRR 与 $(V_{IN} - V_{OUT})$ 间的关系 (新芯片)




图 5-20. 噪声频谱密度 (旧芯片)




图 5-21. 噪声频谱密度 (新芯片)




图 5-22. I_{BIAS} 与 I_{OUT} 和温度间的关系 (旧芯片)




图 5-23. I_{BIAS} 引脚电流与输出电流和温度 (T_J) 间的关系 (新芯片)




图 5-24. I_{BIAS} 与 V_{BIAS} 和 V_{OUT} 间的关系 (旧芯片)

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(\text{NOM})} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\mu\text{F}$ 、 $C_{BIAS} = 4.7\mu\text{F}$ 、 $C_{SS} = 0.01\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\mu\text{F}$ 时 (除非另有说明)




图 5-25. BIAS 引脚电流与 V_{BIAS} 和温度 (T_J) 间的关系 (新芯片)




图 5-26. I_{BIAS} 关断与温度间的关系 (旧芯片)




图 5-27. 低电平 PG 电压与 PG 电流间的关系 (旧芯片)




图 5-28. 低电平 PG 电压与电流间的关系 (新芯片)





图 5-29. V_{BIAS} 线路瞬态 (1.5A) (旧芯片)



新芯片

图 5-30. V_{BIAS} 线路瞬态 (新芯片)

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(NOM)} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\mu\text{F}$ 、 $C_{BIAS} = 4.7\mu\text{F}$ 、 $C_{SS} = 0.01\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\mu\text{F}$ 时 (除非另有说明)





图 5-31. V_{IN} 线路瞬态 (旧芯片)



新芯片
图 5-32. V_{IN} 线路瞬态 (新芯片)




图 5-33. 输出负载瞬态响应 (旧芯片)




图 5-34. 输出负载瞬态响应 (新芯片)




图 5-35. 跟踪响应 (旧芯片)




图 5-36. 上电/断电 (旧芯片)

5.6 典型特性 (续)

在 $T_J = 25^\circ\text{C}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $V_{IN} = V_{OUT(NOM)} + 0.3\text{V}$ 、 $V_{BIAS} = 3.3\text{V}$ (旧芯片)、 $V_{BIAS} = 5.0\text{V}$ (新芯片)、 $I_{OUT} = 50\text{mA}$ 、 $V_{EN} = V_{IN}$ 、 $C_{IN} = 1\mu\text{F}$ 、 $C_{BIAS} = 4.7\mu\text{F}$ 、 $C_{SS} = 0.01\mu\text{F}$ (旧芯片) 且 $C_{OUT} = 10\mu\text{F}$ 时 (除非另有说明)




图 5-37. 上电、断电 (新芯片)




图 5-38. 开通响应 (旧芯片)




图 5-39. 输出短路恢复

6 详细说明

6.1 概述

TPS743 属于具有软启动和跟踪功能的超低压降压稳压器系列。这些稳压器使用低电流偏置输入来为所有内部控制电路供电，从而使 NMOS 导通晶体管能够调节非常低的输入和输出电压。

对于许多应用而言，使用 NMOS 导通 FET 可提供多项关键优势。与 PMOS 拓扑器件不同，输出电容器对环路稳定性几乎没有影响。此架构可让 TPS743 器件与 $\geq 2.2 \mu\text{F}$ 的任何输出电容器一起工作时保持稳定。瞬态响应也优于 PMOS 拓扑，尤其是在低 V_{IN} 应用中。

TPS743 器件具有 TRACK 引脚，可让输出跟踪外部电源。这一特性十分有用，可尽可能减少存在于很多处理器的 CORE 和 I/O 电源引脚之间的 ESD 结构所受的应力。还提供电源正常状态 (PG) 输出，以实现电源监控和后继电源时序控制。为了控制输出开启，该器件提供了一个具有迟滞和抗尖峰脉冲的使能 (EN) 引脚，允许使用缓慢斜升信号来对器件进行时序控制。低 V_{IN} 和 V_{OUT} 可在处理器密集型系统中常见的多个电源电压之间实现经济实惠、易于设计的高效线性稳压。

6.2 功能方框图




图 6-1. 旧芯片功能方框图




图 6-2. 新芯片功能方框图

6.3 特性说明

6.3.1 启用/关断

使能 (EN) 引脚高电平有效并与标准数字信号电平兼容。 V_{EN} 低于 0.4V 会关闭稳压器，而 V_{EN} 高于 1.1V 会打开稳压器。与许多稳压器不同，使能电路具有迟滞和抗尖峰脉冲功能，可与斜升相对较慢的模拟信号配合使用。此配置允许通过将另一个电源的输出连接到 EN 引脚来启用 TPS743。使能电路通常具有 50mV 的迟滞和抗尖峰脉冲电路，以帮助避免由于 V_{EN} 信号中的微小毛刺脉冲而导致的导通关断循环。

使能阈值通常为 0.8V，并随温度和工艺变化而变化。温度变化约为 $-1\text{mV}/^{\circ}\text{C}$ ；因此，使能阈值的大部分变化都是工艺变化导致的。如果需要精确的开通时序，必须使用快速上升时间信号来启用 TPS743。

如果未使用，EN 可以连接至 IN 或 BIAS。如果 EN 连接到 IN，则必须将 EN 连接到尽可能靠近输入端最大电容的位置，以防止该线路上的压降触发使能电路。

6.3.2 电源正常 (仅限 QFN 封装)

电源正常 (PG) 引脚为开漏输出，可通过外部上拉电阻器连接到任何 5.5V 或更低的电源轨。该引脚至少需要 1.1V 的 V_{BIAS} 电压才能实现有效输出。当 V_{OUT} 大于 $V_{IT} + V_{HYS}$ 时，PG 输出为高阻抗。如果 V_{OUT} 降至 V_{IT} 以下或 V_{BIAS} 降至 1.9V 以下，开漏输出将导通，并将 PG 输出拉至低电平。禁用器件时，PG 引脚也会置为有效。PG 引脚灌电流的建议运行条件为高达 1mA，因此 PG 的上拉电阻必须在 $10\text{k}\Omega$ 至 $1\text{M}\Omega$ 范围内。仅 QFN 封装提供 PG。如果不需要输出电压监控，则可将 PG 引脚保持悬空。

6.3.3 内部电流限制

TPS743 具有工厂修整的精确电流限制，在整个温度和电源电压范围内保持平坦。电流限制允许器件提供高达 1.8A 的浪涌并保持稳定。电流限制在大约 $10\mu\text{s}$ 内响应，以降低短路故障期间的电流。从短路情况中恢复受到很好的控制，当负载被移除时，输出过冲极小。有关输出短路恢复性能，请参阅典型特性部分中的“输出短路恢复”。

TPS743 的内部电流限制保护电路旨在防止出现过载情况。该电路不支持在高于器件额定电流的条件下运行。TPS743 持续运行在额定电流以上会降低器件的可靠性。

6.4 器件功能模式

6.4.1 正常运行

在下列条件下，器件的输出电压会稳定在标称值：

- 输入电压和偏置电压都至少处于相应的最小规格下。
- 使能电压先前已超过使能上升阈值电压，但尚未降至低于使能下降阈值。
- 输出电流低于电流限值。
- 器件结温低于最大指定结温。
- 该器件无法在压降条件下运行。

6.4.2 压降运行

如果输入电压低于标称输出电压与指定压降电压之和，但仍满足正常工作模式的所有其他条件，则器件将工作在压降模式。在这种情况下，输出电压等于输入电压与压降电压之差。器件的瞬态性能会显著下降，因为导通器件处于三极管状态，不再控制流过 LDO 的电流。压降过程中的线路或负载瞬态可能会导致输出电压偏差较大。

6.4.3 禁用

在下列情况下，该器件被禁用：

- 输入或偏置电压低于相应的最低规格。
- 使能电压小于使能下降阈值电压或尚未超过使能上升阈值。
- 器件结温大于热关断温度。

表 6-1 给出了不同工作模式的参数条件。

表 6-1. 器件功能模式比较

工作模式	参数				
	V_{IN}	V_{EN}	V_{BIAS}	I_{OUT}	T_J
正常模式	$V_{IN} > V_{OUT(nom)} + V_{DO}(V_{IN})$	$V_{EN} > V_{EN(high)}$	$V_{BIAS} \geq V_{OUT} + 1.4V$,	$I_{OUT} < I_{CL}$	$T_J < 125^{\circ}C$
压降模式	$V_{IN} < V_{OUT(nom)} + V_{DO}(V_{IN})$	$V_{EN} > V_{EN(high)}$	$V_{BIAS} < V_{OUT} + 1.4V$	—	$T_J < 125^{\circ}C$
禁用模式 (任何真条件都会禁用该器件)	$V_{IN} < V_{IN(min)}$	$V_{EN} < V_{EN(low)}$	$V_{BIAS} < V_{BIAS(min)}$	—	$T_J > 155^{\circ}C$

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

7.1.1 输入、输出和偏置电容器要求

旧版芯片器件不需要任何输出电容器即可确保稳定性，但是，新芯片需要使用 $2.2\ \mu\text{F}$ 或更高的输出电容器。如果需要输出电容器，此器件旨在与所有可用类型和值的输出电容一起使用时保持稳定。该器件还可以与多个任何类型或值的并联电容器配合使用时保持稳定。

IN 和 BIAS 引脚上所需的电容在很大程度上取决于输入电源阻抗。为了抵消输入端的任何电感， V_{IN} 和 V_{BIAS} 的最小建议电容器是 $1\ \mu\text{F}$ 。如果 V_{IN} 和 V_{BIAS} 连接至同一电源，为 V_{BIAS} 推荐的最小电容器为 $4.7\ \mu\text{F}$ 。必须在输入端使用优质低 ESR 电容器；首选陶瓷 X5R 和 X7R 电容器。这些电容必须尽可能靠近引脚放置，以获得出色性能。

7.1.2 瞬态响应

对于大多数应用，TPS743 设计成具有 5% 以内的瞬态响应，无需任何输出电容器。在某些情况下，瞬态响应可能会受到输入电源瞬态响应的限制。在输入和输出之间的差异小于 300mV 的应用中，这种限制尤其如此。在本例中，添加额外的输入电容不仅可以改善瞬态响应，还可以增加额外的输出电容。在采用稳定输入电源的情况下，添加额外的输出电容可减少瞬态期间的下冲和过冲，但 V_{OUT} 恢复时间会稍长。请参阅典型特性部分中的“输出负载瞬态响应”。由于旧芯片在不使用输出电容器的情况下是稳定的，并且新芯片在使用 $\geq 2.2\ \mu\text{F}$ 的输出电容器时保持稳定，很多应用可以在 LDO 输出端支持很小的电容或者没有电容。对于这些应用，受器件的局部旁路电容足以满足应用的瞬态要求。该设计避免了在 LDO 输出端使用昂贵的高值电容器，从而降低了总体解决方案成本。

7.1.3 压降电压

TPS743 提供出色的压降性能，使其非常适合高电流低 V_{IN} /低 V_{OUT} 应用。TPS743 的超低压降允许使用器件代替直流/直流转换器，同时仍可实现很高的效率。这种高效率使用户能够重新考虑面向用户应用的电源架构，从而找到更小、更简单且成本更低的解决方案。

TPS743 有两种不同的压降电压规格。第一个规范（如图 7-1 中所示）被称为 V_{IN} 压降，适用于希望施加外部偏置电压以实现低压降的用户。该规格假设 V_{BIAS} 至少比 V_{OUT} 高 1.62V，当由具有 5% 容差且 $V_{\text{OUT}} = 1.5\text{V}$ 的 3.3V 电源轨供电时， V_{BIAS} 就是这种情况。如果 V_{BIAS} 高于 $3.3\text{V} \times 0.95$ 或 V_{OUT} 低于 1.5V，则 V_{IN} 压降小于额定值。




图 7-1. 使用辅助偏置电源轨的 TPS743 的典型应用

第二个规范 (如图 7-2 所示) 称为 V_{BIAS} 压降, 适用于希望将 IN 和 BIAS 连接在一起的用户。此选项允许器件用于辅助偏置电压不可用或不需要低压降的应用。在这些应用中压降受 BIAS 限制, 因为 V_{BIAS} 为导通 FET 提供栅极驱动, 因此必须比 V_{OUT} 高 1.4V。由于这种使用, IN 和 BIAS 连接在一起很容易消耗大功率。请注意, 不要超过 IC 封装的额定功率。





图 7-2. 无辅助偏置的 TPS743xx 的典型应用

7.1.4 使用 TRACK 的可编程时序控制

TPS743 具有 TRACK 引脚，可让输出在启动时跟踪外部电源。当 TRACK 输入低于 0.8V 时，误差放大器会将 FB 引脚调节至 TRACK 输入。正确选择电阻分压器网络 (R_1 和 R_2) (如图 7-3 所示) 可以使稳压器输出跟踪外部电源，从而实现同步或比例式启动。一旦 TRACK 输入达到 0.8V，误差放大器就会将 FB 引脚调节至 0.8V 内部基准。进一步增加 TRACK 输入不会产生任何影响。



NOTES: (1) Capacitors on IN, BIAS, and OUT along with the resistors necessary to set the output voltage have been omitted for simplification.
(2) Lowest value for V_{CORE} and highest value for R_2 should be used in this calculation. R_1 must be the closest standard value below the calculated value for proper ratio metric sequencing.

图 7-3. 使用 TRACK 引脚的各种时序控制方法

R_2 的最大建议值为 100kΩ。选择 R_2 后，使用图 7-3 中给出的公式之一计算 R_1 。

7.1.5 时序控制要求

该器件可以按任何顺序对 V_{IN} 、 V_{BIAS} 、 V_{EN} 和 V_{TRACK} 进行时序控制，而不会对器件造成损坏。但是，要使跟踪功能按预期工作，必须应用某些时序规则。在跟踪信号开始斜升之前，必须存在 V_{BIAS} 并且器件已启用。 V_{IN} 的斜升速度必须快于所跟踪的外部电源，因此跟踪信号不会随着 V_{OUT} 的斜升而将器件驱动至 V_{IN} 压降。对跟踪器件进行时序控制的优选方法是在使主电源启动启动序列之前，使 V_{IN} 、 V_{BIAS} 和 V_{EN} 高于所需的最小电压。图 7-3 中说明了该方法。电阻 R_3 和 R_4 在输入电压高于 3.52V (典型值) 之前会禁用主电源。

如果不需要 **TRACK** 引脚，则必须将该引脚连接到旧芯片的 V_{IN} ，对于新芯片，该引脚可以保持悬空。通过这种配置方式，该器件通常在 $40\mu s$ (旧芯片) 或 $100\mu s$ (新芯片) 内启动，这可能会导致大浪涌电流，从而导致输入电源电压下降。如果需要软启动，请考虑 [TPS742](#) 或 [TPS744](#) 器件。

备注

注意：当存在 V_{BIAS} 和 V_{EN} 并且未提供 V_{IN} 时，该器件会从 **OUT** 输出约 $50\mu A$ 的电流。尽管这种情况不会对器件造成任何损坏，但如果 **OUT** 和 **GND** 之间的总电阻 (包括外部反馈电阻) 大于 $10k\Omega$ ，输出电流可以为 **OUT** 节点充电。

7.2 典型应用

7.2.1 可调电压器件和设置

图 7-4 是 TPS74301 可调器件的典型应用电路。




图 7-4. TPS74301 的典型应用电路

使用表 7-1 中显示的公式， R_1 和 R_2 可用于计算任一输出电压。有关常见输出电压的采样电阻值，请参阅表 7-1。为了达到最大精度规格， R_2 必须 $\leq 4.99k\Omega$ 。

表 7-1. 用于对输出电压进行编程的标准 1% 电阻值 ⁽¹⁾

R_1 (k Ω)	R_2 (k Ω)	V_{OUT} (V)
短路	开路	0.8
0.619	4.99	0.9
1.13	4.53	1.0
1.37	4.42	1.05
1.87	4.99	1.1
2.49	4.99	1.2
4.12	4.75	1.5
3.57	2.87	1.8
3.57	1.69	2.5
3.57	1.15	3.3

(1) $V_{OUT} = 0.8 \times (1 + R_1/R_2)$

7.2.2 设计要求

设计目标为 $V_{IN} = 1.8V$ 、 $V_{OUT} = 1.5V$ 且 $I_{OUT} = 1A$ (最大值)。该设计可优化瞬态响应，并满足 $1ms$ 的启动时间要求，启动主要由软启动特性决定。输入电源来自同一电路板上的电源。 V_{BIAS} 的可用系统电源轨为 $2.7V$ 、 $3.3V$ 和 $5V$ 。

设计空间包括 C_{IN} 、 C_{OUT} 、 C_{BIAS} 、 C_{SS} 、 V_{BIAS} 、 R_1 、 R_2 和 R_3 ，电路取自节 7.2.1。

本示例使用 1.8V 的 V_{IN} ， V_{BIAS} 为 2.5V。

表 7-2. 设计参数

参数	值
V_{IN}	1.8V
V_{OUT}	1.5V
I_{OUT}	1A
V_{BIAS}	2.5V

7.2.3 详细设计过程

这是假设将标准电容值表重新放回表 6-1。

根据节 6.4，在 $V_{OUT} = 1.5V$ 时，选择 $4.12k\Omega$ 的 R_1 ，选择 $4.75k\Omega$ 的 R_2 。根据节 6.4，典型启动时间为 1ms 时， C_{SS} 为 1000pF。为获得出色性能，使用 5V 电源轨作为辅助电源。选择 $100k\Omega$ 的 R_3 ，因为 PG 总线供具有额外 $100k\Omega$ 上拉电阻的其他器件使用。

$10\mu F$ 的 C_{IN} 用于改善输入电源的瞬态性能， $1\mu F$ 的 C_{BIAS} 用于验证辅助电源是否稳定， $1\mu F$ 的 C_{OUT} 用于在输出端提供一些本地电容。

7.2.4 应用性能曲线图




图 7-5. V_{IN} 压降电压与 I_{OUT} 和温度 (T_J) 间的关系




图 7-6. V_{BIAS} 线路瞬态




图 7-7. 输出负载瞬态响应 (新芯片)




图 7-8. 负载调整率

7.3 电源相关建议

TPS743 器件设计为可在 1.1V 至 5.5V 的输入电压下运行，前提是偏置轨至少比输入电源高 1.4V。偏置轨和输入电源都必须为器件正常运行提供足够的余量和电流。

将低输出阻抗电源直接连接到 TPS743 器件的 IN 引脚。为了实现稳定性，该电源在 IN 引脚附近必须至少具有 1μF 的电容。具有类似要求的电源也必须通过单独的 1μF 或更大的电容器直接连接到偏置轨。

如果 IN 引脚连接到 BIAS 引脚，则至少需要 4.7μF 的电容以确保稳定性。

为了在较高频率下提高解决方案的总 PSRR，请在输入电容器之前使用 π 型滤波器或铁氧体磁珠。

7.4 布局

7.4.1 布局指南

7.4.1.1 布局建议和功率耗散

优化的布局可以极大地改善瞬态性能、PSRR 和噪声。为更大程度地减小负载瞬态期间器件输入端的压降，必须将 IN 和 BIAS 上的电容连接至尽可能靠近器件的位置。该电容还可以更大限度减小寄生电感和输入源电阻的影响，从而提高稳定性。为实现更高瞬态性能和精度，必须将图 7-4 中 R_1 的顶侧尽可能靠近负载连接。如果 BIAS

连接到 IN，则建议将 BIAS 连接到尽可能靠近输入电源的检测点的位置。该连接可在瞬态条件下更大限度地减少 BIAS 上的压降，并可以改善导通响应。

了解器件功率耗散并正确确定连接到接片或焊盘的热平面尺寸，对于避免热关断并提供可靠运行至关重要。器件的功率耗散取决于输入电压和负载条件，并可使用[方程式 1](#) 进行计算：


$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (1)$$

通过使用实现所需输出电压的最低可能输入电压可大大减小功率耗散并提高效率。

在 QFN (RGW) 封装上，主要的热传导路径是通过外露焊盘到达印刷电路板 (PCB)。焊盘可以接地或保持悬空；但是，必须将焊盘连接到适当大小的铜 PCB 区域，以确保器件不会过热。在 DDPK (KTW) 封装上，主要的热传导路径通过接片连接到 PCB。接片必须连接到地。最大结至环境热阻取决于最高环境温度、最高器件结温和器件的功率耗散，并可使用[方程式 2](#) 计算：

$$R_{\theta JA} = \frac{(+125^{\circ}\text{C} - T_A)}{P_D} \quad (2)$$

已知最大 $R_{\theta JA}$ ，可以使用[图 7-9](#) 估算适当散热所需的 PCB 铜面积最小值。



电路板尺寸为 9in^2 (即 $3\text{in} \times 3\text{in}$) 时的 θ_{JA} 值是 JEDEC 标准。

图 7-9. θ_{JA} 与电路板尺寸之间的关系

[图 7-9](#) 展示了 θ_{JA} 与电路板中接地平面覆铜区的函数关系。该图仅用作指南来演示接地平面中散热的影响，不得用于估算实际应用环境中的实际热性能。

备注

注意：当器件安装在应用 PCB 上时，强烈建议使用 ψ_{JT} 和 ψ_{JB} ，如[节 7.4.1.1](#) 一节中所述。

7.4.2 布局示例




图 7-10. 布局示例

7.4.3 热保护

当结温上升至大约 165°C 时，过热保护会禁用输出以使器件冷却。当结温被冷却至大约 140°C 时，输出电路又会被启用。根据功耗、热阻和环境温度的变化，过热保护电路可能会循环开启和关断。这一循环操作会限制稳压器的功耗，防止稳压器因过热而损坏。

激活过热保护电路的情况表示过多的功率耗散或者不够充分的散热。为了实现可靠运行，结温必须被限制为最高 125°C 。为了估算一个完整设计中（包括散热）的安全裕量，应提高环境温度直到触发过热保护；使用最差情况负载和信号条件。为了实现更好的稳定性，过热保护必须在比您的应用的最大预计环境温度至少高 40°C 时触发。这种情况在最高预计环境温度和最差情况负载上产生了一个 125°C 最差情况结温。

TPS743 的内部保护电路经过设计，可防止出现过载情况。该电路并不是为了取代适当的散热装置。TPS743 持续不断地运行至热关断状态会降低器件的可靠性。

7.4.4 估算结温

使用 表 5.4 中所示的热指标 Ψ_{JT} 和 Ψ_{JB} ，可以用相应的公式（在 方程式 3 中给出）估算结温。为了实现向后兼容性，还列出了较旧的 $\theta_{JC, Top}$ 参数。

$$\Psi_{JT}: T_J = T_T + \Psi_{JT} \cdot P_D$$

$$\Psi_{JB}: T_J = T_B + \Psi_{JB} \cdot P_D$$


(3)

其中 P_D 是 方程式 1 所示的功率耗散， T_T 是 IC 封装顶部中间位置的温度， T_B 是在 PCB 表面距离 IC 封装 1mm 处测得的 PCB 温度（如图 7-11 所示）。

备注

注意： T_T 和 T_B 都可以使用实际测温仪（红外温度计）在实际应用板上进行测得。

有关测量 T_T 和 T_B 的详细信息，请参阅 使用新的热指标 应用手册，该应用手册可从 www.ti.com 下载。



(a) Example RGW (QFN) Package Measurement

(b) Example KTW (DDPAK) Package Measurement

- A. T_T 是在 X 和 Y 维度轴的中心测得的。
- B. T_B 是在 PCB 表面上的封装引线 下方测得的。

图 7-11. T_T 和 T_B 的测量点

与 θ_{JA} 相比，热指标 ψ_{JT} 和 ψ_{JB} 与电路板尺寸的关系不大，但也有一定的关系。图 7-12 展示了 ψ_{JT} 和 ψ_{JB} 的表征性能与电路板尺寸的关系。

从图 7-12 可以看到，RGW 封装的热性能对电路板尺寸的依赖性可以忽略不计。但是，KTW 封装的确与电路板尺寸有一定的关系。之所以存在这种相关性，是因为封装形状与 IC 中心不是点对称。例如，在 KTW 封装中（请参阅图 7-11），器件不在 T_T 测量点以下，该测量点是 X 和 Y 维度的中心，因此 ψ_{JT} 具有相关性。此外，由于这种非点对称性，PCB 上的器件热分布也不是点对称的，因此 ψ_{JB} 具有相关性。




图 7-12. ψ_{JT} 和 ψ_{JB} 与电路板尺寸间的关系

有关 TI 为何不建议使用 $\theta_{JC,Top}$ 确定散热特性的更详细讨论，请参阅 [使用新的热指标](#) 应用手册（可从 www.ti.com 下载）。另外，要了解更多信息，请参阅 [IC 封装热指标](#) 应用手册（也可在 TI 网站上获取）。

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 文档支持

8.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[6A 电流均流双路 LDO 设计指南](#)
- 德州仪器 (TI)，[使用新的热指标 应用手册](#)

8.1.2 器件命名规则

表 8-1. 器件命名规则

产品 ⁽¹⁾	V _{OUT}
TPS74301yyyzM3	yyy 为封装位号。 z 为封装数量。 M3 是仅使用新制造流程的器件的后缀指示符 (CSO : RFB)。没有这个后缀的器件可以随附旧芯片 (CSO : DLN) 或新芯片 (CSO : RFB)。卷带封装标签提供 CSO 信息以区分正在使用的芯片。通篇对新芯片和旧芯片的器件性能进行了说明。

(1) 要获得最新的封装和订购信息，请参阅本文档末尾的“封装选项附录”，或者访问器件产品文件夹 (www.ti.com)。

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision K (December 2009) to Revision L (December 2024)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1

-
- 更改了整个文档以与当前系列格式保持一致..... [1](#)
 - 向文档添加了 M3 器件..... [1](#)
-

Changes from Revision J (December, 2009) to Revision K (August, 2010)**Page**

- 修订了 [布局建议和功率耗散](#) 部分 [25](#)
- 修订了 [估算结温](#) 一节 [28](#)

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS74301KTWR	Active	Production	DDPAK/TO-263 (KTW) 7	500 LARGE T&R	Yes	SN	Level-3-245C-168 HR	-40 to 85	TPS74301
TPS74301KTWR.A	Active	Production	DDPAK/TO-263 (KTW) 7	500 LARGE T&R	Yes	SN	Level-3-245C-168 HR	-40 to 125	TPS74301
TPS74301RGWR	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	TPS 74301
TPS74301RGWR.A	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 74301
TPS74301RGWRG4	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	TPS 74301
TPS74301RGWRM3	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 74301
TPS74301RGWRM3.A	Active	Production	VQFN (RGW) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 74301
TPS74301RGWT	Active	Production	VQFN (RGW) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	TPS 74301
TPS74301RGWT.A	Active	Production	VQFN (RGW) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TPS 74301
TPS74301RGWTG4	Active	Production	VQFN (RGW) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	TPS 74301

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS74301KTWR	DDPAK/TO-263	KTW	7	500	330.0	24.4	10.6	15.8	4.9	16.0	24.0	Q2
TPS74301RGWR	VQFN	RGW	20	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS74301RGWRM3	VQFN	RGW	20	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
TPS74301RGWT	VQFN	RGW	20	250	180.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS74301KTWR	DDPAK/TO-263	KTW	7	500	356.0	356.0	45.0
TPS74301RGWR	VQFN	RGW	20	3000	367.0	367.0	35.0
TPS74301RGWRM3	VQFN	RGW	20	3000	367.0	367.0	35.0
TPS74301RGWT	VQFN	RGW	20	250	210.0	185.0	35.0

KTW (R-PSFM-G7)

PLASTIC FLANGE-MOUNT



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Lead width and height dimensions apply to the plated lead.
 - D. Leads are not allowed above the Datum B.
 - E. Stand-off height is measured from lead tip with reference to Datum B.
 - F. Lead width dimension does not include dambar protrusion. Allowable dambar protrusion shall not cause the lead width to exceed the maximum dimension by more than 0.003".
 - G. Cross-hatch indicates exposed metal surface.
 - H. Falls within JEDEC MO-169 with the exception of the dimensions indicated.

GENERIC PACKAGE VIEW


RGW 20

VQFN - 1 mm max height


5 x 5, 0.65 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4227157/A




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE

SCALE: 15X




SOLDER MASK DETAILS

4219039/A 06/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
75% PRINTED COVERAGE BY AREA
SCALE: 15X

4219039/A 06/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司