


TPS62850x 采用 SOT583 封装的 2.7V 至 6V、1A/2A/3A 降压转换器

1 特性

- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 输入电压范围：2.7V 至 6V
- 输出电压范围为 0.6V 至 5.5V
- 反馈电压精度为 1%
(整个温度范围)
- $T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$
- 1A、2A (持续) 和 3A (峰值) 系列器件
- 可调开关频率及同步范围为 1.8MHz 至 4MHz
- 强制 PWM 或 PWM 和 PFM 操作
- 静态电流 17 μA (典型值)
- 精密使能输入可实现：
 - 用户定义的欠压锁定
 - 准确排序
- 100% 占空比模式
- 有源输出放电
- 具有窗口比较器的电源正常输出
- 有关具有可调软启动的器件选项，请参阅 [TPS628511](#)

2 应用

- 电机驱动器
- 工厂自动化和控制
- 楼宇自动化
- 测试和测量
- 通用 POL



简化版原理图

3 说明

TPS62850x 是一系列引脚对引脚 1A、2A (持续) 和 3A (峰值) 易用型高效同步直流/直流降压转换器。这些器件基于峰值电流模式控制拓扑。低阻开关可支持高达 2A 的持续输出电流和 3A 的峰值电流。用户可通过外部方式在 1.8MHz 至 4MHz 范围内调节开关频率，亦可在该频率范围内将其同步至外部时钟。在 PWM 和 PFM 模式下，TPS62850x 会在轻负载时自动进入省电模式，从而在整个负载范围内保持高效率。TPS62850x 在 PWM 模式下提供 1% 的输出电压精度，这有助于设计具有高输出电压精度的电源，从而满足数字处理器和 FPGA 的严格电源电压要求。

TPS62850x 采用 8 引脚、1.60mm × 2.10mm SOT583 封装。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TPS62850x	DRL (SOT583, 8)	1.60mm × 2.10mm


(1) 有关更多信息，请参阅 [节 12](#)。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

器件信息

器件型号 ⁽¹⁾	输出电流	输出电压
TPS628501DRLR	1A	可调节
		固定 1.8V
TPS628502DRLR		可调节
TPS6285020ADRLR	2A	固定 1.2V
TPS6285020MDRLR		固定 1.8V
TPS628503DRLR	3A	可调节

(1) 请参阅 [器件比较表](#)。



效率与 I_{OUT} 间的关系， $V_{OUT} = 3.3V$



内容

1 特性	1	8.3 特性说明	10
2 应用	1	8.4 器件功能模式	13
3 说明	1	9 应用和实施	15
4 器件比较表	3	9.1 应用信息.....	15
5 引脚配置和功能	3	9.2 典型应用.....	16
6 规格	4	9.3 系统示例.....	27
6.1 绝对最大额定值.....	4	9.4 电源相关建议.....	28
6.2 ESD 等级.....	4	9.5 布局.....	28
6.3 建议运行条件.....	4	10 器件和文档支持	30
6.4 热性能信息.....	4	10.1 器件支持.....	30
6.5 电气特性.....	5	10.2 接收文档更新通知.....	30
6.6 典型特性.....	8	10.3 支持资源.....	30
7 参数测量信息	9	10.4 商标.....	30
7.1 原理图.....	9	10.5 静电放电警告.....	30
8 详细说明	10	10.6 术语表.....	30
8.1 概述.....	10	11 修订历史记录	30
8.2 功能方框图.....	10	12 机械、封装和可订购信息	31

4 器件比较表

器件型号	输出 电流	V _{OUT} 放电	折返 电流限制	展频 时钟 (SSC)	软启动	输出 电压
TPS628501DRLR	1A	打开	关闭	通过 COMP/FSET 引脚	内部 1ms	可调节
TPS6285010MDRLR						固定 1.8V
TPS628502DRLR	2A					可调节
TPS6285020ADRLR						固定 1.2V
TPS6285020MDRLR						固定 1.8V
TPS628503DRLR	3A					可调节

5 引脚配置和功能




图 5-1. 8 引脚 SOT583 DRL 封装 (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
EN	2	I	这是器件的使能引脚。连接到逻辑低电平以禁用该器件。上拉可启用该器件。请勿使该引脚保持未连接状态。
FB	5	I	电压反馈输入。将电阻式输出分压器连接到此引脚。
GND	8		接地引脚
MODE/SYNC	3	I	当该引脚被拉低时，器件在 PFM/PWM 模式下运行。当该引脚被拉高时，器件在强制 PWM 模式下运行。请勿使该引脚保持未连接状态。该模式引脚还可用于将器件与外部频率进行同步。有关施加到该引脚实现外部同步的数字信号的详细规格，请参阅节 6.5。
COMP/FSET	4	I	器件补偿和频率设置输入。该引脚与 GND 之间的电阻定义了控制环路的补偿以及开关频率（如果未在外同步）。
PG	6	O	开漏电源正常状态输出
SW	7		这是转换器的开关引脚，连接到内部功率 MOSFET。
VIN	1		电源输入。确保输入电容器在 VIN 和 GND 之间尽可能靠近连接。

(1) I = 输入，O = 输出

6 规格

6.1 绝对最大额定值

在工作温度范围内（除非另有说明）⁽¹⁾

		最小值	最大值	单位
引脚电压 ⁽²⁾	VIN	-0.3	6.5	V
引脚电压 ⁽²⁾	SW (直流)	-0.3	V _{IN} + 0.3	V
引脚电压 ⁽²⁾	SW (交流, 小于 10ns) ⁽³⁾	-3	10	V
引脚电压 ⁽²⁾	COMP/FSET、PG	-0.3	V _{IN} + 0.3	V
引脚电压 ⁽²⁾	EN、MODE/SYNC、FB	-0.3	6.5	V
T _{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值下列出的应力可能会对器件造成永久性损坏。这些仅为应力等级，并不意味着器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 所有电压值都相对于网络接地端而言。
- (3) 打开开关时。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JS-002 ⁽²⁾	±750	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在工作温度范围内（除非另有说明）

		最小值	标称值	最大值	单位
V _{IN}	输入电压范围	2.7		6	V
V _{OUT}	输出电压范围	0.6		5.5	V
L	有效电感	0.32	0.47	1.2	μH
C _{OUT}	有效输出电容 ⁽¹⁾	8	10	200	μF
C _{IN}	有效输入电容 ⁽¹⁾	5	10		μF
R _{CF}		4.5		100	kΩ
I _{SINK_PG}	PG 引脚上的灌电流	0		2	mA
I _{OUT}	输出电流, TPS628503 ⁽²⁾	0		3	A
T _J	结温	-40		150	°C

- (1) 表中为所有电容器给出的值均为有效电容，其中包括直流偏置效应。由于陶瓷电容器的直流偏置效应，施加电压时有效电容低于标称值。请检查制造商的直流偏置曲线，以了解有效电容与所施加直流电压之间的关系。可能会有更多限制。请参阅 COMP/FSET 的功能说明，了解输出电容与补偿设置和输出电压间的关系。
- (2) 该器件设计用于结温为 105°C 时持续输出电流 2A，或结温为 85°C 时持续输出电流 3A；超过该输出电流或结温范围可能会显著缩短器件寿命。

6.4 热性能信息

热指标 ⁽¹⁾		TPS62850x	TPS62850x	单位
		DRL (JEDEC) ⁽²⁾	DRL (EVM)	
		8 引脚	8 引脚	
R _{θJA}	结至环境热阻	110	60	°C/W

热指标 ⁽¹⁾		TPS62850x	TPS62850x	单位
		DRL (JEDEC) ⁽²⁾	DRL (EVM)	
		8 引脚	8 引脚	
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	41.3	不适用	°C/W
$R_{\theta JB}$	结至电路板热阻	20	不适用	°C/W
Ψ_{JT}	结至顶部特征参数	0.8	不适用	°C/W
Y_{JB}	结至电路板特征参数	20	不适用	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

(2) JEDEC 标准 4 层 PCB，无散热过孔。

6.5 电气特性

在工作结温范围内 ($T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$) 且 $V_{IN} = 2.7\text{V}$ 至 6V 。 $V_{IN} = 5\text{V}$ 且 $T_J = 25^{\circ}\text{C}$ 时的典型值。(除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
电源						
I_Q	静态电流	$EN = V_{IN}$, 无负载, 器件未开关, $MODE = GND$, $V_{OUT} = 0.6\text{V}$		17	36	μA
I_{SD}	关断电流	$EN = GND$, $T_J = 25^{\circ}\text{C}$ 时的标称值, $T_J = 150^{\circ}\text{C}$ 时的最大值		1.5	48	μA
I_{SD}	关断电流	$EN = GND$, $T_J = -40^{\circ}\text{C}$ 至 85°C , 包括 HSFET 漏电			5.5	μA
V_{UVLO}	欠压锁定阈值	V_{IN} 上升	2.45	2.6	2.7	V
		V_{IN} 下降	2.1	2.5	2.6	V
T_{JSD}	热关断阈值	T_J 上升		170		°C
	热关断迟滞	T_J 下降		15		°C
控制和接口						
$V_{EN,IH}$	EN 上的输入阈值电压, 上升沿		1.05	1.1	1.15	V
$V_{EN,IL}$	EN 上的输入阈值电压, 下降沿		0.96	1.0	1.05	V
V_{IH}	MODE/SYNC 上的高电平输入阈值电压		1.1			V
$I_{EN,LKG}$	流入 EN 的输入漏电流	$V_{IH} = V_{IN}$ 或 $V_{IL} = GND$			125	nA
V_{IL}	MODE/SYNC 上的低电平输入阈值电压				0.3	V
I_{LKG}	流入 MODE/SYNC 的输入漏电流				100	nA
t_{Delay}	启用延迟时间	从 EN 高电平到器件开始开关的时间; 已施加 V_{IN}	135	200	520	μs
t_{Delay}	启用延迟时间	从 EN 高电平到器件开始开关的时间; 已施加 V_{IN} , $V_{IN} \geq 3.3\text{V}$			480	μs
t_{Ramp}	输出电压斜坡时间	从器件开始开关到电源正常所需的时间; 器件未处于电流限制状态	0.8	1.3	1.8	ms
f_{SYNC}	MODE/SYNC 引脚上用于同步的频率范围		1.8		4	MHz
	MODE/SYNC 上同步信号的占空比		20		80	%
	锁定到外部频率所需的时间			50		μs
	用于实现逻辑低电平的 COMP/FSET 至 GND 电阻	$f = 2.25\text{MHz}$ 时的内部频率设置	0		2.5	k Ω
	COMP/FSET 上用于实现逻辑高电平的电压	$f = 2.25\text{MHz}$ 时的内部频率设置		V_{IN}		V

6.5 电气特性 (续)

在工作结温范围内 ($T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$) 且 $V_{IN} = 2.7\text{V}$ 至 6V 。 $V_{IN} = 5\text{V}$ 且 $T_J = 25^{\circ}\text{C}$ 时的典型值。(除非另有说明)



参数		测试条件	最小值	典型值	最大值	单位
V_{TH_PG}	UVP 电源正常阈值电压； 直流电平	上升 ($\%V_{FB}$)	92	95	98	%
V_{TH_PG}	UVP 电源正常阈值电压； 直流电平	下降 ($\%V_{FB}$)	87	90	93	%
V_{TH_PG}	OVP 电源正常阈值电压； 直流电平	上升 ($\%V_{FB}$)	107	110	113	%
	OVP 电源正常阈值电压； 直流电平	下降 ($\%V_{FB}$)	104	107	111	%
V_{PG_OL}	PG 上的低电平输出电压	$I_{SINK_PG} = 2\text{mA}$		0.07	0.3	V
I_{PG_LKG}	流入 PG 的输入漏电流	$V_{PG} = 5\text{V}$			100	nA
t_{PG}	PG 抗尖峰脉冲时间	对于电源正常输出上从高电平到低电平的 转换		40		μs
输出						
V_{FB}	反馈电压，可调版本			0.6		V
I_{FB_LKG}	流入 FB 的输入漏电流，可调版本	$V_{FB} = 0.6\text{V}$		1	70	nA
V_{FB}	反馈电压精度	PWM, $V_{IN} \geq V_{OUT} + 1\text{V}$	-1		1	%
V_{FB}	反馈电压精度	PFM, $V_{IN} \geq V_{OUT} + 1\text{V}$, $V_{OUT} \geq 1.0\text{V}$, $C_{o,eff} \geq 10\mu\text{F}$, $L = 0.47\mu\text{H}$	-1		2	%
V_{FB}	反馈电压精度	PFM, $V_{IN} \geq V_{OUT} + 1\text{V}$, $V_{OUT} < 1.0\text{V}$, $C_{o,eff} \geq 15\mu\text{F}$, $L = 0.47\mu\text{H}$	-1		3	%
	负载调整率	PWM		0.05		%/A
	线路调整	PWM, $I_{OUT} = 1\text{A}$, $V_{IN} \geq V_{OUT} + 1\text{V}$		0.02		%/V
R_{DIS}	输出放电电阻				100	Ω
f_{SW}	PWM 开关频率范围	MODE = 高电平，请参阅有关设置开关频率 的 FSET 引脚功能	1.8	2.25	4	MHz
f_{SW}	PWM 开关频率范围	MODE = 低电平，请参阅有关设置开关频率 的 FSET 引脚功能	1.8		3.5	MHz
f_{SW}	PWM 开关频率	COMP/FSET 连接到 GND 或 V_{IN}	2.025	2.25	2.475	MHz
f_{SW}	PWM 开关频率容差	使用 COMP/FSET 到 GND 之间的电阻器	-12		12	%
$t_{on,min}$	高侧 FET 的最短导通时间	$V_{IN} = 3.3\text{V}$, $T_J = -40^{\circ}\text{C}$ 至 125°C		35	50	ns
$t_{on,min}$	低侧 FET 的最短导通时间			10		ns
$R_{DS(ON)}$	高侧 FET 导通电阻	$V_{IN} \geq 5\text{V}$		65	120	$\text{m}\Omega$
	低侧 FET 导通电阻	$V_{IN} \geq 5\text{V}$		33	70	$\text{m}\Omega$
	高侧 MOSFET 漏电流	$T_J = -40^{\circ}\text{C}$ 至 85°C			3.5	μA
	高侧 MOSFET 漏电流			0.01	44	μA
	低侧 MOSFET 漏电流	$T_J = -40^{\circ}\text{C}$ 至 85°C			5	μA
	低侧 MOSFET 漏电流			0.01	70	μA
	SW 漏电流	$V(SW) = 0.6\text{V}$ ，流入 SW 引脚的电流	-0.05		11	μA
I_{LIMH}	高侧 FET 开关电流限制	直流值，适用于 TPS628503； $V_{IN} = 3\text{V}$ 至 6V	3.45	4.5	5.1	A
I_{LIMH}	高侧 FET 开关电流限制	直流值，适用于 TPS628502； $V_{IN} = 3\text{V}$ 至 6V	2.85	3.4	3.9	A
I_{LIMH}	高侧 FET 开关电流限制	直流值，适用于 TPS628501； $V_{IN} = 3\text{V}$ 至 6V	2.1	2.6	3.0	A

6.5 电气特性 (续)

在工作结温范围内 ($T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$) 且 $V_{IN} = 2.7\text{V}$ 至 6V 。 $V_{IN} = 5\text{V}$ 且 $T_J = 25^{\circ}\text{C}$ 时的典型值。(除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
I_{LIMNEG}	低侧 FET 负电流限制	直流值		-1.8		A

6.6 典型特性



7 参数测量信息

7.1 原理图




图 7-1. 测量设置

表 7-1. 元件列表

基准	说明	制造商 ⁽¹⁾
IC	TPS628502	德州仪器 (TI)
L	0.47µH, 电感器, DFE252012PD	Murata
C _{IN}	2 × 10µF/6.3V GRM188D70J106MA73	Murata
C _{OUT}	当 V _{OUT} ≥ 1V 时, 为 2 × 10µF/6.3V GRM188D70J106MA73	Murata
C _{OUT}	当 V _{OUT} < 1V 时, 为 3 × 10µF/6.3V GRM188D70J106MA73	Murata
R _{CF}	8.06k Ω	不限
C _{FF}	10pF	不限
R ₁	取决于 V _{OUT}	不限
R ₂	取决于 V _{OUT}	不限
R ₃	100k Ω	不限

(1) 请参阅 [第三方产品免责声明](#)。

8 详细说明


8.1 概述

TPS62850x 同步开关模式电源转换器基于峰值电流模式控制拓扑。该控制环路具有内部补偿功能。

将控制环路的带宽优化到可与 TPS62850x 配合使用的宽输出电容范围，内部补偿可提供两种设置。具体请参阅节 8.3.2。两种补偿设置中的一种可通过 COMP/FSET 与 GND 之间的电阻器或根据该引脚的逻辑状态进行选择。稳压网络使用小型外部元件和低 ESR 陶瓷输出电容器实现快速稳定的运行。该器件可以在输出分压器上不使用前馈电容器的情况下运行，但使用 10pF（典型值）前馈电容器可改善瞬态响应。

该器件支持通过 MODE 引脚连接到逻辑高电平来实现固定频率强制 PWM 运行模式。当 COMP/FSET 连接到 GND 或 VIN 时，频率定义为内部固定 2.25MHz，或者频率也可由 COMP/FSET 与 GND 之间的电阻器定义为 1.8MHz 至 4MHz 范围。此外，这些器件可与 1.8MHz 到 4MHz 范围内的外部时钟信号同步，无需额外的无源器件即可应用于 MODE 引脚。内部 PLL 允许在运行期间将内部时钟变为外部时钟。与外部时钟的同步是在 MODE 上所施加时钟的下降沿到 SW 引脚的上升沿完成的。当使用 SW 引脚为第二个转换器生成同步信号时，这允许大约 180° 相移。当 MODE 引脚设置为逻辑低电平时，该器件在低输出电流下以省电模式 (PFM) 运行，并在较高的输出电流情况下自动转换为固定频率 PWM 模式。在 PFM 模式下，开关频率会根据负载线性降低，从而在非常低的输出电流条件下保持高效率。

8.2 功能方框图



8.3 特性说明

8.3.1 精密使能端 (EN)

在 TPS62850x 的使能引脚处施加的电压与上升电压的 1.1V 固定阈值进行比较。这使用户能够通过缓慢变化的电压来驱动引脚，并允许使用外部 RC 网络来实现加电延迟。

精密使能输入支持通过在使能引脚的输入端添加电阻分压器来提供用户可编程的欠压锁定。

下降沿的使能输入阈值通常比上升沿阈值低 100mV。当超过上升阈值时，TPS62850x 开始运行。为了正常工作，使能 (EN) 引脚必须端接并且不得悬空。将使能引脚拉至低电平可强制器件关断，关断电流典型值为 1 μ A。在此模式下，内部高侧和低侧 MOSFET 关闭，整个内部控制电路关闭。

8.3.2 COMP/FSET

通过该引脚可以设置三个不同的参数：

- 控制环路的内部补偿设置 (两个设置可用)
- PWM 模式下的开关频率为 1.8MHz 至 4MHz
- 启用/禁用展频时钟 (SSC)

在 COMP/FSET 与 GND 之间连接的电阻器可以改变补偿和开关频率。补偿的变化允许用户使该器件能够适配不同的输出电容值。该电阻器必须靠近引脚放置，以使引脚上的寄生电容尽可能小。补偿设置在转换器启动时被采样，因此在运行过程中更换该电阻器只会影响开关频率，而对补偿没有影响。

为了节省外部元件，该引脚也可直接连接到 VIN 或 GND，以设置预定义的设置。请勿将此引脚悬空。

必须根据输入电压和输出电压选择开关频率，以满足最短导通时间和最短关断时间规格。

示例：V_{IN} = 5V，V_{OUT} = 0.6V --> 占空比 = 0.6V/5V = 0.12

- --> t_{on,min} = 1/fs × 0.12
- --> f_{sw,max} = 1/t_{on,min} × 0.12 = 1/0.05μs × 0.12 = 2.4MHz

补偿范围必须根据所用的最小电容来选择。在两个补偿范围内，可以将电容从 表 8-1 中给出的最小值增大到 200μF 的最大值。如果输出的电容在运行期间发生变化，例如当负载开关用于连接或断开电路的某些部分时，必须为输出上的最小电容选择补偿。对于大输出电容，必须基于该大电容进行补偿，以获得出色的负载瞬态响应。如果补偿较大的输出电容，但在输出端放置较小的电容，则可能会导致不稳定。

不同补偿设置的开关频率由以下公式确定。

对于禁用展频时钟 (SSC) 时的补偿 (comp) 设置 1：

$$R_{CF}(k\Omega) = \frac{18MHz \cdot k\Omega}{f_s(MHz)} \quad (1)$$

对于启用展频时钟 (SSC) 时的补偿 (comp) 设置 1：

$$R_{CF}(k\Omega) = \frac{60MHz \cdot k\Omega}{f_s(MHz)} \quad (2)$$

对于禁用展频时钟 (SSC) 时的补偿 (comp) 设置 2：

$$R_{CF}(k\Omega) = \frac{180MHz \cdot k\Omega}{f_s(MHz)} \quad (3)$$

表 8-1. 开关频率、补偿和展频时钟

R _{CF}	补偿	开关频率	V _{OUT} < 1V 时的最小输出电容	1V ≤ V _{OUT} < 3.3V 时的最小输出电容	V _{OUT} ≥ 3.3V 时的最小输出电容
10k Ω ..4.5k Ω	对于最小输出电容 (补偿设置 1) SSC 禁用	1.8MHz (10k Ω) ..4MHz (4.5k Ω) (根据 方程式 1)	15μF	10μF	8μF
33k Ω ..15k Ω	对于最小输出电容 (补偿设置 1) SSC 启用	1.8MHz (33k Ω) ..4MHz (15k Ω) (根据 方程式 2)	15μF	10μF	8μF
100k Ω ..45k Ω	为了获得出色瞬态响应 (较大的输出电容) (补偿设置 2) SSC 禁用	1.8MHz (100k Ω) ..4MHz (45k Ω) (根据 方程式 3)	30μF	18μF	15μF

表 8-1. 开关频率、补偿和展频时钟 (续)

R_{CF}	补偿	开关频率	$V_{OUT} < 1V$ 时的最小输出电容	$1V \leq V_{OUT} < 3.3V$ 时的最小输出电容	$V_{OUT} \geq 3.3V$ 时的最小输出电容
连接至 GND	对于最小输出电容 (补偿设置 1) SSC 禁用	内部固定 2.25MHz	15 μ F	10 μ F	8 μ F
连接至 V_{IN}	为了获得出色瞬态响应 (更大的输出电容) (补偿设置 2) SSC 启用	内部固定 2.25MHz	30 μ F	18 μ F	15 μ F

有关所需输出电容 (取决于输出电压) 的更多详细信息, 请参阅 节 9.1.3.2。

对于 R_{CF} 而言, 电阻值过高会被解码为“连接到 V_{IN} ”。低于最低范围的值被解码为“连接至 GND”。表 8-1 中的最小输出电容适用于靠近器件输出端的电容器。如果电容是分布式的, 可能需要较低的补偿设置。

8.3.3 MODE/SYNC

当 MODE/SYNC 设置为低电平时, 器件在 PWM 或 PFM 模式下运行, 具体取决于输出电流。MODE/SYNC 引脚设置为高电平时, 可强制器件进入 PWM 模式。该引脚还允许您施加频率范围为 1.8MHz 到 4MHz 的外部时钟来实现外部同步。在设置外部频率时, 应考虑最短导通时间和最短关断时间规格。为了与 MODE/SYNC 引脚上的外部同步一起使用, 必须通过 R_{CF} 将内部开关频率设置为与外部应用时钟相似的值。该操作可确保如果外部时钟发生故障, 开关频率会保持在相同的范围内, 且补偿设置仍然有效。

8.3.4 展频时钟 (SSC)

该器件提供展频时钟选项。启用 SSC 时, 当使用内部时钟时, 开关频率在 PWM 模式下随机变化。频率变化通常介于标称开关频率和高于标称开关频率最多 288kHz 之间。当通过向 MODE/SYNC 引脚施加时钟信号来对器件进行外部同步时, TPS62850x 遵循外部时钟, 并且内部展频块会关闭。软启动期间也会禁用 SSC。

8.3.5 欠压锁定 (UVLO)

如果输入电压下降, 欠压锁定会通过关闭两个功率 FET 来防止器件误操作。启用后, 当输入电压高于 UVLO 上升阈值时, 该器件可完全正常工作, 如果输入电压在电源电压下降时低于阈值, 则会关闭该器件。

8.3.6 电源正常状态输出 (PG)

电源正常引脚为开漏输出, 需要一个上拉电阻器来连接到可高达建议输入电压电平的任何电压。其由窗口比较器驱动。当器件处于禁用、欠压锁定、热关断状态或未在软启动时, PG 保持低电平。因此, 当输出电压处于稳压状态时, 在电气特性中定义的窗口内, 输出为高阻抗。

V_{IN} 必须保持存在以使 PG 引脚保持低电平。如果不使用电源正常输出, TI 建议将其连接到 GND 或使其保持断开状态。如电气特性中所述, PG 指示器具有抗尖峰脉冲功能, 用于从输出“高阻抗”转换到“低电平”。

表 8-2. PG 状态

EN	器件状态	PG 状态
X	$V_{IN} < 2V$	未定义
低	$V_{IN} \geq 2V$	低
高	$2V \leq V_{IN} \leq UVLO$ 、处于热关断状态、 V_{OUT} 未处于稳压状态, 或器件处于软启动状态	低
高	调节中的 V_{OUT}	高阻抗

8.3.7 热关断

器件的结温 (T_J) 由内部温度传感器监控。如果 T_J 超过 170°C (典型值), 器件将进入热关断状态。高侧和低侧功率 FET 均关断, PG 变为低电平。当 T_J 降至 15°C (典型值) 的迟滞量以下时, 转换器从软启动开始恢复正常运

行。在 PFM 暂停期间，热关断未激活。PFM 暂停后，器件最长需要 9μs 才能检测到结温过高的情况。如果 PFM 突发短于此延迟，则器件不会检测到结温过高。

8.4 器件功能模式

8.4.1 脉宽调制 (PWM) 运行

TPS62850x 有两种工作模式：本节讨论的强制 PWM 模式和 节 8.4.2 中讨论的 PWM/PFM 模式。

当 MODE/SYNC 引脚设置为高电平时，TPS62850x 在连续导通模式 (CCM) 下以脉宽调制方式运行。开关频率由 COMP 引脚与 GND 之间的电阻器定义，或由施加到 MODE/SYNC 引脚的外部时钟信号定义。在将外部时钟施加于 MODE/SYNC 时，TPS62850x 遵循施加到该引脚的频率。通常，强制 PWM 模式下的频率范围是 1.8MHz 至 4MHz。但是，考虑到最短导通时间，频率则需要在 TPS62850x 可以工作的范围内。

8.4.2 节能模式运行 (PWM/PFM)

当 MODE/SYNC 引脚为低电平时，允许进入省电模式。只要峰值电感器电流高于约 0.8A 的 PFM 阈值，该器件就会在 PWM 模式下运行。当峰值电感器电流降至 PFM 阈值以下时，该器件开始跳过开关脉冲。在省电模式下，开关频率随负载电流降低，从而保持高效率。此外，通过 COMP/FSET 上的电阻设置的频率必须在 1.8MHz 到 3.5MHz 范围内。

8.4.3 100% 占空比运行

在 PWM 模式下运行的降压转换器的占空比为 $D = V_{OUT} / V_{IN}$ 。占空比随着输入电压接近输出电压而增加，关断时间变短。当达到典型值为 10ns 的最短关断时间时，TPS62850x 会在接近 100% 模式时跳过其开关周期。在 100% 模式下，它会使高侧开关持续导通。只要输出电压低于目标，高侧开关就会保持开启状态。在 100% 模式下，低侧开关被关闭。100% 模式下的最大压降电压是高侧开关的导通电阻加上电感器的串联电阻和负载电流的乘积。

8.4.4 电流限制和短路保护

TPS62850x 具有过载和短路保护功能。如果电感器电流超过电流限值 (I_{LIMH})，高侧开关将关断，低侧开关将导通，以便降低电感器电流。仅当低侧开关中的电流降至低侧电流限值以下时，高侧开关才会再次导通。由于内部传播延迟，实际电流可能会超过静态电流限制。动态电流限值如下所示：

$$I_{peak(typ)} = I_{LIMH} + \frac{V_L}{L} \cdot t_{PD} \quad (4)$$

其中

- I_{LIMH} 是 电气特性 中指定的静态电流限制
- L 是峰值电流处的有效电感
- V_L 是电感器两端的电压 ($V_{IN} - V_{OUT}$)
- t_{PD} 是内部传播延迟，典型值为 50ns

电流限制可能超过静态值，尤其是在输入电压较高且使用极小电感的情况下。动态高侧开关峰值电流的计算方法如下：

$$I_{peak(typ)} = I_{LIMH} + \frac{V_{IN} - V_{OUT}}{L} \cdot 50ns \quad (5)$$

8.4.5 折返电流限制和短路保护

这适用于启用了折返电流限制的器件。有关此选项的更多信息，请联系德州仪器 (TI)。

当器件在超过 1024 个后续开关周期内检测到电流限值时，其会将电流限值从其标称值降至典型值 1.3A。当电流限制指示消失时，折返电流限值会保持不变。如果器件继续在电流限制状态下运行，则在经过 3072 个开关周期后，会尝试以全电流限制运行 1024 个开关周期。

8.4.6 输出放电

放电功能的目的是在禁用器件时确保输出电压按照既定设置降低，并将器件关闭时的输出电压维持至接近 0V。施加电源电压之后至少启用一次 TPS62850x，输出放电功能才会激活。一旦器件被停用、热关断或欠压锁定，放电功能就会启用。放电功能保持活动状态所需的最小电源电压通常为 2V。在电流限制或折返电流限制事件期间，不会输出放电。

8.4.7 软启动

内部软启动电路控制启动期间的输出电压斜率。该控制可以避免过大的浪涌电流并确保受控的输出电压上升时间。该控制还可防止高阻抗电源或电池产生不必要的压降。当 EN 设置为高电平以开始运行时，器件在一段约 200 μ s 的延迟后开始切换，然后内部基准和 V_{OUT} 以内部设定的 150 μ s 或 1ms 斜率（取决于 OTP 选项）上升。

8.4.8 输入过压保护

当输入电压超过绝对最大额定值时，该器件设置为 PFM 模式，因此其无法将能量从输出端传输到输入端。

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

9.1 应用信息

9.1.1 对输出电压进行编程

TPS62850x 的输出电压可调节。可使用 V_{OUT} 至 GND 之间的电阻分压器对其进行编程，获得 0.6V 至 5.5V 的输出电压。FB 引脚上的电压被调节至 600mV。输出电压的值可根据 [方程式 6](#) 由所选电阻分压器进行设置。TI 建议选择允许至少 2 μ A 电流的电阻值，这意味着 R_2 的值不得超过 400k Ω 。建议使用较低的电阻器值，以便实现高精度和可靠的设计。

$$R_1 = R_2 \cdot \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) \quad (6)$$

9.1.2 电感器选型

TPS62850x 系列专为标称值为 0.47 μ H 的电感器而设计，开关频率通常为 2.25MHz。电感值越大，实现的电感纹波电流越低，但可能会对效率和瞬态响应产生负面影响。小于 0.47 μ H 的值将导致较大的电感纹波电流，从而在低输出电流或无输出电流的强制 PWM 模式下产生较大的负电感电流。对于更高或更低的标称开关频率，电感必须相应地更改。有关详细信息，请参阅 [节 6.3](#)。

电感器选择受电感器纹波电流、输出纹波电压、PWM 到 PFM 转换点和效率等多种因素的影响。此外，所选的电感器必须具有适当的饱和电流和直流电阻 (DCR)。[方程式 7](#) 计算最大电感器电流。

$$I_{L(max)} = I_{OUT(max)} + \frac{\Delta I_{L(max)}}{2} \quad (7)$$

$$\Delta I_{L(max)} = \frac{V_{OUT} \cdot \left(1 - \frac{V_{OUT}}{V_{IN}} \right)}{L_{min}} \cdot \frac{1}{f_{SW}} \quad (8)$$

其中

- $I_{L(max)}$ 是最大电感器电流
- $\Delta I_{L(max)}$ 是电感器纹波电流峰峰值
- L_{min} 是工作点处的最小电感

表 9-1. 典型电感器

类型	电感 [μH]	电流 [A] ⁽¹⁾	对于器件	标称开关频率	尺寸 [LxBxH] mm	制造商 ⁽²⁾
XFL4015-471ME	0.47μH, ±20%	3.5	TPS628501 / 502	2.25MHz	4 × 4 × 1.6	Coilcraft
XFL4015-701ME	0.70μH, ±20%	3.3	TPS628501 / 502	2.25MHz	4 × 4 × 1.6	Coilcraft
XEL3520-801ME	0.80μH, ±20%	2.0	TPS628501 / 502	2.25MHz	3.5 × 3.2 × 2.0	Coilcraft
XEL3515-561ME	0.56μH, ±20%	4.5	TPS628501 / 502	2.25MHz	3.5 × 3.2 × 1.5	Coilcraft
XFL3012-681ME	0.68μH, ±20%	2.1	TPS628501 / 502	2.25MHz	3.0 × 3.0 × 1.2	Coilcraft
XPL2010-681ML	0.68μH, ±20%	1.5	TPS628501	2.25MHz	2 × 1.9 × 1	Coilcraft
DFE252012PD-R68M	0.68μH, ±20%	请参阅数据表	TPS628501 / 502	2.25MHz	2.5 × 2 × 1.2	Murata
DFE252012PD-R47M	0.47μH, ±20%	请参阅数据表	TPS628501 / 502	2.25MHz	2.5 × 2 × 1.2	Murata
DFE201612PD-R68M	0.68μH, ±20%	请参阅数据表	TPS628501 / 502	2.25MHz	2 × 1.6 × 1.2	Murata
DFE201612PD-R47M	0.47μH, ±20%	请参阅数据表	TPS628501 / 502	2.25MHz	2 × 1.6 × 1.2	Murata

(1) 20°C 上升时 I_{RMS} 或 20% 下降时 I_{SAT} 的较低值。

(2) 请参阅 [第三方产品免责声明](#)。

使用实际运行条件计算最大电感器电流可得出所需的最小电感器饱和电流。建议增加约 20% 的裕度。较大的电感器值对于获得较低的纹波电流也很有用，但也会增加瞬态响应时间和尺寸。

9.1.3 电容器选型

9.1.3.1 输入电容器

对于大多数应用，10μF 标称值已足够并推荐使用。输入电容器可缓冲瞬态事件的输入电压，并将转换器与电源去耦。建议使用低 ESR 多层陶瓷电容器 (MLCC) 以实现出色滤波效果，并必须将其放置在 V_{IN} 和 GND 之间尽可能靠近这些引脚的位置。

9.1.3.2 输出电容器

TPS62850x 的架构允许使用具有低等效串联电阻 (ESR) 的微型陶瓷输出电容器。这些电容器提供低输出电压纹波，推荐使用。为了使电阻值直至高频段仍能保持较低，并使电容值随温度变化的幅度较窄，TI 建议使用 X7R 或 X5R 电介质电容器。在省电模式下，使用较高的值具有电压纹波较小和直流输出精度较高等优点。

COMP/FSET 引脚允许用户根据输出端使用的最小电容选择两种不同的补偿设置。在任何补偿设置中，最大电容均为 200μF。输出所需的最小电容取决于补偿设置和输出电压。

对于低于 1V 的输出电压，在最小输出电容的补偿设置下，最小值从 1V 的 10μF 线性增加至 0.6V 的 15μF。其他补偿范围与之类似。有关详细信息，请参阅 [表 8-1](#)。

9.2 典型应用




图 9-1. 典型应用

9.2.1 设计要求

本设计指南提供了在建议运行条件下运行器件时的元件选择。

9.2.2 详细设计过程

$$R_1 = R_2 \cdot \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) \quad (9)$$

$V_{FB} = 0.6V$ 时：

表 9-2. 设置输出电压

标称输出电压 V_{OUT}	R_1	R_2	C_{FF}	确切输出电压
0.8V	16.9k Ω	51k Ω	10pF	0.7988V
1.0V	20k Ω	30k Ω	10pF	1.0V
1.1V	39.2k Ω	47k Ω	10pF	1.101V
1.2V	68k Ω	68k Ω	10pF	1.2V
1.5V	76.8k Ω	51k Ω	10pF	1.5V
1.8V	80.6k Ω	40.2k Ω	10pF	1.803V
2.5V	47.5k Ω	15k Ω	10pF	2.5V
3.3V	88.7k Ω	19.6k Ω	10pF	3.315V

9.2.3 应用曲线

除非另有说明，否则所有绘图都是在器件设为 PWM 模式时的标称开关频率 2.25MHz 下绘制的。BOM 依据表 7-1。




图 9-2. 效率与输出电流间的关系




图 9-3. 效率与输出电流间的关系




图 9-4. 效率与输出电流间的关系




图 9-5. 效率与输出电流间的关系




图 9-6. 效率与输出电流间的关系




图 9-7. 效率与输出电流间的关系




图 9-8. 效率与输出电流间的关系




图 9-9. 效率与输出电流间的关系




图 9-10. 输出电压与输出电流间的关系




图 9-11. 输出电压与输出电流间的关系




图 9-12. 输出电压与输出电流间的关系




图 9-13. 输出电压与输出电流间的关系




图 9-14. 输出电压与输出电流间的关系




图 9-15. 输出电压与输出电流间的关系




图 9-16. 输出电压与输出电流间的关系




图 9-17. 输出电压与输出电流间的关系




图 9-18. 输出电流与环境温度间的关系




图 9-19. 输出电流与环境温度间的关系




图 9-20. 输出电流与环境温度间的关系




图 9-21. 输出电流与环境温度间的关系




图 9-22. 负载瞬态响应




图 9-23. 负载瞬态响应




图 9-24. 负载瞬态响应






图 9-25. 负载瞬态响应




$V_{OUT} = 1.2V$ PFM $T_A = 25^\circ C$
 $V_{IN} = 5.0V$ $I_{OUT} = 0.2A$ 至 $1.8A$ 至 $0.2A$

图 9-26. 负载瞬态响应




$V_{OUT} = 1.2V$ PWM $T_A = 25^\circ C$
 $V_{IN} = 5.0V$ $I_{OUT} = 0.2A$ 至 $1.8A$ 至 $0.2A$

图 9-27. 负载瞬态响应




$V_{OUT} = 1.0V$ PFM $T_A = 25^\circ C$
 $V_{IN} = 5.0V$ $I_{OUT} = 0.2A$ 至 $1.8A$ 至 $0.2A$

图 9-28. 负载瞬态响应




$V_{OUT} = 1.0V$ PWM $T_A = 25^\circ C$
 $V_{IN} = 5.0V$ $I_{OUT} = 0.2A$ 至 $1.8A$ 至 $0.2A$

图 9-29. 负载瞬态响应




$V_{OUT} = 0.6V$ PFM $T_A = 25^\circ C$
 $V_{IN} = 3.3V$ $I_{OUT} = 0.2A$ 至 $1.8A$ 至 $0.2A$

图 9-30. 负载瞬态响应




$V_{OUT} = 0.6V$ PWM $T_A = 25^\circ C$
 $V_{IN} = 3.3V$ $I_{OUT} = 0.2A$ 至 $1.8A$ 至 $0.2A$

图 9-31. 负载瞬态响应




$V_{OUT} = 3.3V$ PFM $T_A = 25^\circ C$
 $I_{OUT} = 0.2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-32. 线路瞬态响应




$V_{OUT} = 3.3V$ PWM $T_A = 25^\circ C$
 $I_{OUT} = 2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-33. 线路瞬态响应




$V_{OUT} = 1.8V$ PFM $T_A = 25^\circ C$
 $I_{OUT} = 0.2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-34. 线路瞬态响应




$V_{OUT} = 1.8V$ PWM $T_A = 25^\circ C$
 $I_{OUT} = 2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-35. 线路瞬态响应




$V_{OUT} = 1.2V$ PFM $T_A = 25^\circ C$
 $I_{OUT} = 0.2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-36. 线路瞬态响应




$V_{OUT} = 1.2V$ PWM $T_A = 25^\circ C$
 $I_{OUT} = 2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-37. 线路瞬态响应




$V_{OUT} = 1.0V$ PFM $T_A = 25^\circ C$
 $I_{OUT} = 0.2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-38. 线路瞬态响应




$V_{OUT} = 1.0V$ PWM $T_A = 25^\circ C$
 $I_{OUT} = 2A$ $V_{IN} = 4.5V$ 至 $5.5V$ 至 $4.5V$

图 9-39. 线路瞬态响应




$V_{OUT} = 0.6V$ PFM $T_A = 25^\circ C$
 $I_{OUT} = 0.2A$ $V_{IN} = 3.0V$ 至 $3.6V$ 至 $3.0V$

图 9-40. 线路瞬态响应




$V_{OUT} = 0.6V$ PWM $T_A = 25^\circ C$
 $I_{OUT} = 2A$ $V_{IN} = 3.0V$ 至 $3.6V$ 至 $3.0V$

图 9-41. 线路瞬态响应



$V_{OUT} = 3.3V$ PFM $T_A = 25^\circ C$
 $V_{IN} = 5V$ $I_{OUT} = 0.2A$

图 9-42. 输出电压纹波



$V_{OUT} = 3.3V$ PWM $T_A = 25^\circ C$
 $V_{IN} = 5V$ $I_{OUT} = 2A$

图 9-43. 输出电压纹波




图 9-44. 输出电压纹波




图 9-45. 输出电压纹波




图 9-46. 输出电压纹波




图 9-47. 输出电压纹波




图 9-48. 输出电压纹波






图 9-49. 输出电压纹波




$V_{OUT} = 0.6V$ PFM $T_A = 25^\circ C$
 $V_{IN} = 3.3V$ $I_{OUT} = 0.2A$

图 9-50. 输出电压纹波




$V_{OUT} = 0.6V$ PWM $T_A = 25^\circ C$
 $V_{IN} = 3.3V$ $I_{OUT} = 2A$

图 9-51. 输出电压纹波




$V_{OUT} = 3.3V$ PWM 或 PFM $T_A = 25^\circ C$
 $V_{IN} = 5V$ $I_{OUT} = 2A$

图 9-52. 启动时序




$V_{OUT} = 1.8V$ PWM 或 PFM $T_A = 25^\circ C$
 $V_{IN} = 5V$ $I_{OUT} = 2A$

图 9-53. 启动时序



$V_{OUT} = 1.2V$ PWM 或 PFM $T_A = 25^\circ C$
 $V_{IN} = 5V$ $I_{OUT} = 2A$

图 9-54. 启动时序



$V_{OUT} = 1.0V$ PWM 或 PFM $T_A = 25^\circ C$
 $V_{IN} = 5V$ $I_{OUT} = 2A$

图 9-55. 启动时序




图 9-56. 启动时序

9.3 系统示例

9.3.1 与外部时钟同步

通过在 MODE/SYNC 引脚上施加外部时钟，可以对 TPS62850x 进行外部同步。只要输入信号满足电气技术规格中给出的要求，就无需任何额外的电路。时钟可在器件运行过程中接入或移除，从而实现在外部设定的固定频率与省电模式或内部固定频率运行之间切换。

选择的 R_{CF} 电阻值必须确保内部定义的频率和外部施加的频率彼此接近。此操作可确保从内部频率平稳过渡到外部频率，反之亦然。






图 9-57. 使用外部同步的原理图



9.4 电源相关建议

TPS62850x 器件系列对输入电源无特殊要求。请根据 TPS62850x 的电源电压、输出电压和输出电流来确定输入电源的输出电流额定值。

9.5 布局

9.5.1 布局指南

正确的布局对于开关模式电源的运行至关重要，尤其是在高开关频率条件下。因此，TPS62850x 的 PCB 布局需要特别注意，以确保运行并实现指定的性能。糟糕的布局会导致出现以下问题：

- 调节不良 (包括 节 9.5.2 和负载)
- 稳定性和精度不足
- EMI 辐射增加
- 噪声灵敏度

有关 TPS62850x 的建议布局，请参阅 图 9-60，该布局专为通用外部接地连接而设计。输入电容必须在 V_{IN} 和 GND 引脚之间 (尽可能靠近它们) 放置。

为具有高 di/dt 的环路提供低电感和电阻路径。因此，导通开关负载电流的路径必须尽可能短且宽。为具有高 dv/dt 的导线提供低电容路径 (相对于所有其他节点)。因此，输入和输出电容应尽可能靠近 IC 引脚放置，并必须避免长距离并联接线及窄布线。传导交流电的环路轮廓必须尽可能小，因为该面积与辐射的能量成正比。

FB 等敏感节点需要用短线连接，而不是靠近高 dv/dt 信号 (如 SW)。由于 FB 携带有关输出电压的信息，因此 FB 必须尽可能靠近实际输出电压 (在输出电容器处) 连接。FB 电阻器 R_1 和 R_2 必须靠近 IC，并直接连接到这些引脚和系统接地层。

封装使用引脚来实现功率耗散。 V_{IN} 和 GND 引脚上的散热过孔有助于将热量散发到 PCB 中。

EVM 实现了建议的布局，如 [TPS628502EVM-092 评估模块用户指南](#) 中所示。

9.5.2 布局示例




图 9-60. 示例布局

10 器件和文档支持

10.1 器件支持

10.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

10.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (April 2024) to Revision C (June 2025)	Page
--	------

- | | |
|--|---|
| • 已将错误的器件名称 “TPS628502ADRLR” 和 “TPS628502MDRLR” 更正为正确的器件名称 “TPS6285020ADRLR” 和 “TPS6285020MDRLR” | 1 |
|--|---|

Changes from Revision A (June 2022) to Revision B (April 2024)	Page
--	------

- | | |
|--|---|
| • 添加了 TPS6285010MDRLR、TPS6285020ADRLR 和 TPS6285020MDRLR..... | 3 |
|--|---|

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS6285010MDRLR	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	Call TI Sn	Level-1-260C-UNLIM	-40 to 150	10M
TPS6285010MDRLR.A	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	10M
TPS628501DRLR	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	Call TI Sn	Level-1-260C-UNLIM	-40 to 150	100
TPS628501DRLR.A	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	100
TPS628501DRLR.B	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	100
TPS6285020ADRLR	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	Call TI Sn	Level-1-260C-UNLIM	-40 to 150	20A
TPS6285020ADRLR.A	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	20A
TPS6285020ADRLR.B	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	20A
TPS6285020MDRLR	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	20M
TPS6285020MDRLR.A	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	20M
TPS628502DRLR	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	Call TI Sn	Level-1-260C-UNLIM	-40 to 150	200
TPS628502DRLR.A	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	200
TPS628502DRLR.B	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	200
TPS628503DRLR	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	Call TI Sn	Level-1-260C-UNLIM	-40 to 150	300
TPS628503DRLR.A	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	300
TPS628503DRLR.B	Active	Production	SOT-5X3 (DRL) 8	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 150	300

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF TPS628501, TPS628502, TPS628503 :

- Automotive : [TPS628501-Q1](#), [TPS628502-Q1](#), [TPS628503-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS6285010MDRLR	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628501DRLR	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285020ADRLR	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS6285020MDRLR	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628502DRLR	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3
TPS628503DRLR	SOT-5X3	DRL	8	4000	180.0	8.4	2.75	1.9	0.8	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS6285010MDRLR	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628501DRLR	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS6285020ADRLR	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS6285020MDRLR	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628502DRLR	SOT-5X3	DRL	8	4000	210.0	185.0	35.0
TPS628503DRLR	SOT-5X3	DRL	8	4000	210.0	185.0	35.0



4224486/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, interlead flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC Registration MO-293, Variation UDAD

EXAMPLE BOARD LAYOUT



DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:30X



SOLDERMASK DETAILS

4224486/G 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

EXAMPLE STENCIL DESIGN

DRL0008A

SOT-5X3 - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4224486/G 11/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司