


TPS568231 3.8V 至 17V 输入、8A 同步降压转换器

1 特性

- 输入范围为 4.5V 至 17V 时，无外部偏压
- 输入范围为 3.8V 至 17V 时，有外部偏压
- 支持 8A 的连续输出电流
- 集成式 7.8mΩ 和 3.2mΩ MOSFET
- 0.6V ±1% 基准电压 (-40°C 至 125°C 结温范围)
- 0.6V 至 5.5V 输出电压范围
- 146 μA 低静态电流
- D-CAP3™ 控制模式，用于快速瞬态响应
- 支持陶瓷输出电容器
- 400kHz、800kHz 和 1200kHz 的可选 f_{sw}
- 可选 FCCM (强制持续导通模式)，用以实现窄输出电压纹波
- 可选 Eco-mode™ (自动跳跃模式)，用以实现较高的轻负载效率
- 可选 5V 外部偏置，可提升效率
- 预偏置启动功能
- 可调节软启动，默认软启动时间为 1.2ms
- 电源正常状态指示器，可监测输出电压
- 具有断续重启功能的两个可调节电流限制设置
- 非闭锁 UV、OV、OT 和 UVLO 保护
- 与 8A TPS568215、12A TPS56C231 和 TPS56C215 引脚对引脚兼容
- -40°C 至 125°C 的工作结温范围
- 3.5mm × 3.5mm、18 引脚 HotRod™ QFN 封装



简化原理图

2 应用

- 数据中心和企业计算 POL
- 无线基础设施
- IPC、工厂自动化、PLC、测试测量
- 高端 DTV

3 说明


TPS568231 是一款具有自适应导通时间 D-CAP3 控制模式的高效率、小尺寸同步降压转换器。该器件不需要外部补偿，因此易于使用并且仅需要很少的外部元件。该器件非常适合空间受限的数据中心应用。

TPS568231 具有颇具竞争力的特性，包括非常精确的基准电压、快速负载瞬态响应、无需外部补偿、可调节电流限制，以及可在轻负载条件下通过 MODE 引脚配置进行选择的 Eco-mode 和 FCCM 两种运行模式。要在轻负载条件下实现高效率，可选择 Eco-mode。要支持严格的输出电压纹波要求，可选择 FCCM。TPS568231 的工作结温范围为 -40°C 至 125°C。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
TPS568231	RNN (VQFN-HR, 18)	3.50mm × 3.50mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



效率，FCCM 模式



内容

1 特性	1	7.3 特性说明	15
2 应用	1	7.4 器件功能模式	19
3 说明	1	8 应用和实施	20
4 修订历史记录	2	8.1 应用信息	20
5 引脚配置和功能	3	8.2 典型应用	20
6 规格	4	8.3 电源相关建议	23
6.1 绝对最大额定值.....	4	8.4 布局	24
6.2 ESD 等级.....	4	9 器件和文档支持	25
6.3 建议运行条件.....	4	9.1 器件支持.....	25
6.4 热性能信息.....	5	9.2 接收文档更新通知.....	25
6.5 电气特性.....	5	9.3 支持资源.....	25
6.6 典型特性.....	7	9.4 商标.....	25
7 详细说明	13	9.5 静电放电警告.....	25
7.1 概述.....	13	9.6 术语表.....	25
7.2 功能方框图.....	14	10 机械、封装和可订购信息	26

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	说明
2022 年 10 月	*	初始发行版

5 引脚配置和功能




图 5-1. 18 引脚 VQFN RNN 封装（左底视图、右顶视图）

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
BOOT	1	I	高侧 MOSFET 栅极驱动电压的电源输入。在 BOOT 和 SW 之间连接自举电容器。
VIN	2,11	P	控制电路的输入电压电源引脚。在 VIN 和 PGND 之间连接输入去耦电容器。
PGND	3、4、5、 8、9、10	G	控制器电路和内部电路的电源 GND 引脚。用较短的布线连接到 AGND。
SW	6、7	O	开关节点引脚。将输出电感器连接到该引脚。
AGND	12	G	内部模拟电路的地。用较短的布线将 AGND 连接到 PGND 平面。
FB	13	I	转换器反馈输入。连接到输出电压和 AGND 之间电阻分压器的中心抽头。
SS	14	O	软启动时间选择引脚。连接外部电容器可设置软启动时间，如果未连接外部电容器，则转换器将在 1.2ms 内启动。
EN	15	I	启用输入控制，让该引脚悬空将启用转换器。该引脚还可连接到 VIN 和 EN 之间电阻分压器的中心抽头来调节输入 UVLO。
PGOOD	16	O	开漏电源正常指示器。如果输出电压超出 PGOOD 阈值、过压或器件处于热关断、EN 关断或软启动期间，则该引脚为低电平有效。
VREG5	17	I/O	4.7V 内部 LDO 输出，也可通过 5V 输入从外部驱动。该引脚为内部电路和栅极驱动器提供电压。使用 4.7μF 电容器对该引脚旁路。
MODE	18	I	开关频率、电流限制选择和轻负载运行模式选择引脚。针对表 7-2 中所示的不同 MODE 选项，将该引脚连接到 VREG5 和 AGND 之间的电阻分压器。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

		最小值	最大值	单位
引脚电压	V _{IN}	-0.3	20	V
	SW	-2	19	
	SW (10ns 瞬态值)	-5	25	
	V _{IN} -SW		22	
	V _{IN} -SW (10ns 瞬态值)		25	
	EN	- 0.3	6.5	
	BOOT-SW	-0.3	6.5	
	BOOT-SW (10ns 瞬态值)	- 0.3	7.5	
	BOOT	- 0.3	25.5	
	SS、MODE、FB	-0.3	6.5	
	VREG5	- 0.3	6	
	PGOOD	-0.3	6.5	
T _J	工作结温	-40	150	°C
T _{stg}	存储温度	-55	150	°C

(1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
	充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±500	

(1) JEDEC 文件 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
引脚电压	V _{IN}	3.8		17	V
	SW	-1.8		17	V
	BOOT	- 0.1		23.5	V
	VREG5、MODE、FB、PGOOD、EN	- 0.1		5.5	V
输出电流	I _{LOAD}	0		8	A
工作结温	T _J	-40		125	°C

6.4 热性能信息

热指标 ⁽¹⁾		RNN (JEDEC)	RNN (TI EVM)	单位
		18 引脚		
R _{θJA}	结至环境热阻	49.9	27	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	24.9	不适用 ⁽²⁾	°C/W
R _{θJB}	结至电路板热阻	11.3	不适用 ⁽²⁾	°C/W
ψ _{JT}	结至顶部特征参数	0.5	0.4	°C/W
ψ _{JB}	结至电路板特征参数	11	10	°C/W

(1) 有关传统和新热指标的更多信息, 请参阅 [IC 封装热指标](#) 应用报告。

(2) 不适用于 EVM 布局

6.5 电气特性

$T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$, $V_{IN} = 12\text{V}$ (除非另有说明)

参数		条件	最小值	典型值	最大值	单位
电源电流						
I _{IN}	V _{IN} 电源电流	T _J = 25°C, V _{EN} = 5V, 非开关	146			μA
I _{VINSDN}	V _{IN} 关断电流	V _{EN} = 0V	9.3			μA
逻辑阈值						
V _{ENH}	EN 高电平阈值电压		1.175	1.225	1.3	V
V _{ENL}	EN 低电平阈值电压		1.025	1.104	1.15	V
V _{ENHYS}			0.121			V
I _{ENp1}	EN 上拉电流	V _{EN} = 1.0 V	0.35	1.91	2.95	μA
I _{ENp2}		V _{EN} = 1.3 V	3	4.197	5.5	μA
反馈电压						
V _{FB}	FB 电压	T _J = 25°C	598	600	602	mV
		T _J = 0°C 至 85°C	597.5	600	602.5	mV
		T _J = -40°C 至 85°C	594	600	602.5	mV
		T _J = -40°C 至 125°C	594	600	606	mV
LDO 电压						
VREG5	LDO 输出电压	T _J = -40°C 至 125°C	4.58	4.7	4.83	V
ILIM5	LDO 输出电流限制	T _J = -40°C 至 125°C	100	150	200	mA
UVLO						
UVLO	UVLO 阈值	VREG5 上升电压	4.25			V
		VREG5 下降电压	3.52			V
		VREG5 迟滞	730			mV
UVLO , VREG5 = 4.7V	UVLO 阈值, VREG5 = 4.7V	VIN 上升电压, VREG5 = 4.7V	3.32			V
		VIN 下降电压, VREG5 = 4.7V	3.24			V
		VIN 迟滞, VREG5 = 4.7V	80			mV
MOSFET						
R _{DS(on)H}	高侧开关电阻	T _J = 25°C, V _{VREG5} = 4.7V	7.8			mΩ
R _{DS(on)L}	低侧开关电阻	T _J = 25°C, V _{VREG5} = 4.7V	3.2			mΩ
导通计时器控制						
t _{ON min}	SW 最短导通时间	VIN = 17V, V _{OUT} = 0.6V, f _{SW} = 1200kHz	60			ns
t _{关闭}	SW 最短关断时间	V _{FB} = 0.5V	310			ns

6.5 电气特性 (continued)

$T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$, $V_{IN} = 12\text{V}$ (除非另有说明)

参数		条件	最小值	典型值	最大值	单位
软启动和输出放电						
t _{SS}	软启动时间	内部软启动时间, T _J = -40°C 至 125°C	1.2			ms
I _{SS}	软启动充电电流	T _J = -40°C 至 125°C	4.9	6	7.1	μA
R _{DIS}	放电电阻	T _J = 25°C, V _{OUT} = 0.5V, V _{EN} = 0V	370			Ω
电流限制						
I _{OCL}	电流限制 (低侧拉电流)	ILIM-1 选项, 谷值电流	6	7.1	8.15	A
		ILIM 选项, 谷值电流	8	9.4	10.8	A
I _{NOCL}	电流限制 (低侧负电流)	谷值电流	3.9			A
电源正常						
V _{PGOODTH}	PGOOD 阈值	V _{FB} 下降 (故障)	84%			
		V _{FB} 上升 (正常)	93%			
		V _{FB} 上升 (故障)	116%			
		V _{FB} 下降 (正常)	108%			
t _{PGOODLY}	PGOOD 延迟时间	从低电平到高电平的延迟	128			μs
		从高电平到低电平的延迟	14			μs
I _{PGOOD}	PGOOD 灌电流	I _{OL} = 4mA	0.4			V
I _{PGLK}	PGOOD 漏电流	V _{PGOOD} = 5.5V	1			V
输出欠压和过压保护						
V _{OVP}	输出 OVP 阈值	OVP 检测	121%			
T _{OVPDEL}	输出 OVP 响应延迟		52			μs
V _{UVP}	输出 UVP 阈值	断续检测	70%			
t _{UVPDGL}	UVP 传播抗尖峰脉冲		1			ms
t _{UVPDEL}	相对于 SS 时间的输出断续延迟	UVP 检测	1			周期
t _{UVPEN}	相对于 SS 时间的输出断续使能延迟	UVP 检测	7			周期
热关断						
T _{SDN}	热关断阈值 ⁽¹⁾	关断温度	160			°C
		迟滞	15			°C

(1) 未经生产测试

6.6 典型特性

$V_{IN} = 12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)。




图 6-1. 静态电流与温度间的关系




图 6-2. 关断电流与温度间的关系




图 6-3. 基准电压与温度间的关系




图 6-4. 高侧 $R_{DS(on)}$ 与温度间的关系




图 6-5. 低侧 $R_{DS(on)}$ 与温度间的关系




图 6-6. 软启动充电电流与温度间的关系

6.6 典型特性 (continued)

$V_{IN} = 12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)。




图 6-7. 使能上拉电流, $V_{EN} = 1V$




图 6-8. 使能上拉电流, $V_{EN} = 1.3V$




图 6-9. TPS568231 电流限制 (ILIM) 与温度间的关系




图 6-10. TPS568231 电流限制 (ILIM-1) 与温度间的关系




图 6-11. 效率, 模式 = DCM, $f_{SW} = 400kHz$




图 6-12. 效率, 模式 = FCCM, $f_{SW} = 400kHz$

6.6 典型特性 (continued)

$V_{IN} = 12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)。




图 6-13. 效率, 模式 = DCM, $f_{SW} = 800kHz$




图 6-14. 效率, 模式 = FCCM, $f_{SW} = 800kHz$




图 6-15. 效率, 模式 = DCM, $f_{SW} = 1200kHz$




图 6-16. 效率, 模式 = FCCM, $f_{SW} = 1200kHz$




图 6-17. 效率, 模式 = DCM, $f_{SW} = 400kHz$




图 6-18. 效率, 模式 = FCCM, $f_{SW} = 400kHz$

6.6 典型特性 (continued)

$V_{IN} = 12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)。




图 6-19. 效率, 模式 = DCM, $f_{SW} = 800kHz$




图 6-20. 效率, 模式 = FCCM, $f_{SW} = 800kHz$




图 6-21. 效率, 模式 = DCM, $f_{SW} = 1200kHz$




图 6-22. 效率, 模式 = FCCM, $f_{SW} = 1200kHz$




图 6-23. 效率, 外部 VCC 与内部 VCC, 模式 = DCM, $f_{SW} = 800kHz$




图 6-24. 负载调节, $f_{SW} = 800kHz$

6.6 典型特性 (continued)

$V_{IN} = 12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)。




图 6-25. f_{SW} 负载调节, 模式 = DCM, $f_{SW} = 400kHz$




图 6-26. f_{SW} 负载调节, 模式 = DCM, $f_{SW} = 800kHz$




图 6-27. f_{SW} 负载调节, 模式 = DCM, $f_{SW} = 1200kHz$




图 6-28. f_{SW} 负载调节, 模式 = FCCM, $f_{SW} = 400kHz$




图 6-29. f_{SW} 负载调节, 模式 = FCCM, $f_{SW} = 800kHz$




图 6-30. f_{SW} 负载调节, 模式 = FCCM, $f_{SW} = 1200kHz$

6.6 典型特性 (continued)

$V_{IN} = 12V$, $T_J = -40^{\circ}C$ 至 $125^{\circ}C$ (除非另有说明)。




图 6-31. f_{SW} 负载调节, 模式 = FCCM, $f_{SW} = 400kHz$




图 6-32. f_{SW} 负载调节, 模式 = FCCM, $f_{SW} = 800kHz$




图 6-33. f_{SW} 负载调节, 模式 = FCCM, $f_{SW} = 1200kHz$




图 6-34. f_{SW} 负载调节, 模式 = DCM, $f_{SW} = 400kHz$




图 6-35. f_{SW} 负载调节, 模式 = DCM, $f_{SW} = 800kHz$




图 6-36. f_{SW} 负载调节, 模式 = DCM, $f_{SW} = 1200kHz$

7 详细说明

7.1 概述


TPS568231 是可在 3.8V 至 17V 输入电压 (V_{IN}) 范围内运行的高密度同步降压转换器。该器件具有 $7.8m\Omega$ 和 $3.2m\Omega$ 的集成 MOSFET，可在高达 8A 的电流下实现高效率。该器件采用 D-CAP3 控制模式，无需外部补偿元件即可提供快速瞬态响应，并具有精确的反馈电压。其控制拓扑支持在较高负载条件下的 FCCM 运行模式与较轻负载条件下的 Eco-mode 运行模式之间无缝切换。Eco-mode 使 TPS568231 能够在轻负载条件下保持高效率。TPS568231 既能够适应低等效串联电阻 (ESR) 输出电容器 (如 POSCAP 或 SP-CAP)，也能够适应超低 ESR 陶瓷电容器。

TPS568231 具有三种可选开关频率 (f_{SW})：400kHz、800kHz 和 1200kHz。这些频率有助于灵活地优化设计，实现更高的效率或更小的尺寸。该器件有两个可选的电流限制。所有这些选项都是通过 MODE 引脚上选择合适的电压来进行配置。

TPS568231 有一个 4.7V 的内部 LDO，可为所有内部电路提供辅助电源。该器件允许利用 VREG5 引脚上的外部电压对这个内部 LDO 进行过驱，从而提高转换器的效率。欠压锁定 (UVLO) 电路会监测 VREG5 引脚电压，以便保护内部电路免受低输入电压的影响。该器件在 EN 引脚上有一个内部上拉电流源，即使在 EN 引脚悬空的情况下也可以启用该器件。

可以通过将电容器连接到 SS 引脚来选择软启动时间。该器件不受输出短路、欠压和过热情况的影响。

7.2 功能方框图



7.3 特性说明

7.3.1 PWM 运行和 D-CAP3™ 控制模式

TPS568231 使用自适应导通时间 PWM 控制及专有 D-CAP3 控制模式运行，该模式可实现较少的外部元件数量以及快速负载瞬态响应，同时保持良好的输出电压精度。在每个开关周期开始时，高侧 MOSFET 都会在内部一次性计时器设置的导通时间内导通。该导通时间是根据转换器的输入电压、转换器的输出电压和伪固定频率设置的，因此，这种类型的控制拓扑称为自适应导通时间控制。在反馈电压 (V_{FB}) 降至低于内部基准电压 (V_{REF}) 后，一次性计时器复位并再次开启。产生的输出斜坡将馈送到 FB 引脚来模拟输出电压纹波，因此能够支持使用 ESR 非常低的输出电容器，例如多层陶瓷电容器 (MLCC)。D-CAP3 控制模式拓扑不需要外部电流检测网络或环路补偿。

TPS568231 包含一个误差放大器，可使输出电压变得非常准确。该误差放大器在其他类型的 D-CAP3 控制模式中不存在。对于任何内部补偿的控制拓扑，它可以支持一系列输出滤波器。与 TPS568231 搭配使用的输出滤波器是一个低通 L-C 电路。此 L-C 滤波器具有方程式 1 中所示的双极点。

$$f_P = \frac{1}{2 \times \pi \times \sqrt{L_{OUT} \times C_{OUT}}} \quad (1)$$

在低频率下，整体环路增益是由输出设定点电阻分压器网络和 TPS568231 的内部增益决定的。低频 L-C 双极点具有 180 度同相压降。在输出滤波器频率下，增益以每十倍频程 -40dB 的速率滚降，且相位快速下降。内部纹波生成网络引入了高频零点，可将增益滚降从每十倍频程 -40dB 降低到 -20dB，并将相位增加到零点频率之上每十倍频程 90°。内部纹波注入高频零点根据所选的开关频率进行更改，如表 7-1 所示。为输出滤波器选择的电感器和电容器必须确保双极点位置足够靠近高频零点，以便由该高频零点提供的相位提升可提供足够的相位裕度来满足稳定性要求。整个系统的交叉频率通常低于开关频率 (f_{SW}) 的五分之一。

表 7-1. 纹波注入零点

开关频率 (kHz)	零点位置 (kHz)
400	17.8
800	27.1
1200	29.8

7.3.2 Eco-mode™ 控制

TPS568231 采用 Eco-mode 控制设计，可提高轻负载条件下的效率。可以使用 MODE 引脚选择此选项，如表 7-2 所示。当输出电流在重负载条件下降低时，电感器电流也会降低。如果输出电流减到足够小，电感器电流的谷值将达到零电平，这是连续导通模式和不连续导通模式之间的边界。当检测到电感器电流为零时，低侧 MOSFET 会关断。随着负载电流进一步降低，转换器会进入不连续导通模式。导通时间与连续导通模式下的导通时间大致相同。关断时间会增加，因为在负载电流较小时对输出进行放电需要更长时间。使用方程式 2 可计算转换到 Eco-mode 运行状态时的轻负载电流 ($I_{OUT(LL)}$)。

$$I_{OUT(LL)} = \frac{1}{2 \times L_{OUT} \times F_{SW}} \times \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{V_{IN}} \quad (2)$$

确定应用要求后，在设计中采用的输出电感 (L_{OUT})，应使电感器峰峰值纹波电流大约介于 $I_{OUT(max)}$ (应用中的峰值电流) 的 20% 与 30% 之间。适当调整电感器的电感，使谷值电流不会达到低侧负电流限值。

7.3.3 4.7V LDO

VREG5 引脚是内部 4.7V 线性稳压器的输出，为所有内部电路和 MOSFET 栅极驱动器提供辅助电源。必须使用 4.7μF 电容器将 VREG5 引脚旁路掉。高于 LDO 内部输出电压的外部电压可以覆盖内部 LDO，在检测到更高电压后将其切换至外部电源轨。此操作可以提高转换器的效率，因为静态电流现在从这个外部电源轨而不是从输入电源流出。UVLO 电路监测 VREG5 引脚电压，并在 VREG5 降至低于 UVLO 阈值时禁用输出。在 VREG5 电源轨上使用外部辅助电源时，可以采用任何上电和断电时序，但必须了解的是，如果 VREG5 电源轨上有放电路径可以从 VREG5 拉取高于 LDO 内部电流限制 ($ILIM5$) 的电流，则 VREG5 LDO 关闭，从而关闭 TPS568231 的输

出。如果不存在这种情况，并且外部 VREG5 电源轨关闭，则 VREG5 电压将在几纳秒内切换到内部 LDO 电压（通常为 4.7V）。

7.3.4 模式选择

TPS568231 有一个 MODE 引脚可基于电流限制、开关频率和轻负载运行情况的组合，提供 12 种不同的运行状态。该器件可分别在两个不同的电流限制（ILIM-1 和 ILIM）下运行，支持 8A 的连续电流输出。

TPS568231 旨在将电感器的谷值电流与电流限制阈值进行比较，因此请务必了解输出电流比谷值电流高出纹波电流的一半。以 ILIM 电流限制选择为例。OCL 阈值最小为 8A，这意味着需要最小 2A 的峰峰值电感纹波电流，才能从转换器中汲取 9A 电流而不进入过流状态。

TPS568231 可以在 400kHz、800kHz 和 1200kHz 三种不同频率下运行，还可以在 Eco-mode 和 FCCM 模式之间进行选择。在 Eco-mode 模式下，TPS568231 以 DCM（不连续导通模式）工作，轻载时效率较高；在 FCCM 模式下，TPS568231 以强制 PWM（强制连续导通模式）工作，输出电压纹波较窄。该器件在启动期间读取 MODE 引脚上的电压，并锁存至表 7-2 中列出的 MODE 选项之一。可通过将 MODE 引脚连接到 VREG5 和 AGND 之间连接的电阻分压器的中心抽头来设置该引脚上的电压。1% 电阻中的顶部电阻 (R_{M_H}) 和底部电阻 (R_{M_L}) 的指南如表 7-2 所示。确保 MODE 引脚的电压仅源自 VREG5 电源轨，因为在内部会以该电压为基准来检测 MODE 选项。MODE 引脚设置只能通过 VIN 下电上电进行复位。

表 7-2. MODE 引脚电阻设置

R_{M_L} (k Ω)	R_{M_H} (k Ω)	轻负载运行	电流限值	频率 (kHz)
5.1	300	FCCM	ILIM-1	400
10	200	FCCM	ILIM	400
20	160	FCCM	ILIM-1	800
20	120	FCCM	ILIM	800
51	200	FCCM	ILIM-1	1200
51	180	FCCM	ILIM	1200
51	150	DCM	ILIM-1	400
51	120	DCM	ILIM	400
51	91	DCM	ILIM-1	800
51	82	DCM	ILIM	800
51	62	DCM	ILIM-1	1200
51	51	DCM	ILIM	1200

图 7-1 显示了 EN 引脚电压超过 EN 导通阈值后器件的典型启动序列。在 VREG5 引脚上的电压超过 UVLO 上升阈值后，读取第一个 MODE 设置需要 144 μ s，从完成 MODE 到软启动的最大值约为 180 μ s。完成对 MODE 设置的读取后，输出电压开始出现斜坡。




图 7-1. 上电序列

7.3.5 软启动和预偏置软启动

TPS568231 具有 1.2ms 内部软启动时间，以及可通过在 SS 引脚上连接电容器来设置的外部可调软启动时间。当 EN 引脚变为高电平时，软启动充电电流 (I_{SS}) 开始为 SS 和 AGND 之间连接的外部电容器 (C_{SS}) 充电。该器件会跟踪内部软启动电压或外部软启动电压的较低者作为基准。方程式 3 是软启动时间 (t_{SS}) 的公式：

$$T_{SS(S)} = \frac{C_{SS} \times V_{REF}}{I_{SS}} \quad (3)$$


其中

- V_{REF} 为 0.6V， I_{SS} 为 $6 \mu A$ 。

如果输出电容器在启动时预偏置，器件将开始切换，只有在内部基准电压大于反馈电压 V_{FB} 时才会开始逐步升高。此方案可确保转换器顺畅上升至调节点。

7.3.6 使能端和可调节 UVLO

EN 引脚控制器件的导通和关断。当 EN 引脚电压高于大约 1.2V 的导通阈值时，器件开始开关；当 EN 引脚电压降至低于大约 1.1V 的关断阈值时，器件停止开关。如果在用户应用中分别需要不同的导通 (V_{START}) 和关断阈值 (V_{STOP})，则可以如图 7-2 所示通过在 VIN 和 EN 之间连接电阻分压器来配置 EN 引脚。EN 引脚有一个上拉电流 I_{p1} ，用于设置引脚悬空时的默认状态。当 EN 引脚电压超过导通阈值时，该电流会增加到 I_{p2} 。可使用方程式 4 和方程式 5 设置 UVLO 阈值。

图 7-2. 可调节 V_{IN} 欠压锁定

$$R1 = \frac{V_{START} \left(\frac{V_{ENFALLING}}{V_{ENRISING}} \right) - V_{STOP}}{I_{p1} \left(1 - \frac{V_{ENFALLING}}{V_{ENRISING}} \right) + I_h} \quad (4)$$

$$R2 = \frac{R1 \times V_{ENFALLING}}{V_{STOP} - V_{ENFALLING} + R1 I_{p2}} \quad (5)$$

其中

- I_{p2} 为 $4.197 \mu A$ 。
- I_{p1} 为 $1.91 \mu A$ 。
- I_h 为 $2.287 \mu A$ 。
- $V_{ENRISING}$ 为 $1.225V$ 。
- $V_{ENFALLING}$ 为 $1.104V$ 。

7.3.7 电源正常

电源正常 (PGOOD) 引脚为开漏输出。当 FB 引脚电压介于内部基准电压 (V_{REF}) 的 93% 和 108% 之间后, PGOOD 变为无效, 并在 $14 \mu s$ 的抗尖峰脉冲时间后悬空。TI 建议使用 $10k\Omega$ 的上拉电阻将其上拉至 VREG5。当 FB 引脚电压低于 V_{UVP} 或高于 V_{OVP} 阈值时、发生热关断时或在软启动期间, PGOOD 引脚下拉至低电平。

7.3.8 过流保护和欠压保护

使用逐周期谷值检测控制电路来实现输出过流限制 (OCL)。在关断状态期间会监测开关电流, 方法是测量低侧 FET 漏源电压。此电压与开关电流成正比。在高侧 FET 开关导通期间, 开关电流以线性速率增加, 此速率由以下各项决定:

- 输入电压
- 输出电压
- 导通时间
- 输出电感值

在低侧 FET 开关的导通阶段, 此电流以线性方式下降。开关电流的平均值是负载电流 I_{OUT} 。如果测得的低侧 FET 的漏源电压高于与电流限制成正比的电压, 则低侧 FET 将保持导通状态, 直到电流电平变为低于 OCL 电平, 这会降低可用的输出电流。当电流受到限制时, 输出电压往往会下降, 因为负载需求高于转换器可以支持的水平。当输出电压降至低于目标电压的 70% 时, UVP 比较器会检测到这种情况并在等待 1ms 后关断器件, 而器件将在

7ms 的断续时间后重新启动。在这种类型的谷值检测控制中，负载电流比 OCL 阈值高出一半的峰峰值电感器纹波电流。过流状况消除后，输出电压将恢复为调节值。如果在启动期间发生 OCL 情况，则器件会立即进入断续模式，而不会有 1ms 的等待时间。

7.3.9 UVLO 保护

欠压锁定 (UVLO) 保护功能会监测内部 VREG5 稳压器电压。如果 VREG5 电压低于 UVLO 阈值电压，器件会关断。这是非闩锁保护。

7.3.10 热关断

此器件监测内部内核温度。如果此温度超过热关断阈值 (T_{SDN} ，通常为 160°C)，器件将关断。此保护是非闩锁保护。在启动期间，如果器件温度高于 160°C ，则器件不会开始开关，也不会加载 MODE 设置。如果器件在启动后温度高于 T_{SDN} 阈值，则会停止开关并使 SS 复位接地，还会开启内部放电开关以快速对输出电压放电。当温度低于热关断阈值时，器件会重新开始开关，但不会再次重新加载 MODE 设置。

7.3.11 输出电压放电

该器件具有一个 370Ω 的放电开关，可在发生如输出过压、输出欠压、 T_{SD} 以及 VREG5 电压低于 UVLO 且 EN 引脚电压 (V_{EN}) 低于导通阈值等此类故障时，通过 SW 节点对输出 V_{OUT} 放电。

7.4 器件功能模式

7.4.1 轻负载运行

当选择 MODE 引脚在 FCCM 模式下运行时，转换器将在轻负载条件下以连续导通模式 (FCCM) 运行。在 FCCM 期间，开关频率 (f_{SW}) 在整个负载范围内维持在一个几乎恒定的水平，因此适用于需要严格控制开关频率和输出电压纹波的应用，但其代价是轻负载条件下的效率较低。如果选择 MODE 引脚在 Eco-mode 下运行，则器件会在电感器纹波电流的谷值过零后进入脉冲跳跃模式。Eco-mode 可在轻负载条件下以较低的开关频率保持较高的效率。

7.4.2 待机运行

TPS568231 将 EN 引脚拉至低电平可进入待机模式。该器件在待机状态下的关断电流约为 $9\mu\text{A}$ 。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

图 8-1 的原理图显示了 TPS568231 的典型应用。此设计可将 4.5V 至 17 V 的输入电压范围降压转换为 1.2 V，最大输出电流为 8A。

8.2 典型应用




图 8-1. 应用原理图

8.2.1 设计要求

表 8-1. 设计参数

参数		工作条件	最小值	典型值	最大值	单位
V _{OUT}	输出电压			1.2		V
I _{OUT}	输出电流			8		A
Δ V _{OUT}	瞬态响应			40		mV
V _{IN}	输入电压		4.5	12	17	V
V _{OUT(ripple)}	输出电压纹波			20		mV _(P-P)
	启动输入电压	输入电压上升		内部 UVLO		V
	停止输入电压	输入电压下降		内部 UVLO		V
f _{sw}	开关频率			800		kHz
工作模式				DCM		
T _A	环境温度			25		°C

8.2.2 详细设计过程

8.2.2.1 外部组件选择

8.2.2.1.1 输出电压设定点

要更改应用的输出电压，请更改上部反馈电阻的阻值。通过更改此电阻，用户可以将输出电压更改为高于 0.6V。请参阅[方程式 6](#)。

$$V_{OUT} = 0.6 \times \left(1 + \frac{R_{UPPER}}{R_{LOWER}} \right) \quad (6)$$

8.2.2.1.2 开关频率和 MODE 选择

开关频率、电流限制和开关模式 (DCM 或 FCCM) 由连接到 MODE 引脚并位于 VREG5 至 GND 之间的分压器进行设置。请参阅表 7-2，了解可能的 MODE 引脚配置。开关频率的选择是在更高效率和更小系统解决方案尺寸之间进行权衡的结果。较低的开关频率可实现较高的总体效率，但外部元件相对较大。较高的开关频率会导致额外的开关损耗，从而影响效率和热性能。此设计中选择 800kHz 作为开关频率。开关模式为 DCM，输出电流为 8A。

8.2.2.1.3 电感器选择

电感纹波电流通过输出电容器进行滤波。较高的电感器纹波电流意味着输出电容器的纹波电流额定值必须高于电感器纹波电流。请参阅表 8-2，了解建议的电感器值。

可使用方程式 7 和方程式 8 计算流经电感器的 RMS 电流和峰值电流。确保电感器的额定值能够处理这些电流。

$$I_{L(rms)} = \sqrt{I_{OUT}^2 + \frac{1}{12} \times \left(\frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times L_{OUT} \times F_{SW}} \right)^2} \quad (7)$$

$$I_{L(peak)} = I_{OUT} + \frac{I_{OUT(ripple)}}{2} \quad (8)$$

在瞬态、短路条件下，电感器电流可能会增至器件的电流限值，因此可以安全地选择饱和电流高于电流限制条件下的峰值电流的电感器。

8.2.2.1.4 输出电容器选型

选择电感器后，必须优化输出电容器。在 D-CAP3 控制模式下，稳压器会在一个周期内对占空比的变化作出反应，因此无需大量输出电容即可实现良好的瞬态性能。表 8-2 给出了建议的输出电容范围。

陶瓷电容器具有非常低的 ESR，否则电容器的最大 ESR 必须小于 $V_{OUT(ripple)} / I_{OUT(ripple)}$ 。

表 8-2. 建议的元件值

V _{OUT} (V)	R _{LOWER} (kΩ)	R _{UPPER} (kΩ)	f _{SW} (kHz)	L _{OUT} (μH)	C _{OUT(min)} (μF)	C _{OUT(max)} (μF)	C _{FF} (pF)
0.6	10	0	400	0.68	300	500	—
			800	0.47	100	500	—
			1200	0.33	88	500	—
1.2	10	10	400	1.2	100	500	—
			800	0.68	88	500	—
			1200	0.47	88	500	—
3.3	10	45.3	400	2.4	88	500	100 - 220
			800	1.5	88	500	100 - 220
			1200	1.2	88	500	100 - 220
5.5	10	82.5	400	3.3	88	500	100 - 220
			800	2.4	88	500	100 - 220
			1200	1.5	88	700	100 - 220

8.2.2.1.5 输入电容器选型

方程式 9 给出了所需的最小输入电容。

$$C_{IN(min)} = \frac{I_{OUT} \times V_{OUT}}{V_{IN(ripple)} \times V_{IN} \times F_{SW}} \quad (9)$$

TI 建议在输入电压引脚上使用 **40μF** 的高质量 **X5R** 或 **X7R** 输入去耦电容器。输入电容器上的额定电压必须高于最高输入电压。电容器的纹波电流额定值也必须大于应用的最大输入电流纹波。可使用 [方程式 10](#) 计算输入纹波电流：

$$I_{CIN(rms)} = I_{OUT} \times \sqrt{\frac{V_{OUT}}{V_{IN(min)}} \times \frac{(V_{IN(min)} - V_{OUT})}{V_{IN(min)}}} \quad (10)$$

8.2.3 应用曲线

$V_{IN} = 12V$, $T_a = 25^\circ C$ (除非另有说明)。




图 8-2. 效率




图 8-3. 负载调整率




图 8-4. 输出电压纹波, $I_{OUT} = 10mA$, 时间 = $80 \mu S/div$




图 8-5. 输出电压纹波, $I_{OUT} = 8A$, 时间 = $1 \mu S/div$




图 8-6. 相对于 EN 上升的启动, 时间 = $2ms/div$




图 8-7. 相对于 EN 下降的关断, 时间 = $200 \mu S/div$

8.3 电源相关建议

TPS568231 旨在由经过良好调节的直流电压供电。输入电压范围为 3.8V 至 17V。TPS568231 是降压转换器。输入电源电压必须大于所需的输出电压, 才能确保正常运行。输入电源电流必须适合所需的输出电流。如果输入电压电源远离 TPS568231 电路, TI 建议使用一些额外的输入大容量电容。典型值为 100 μF 至 470 μF 。

8.4 布局

8.4.1 布局指南

- 采用四层或六层 PCB 获得良好的热性能和更大的接地平面。例如，使用具有 2oz 覆铜的 3 英寸 × 3 英寸四层 PCB。
- VIN、PGND 和 SW 布线必须尽可能宽，以便降低布线阻抗并改善散热。
- 在 IC 的每一侧放置相同的电容器。将这些电容器放置在每个 VIN 到 PGND 引脚之间，尽可能在 PCB 同一侧靠近器件放置。
- 在两个 VIN 引脚附近使用过孔，并通过内部层在过孔之间实现低阻抗连接。
- 在两个 PGND 引脚附近使用多个过孔，并使用器件正下方的层将它们连接在一起，这有助于尽可能降低噪声和提升散热。
- 内层 1 通过 PGND 到 AGND 的网带接地。
- 内层 2 有 VIN 覆铜经其过孔通向顶层 VIN。
- 底层通过 BOOT 布线接地。
- 将基准反馈连接到静默的 AGND 并远离开关节点。还应使反馈电阻器和前馈电容器靠近 IC。

8.4.2 布局示例




图 8-8. 布局示例

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

9.4 商标

D-CAP3™, Eco-mode™, HotRod™, and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS568231RNNR	Active	Production	VQFN-HR (RNN) 18	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	568231
TPS568231RNNR.A	Active	Production	VQFN-HR (RNN) 18	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	568231

- ⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).
- ⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- ⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- ⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- ⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- ⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



VQFN-HR - 1 mm max height

The drawing shows a 16-pin connector with the following dimensions and features:

- Overall Dimensions:** Width 3.4, Height 3.6. Pin pitch is 0.6.
- Pin 1 Index Area:** A shaded rectangular area in the top left corner.
- Seating Plane:** Indicated by a triangle and the text "SEATING PLANE".
- Pin Details:**
 - Pin 1: 0.05 wide, 0.00 high.
 - Pin 2: 0.08 wide, 0.00 high.
 - Pin 3: 0.08 wide, 0.00 high.
 - Pin 4: 0.08 wide, 0.00 high.
 - Pin 5: 0.08 wide, 0.00 high.
 - Pin 6: 0.08 wide, 0.00 high.
 - Pin 7: 0.08 wide, 0.00 high.
 - Pin 8: 0.08 wide, 0.00 high.
 - Pin 9: 0.08 wide, 0.00 high.
 - Pin 10: 0.08 wide, 0.00 high.
 - Pin 11: 0.08 wide, 0.00 high.
 - Pin 12: 0.08 wide, 0.00 high.
 - Pin 13: 0.08 wide, 0.00 high.
 - Pin 14: 0.08 wide, 0.00 high.
 - Pin 15: 0.08 wide, 0.00 high.
 - Pin 16: 0.08 wide, 0.00 high.
- Callouts:**
 - 0.05, 0.00
 - 0.08, C
 - 0.6
 - 2X 0.35, 0.25
 - 6
 - 7
 - 8X 1.0, 0.9
 - 8
 - 6X 0.3, 0.2
 - 2X 2.5, 2.3
 - PKG
 - 2X 0.45, 0.35
 - 12
 - 13
 - 8X 0.3, 0.2
 - 5X 0.5
 - 2.5
 - 18
 - 7X 0.45, 0.35
 - 0.45, 0.35
 - SYMM
 - 0.1, C, B, A
 - 0.05, C, ALL PADS

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

RNN0018A

VQFN-HR - 1 mm max height


PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE


SOLDER MASK DEFINED
EXPOSED METAL SHOWN
SCALE:25X

0.05 MAX
ALL AROUND



NON SOLDER MASK
DEFINED
(PREFERRED)

0.05 MIN
ALL AROUND



SOLDER MASK DEFINED

SOLDER MASK DETAILS

4222688/E 03/2021

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

RNN0018A

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
PADS 6 & 7: 83% - PADS 2 & 11: 90%
SCALE:30X

4222688/E 03/2021

NOTES: (continued)

5. For alternate stencil design recommendations, see IPC-7525 or board assembly site preference.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司