

TMUX13xxA 针对高阻抗负载进行优化的 5V 双向 8:1 单通道和 4:1 双通道电流注入控制多路复用器

1 特性

- 注入电流控制
- 反向供电保护
 - 无到 V_{DD} 的 ESD 二极管路径
- 宽电源电压范围：1.62V 至 5.5V
- 低导通电容
- 双向信号路径
- 针对高阻抗负载进行了优化
- 轨到轨运行
- 兼容 1.8V 逻辑电平
- 失效防护逻辑
- 先断后合开关
- 针对开启和关闭通道的电池短路保护
- 功能安全型
 - 可提供用于功能安全系统设计的文档
- TMUX1308A - 与以下器件引脚兼容：
 - 业界通用的 4051、4851 和 1308 多路复用器
- TMUX1309A - 与以下器件引脚兼容：
 - 业界通用的 4052、4852 和 1309 多路复用器

2 应用

- 模拟和数字多路复用和多路信号分离
- 诊断和监控
- 数据中心交换机
- 远程无线电单元 (RRU)
- 机架式服务器
- 电表
- 电器
- 空调机
- 多功能打印机
- 串式逆变器
- IP 网络摄像头
- 点钞机
- 非公路用车控制系统

3 说明

TMUX1308A 和 TMUX1309A 为通用互补金属氧化物半导体 (CMOS) 多路复用器 (MUX)。TMUX1308A 是 8:1 单通道 (单端) 多路复用器，而 TMUX1309A 是 4:1 双通道 (差分) 多路复用器。这些器件可在源极 (Sx) 和漏极 (Dx) 引脚上支持从 GND 到 V_{DD} 范围的双向模拟和数字信号。

TMUX13xxA 器件具有内部注入电流控制功能，从而无需外部二极管和电阻器网络 (通常用于保护开关并使输入信号保持在电源电压范围之内)。内部注入电流控制电路允许禁用或启用的信号路径上的信号超过电源电压。电压高于 V_{DD} 的禁用通道不会影响已启用信号路径的信号。此外，TMUX13xxA 器件没有到电源引脚的内部二极管路径，从而消除了损坏连接到电源引脚的元件或为电源轨提供意外电源的风险。


所有逻辑输入均具有兼容 1.8V 逻辑的阈值，当器件在有效电源电压下运行时，这些阈值支持 TTL 和 CMOS 逻辑兼容性。失效防护逻辑电路允许先在控制引脚上施加电压，然后在电源引脚上施加电压，从而保护器件免受潜在的损害。

器件信息

器件型号	配置 ⁽¹⁾	封装 ⁽²⁾	本体尺寸 (标称值) ⁽³⁾
TMUX1308A TMUX1309A	通道 8:1 通道 4:1	PW (TSSOP, 16)	5mm × 4.4mm

- (1) 请参阅 [器件比较表](#)。
- (2) 有关更多信息，请参阅 [节 11](#)。
- (3) 封装尺寸 (长 × 宽) 为标称值，不包括引脚。





TMUX1308A 和 TMUX1309A 方框图

内容

1 特性	1	7.8 关断隔离	18
2 应用	1	7.9 串扰	19
3 说明	1	7.10 带宽	19
4 器件比较表	3	7.11 注入电流控制	19
5 引脚配置和功能	4	8 详细说明	21
6 规格	6	8.1 概述	21
6.1 绝对最大额定值.....	6	8.2 功能方框图	21
6.2 ESD 等级.....	6	8.3 特性说明	21
6.3 热性能信息：TMUX1308A.....	7	8.4 器件功能模式	26
6.4 热性能信息：TMUX1309A.....	7	8.5 真值表	26
6.5 建议运行条件.....	7	9 应用和实施	28
6.6 电气特性.....	8	9.1 应用信息.....	28
6.7 逻辑和动态特性.....	9	9.2 典型应用.....	28
6.8 时序特性.....	10	9.3 电源相关建议.....	32
6.9 注入电流耦合.....	11	9.4 布局.....	32
6.10 典型特性.....	12	10 器件和文档支持	34
7 参数测量信息	15	10.1 文档支持.....	34
7.1 导通电阻.....	15	10.2 接收文档更新通知.....	34
7.2 关断漏电流.....	15	10.3 支持资源.....	34
7.3 导通漏电流.....	16	10.4 商标.....	34
7.4 转换时间.....	16	10.5 静电放电警告.....	34
7.5 先断后合.....	17	10.6 术语表.....	34
7.6 $t_{ON(EN)}$ 和 $t_{OFF(EN)}$	17	11 机械、封装和可订购信息	34
7.7 电荷注入.....	18	12 修订历史记录	34

4 器件比较表

产品	说明
TMUX1308A	8:1 单通道单端多路复用器
TMUX1309A	4:1 双通道差分多路复用器

5 引脚配置和功能




图 5-1. TMUX1308A : PW 封装，16 引脚 TSSOP（顶视图）

表 5-1. 引脚功能 TMUX1308A

引脚		类型 ⁽¹⁾	说明 ⁽²⁾
名称	编号		
S4	1	I/O	源极引脚 4。信号路径可以是输入或输出。
S6	2	I/O	源极引脚 6。信号路径可以是输入或输出。
D	3	I/O	漏极引脚（公共）。信号路径可以是输入或输出。
S7	4	I/O	源极引脚 7。信号路径可以是输入或输出。
S5	5	I/O	源极引脚 5。信号路径可以是输入或输出。
EN	6	I	低电平有效逻辑输入。当该引脚为高电平时，所有开关都关闭。当该引脚为低电平时，A[2:0] 地址输入确定哪个开关导通，如节 8.5 所示。
N.C.	7	未连接	无内部连接。
GND	8	P	接地 (0V) 基准
A2	9	I	地址线 2。控制开关配置，如节 8.5 所示。
A1	10	I	地址线 1。控制开关配置，如节 8.5 所示。
A0	11	I	地址线 0。控制开关配置，如节 8.5 所示。
S3	12	I/O	源极引脚 3。信号路径可以是输入或输出。
S0	13	I/O	源极引脚 0。信号路径可以是输入或输出。
S1	14	I/O	源极引脚 1。信号路径可以是输入或输出。
S2	15	I/O	源极引脚 2。信号路径可以是输入或输出。
VDD	16	P	正电源。该引脚是正电源电势最高的引脚。为了实现可靠运行，应在 V _{DD} 和 GND 之间连接一个 0.1μF 至 10μF 的去耦电容器。
散热焊盘		—	连接了导电芯片的外露散热焊盘。无需焊接此焊盘。如果已连接，则应将其保持悬空或连接到接地端。

- (1) I = 输入，O = 输出，I/O = 输入和输出，P = 电源。
(2) 有关如何处理未使用的引脚的信息，请参阅节 8.4。




图 5-2. TMUX1309A : PW 封装，16 引脚 TSSOP（顶视图）

表 5-2. 引脚功能 TMUX1309A

引脚		类型 ⁽¹⁾	说明 ⁽²⁾
名称	编号		
S0B	1	I/O	多路复用器 B 的源极引脚 0。可以是输入或输出。
S2B	2	I/O	多路复用器 B 的源极引脚 2。可以是输入或输出。
DB	3	I/O	多路复用器 B 的漏极引脚（公共）。可以是输入或输出。
S3B	4	I/O	多路复用器 B 的源极引脚 3。可以是输入或输出。
S1B	5	I/O	多路复用器 B 的源极引脚 1。可以是输入或输出。
EN	6	I	低电平有效逻辑输入。当该引脚为高电平时，所有开关都关闭。当该引脚为低电平时，A[1:0] 地址输入确定闭合哪个开关。
N.C.	7	未连接	无内部连接。
GND	8	P	接地 (0V) 基准
A1	9	I	地址线 1。控制开关配置，如节 8.5 所示。
A0	10	I	地址线 0。控制开关配置，如节 8.5 所示。
S3A	11	I/O	多路复用器 A 的源极引脚 3。可以是输入或输出。
S0A	12	I/O	多路复用器 A 的源极引脚 0。可以是输入或输出。
DA	13	I/O	多路复用器 A 的漏极引脚（公共）。可以是输入或输出。
S1A	14	I/O	多路复用器 A 的源极引脚 1。可以是输入或输出。
S2A	15	I/O	多路复用器 A 的源极引脚 2。可以是输入或输出。
VDD	16	P	正电源。该引脚是正电源电势最高的引脚。为了实现可靠运行，应在 V _{DD} 和 GND 之间连接一个 0.1μF 至 10μF 的去耦电容器。
散热焊盘		—	连接了导电芯片的外露散热焊盘。无需焊接此焊盘。如果已连接，则应将其保持悬空或连接到接地端。

(1) I = 输入，O = 输出，I/O = 输入和输出，P = 电源。

(2) 有关如何处理未使用的引脚的信息，请参阅节 8.4。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）^{(1) (2) (3)}

		最小值	最大值	单位
V_{DD}	电源电压	-0.5	6	V
V_{SEL} 或 V_{EN}	逻辑控制输入引脚电压 ($\overline{EN}$ 、A0、A1、A2)	-0.5	6	
V_S 或 V_D	源极或漏极电压 (S_x 、D)	-0.5	$V_{DD}+1.0$	
I_{SEL} 或 I_{EN}	逻辑控制输入引脚电流 ($\overline{EN}$ 、A0、A1、A2)	-30	30	mA
I_S 或 $I_{D(Cont)}$	流经开关 (S_x 、D 引脚) 的持续电流, -40°C 至 +85°C	-50	50	
I_S 或 $I_{D(Cont)}$	流经开关 (S_x 、D 引脚) 的持续电流, -40°C 至 +125°C	-25	25	
I_{GND}	通过 GND 的持续电流	-100	100	
P_{tot}	总功率耗散 ⁽⁴⁾		500	mW
T_{stg}	贮存温度	-65	150	°C
T_J	结温		150	

(1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。

(2) 代数约定，其中绝对值最大的负值为最小值，最大正值为最大值。

(3) 除非另有说明，否则所有电压均以接地为基准。

(4) 对于 TSSOP 封装： P_{tot} 会在 T_A 大于 80°C 时以线性方式降低 7.2mW/°C。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 或 ANSI/ESDA/JEDEC JS-002, 所有引脚 ⁽²⁾	±750	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 热性能信息：TMUX1308A

热指标 ⁽¹⁾		TMUX1308A	单位
		PW (TSSOP)	
		引脚	
$R_{\theta JA}$	结至环境热阻	139	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	77.2	°C/W
$R_{\theta JB}$	结至电路板热阻	84.2	°C/W
Ψ_{JT}	结至顶部特征参数	26.5	°C/W
Ψ_{JB}	结至电路板特征参数	83.8	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

6.4 热性能信息：TMUX1309A

热指标 ⁽¹⁾		TMUX1309A	单位
		PW (TSSOP)	
		引脚	
$R_{\theta JA}$	TMUX1309 的结至环境热阻热性能信息	139	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	77.2	°C/W
$R_{\theta JB}$	结至电路板热阻	84.2	°C/W
Ψ_{JT}	结至顶部特征参数	26.5	°C/W
Ψ_{JB}	结至电路板特征参数	83.8	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

6.5 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_{DD}	电源电压	1.62		5.5	V
V_S 或 V_D	信号路径输入/输出电压 (源极或漏极引脚) (Sx 、 D)	0		V_{DD}	V
V_{SEL} 或 V_{EN}	逻辑控制输入引脚电压 ($\overline{EN}$ 、 $A0$ 、 $A1$ 、 $A2$)	0		5.5	V
I_S 或 $I_D (CONT)$	流经开关 (Sx 、 D 引脚) 的持续电流, -40°C 至 $+85^{\circ}\text{C}$	-50		50	mA
I_S 或 $I_D (CONT)$	流经开关 (Sx 、 D 引脚) 的持续电流, -40°C 至 $+125^{\circ}\text{C}$	-25		25	mA
I_{OK}	当信号电压超过建议的工作电压时每个输入流入源极或漏极引脚的电流 ⁽¹⁾	-50		50	mA
I_{INJ}	注入单关断开关输入端的电流	-50		50	mA
I_{INJ_ALL}	注入所有关断开关输入端的总电流之和	-100		100	mA
T_A	环境温度	-40		125	°C

(1) 如果源极或漏极电压超过 V_{DD} 或低于 GND ，则引脚将通过内部 FET 分流至 GND ，电流必须限制在规定值以内。如果 $V_{signal} > V_{DD}$ 或 $V_{signal} < GND$ 。

6.6 电气特性

在指定的 $V_{DD} \pm 10\%$ 下

典型值在标称 V_{DD} 下测得

参数		测试条件	V _{DD}	自然通风工作温度范围 (T _A)								单位	
				25°C			-40°C 至 85°C			-40°C 至 125°C			
				最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值		最大值
模拟开关													
R _{ON}	导通状态开关电阻	V _S = 0V 至 V _{DD} I _{SD} = 0.5mA	1.8V	650	1500	1700			1700			Ω	
			2.5V	230	600	670			670				
			3.3V	120	330	350			370				
			5V	75	195	220			270				
Δ R _{ON}	在各个输入之间进行匹配的导通状态开关电阻	V _S = V _{DD} /2 I _{SD} = 0.5mA	1.8V	10	38	45			45			Ω	
			2.5V	3	20	22			22				
			3.3V	2	8	11			15				
			5V	1	7	10			14				
I _{S(OFF)}	源极关断状态漏电流	开关关断 V _D = 0.8 x V _{DD} /0.2 x V _{DD} V _S = 0.2 x V _{DD} /0.8 x V _{DD}	1.8V	±1		-25	25	-800	800			nA	
			2.5V	±1		-25	25	-800	800				
			3.3V	±1		-25	25	-800	800				
			5V	±1		-25	25	-800	800				
I _{D(OFF)}	漏极关断状态漏电流 (共漏极引脚)	开关关断 V _D = 0.8 x V _{DD} /0.2 x V _{DD} V _S = 0.2 x V _{DD} /0.8 x V _{DD}	1.8V	±1		-45	45	-800	800			nA	
			2.5V	±1		-45	45	-800	800				
			3.3V	±1		-45	45	-800	800				
			5V	±1		-45	45	-800	800				
I _{D(ON)} I _{S(ON)}	通道导通状态漏电流	开关导通 V _D = V _S = 0.8 x V _{DD} 或 V _D = V _S = 0.2 x V _{DD}	1.8V	±1		-45	45	-800	800			nA	
			2.5V	±1		-45	45	-800	800				
			3.3V	±1		-45	45	-800	800				
			5V	±1		-45	45	-800	800				
C _{SOFF}	源极关断电容	V _S = V _{DD} /2 f = 1MHz	1.8V	2	14	14			14			pF	
			2.5V	2	14	14			14				
			3.3V	2	14	14			14				
			5V	2	14	14			14				
C _{DOFF}	漏极关断电容	V _S = V _{DD} /2 f = 1MHz	1.8V	7	37	37			37			pF	
			2.5V	7	37	37			37				
			3.3V	7	37	37			37				
			5V	7	37	37			37				
C _{SON} C _{DON}	导通电容	V _S = V _{DD} /2 f = 1MHz	1.8V	11	40	40			40			pF	
			2.5V	11	40	40			40				
			3.3V	11	40	40			40				
			5V	11	40	40			40				
电源													
I _{DD}	V _{DD} 电源电流	逻辑输入 = 0V 或 V _{DD}	1.8V	1			1			1.2			μA
			2.5V	1			1			1.5			
			3.3V	1			1			2			
			5V	1			1.5			3			

6.7 逻辑和动态特性

在指定的 $V_{DD} \pm 10\%$ 下

典型值在标称 V_{DD} 和 $T_A = 25^\circ\text{C}$ 下测得。

参数		测试条件	V _{DD}	自然通风工作温度范围 (T _A)			单位
				-40℃ 至 125℃			
				最小值	典型值	最大值	
逻辑输入 ($\overline{\text{EN}}$ 、A0、A1、A2)							
V _{IH}	输入逻辑高电平		1.8V	0.95	5.5	V	
			2.5V	1.1	5.5		
			3.3V	1.15	5.5		
			5V	1.25	5.5		
V _{IL}	输入逻辑低电平		1.8V	0	0.6	V	
			2.5V	0	0.7		
			3.3V	0	0.8		
			5V	0	0.95		
I _{IH}	逻辑高电平输入漏电流	V _{LOGIC} = 1.8V 或 V _{DD}	所有		1	uA	
I _{IL}	逻辑低电平输入漏电流	V _{LOGIC} = 0V	所有	-1		uA	
C _{IN}	逻辑输入电容	V _{LOGIC} = 0V、1.8V、V _{DD} f = 1MHz	所有		1	2	pF
动态特性							
Q _{INJ}	电荷注入	V _S = V _{DD} /2 R _S = 0 Ω , C _L = 100pF	1.8V	-0.5		pC	
			2.5V	-0.5			
			3.3V	-0.8			
			5V	-1.5			
O _{ISO}	关断隔离	V _{BIAS} = V _{DD} /2 V _S = 200mVpp R _L = 50 Ω , C _L = 5pF f = 100kHz	1.8V	-110		dB	
			2.5V	-110			
			3.3V	-110			
			5V	-110			
O _{ISO}	关断隔离	V _{BIAS} = V _{DD} /2 V _S = 200mVpp R _L = 50 Ω , C _L = 5pF f = 1MHz	1.8V	-90		dB	
			2.5V	-90			
			3.3V	-90			
			5V	-90			
X _{TALK}	串扰	V _{BIAS} = V _{DD} /2 V _S = 200mVpp R _L = 50 Ω , C _L = 5pF f = 100kHz	1.8V	-110		dB	
			2.5V	-110			
			3.3V	-110			
			5V	-110			
X _{TALK}	串扰	V _{BIAS} = V _{DD} /2 V _S = 200mVpp R _L = 50 Ω , C _L = 5pF f = 1MHz	1.8V	-90		dB	
			2.5V	-90			
			3.3V	-90			
			5V	-90			
BW	带宽	V _{BIAS} = V _{DD} /2 V _S = 200mVpp RL = 50 Ω , CL = 5pF	1.8V	350		MHz	
			2.5V	450			
			3.3V	500			
			5V	500			

6.8 时序特性

在指定的 $V_{DD} \pm 10\%$ 下
典型值在标称 V_{DD} 下测得。

参数		测试条件	V _{DD}	自然通风工作温度范围 (T _A)									单位
				25°C			-40°C 至 85°C			-40°C 至 125°C			
				最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值	
开关特性													
t _{PD}	传播延迟	C _L = 50pF Sx 至 D, D 至 Sx	1.8V	15	30	30			30			ns	
			2.5V	8	15	20			20				
			3.3V	5	11	15			15				
			5V	4	9	10			10				
		CL = 15pF	5V	1.5	4	5			5				
t _{TRAN}	输入之间的转换时间	R _L = 10k Ω , C _L = 50pF Ax 至 D, Ax 至 Sx	1.8V	44	94	103			103			ns	
			2.5V	30	63	67			67				
			3.3V	23	51	54			54				
			5V	18	43	46			46				
		R _L = 10k Ω , C _L = 15pF	5V	15	39	43			43				
t _{ON(EN)}	使能后的开通时间	R _L = 10k Ω , C _L = 50pF EN 至 D, EN 至 Sx	1.8V	39	68	75			75			ns	
			2.5V	30	48	50			50				
			3.3V	26	40	42			42				
			5V	24	34	37			37				
		R _L = 10k Ω , C _L = 15pF	5V	22	31	35			35				
t _{OFF(EN)}	使能后的关断时间	R _L = 10k Ω , C _L = 50pF EN 至 D, EN 至 Sx	1.8V	60	80	85			85			ns	
			2.5V	50	70	72			72				
			3.3V	40	65	70			70				
			5V	28	50	55			55				
		R _L = 10k Ω , C _L = 15pF	5V	23	30	35			35				
t _{BBM}	先断后合时间	R _L = 10k Ω , C _L = 15pF Sx 至 D, D 至 Sx	1.8V	1	16	1			1			ns	
			2.5V	1	22	1			1				
			3.3V	1	24	1			1				
			5V	1	33	1			1				

6.9 注入电流耦合

在指定的 $V_{DD} \pm 10\%$ 下

典型值在标称 V_{DD} 和 $T_A = 25^\circ\text{C}$ 下测得。

参数		V _{DD}	测试条件		-40°C 至 125°C			单位
					最小值	典型值	最大值	
注入电流耦合								
Δ V _{OUT}	已启用模拟输入的输出电压最大漂移	1.8V	R _S ≤ 3.9k Ω	I _{INJ} ≤ 1mA		0.01	1	mV
		3.3V				0.05	1	
		5V				0.1	1	
		1.8V	R _S ≤ 3.9k Ω	I _{INJ} ≤ 10mA		0.01	2	
		3.3V				0.3	3	
		5V				0.06	4	
		1.8V	R _S ≤ 20k Ω	I _{INJ} ≤ 1mA		0.05	2	
		3.3V				0.05	2	
		5V				0.1	2	
		1.8V	R _S ≤ 20k Ω	I _{INJ} ≤ 10mA		0.05	15	
		3.3V				0.05	15	
		5V				0.02	15	

6.10 典型特性

在 $T_A = 25^\circ\text{C}$, $V_{DD} = 5\text{V}$ 时 (除非另有说明)




图 6-1. 导通电阻与温度间的关系




图 6-2. 导通电阻与温度间的关系




图 6-3. 导通电阻与温度间的关系




图 6-4. 导通电阻与源极或漏极电压之间的关系




图 6-5. 电源电流与逻辑电压间的关系




图 6-6. 电容与源极电压之间的关系

6.10 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_{DD} = 5\text{V}$ 时 (除非另有说明)




图 6-7. 电源电流与输入开关频率之间的关系




图 6-8. $T_{ON(EN)}$ 和 $T_{OFF(EN)}$ 与温度之间的关系




图 6-9. $T_{TRANSITION}$ 与电源电压之间的关系




图 6-10. $T_{TRANSITION}$ 与温度之间的关系




图 6-11. 导通响应与频率间的关系





图 6-12. 串扰和关断隔离与频率之间的关系

6.10 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_{DD} = 5\text{V}$ 时 (除非另有说明)



$$V_S = (V_{DD}/2), T_A = 25^\circ\text{C}$$

图 6-13. 注入电流与最大输出电压漂移之间的关系

7 参数测量信息

7.1 导通电阻

器件的导通电阻是器件源极 (Sx) 和漏极 (D) 引脚之间的欧姆电阻。导通电阻随输入电压和电源电压的变化而变化。符号 R_{ON} 用于表示导通电阻。下图显示了用于测量 R_{ON} 的测量设置。电压 (V) 和电流 (I_{SD}) 通过此设置进行测量, R_{ON} 的计算方法如图 7-1 所示, $R_{ON} = V/I_{SD}$:




图 7-1. 导通电阻测量设置

7.2 关断漏电流

在关断状态下, 开关有两种类型的漏电流 :

1. 源极关断漏电流。
2. 漏极关断漏电流。

源极漏电流定义为开关断开时流入或流出源极引脚的漏电流。该电流用符号 $I_{S(OFF)}$ 表示。

漏极漏电流定义为开关断开时流入或流出漏极引脚的漏电流。该电流用符号 $I_{D(OFF)}$ 表示。

图 7-2 展示了用于测量两个关断漏电流的设置。




图 7-2. 关断漏电流测量设置

7.3 导通漏电流

源极导通漏电流定义为开关闭合时流入或流出源极引脚的漏电流。该电流用符号 $I_{S(ON)}$ 表示。

漏极导通漏电流定义为开关闭合时流入或流出漏极引脚的漏电流。该电流用符号 $I_{D(ON)}$ 表示。

在测量期间，源极引脚或漏极引脚均保持悬空。图 7-3 展示了用于测量导通漏电流（用 $I_{S(ON)}$ 或 $I_{D(ON)}$ 表示）的电路。




图 7-3. 导通漏电流测量设置

7.4 转换时间

转换时间定义为在地址信号上升或下降至超过 50% 阈值后器件输出上升或下降 50% 所需的时间。图 7-4 展示了用于测量转换时间（用符号 $t_{\text{TRANSITION}}$ 表示）的设置。




图 7-4. 转换时间测量设置

7.5 先断后合

先断后合延迟是一项安全功能，可防止在开关器件时连接两个输入。输出首先断开与导通状态开关的连接，然后与下一个导通状态开关建立连接。*断开*和*闭合*之间的延时时间称为先断后合延迟。图 7-5 展示了用于测量先断后合延迟（用符号 $t_{\text{OPEN(BBM)}}$ 表示）的设置。




图 7-5. 先断后合延迟测量设置

7.6 $t_{\text{ON(EN)}}$ 和 $t_{\text{OFF(EN)}}$

开通时间定义为使能上升到超过 50% 阈值后器件输出上升至 10% 所需的时间。使用 10% 测量来提供器件的时序，然后系统级时序可以考虑从负载电阻和负载电容添加的时间常数。图 7-6 显示了用于测量转换时间（用符号 $t_{\text{ON(EN)}}$ 表示）的设置。

关断时间定义为使能下降到超过 50% 阈值后器件输出下降至 90% 所需的时间。使用 90% 测量来提供器件的时序，然后系统级时序可以考虑从负载电阻和负载电容添加的时间常数。图 7-6 显示了用于测量转换时间（用符号 $t_{\text{OFF(EN)}}$ 表示）的设置。




图 7-6. 开通和关断时间测量设置

7.7 电荷注入

TMUX1308A 和 TMUX1309A 器件具有传输门拓扑结构。NMOS 和 PMOS 晶体管之间电容的任何不匹配都会导致在栅极信号的下降沿或上升沿期间向漏极或源极注入电荷。注入器件源极或漏极的电荷量称为电荷注入，用符号 Q_C 表示。图 7-7 展示了用于测量从源极 (Sx) 到漏极 (D) 的电荷注入的设置。




图 7-7. 电荷注入测量设置

7.8 关断隔离

关断隔离定义为器件的漏极引脚 (D) 处的信号与关断通道的源极引脚 (Sx) 上施加的信号之比。图 7-8 显示了用于测量关断隔离的设置和用于计算关断隔离的公式。




图 7-8. 关断隔离测量设置

$$Off\ Isolation = 20 \times \log \left(\frac{V_{OUT}}{V_S} \right) \quad (1)$$

7.9 串扰

串扰定义为另一通道的漏极引脚 (D) 处的信号与开启通道的源极引脚 (Sx) 上施加的信号之比。图 7-9 展示了用于测量串扰的设置和用于计算串扰的公式。




图 7-9. 通道间串扰测量设置

$$\text{Channel-to-Channel Crosstalk} = 20 \times \text{Log} \left(\frac{V_{OUT}}{V_S} \right) \quad (2)$$

7.10 带宽

带宽定义为当输入施加到开启通道的源极引脚 (Sx) 且输出在器件的漏极引脚 (D) 处测量时衰减小于 3dB 的频率范围。图 7-10 展示了用于测量带宽的设置。




图 7-10. 带宽测量设置

$$\text{Attenuation} = 20 \times \text{Log} \left(\frac{V_2}{V_1} \right) \quad (3)$$

7.11 注入电流控制

注入电流是根据在将电流注入禁用信号路径时启用信号路径的输出变化进行测量的。图 7-11 显示了用于测量注入电流控制的设置。





图 7-11. 注入电流测量设置

8 详细说明

8.1 概述

TMUX1308A 是一款 8:1 单端 (单通道) 多路复用器。TMUX1309A 是一款 4:1 差分 (双通道) 多路复用器。每个通道根据地址线和使能引脚的状态开启或关闭。

8.2 功能方框图



8.3 特性说明

8.3.1 双向运行

TMUX1308A 和 TMUX1309A 器件从源极 (Sx) 到漏极 (Dx) 或从漏极 (Dx) 到源极 (Sx) 的导电性能同样出色。每个信号路径在两个方向上都具有非常相似的特性，因此它们可被用作多路复用器和多路信号分离器以支持模拟和数字信号。

8.3.2 轨到轨运行

TMUX1308A 和 TMUX1309A 的有效信号路径输入和输出电压范围为 GND 至 V_{DD} 。

8.3.3 1.8V 逻辑兼容输入

对于所有逻辑控制输入，TMUX1308A 和 TMUX1309A 支持 1.8V 逻辑兼容控制。逻辑输入阈值随电源而变化，但在 5.5V 电源电压下工作时仍提供 1.8V 逻辑控制。1.8V 逻辑电平输入支持多路复用器连接具有较低逻辑 I/O 电源轨的处理器，并且无需外部电压转换器，从而节省了空间和 BOM 成本。当在较高的电源电压下使用 1.8V 逻辑时，TMUX1308A 和 TMUX1309A 器件的电流消耗会增加。有关 1.8V 逻辑实现的更多信息，请参阅[使用 1.8V 逻辑多路复用器和开关简化设计](#)。

8.3.4 失效防护逻辑

TMUX1308A 和 TMUX1309A 器件在控制输入引脚 (EN、A0、A1 和 A2) 上具有失效防护逻辑，因此无论电源引脚的状态如何，均支持高达 5.5V 的工作电压。此特性允许在电源极引脚之前对控制引脚施加电压，从而保护器件免受潜在的损坏。失效防护逻辑无需在逻辑控制引脚上进行电源时序控制，从而更大幅度地降低了系统复杂性。例如，失效防护逻辑特性允许 TMUX1308A 和 TMUX1309A 的选择引脚在 $V_{DD} = 0V$ 时斜升至 5.5V。此外，该特性使得多路复用器能够在 $V_{DD} = 1.8V$ 的情况下运行，同时允许选择引脚与另一个器件高达 5.5V 的逻辑电平相连接，从而无需使用外部电压转换器。

8.3.5 高阻抗优化

TMUX1308A 和 TMUX1309A 针对高阻抗负载进行了优化。当开关输入连接到高阻抗输出时，输入侧的 RC 可能会使输出更慢地稳定下来。降低该 RC 是一种缩短稳定时间的方法。多路复用器还会影响通过电荷注入使输出稳定所需的时间。当开关导通时，较高的电荷注入会使源极被拉离所需的稳定电压。这意味着输出将需要比预期进一步上升或下降，从而导致额外的稳定时间。在下图中，使用不同的器件测试了一个特定的负载条件，这显示了稳定时间对所选器件的依赖性。




图 8-1. 测试电路设置




图 8-2. TMUX1308A 与竞争器件漏极稳定时间的比较

8.3.6 注入电流控制

在较高层面上，注入电流控制功能可防止无效通道上的过压事件影响有效通道上的信号。发生过压事件的引脚的电压将保持在 $V_{DD} + V_T$ ，其中 V_T 大约为 0.6V。因钳制该电压而导致的过大电流将流经内部电路，该电路必须处于器件的电流规格范围内。通过这样做，器件可以防止过大的电流注入开启的通道内而导致测量误差。注入电流是输入电压 (V_{IN}) 高于正电源电压 ($V_{DD} + \Delta V$) 或低于接地 (V_{SS}) 而强制输入引脚的电流。该电流流经输入保护二极管并流入器件的任一电源，可能会影响系统的精度和可靠性。注入的电流可能来自不同的源，具体取决于应用。

- 具有长布线的恶劣环境和应用（例如工厂自动化和汽车系统）可能会受到开关或瞬态事件的注入电流的影响。
- 如果输入信号来自各种传感器或电流源，则其他自包含系统也可能受到注入电流的影响。

注入电流影响：典型的 CMOS 开关在输入端和输出端具有 ESD 保护二极管。这些二极管不仅提供 ESD 保护，还提供电压钳位功能，从而防止输入或输出高于 V_{DD} 或低于 GND 和 V_{SS} 。当电流注入到禁用信号路径的引脚时，少量电流会流经 ESD 二极管，但大部分电流会由于导通而流至漏极。如果 ESD 二极管的正向电压 (VF) 大于 PMOS 阈值电压 (VT)，则所有关断开关的 PMOS 将导通，并且源漏极之间会出现不良的亚阈值漏电流，从而也可能将关断源极引脚上拉。图 8-3 显示了典型 CMOS 开关和相关注入电流路径的简化图。




图 8-3. 典型 CMOS 开关和相关注入电流路径的简化图

切断这些电流路径相当困难。漏极引脚的电压不得比 V_{DD} 高出 V_T 。可以通过在漏极引脚和接地之间添加肖特基二极管等外部元件以将漏极电压钳位在 $< V_{DD} + V_T$ 并切断电流路径，从而保护模拟引脚免受电流注入的影响。

由于电流注入而导致的 R_{ON} 变化：由于启用的 FET 开关的导通电阻受电源轨变化的影响，因此当漏极引脚电压比电源电压高 V_T 时，输出信号电压可能会出现误差。输出中的这种意外变化可能会导致与错误触发事件和不正确的测量读数相关的问题，从而可能影响系统的精度和可靠性。如图 8-4 所示，S2 是将信号从 S2 引脚传导到 D 引脚的使能信号路径。由于禁用的 S1 引脚上有注入电流，因此该引脚上的电压会高于电源电压，且 ESD 保护二极管发生正向偏置，从而使电源轨发生偏移。电源电压偏移会改变内部 FET 开关的 R_{ON} ，从而导致 D 引脚上的输出产生 ΔV 误差。




图 8-4. 注入电流对 R_{ON} 的影响

为了避免系统添加外部保护的复杂性，TMUX1308A 和 TMUX1309A 器件具有内部注入电流控制功能，从而无需外部二极管和电阻器网络（通常用于保护开关并使输入信号保持在电源电压范围之内）。内部注入电流控制电路允许禁用信号路径上的信号超过电源电压，而不会影响启用信号路径的信号。注入电流控制电路还可保护 TMUX13xxA 免受注入禁用信号路径的电流的影响，而不会影响典型 CMOS 开关不支持的启用信号路径。此外，TMUX1308A 和 TMUX1309A 器件没有任何到电源引脚的内部二极管路径，从而消除了损坏连接到电源引脚的元件或为系统电源轨提供意外电源的风险。有关显示 TMUX13xxA 器件和相关注入电流电路的一个信号路径的简化图，请参阅节 8.2。




图 8-5. 注入电流控制的简化图

每个源极或漏极引脚（Sx 或 D）的注入电流控制电路都是独立控制的。当该输入被逻辑引脚禁用并且注入的电流导致特定引脚的电压高于 V_{DD} 或低于 GND 时，该引脚的控制电路将启用。注入电流电路包含一个 FET，用于在发生过压或注入电流事件时将不需要的电流分流至 GND 。每个注入电流电路都能够处理高达 50mA 的电流；不

过，该器件可在任何给定时间支持最大 100mA 电流。根据系统应用的不同，可能需要使用串联限制电阻器并且必须适当调整该电阻器的大小。图 8-5 显示了在输入引脚处注入电流的 TMUX13xxA 保护电路。




图 8-6. 输入引脚处的注入电流

图 8-7 显示了在发生过压事件的情况下使用串联限流电阻器的示例。




图 8-7. 采用串联电阻器的过压事件

要使注入电流控制电路有效，源极或漏极引脚上的电压应大于 V_{DD} 或小于 GND 。在满足该要求的情况下，对于任何禁用或启用信号路径，保护 FET 将导通，并将引脚分流至 GND 。在这种情况下，需要使用一个串联电阻器将注入器件的总电流限制为小于 100mA。以下各节概述了三个示例场景。

8.3.6.1 TMUX13xxA 已上电，通道未选择且输入信号大于 V_{DD} ($V_{DD} = 5V$, $V_{INPUT} = 5.5V$)

典型的 CMOS 开关会有一个连接至电源引脚的内部 ESD 二极管，其额定电流大约为 30mA，该二极管将导通，需要采用一个串联限流电阻器。但是，任何传导电流都会注入电源轨，这可能会损坏系统，使同一电源轨上的其他器件意外导通，或者需要额外的元件来提供保护。TMUX13xxA 实施方案还使用串联限流电阻器来处理这种情况；不过，电流路径现在连接到 GND，这不会产生与注入电源轨的电流相同的问题。

8.3.6.2 TMUX13xxA 已上电，通道已选择且输入信号大于 V_{DD} ($V_{DD} = 5V$, $V_{INPUT} = 5.5V$)

当通道未选且存在过压事件（过压定义为比电源轨高 0.5V）时，注入电流控制电路完全有效。但是，在选择了通道并发生过压事件的情况下，该保护电路仍将部分有效。在这种情况下，一部分注入电流将通过保护电路重定向到 GND，但不会完全分流。因此，一些电流也将流过源极至漏极路径。这样，器件就可以在选择通道的情况下承受过压情况，但仍然需要采取预防措施来保护器件免受过流事件的影响，例如实现限流电阻器以使器件保持在最大持续源极和漏极电流规格以下。

8.3.6.3 TMUX13xxA 未上电，输入信号存在电压 ($V_{DD} = 0V$, $V_{INPUT} = 3V$)

在没有有效电源电压的情况下，许多 CMOS 开关无法支持输入端电压，导致该电压从输入端耦合到输出端，并可能损坏下游器件或影响电源时序。TMUX13xxA 电路可以在无电源电压状态下处理输入信号，同时更大幅度地减少从开关输入端到输出端的功率传输。通过将输出电压耦合限制为 400mV，TMUX1308A 和 TMUX1309A 有助于减小任何下游 ESD 二极管导通的可能性。

8.4 器件功能模式

当 TMUX1308A 的 $\overline{EN}$ 引脚被拉至低电平时，开关之一会闭合，具体取决于地址线的状态。同样，当 TMUX1309A 的 $\overline{EN}$ 引脚被拉至低电平时，开关中的两个会闭合，具体取决于地址线的状态。当 $\overline{EN}$ 引脚被拉为高电平时，无论地址线的状态如何，所有开关都处于断开状态。

必须将未使用的逻辑控制引脚连接至 GND 或 V_{DD} ，从而使器件不会消耗额外的电流，[CMOS 输入缓慢或悬空的影响](#) 中重点介绍了相关内容。未使用的信号路径输入 (S_x 和 D_x) 应连接到 GND。

8.5 真值表

表 8-1 和表 8-2 分别提供了 TMUX1308A 和 TMUX1309A 的真值表。

表 8-1. TMUX1308A 真值表

EN	A2	A1	A0	所选择的连接到漏极 (D) 引脚的信号路径
0	0	0	0	S0
0	0	0	1	S1
0	0	1	0	S2
0	0	1	1	S3
0	1	0	0	S4
0	1	0	1	S5
0	1	1	0	S6
0	1	1	1	S7
1	X ⁽¹⁾	X ⁽¹⁾	X ⁽¹⁾	所有通道均关闭

(1) X 表示无关。

表 8-2. TMUX1309A 真值表

EN	A1	A0	所选择的连接到漏极 (DA 和 DB) 引脚的信号路径
0	0	0	S0A 至 DA S0B 至 DB
0	0	1	S1A 至 DA S1B 至 DB

表 8-2. TMUX1309A 真值表 (续)

EN	A1	A0	所选择的连接到漏极 (DA 和 DB) 引脚的信号路径
0	1	0	S2A 至 DA S2B 至 DB
0	1	1	S3A 至 DA S3B 至 DB
1	X ⁽¹⁾	X ⁽¹⁾	所有通道均关闭

(1) X 表示无关。

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

9.1 应用信息

TMUX13xxA 系列可以在很宽的工作电源电压范围 (1.62V 至 5.5V) 内提供针对注入电流事件的保护。这些器件包括 1.8V 逻辑兼容控制输入引脚，支持在具有 1.8V I/O 电源轨的系统中运行。此外，控制输入引脚还支持失效防护逻辑，无论电源引脚的状态如何，该逻辑都支持在高达 5.5V 的电压下运行。该功能可以防止逻辑引脚对电源轨反向供电，同时注入电流电路可防止信号路径对电源反向供电。这些功能使 TMUX13xxA 成为通用多路复用器和开关系列，可以降低系统复杂性、电路板尺寸和总体系统成本。

9.2 典型应用

利用 TMUX13xxA 功能的一个有用应用是将各种信号多路复用到集成在 MCU 中的 ADC。与外部 ADC 相比，在 MCU 中利用集成 ADC 可使系统通过潜在的系统性能折衷尽可能地降低成本。多路复用器允许使用器件的单个 ADC 引脚来监控多个输入或传感器，这在 I/O 受限的系统中至关重要。TMUX1309A 非常适合使用差分信号或作为两个 4:1 多路复用器的类似设计示例。




图 9-1. 将信号多路复用到集成 ADC

9.2.1 设计要求

对于这个设计示例，请使用表 9-1 中列出的参数。

表 9-1. 设计参数

参数	值
电源 (V _{DD})	5.0V
I/O 信号范围	0V 至 V _{DD} (轨至轨)
控制逻辑阈值	1.8V 兼容
开关输入	8

9.2.2 详细设计过程

TMUX1308A 和 TMUX1309A 无需任何外部元件 (电源去耦电容器除外) 即可运行。如果器件所需的上电状态已禁用，则使能引脚应具有弱上拉电阻器，并由 MCU 通过 GPIO 进行控制。多路复用到 MCU 的 ADC 的所有输入必须处于 TMUX1308A 和 TMUX1309A 的建议运行条件范围内，包括信号范围和连续电流。对于该电源电压为 5V 的设计，信号范围可以为 0V 至 5V；最大持续电流可以为 100mA (环境温度为 85°C 时) 或 25mA (环境温度为 125°C 时)。

9.2.3 电池短路保护

在评估汽车级多路复用器的安全性和可靠性时，务必注意其在各种运行条件下的性能。对于 TMUX13xxA，我们研究其对各种电池短路情况的响应，以深入了解用于实现汽车优化的系统级设计。务必围绕电池短路进行设计，否则可能会导致运行问题。以下部分深入探讨了三种情况，以展示在使用 5V 电源电压时 TMUX1308A 在电池短路条件下的行为。

我们从以下设置开始探索第一种情况，即选择通道 S7 并且通道 S0 发生电池短路情况。




图 9-2. 选择通道 S7 且通道 S0 发生电池短路情况

表 9-2 显示了在考虑为 I_S/I_D 分配 25mA 的最大值时各种 V_{BAT} 情况下的 ΔV_{OUT}、V_{SBAT} 和最小 R_{LIM} 值。选择过大的 R_{LIM} 会对 ΔV_{OUT} 产生负面影响，同时大大限制电流。选择过小的 R_{LIM} 会损坏器件。

表 9-2. 25mA 流经开关时的 R_{LIM} 值

V _{BAT}	R _{LIM}	ΔV _{OUT} (典型值)	V _{SBAT}
12V	470	< 10μV	5.6V
19V	750	< 10μV	5.6V
24V	1K	< 10μV	5.6V

表 9-2. 25mA 流经开关时的 R_{LIM} 值 (续)

V_{BAT}	R_{LIM}	ΔV_{OUT} (典型值)	V_{SBAT}
36V	1.5K	< 10 μ V	5.6V
48V	2K	< 10 μ V	5.6V
60V	2.4K	< 10 μ V	5.6V




图 9-3. 所有未选通道均存在电池短路情况

然后我们评估所有未选通道上同时发生电池短路的情况。下表显示了在考虑为 I_S/I_D 分配 12.5mA 的最大值时的各个值 (有关更多信息, 请参阅节 6.1)。如果有可能同时出现在所有通道上出现电池短路, 则 12.5mA 是限制因素。在此处选择过大的 R_{LIM} 仍然会对 ΔV_{OUT} 产生负面影响, 同时大大限制电流。

小心

为了避免损坏器件, 请勿选择过小的 R_{LIM} 。

表 9-3. 12.5mA 流经开关时的 R_{LIM} 值

V_{BAT}	R_{LIM}	ΔV_{OUT} (典型值)	V_{SBAT}
12V	1K	< 10 μ V	5.6V
19V	1.5K	< 10 μ V	5.6V
24V	2K	< 10 μ V	5.6V
36V	3K	< 10 μ V	5.6V
48V	3.9K	< 10 μ V	5.6V
60V	4.7K	< 10 μ V	5.6V




图 9-4. 仅单个选定通道上存在电池短路情况

评估使用 5V 电源且闭合开关时发生电池短路的情况。因此，输入电压需要限制在 6V。下表显示了对于所有电池短路情况，在使用标准 5V V_{DD} 时将所选通道的电压保持在 6V 以下所需的 R_{LIM} 值（有关更多信息，请参阅节 6.1）。选择过大的 R_{LIM} 会对 ΔV_{OUT} 产生负面影响，同时大大限制电流。

小心

为了避免损坏器件，请勿选择过小的 R_{LIM} 。

表 9-4. 通过开关的电压 <6V 时的 R_{LIM} 值

V_{BAT}	R_{LIM}	ΔV_{OUT} (典型值)	V_{SBAT}
12V	1.6K	< 10 μ V	5.9V
18V	3K	< 10 μ V	5.9V
19V	3.3K	< 10 μ V	5.9V
24V	4.7K	< 10 μ V	5.9V
36V	10K	< 10 μ V	5.9V
48V	13K	< 10 μ V	5.9V
60V	15K	< 10 μ V	5.9V

总之，在使用 5V 电源的情况下，我们观察了几个电池短路的案例研究。请注意，如果使用较低的电源电压，则 R_{LIM} 值会发生变化，以获得最佳的电流。务必防止发生电池短路，否则可能会导致系统级问题。在围绕这些条件和电气特性进行设计时务必小心，以确保器件正常运行。

9.2.4 应用曲线




图 9-5. 注入电流与最大输出电压漂移之间的关系

9.3 电源相关建议

TMUX1308A 和 TMUX1309A 器件可在 1.62V 至 5.5V 的宽电源电压范围内运行。注意：请勿超过绝对最大额定值，因为应力超出列出的额定值可能会对器件造成永久损坏。

电源旁路可提高噪声容限并防止开关噪声从 V_{DD} 电源传播到其他元件。良好的电源去耦对于实现卓越性能至关重要。为提高电源噪声抗扰度，请在 V_{DD} 和地之间使用 $0.1 \mu F$ 至 $10 \mu F$ 的电源去耦电容器。使用低阻抗接头将旁路电容器放置在尽可能靠近器件电源引脚的位置。

TI 建议使用多层陶瓷贴片电容 (MLCC) 提供等效串联电阻 (ESR) 和电感 (ESL) 特性，从而实现电源去耦。对于敏感度较高或在恶劣噪声环境中使用的系统，避免使用过孔将电容与器件引脚相连，以获得出色的噪声抗扰度。并行使用多个过孔可降低总电感值并且有利于与接地层相连。

9.4 布局

9.4.1 布局指南

当 PCB 布线以 90° 角拐角时，会发生反射。反射的主要原因是布线宽度发生了变化。在拐角的顶点，布线宽度增加到原来宽度的 1.414 倍。这种增加会影响传输线特性，尤其是导致反射的布线的分布式电容和自感特性。并非所有 PCB 布线都是直线，因此某些布线必须拐弯。图 9-6 展示了渐入佳境的圆角技术。只有最后一个示例（理想）保持恒定的布线宽度并能够更大幅度地减少反射。




图 9-6. 布线示例

使用较少的过孔和拐角路由高速信号可减少信号反射和阻抗变化。当必须使用过孔时，增加其周边的间隙尺寸以降低其电容。每一过孔均为信号传输线引入了非连续性，并增加了电路板其他层的干扰几率。设计测试点时要小心，不建议在高频下使用穿孔引脚。

图 9-7 展示了采用 TMUX1308A 和 TMUX1309A 的 PCB 布局示例。一些关键的考虑因素如下：

- 使用一个 0.1 μ F 电容器对 V_{DD} 引脚进行去耦，该电容器尽可能靠近引脚放置。确保电容器额定电压足以满足 V_{DD} 电源的要求。
- 尽可能缩短输入线路。
- 使用实心接地平面有助于降低电磁干扰 (EMI) 噪声拾取。
- 敏感的模拟布线不能与数字布线平行。尽可能避免数字引线 with 模拟引线交叉，仅在必要时以垂直交叉方式布线。

9.4.2 布局示例




图 9-7. TMUX1308A 和 TMUX1309A 布局示例

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[使用 1.8V 逻辑多路复用器和开关简化设计](#)
- 德州仪器 (TI)，[QFN/SON PCB 连接](#)
- 德州仪器 (TI)，[Quad Flatpack No-Lead 逻辑封装](#)

10.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击右上角的 [提醒我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

10.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

12 修订历史记录

日期	修订版本	注释
2024 年 6 月	*	初始发行版

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TMUX1308ABQBR	Active	Production	WQFN (BQB) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1308A
TMUX1308ADYYR	Active	Production	SOT-23-THIN (DYY) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1308A
TMUX1308APWR	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1308A
TMUX1308APWR.A	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1308A
TMUX1309ABQBR	Active	Production	WQFN (BQB) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1309A
TMUX1309ADYYR	Active	Production	SOT-23-THIN (DYY) 16	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1309A
TMUX1309APWR	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1309A
TMUX1309APWR.A	Active	Production	TSSOP (PW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1309A

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TMUX1308A, TMUX1309A :

- Automotive : [TMUX1308A-Q1](#), [TMUX1309A-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TMUX1308ABQBR	WQFN	BQB	16	3000	180.0	12.4	2.8	3.8	1.2	4.0	12.0	Q1
TMUX1308ADYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TMUX1308APWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
TMUX1309ABQBR	WQFN	BQB	16	3000	180.0	12.4	2.8	3.8	1.2	4.0	12.0	Q1
TMUX1309ADYYR	SOT-23-THIN	DYY	16	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TMUX1309APWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TMUX1308ABQBR	WQFN	BQB	16	3000	210.0	185.0	35.0
TMUX1308ADYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
TMUX1308APWR	TSSOP	PW	16	2000	353.0	353.0	32.0
TMUX1309ABQBR	WQFN	BQB	16	3000	210.0	185.0	35.0
TMUX1309ADYYR	SOT-23-THIN	DYY	16	3000	336.6	336.6	31.8
TMUX1309APWR	TSSOP	PW	16	2000	353.0	353.0	32.0

GENERIC PACKAGE VIEW


BQB 16

WQFN - 0.8 mm max height

2.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4226161/A

PACKAGE OUTLINE

WQFN - 0.8 mm max height


PLASTIC QUAD FLAT PACK-NO LEAD




4224640/A 11/2018

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224640/A 11/2018

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

BQB0016A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
85% PRINTED COVERAGE BY AREA
SCALE: 20X

4224640/A 11/2018

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




4224642/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AA




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224642/D 07/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.





SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 20X

4224642/D 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220204/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220204/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220204/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司