

TLV935x-Q1 适用于成本敏感型系统、支持多路复用器的 3.5MHz、40V、RRO、汽车级运算放大器

1 特性

- 低失调电压：±350μV
- 低失调电压漂移：±1.5μV/°C
- 低噪声：1kHz 时为 15nV/√Hz
- 高共模抑制：110dB
- 低偏置电流：±10pA
- 轨到轨输出
- 支持多路复用器/比较器输入
 - 放大器以最高达到电源轨的差分输入工作
 - 放大器可用于开环中，也可用作比较器
- 高带宽：3.5MHz GBW
- 高压摆率：20V/μs
- 低静态电流：每个放大器 600μA
- 宽电源电压：±2.25V 至 ±20V，4.5V 至 40V
- 强大的 EMIRR 性能：输入引脚上采用 EMI/RFI 滤波器

2 应用

- 针对 AEC-Q100 1 级应用进行了优化
- 信息娱乐系统与仪表组
- 被动安全
- 车身电子装置和照明
- 混合动力汽车/电动汽车逆变器和电机控制
- 板载 (OBC) 和无线充电器
- 动力总成电流传感器
- 高级驾驶辅助系统 (ADAS)
- 单电源低侧电流检测

3 说明

TLV935x-Q1 系列 (TLV9351-Q1、TLV9352-Q1 和 TLV9354-Q1) 是 40V 成本优化型汽车级运算放大器系列。

这些器件具有出色的直流和交流规格，包括轨到轨输出、低失调电压 (典型值为 ±350μV)、低温漂 (典型值为 ±1.5μV/°C) 和 3.5MHz 带宽。


TLV935x-Q1 具有独特的特性，例如电源轨的差分输入电压范围、高输出电流 (±60mA) 以及高压摆率 (20V/μs)，是一款稳定可靠的运算放大器，适用于高电压成本敏感型应用。

TLV935x-Q1 系列运算放大器采用标准封装，额定工作温度范围为 -40°C 至 125°C。

器件信息

器件型号	通道数	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TLV9351-Q1	单通道	DBV (SOT-23 , 5)	2.9mm x 2.8mm
		DCK (SC70 , 5)	2.0mm x 2.1mm
TLV9352-Q1	双通道	D (SOIC , 8)	4.9mm x 6mm
		PW (TSSOP , 8)	3mm x 6.4mm
		DGK (VSSOP , 8)	3mm x 4.9mm
TLV9354-Q1	四通道	D (SOIC , 14)	8.65mm x 6mm
		DYY (SOT-23 , 14)	4.2mm x 3.26mm
		PW (TSSOP , 14)	5mm x 6.4mm

- 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \left(1 + \frac{R_F}{R_G} \right) \left(\frac{1}{1 + sR_1 C_1} \right)$$

TLV935x-Q1 应用于单极低通滤波器



内容

1 特性	1	6.4 器件功能模式	25
2 应用	1	7 应用和实施	26
3 说明	1	7.1 应用信息.....	26
4 引脚配置和功能	3	7.2 典型应用.....	26
5 规格	6	7.3 电源相关建议.....	27
5.1 绝对最大额定值.....	6	7.4 布局.....	27
5.2 ESD 等级.....	6	8 器件和文档支持	30
5.3 建议运行条件.....	6	8.1 器件支持.....	30
5.4 单通道器件的热性能信息.....	7	8.2 文档支持.....	30
5.5 双通道器件的热性能信息.....	7	8.3 接收文档更新通知.....	30
5.6 四通道器件的热性能信息.....	7	8.4 支持资源.....	30
5.7 电气特性.....	8	8.5 商标.....	30
5.8 典型特性.....	10	8.6 静电放电警告.....	31
6 详细说明	17	8.7 术语表.....	31
6.1 概述.....	17	9 修订历史记录	31
6.2 功能方框图.....	17	10 机械、封装和可订购信息	31
6.3 特性说明.....	18		

4 引脚配置和功能




图 4-1. TLV9351-Q1 DBV 封装，
5 引脚 SOT-23
(顶视图)




图 4-2. TLV9351-Q1 DCK 封装，
5 引脚 SC70
(顶视图)

表 4-1. 引脚功能：TLV9351-Q1

名称	引脚		类型 ⁽¹⁾	说明
	DBV	DCK		
IN+	3	1	I	同相输入
IN -	4	3	I	反相输入
OUT	1	4	O	输出
V+	5	5	—	正 (最高) 电源
V -	2	2	—	负 (最低) 电源

(1) I = 输入，O = 输出





图 4-3. TLV9352-Q1 D、PW 和 DGK 封装，
8 引脚 SOIC、TSSOP 和 VSSOP
(顶视图)

表 4-2. 引脚功能：TLV9352-Q1

引脚		类型 ⁽¹⁾	说明
名称	编号		
IN1+	3	I	同相输入，通道 1
IN2+	5	I	同相输入，通道 1
IN1 -	2	I	反相输入，通道 1
IN2 -	6	I	反相输入，通道 2
OUT1	1	O	输出，通道 1
OUT2	7	O	输出，通道 2
V+	8	—	正 (最高) 电源
V -	4	—	负 (最低) 电源

(1) I = 输入，O = 输出



**图 4-4. TLV9354-Q1 D、DYY 和 PW 封装，
14 引脚 SOIC、SOT-23 和 TSSOP
(顶视图)**

表 4-3. 引脚功能：TLV9354-Q1

引脚		类型 ⁽¹⁾	说明
名称	编号		
IN1+	3	I	同相输入，通道 1
IN2+	5	I	同相输入，通道 2
IN3+	10	I	同相输入，通道 3
IN4+	12	I	同相输入，通道 4
IN1 -	2	I	反相输入，通道 1
IN2 -	6	I	反相输入，通道 2
IN3 -	9	I	反相输入，通道 3
IN4 -	13	I	反相输入，通道 4
OUT1	1	O	输出，通道 1
OUT2	7	O	输出，通道 2
OUT3	8	O	输出，通道 3
OUT4	14	O	输出，通道 4
V+	4	—	正 (最高) 电源
V -	11	—	负 (最低) 电源

(1) I = 输入，O = 输出

5 规格

5.1 绝对最大额定值

在工作环境温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电源电压, $V_S = (V+) - (V-)$		0	42	V
信号输入引脚	共模电压 ⁽³⁾	$(V-) - 0.5$	$(V+) + 0.5$	V
	差分电压 ⁽³⁾		$V_S + 0.2$	V
	电流 ⁽³⁾	-10	10	mA
输出短路 ⁽²⁾		持续		
工作环境温度, T_A		-55	150	°C
结温, T_J			150	°C
贮存温度, T_{stg}		-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 接地短路，每个封装对应一个放大器。
- (3) 输入引脚被二极管钳制至电源轨。对于摆幅超过电源轨 0.5V 以上的输入信号，其电流必须限制在 10mA 或者更低。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 ⁽¹⁾	±2000	V
		充电器件模型 (CDM)，符合 AEC Q100-011 标准	±1000	

- (1) AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

5.3 建议运行条件

在工作环境温度范围内测得（除非另有说明）

		最小值	最大值	单位
V_S	电源电压, $(V+) - (V-)$	4.5	40	V
V_I	输入电压范围	$(V-) - 0.1$	$(V+) - 2$	V
T_A	额定环境温度	-40	125	°C

5.4 单通道器件的热性能信息

热性能指标 ⁽¹⁾		TLV9351-Q1		单位
		DBV (SOT-23)	DCK (SC70)	
		5 引脚	5 引脚	
$R_{\theta JA}$	结至环境热阻	187.4	202.6	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	86.2	101.5	°C/W
$R_{\theta JB}$	结至电路板热阻	54.6	47.8	°C/W
ψ_{JT}	结至顶部特征参数	27.8	18.8	°C/W
ψ_{JB}	结至电路板特征参数	54.3	47.4	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息, 请参阅 [半导体和 IC 封装热性能指标应用报告 SPRA953](#)。

5.5 双通道器件的热性能信息

热性能指标 ⁽¹⁾		TLV9352-Q1			单位
		D (SOIC)	DGK (VSSOP)	PW (TSSOP)	
		8 引脚	8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	132.6	176.5	185.1	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	73.4	68.1	74.0	°C/W
$R_{\theta JB}$	结至电路板热阻	76.1	98.2	115.7	°C/W
ψ_{JT}	结至顶部特征参数	24.0	12.0	12.3	°C/W
ψ_{JB}	结至电路板特征参数	75.4	96.7	114.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息, 请参阅 [半导体和 IC 封装热性能指标应用报告 SPRA953](#)。

5.6 四通道器件的热性能信息

热性能指标 ⁽¹⁾		TLV9354-Q1			单位
		D (SOIC)	DYY (SOT-23)	PW (TSSOP)	
		14 引脚	14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	101.4	110.7	118	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	57.6	55.9	47.6	°C/W
$R_{\theta JB}$	结至电路板热阻	57.3	35.3	60.9	°C/W
ψ_{JT}	结至顶部特征参数	18.5	2.3	6	°C/W
ψ_{JB}	结至电路板特征参数	56.9	35.1	60.4	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	°C/W

(1) 有关新旧热性能指标的更多信息, 请参阅 [半导体和 IC 封装热性能指标应用报告 SPRA953](#)。

5.7 电气特性

$T_A = 25^\circ\text{C}$ 时, $V_S = (V+) - (V-) = 4.5\text{V}$ 至 40V ($\pm 2.25\text{V}$ 至 $\pm 20\text{V}$)、 $R_L = 10\text{k}\Omega$ (连接至 $V_S/2$)、 $V_{CM} = V_S/2$, 且 $V_{O\text{UT}} = V_S/2$ (除非另有说明)。

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入失调电压	V _{CM} = V ₋		±0.35	±1.8	mV	
			T _A = -40°C 至 125°C		±2		
dV _{OS} /dT	输入失调电压温漂		T _A = -40°C 至 125°C	±1.5		μV/°C	
PSRR	输入失调电压与电源间的关系	V _{CM} = V ₋	T _A = -40°C 至 125°C	±2	±5	μ V/V	
	通道隔离	f = 0Hz		5		μV/V	
输入偏置电流							
I _B	输入偏置电流			±10		pA	
I _{OS}	输入失调电流			±10		pA	
噪声							
E _N	输入电压噪声	f = 0.1Hz 至 10Hz		2		μ V _{PP}	
				0.33		μV _{RMS}	
e _N	输入电压噪声密度	f = 1kHz		15		nV/ √ Hz	
		f = 10kHz		14			
i _N	输入电流噪声	f = 1kHz		2		fA/ √ Hz	
输入电压范围							
V _{CM}	共模电压范围			(V ₋) - 0.2	(V ₊) - 2	V	
CMRR	共模抑制比	V _S = 40V , (V ₋) - 0.1V < V _{CM} < (V ₊) - 2V (主输入对)	T _A = -40°C 至 125°C	95	110	dB	
		V _S = 4.5V , (V ₋) - 0.1V < V _{CM} < (V ₊) - 2V (主输入对)		82	90		
输入电容							
Z _{ID}	差分				100 3	M Ω pF	
Z _{ICM}	共模				6 1	T Ω pF	
开环增益							
A _{OL}	开环电压增益	V _S = 40V , V _{CM} = V ₋ - (V ₋) + 0.1V < V _O < (V ₊) - 0.1V		120	130	dB	
			T _A = -40°C 至 125°C		127		

5.7 电气特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = (V^+) - (V^-) = 4.5\text{V}$ 至 40V ($\pm 2.25\text{V}$ 至 $\pm 20\text{V}$)、 $R_L = 10\text{k}\Omega$ (连接至 $V_S/2$)、 $V_{CM} = V_S/2$, 且 $V_{O\text{UT}} = V_S/2$ (除非另有说明)。


参数		测试条件	最小值	典型值	最大值	单位
频率响应						
GBW	增益带宽积			3.5		MHz
SR	压摆率	$V_S = 40\text{V}$, $G = +1$, $C_L = 20\text{pF}$		20		V/ μs
t_s	稳定时间	精度为 0.01%, $V_S = 40\text{V}$, $V_{STEP} = 10\text{V}$, $G = +1$, $C_L = 20\text{pF}$		5		μs
		精度为 0.01%, $V_S = 40\text{V}$, $V_{STEP} = 2\text{V}$, $G = +1$, $C_L = 20\text{pF}$		4		
		精度为 0.1%, $V_S = 40\text{V}$, $V_{STEP} = 10\text{V}$, $G = +1$, $C_L = 20\text{pF}$		4		
		精度为 0.1%, $V_S = 40\text{V}$, $V_{STEP} = 2\text{V}$, $G = +1$, $C_L = 20\text{pF}$		3		
	相位裕度	$G = +1$, $R_L = 10\text{k}\Omega$		60		$^\circ$
	过载恢复时间	$V_{IN} \times \text{增益} > V_S$		600		ns
THD+N	总谐波失真 + 噪声 ⁽¹⁾	$V_S = 40\text{V}$, $V_O = 1V_{RMS}$, $G = 1$, $f = 1\text{kHz}$		0.001%		
输出						
	相对于电源轨的电压输出摆幅	正负电源轨余量	$V_S = 40\text{V}$, $R_L = \text{空载}$ ⁽²⁾	5	10	mV
			$V_S = 40\text{V}$, $R_L = 10\text{k}\Omega$	50	55	
			$V_S = 40\text{V}$, $R_L = 2\text{k}\Omega$	200	250	
			$V_S = 4.5\text{V}$, $R_L = \text{空载}$ ⁽²⁾	1		
			$V_S = 4.5\text{V}$, $R_L = 10\text{k}\Omega$	20	30	
			$V_S = 4.5\text{V}$, $R_L = 2\text{k}\Omega$	40	75	
I_{SC}	短路电流			± 60		mA
C_{LOAD}	容性负载驱动			300		pF
Z_O	开环输出阻抗	$f = 1\text{MHz}$, $I_O = 0\text{A}$		600		Ω
电源						
I_Q	每个放大器的静态电流	$V_{CM} = V^-$, $I_O = 0\text{A}$		650	800	μA
			$T_A = -40^\circ\text{C}$ 至 125°C		850	

(1) 三阶滤波器；-3dB 时的带宽 = 80kHz。

(2) 仅由表征特性确定。


5.8 典型特性

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)



$T_A = 25^\circ\text{C}$ 时 15462 个放大器的分配

图 5-1. 失调电压生产分配



60 个放大器的分配

图 5-2. 失调电压漂移分配




图 5-3. 失调电压与温度之间的关系




图 5-4. 失调电压与温度间的关系




图 5-5. 失调电压与共模电压间的关系




图 5-6. 失调电压与共模电压间的关系 (切换区域)

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)




图 5-7. 失调电压与共模电压间的关系




图 5-8. 失调电压与共模电压间的关系




图 5-9. 失调电压与电源间的关系




图 5-10. 开环增益和相位与频率间的关系




图 5-11. 闭环增益与频率间的关系




图 5-12. 输入偏置电流与共模电压间的关系

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)




图 5-13. 输入偏置电流与温度间的关系




图 5-14. 输出电压摆幅与输出电流 (拉电流) 间的关系




图 5-15. 输出电压摆幅与输出电流 (灌电流) 间的关系




图 5-16. CMRR 和 PSRR 与频率间的关系




图 5-17. CMRR 与温度间的关系 (dB)




图 5-18. PSRR 与温度间的关系 (dB)

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)




图 5-19. 0.1Hz 至 10Hz 噪声

C019





图 5-20. 输入电压噪声频谱密度与频率间的关系


C017



BW = 80kHz, $V_{OUT} = 1V_{RMS}$

图 5-21. THD+N 比与频率间的关系


C012



BW = 80kHz, $f = 1\text{kHz}$

图 5-22. THD+N 与输出幅度间的关系

C023



$V_{CM} = V_-$

图 5-23. 静态电流与电源电压间的关系

D021




图 5-24. 静态电流与温度间的关系

D022

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)




图 5-25. 开环电压增益与温度间的关系 (dB)






图 5-26. 开环输出阻抗与频率间的关系



$G = -1$, 10mV 输出阶跃

图 5-27. 小信号过冲与容性负载间的关系



$G = 1$, 10mV 输出阶跃

图 5-28. 小信号过冲与容性负载间的关系





图 5-29. 相位裕度与容性负载间的关系




$V_{IN} = \pm 20\text{V}$; $V_S = V_{OUT} = \pm 17\text{V}$

图 5-30. 无相位反转


5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)




$G = -10$

图 5-31. 正过载恢复




$G = -10$

图 5-32. 负过载恢复




$C_L = 20\text{pF}$, $G = 1$, 20mV 阶跃响应

图 5-33. 小信号阶跃响应, 上升




$C_L = 20\text{pF}$, $G = -1$, 20mV 阶跃响应

图 5-34. 小信号阶跃响应



$C_L = 20\text{pF}$, $G = 1$

图 5-35. 大信号阶跃响应 (上升)




$C_L = 20\text{pF}$, $G = 1$

图 5-36. 大信号阶跃响应 (下降)

5.8 典型特性 (续)

$T_A = 25^\circ\text{C}$ 时, $V_S = \pm 20\text{V}$, $V_{CM} = V_S / 2$, $R_{LOAD} = 10\text{k}\Omega$ (连接至 $V_S / 2$), 并且 $C_L = 10\text{pF}$ (除非另有说明)



$C_L = 20\text{pF}$, $G = -1$

图 5-37. 大信号阶跃响应




图 5-38. 短路电流与温度间的关系




图 5-39. 最大输出电压与频率间的关系




图 5-40. 通道隔离与频率间的关系




图 5-41. EMIRR (电磁干扰抑制比) 输入与频率间的关系

6 详细说明


6.1 概述

TLV935x-Q1 系列 (TLV9351-Q1、TLV9352-Q1 和 TLV9354-Q1) 是 40V 成本优化型汽车类运算放大器系列。这些器件具有出色的通用直流和交流规格，包括轨到轨输出、低失调电压 (典型值为 $\pm 350\mu\text{V}$)、低温漂 (典型值为 $\pm 1.5\mu\text{V}/^\circ\text{C}$) 和 3.5MHz 带宽。

TLV935x-Q1 的便利特性 (例如宽差分输入电压范围、高输出电流 ($\pm 60\text{mA}$) 以及高压摆率 ($20\text{V}/\mu\text{s}$)) 使其成为了一款可靠的运算放大器，适用于高电压成本敏感型应用。

TLV935x-Q1 系列运算放大器采用标准封装，额定工作温度范围为 -40°C 至 125°C 。

6.2 功能方框图



6.3 特性说明

6.3.1 输入保护电路

TLV935x-Q1 使用已获得专利的输入架构来消除对输入保护二极管的需求，但在瞬态情形下仍能提供可靠的输入保护。可以通过快速瞬态阶跃响应来激活图 6-1 中所示的常规输入二极管保护方案，但由于存在交流电路径，这将引入信号失真和稳定延时时间，如图 6-2 所示。对于低增益电路，这些快速斜向输入信号前向偏置背对背二极管，这会导致输入电流增加，进而使稳定时间延长。




图 6-1. TLV935x-Q1 输入保护不限制差分输入能力




图 6-2. 背对背二极管造成稳定问题

TLV935x-Q1 系列运算放大器为高压应用提供真正的高阻抗差分输入能力。这种获得专利的输入保护体系结构不会引入额外的信号失真或延迟稳定时间，使该器件成为最适合于多通道、高开关输入应用的运算放大器。TLV935x-Q1 可以承受高达 40V 的最大差分摆幅（运算放大器的反相和同相引脚之间的电压），适合用作比较器，或用于具有快速斜向输入信号的应用。

6.3.2 EMI 抑制

TLV935x-Q1 使用集成电磁干扰 (EMI) 滤波来减少无线通信以及混合使用模拟信号链和数字元件的高密度电路板等干扰源产生的 EMI 影响。通过电路设计技术可改进 EMI 抗扰度；TLV935x-Q1 受益于这些设计改进措施。德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 扩展宽频谱范围内准确测量和量化运算放大器抗扰度的功能。图 6-3 展示了对 TLV935x-Q1 执行该测试的结果。表 6-1 提供了 TLV935x-Q1 在实际应用中通常会遇到的特定频率下的 EMIRR IN+ 值。表 6-1 列出了可在下图所示的特定频率或其近似频率下运行的应用。运算放大器的 EMI 抑制比应用报告包含了与运算放大器相关的 EMIRR 性能主题，该报告可在 www.ti.com 上下载。




图 6-3. EMIRR 测试

表 6-1. TLV935x-Q1 在目标频率下的 EMIRR IN+

频率	应用或分配	EMIRR IN+
400MHz	移动无线广播、移动卫星、太空操作、气象、雷达、超高频 (UHF) 应用	71dB
900MHz	全球移动通信系统 (GSM) 应用、无线电通信、导航、GPS (最高可达 1.6GHz)、GSM、航空移动通信及 UHF 应用	80dB
1.8GHz	GSM 应用、个人移动通信、宽带、卫星和 L 波段 (1GHz 至 2GHz)	87dB
2.4GHz	802.11b、802.11g、802.11n、蓝牙®、个人移动通信、工业、科学和医疗 (ISM) 无线频段、业余无线电通信和卫星、S 波段 (2GHz 至 4GHz)	90dB
3.6GHz	无线电定位、航空通信和导航、卫星、移动通信、S 波段	92dB
5GHz	802.11a、802.11n、航空通信和导航、移动通信、太空和卫星操作、C 波段 (4GHz 至 8GHz)	94dB

6.3.3 反相保护

TLV935x-Q1 系列具有内部相位反转保护功能。当输入被驱动至超过其线性共模范围时，很多运算放大器表现出一个相位反转。这个情况经常出现在输入被驱动至超过额定共模电压范围的时候，从而导致输出反向进入相对的电源轨。TLV935x-Q1 是一款轨至轨输入运算放大器；因此，共模范围可扩展至电源轨。电源轨之外的输入信号不会导致相位反转；相反，输出限制在适当的电源轨中。

6.3.4 过热保护

任何放大器的内部功耗都会导致内部温度（结温）升高。这一现象称为 *自热*。TLV935x-Q1 的绝对最大结温为 150°C 。超过该温度器件会损坏器件。TLV935x-Q1 具有过热保护功能，可防止自热造成损坏。具体的保护方式是，监控器件的温度，一旦温度超过 140°C ，则关闭运算放大器输出驱动。图 6-4 展示了 TLV9351-Q1 的一个应用示例，该示例因为其功耗 (0.81W) 而会产生显著的自热 (159°C)。热计算表明，在 65°C 环境温度下，器件结温将会达到 187°C 。不过，实际器件会关闭输出驱动以保持安全的结温。图 6-4 展示了电路在过热保护期间的行为。在正常工作期间，器件充当缓冲器，因此输出为 3V 。当自热导致器件结温升高到 140°C 以上时，过热保护强制输出进入高阻抗状态，输出通过电阻 R_L 拉向地。




图 6-4. 过热保护

6.3.5 容性负载和稳定性

TLV935x-Q1 具有电阻输出级，能够驱动较小的容性负载，而且通过采用隔离电阻器，可轻松配置用于驱动大型容性负载。增加增益可增强放大器驱动更大容性负载的能力；请参阅图 6-5 和图 6-6。当确定放大器在运行中能否保持稳定时，需要考虑特定运算放大器电路配置、布局、增益和输出负载等因素。




图 6-5. 小信号过冲与容性负载间的关系 (100mV 输出阶跃, $G = 1$)




图 6-6. 小信号过冲与容性负载间的关系 (100mV 输出阶跃, $G = -1$)

若要增加单位增益配置下的驱动能力，可插入一个较小的 (10 Ω 至 20 Ω) 电阻器 R_{ISO} ，使其与输出串联，如图 6-7 所示，以此来提高容性负载驱动能力。此电阻器可显著减少振铃，并保持纯容性负载的直流性能。但是，如果电阻负载与容性负载并联，则会产生一个电压分压器，从而在输出端引入增益误差并略微减小输出摆幅。引入的误差与 R_{ISO} / R_L 的比率成正比，在低输出电平下通常可忽略不计。高容性负载驱动使 TLV935x-Q1 非常适合用于基准缓冲器、MOSFET 栅极驱动器和电缆屏蔽驱动器等应用。图 6-7 中所示的电路采用隔离电阻器 R_{ISO} 来稳定运算放大器的输出。 R_{ISO} 修改了系统的开环增益，因而能够带来更高的相位裕度。有关使用该电路进行优化和设计的技巧的其他信息，TI 精密设计 TIDU032 详述了完整的设计目标、仿真和测试结果。




图 6-7. 使用 TLV9351-Q1 扩展容性负载驱动

6.3.6 共模电压范围

TLV935x-Q1 是一款 40V 轨到轨输出运算放大器，其正常运行时输入共模范围为 $(V-) - 100\text{mV}$ 至 $(V+) - 2\text{V}$ 。该器件使用 P 沟道差分对通过互补输入级实现该性能。此外，还包含与 P 沟道对并联的互补 N 沟道差分对，以消除常见的不良运算放大器行为，例如相位反转。

TLV935x-Q1 可以在正轨 + 100mV 的共模范围内运行，但在 $(V+) - 2\text{V}$ 以上时性能会降低。N 沟道对在输入电压接近正轨时，即在 $(V+) - 1\text{V}$ 至 $(V+) + 100\text{mV}$ 范围内运行。当输入电压为 $(V-) - 100\text{mV}$ 到大约 $(V+) - 2\text{V}$ 时，P 沟道对运行。其转换区域较小，通常为 $(V+) - 2\text{V}$ 至 $(V+) - 1\text{V}$ ，这时两个输入对都处于导通状态。该转换区域可能会随着工艺变化而适度变化，在转换区域和 N 沟道区域内，与在 P 沟道区域运行相比，运算放大器的许多规格（包括 PSRR、CMRR、失调电压、温漂、噪声和 THD 性能）都可能降级。

表 6-2. 共模电压在电源 2V 范围内的典型性能

参数	最小值	典型值	最大值	单位
输入共模电压	$(V+) - 2$		$(V+) + 0.1$	V
失调电压		1.5		mV
失调电压温漂		2		$\mu\text{V}/^\circ\text{C}$
共模抑制		75		dB
开环增益		75		dB
增益带宽积		1.5		MHz

6.3.7 电气过载

设计人员常常会问到有关运算放大器承受电气过应力 (EOS) 的能力的问题。这些问题的重点在于器件输入，但同时也会涉及电源引脚甚至是输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过载限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和组装过程中保护电路不受意外 ESD 事件的影响。

能够充分了解该基本 ESD 电路及其与电气过应力事件的关联性会有所帮助。图 6-8 展示了 TLV935x-Q1 中包含的 ESD 电路 (用虚线区域指示)。ESD 保护电路涉及从输入和输出引脚连接并路由回内部供电线路的数个导流二极管，其中二极管在吸收器件或电源 ESD 单元 (运算放大器的内在部分) 处相接。该保护电路在电路正常工作时处于未运行状态。




图 6-8. 与典型电路应用相关的等效内部 ESD 电路

ESD 事件持续时间非常短，电压非常高 (例如，1kV，100ns)，而 EOS 事件持续时间长，电压较低 (例如，50V，100ms)。ESD 二极管设计用于电路外 ESD 保护 (即在器件被焊接到 PCB 上之前的组装、测试和贮存阶段)。在 ESD 事件中，ESD 信号通过 ESD 导流二极管传递给吸收电路 (列为 ESD 电源电路)。ESD 吸收电路将电源钳制在一个安全的水平。

尽管这种行为对于电路外保护来说是必要的，但如果在电路内激活，则会导致过流和损坏。瞬态电压抑制器 (TVS) 可用于防止电路内 ESD 事件中因打开 ESD 吸收电路而导致的损坏。使用适当的限流电阻和 TVS 二极管则允许使用器件 ESD 二极管来防止 EOS 事件。

6.3.8 过载恢复

过载恢复的定义是运算放大器输出从饱和状态恢复到线性状态所需的时间。当输出电压由于高输入电压或高增益而超过额定工作电压时，运算放大器的输出器件进入饱和区。器件进入饱和区后，输出器件中的电荷载体需要时间返回到线性状态。当电荷载体返回到线性状态时，器件开始以指定的压摆率进行转换。因此，过载时的传播延迟等于过载恢复时间与转换时间的总和。TLV935x-Q1 的过载恢复时间大约为 600ns。

6.3.9 典型规格与分布

设计人员经常会对放大器的典型规格提出质疑，以便设计出更稳健的电路。由于工艺技术和制造过程上存在自然差异，因此放大器的每种规格都与理想值存在一定的偏差，例如放大器的输入失调电压。这些偏差通常遵循高斯（钟形曲线）或正态分布，即使节 5.7 中没有最小值或最大值规格，电路设计人员也可以利用该信息来确定其系统的限值空间。




图 6-9. 理想的高斯分布

图 6-9 展示了一个分布示例，其中 μ 或 mu 是分布的平均值，而 σ 或 $sigma$ 是系统的标准偏差。对于表现出这种分布的规格，可以预期所有器件中大约三分之二 (68.26%) 器件的值落在平均值的标准差或一 σ 内 (从 $\mu - \sigma$ 到 $\mu + \sigma$)。

节 5.7 的典型值列中列出的值以不同的方式表示，具体取决于规格。根据一般经验法则，如果规格本身具有非零平均值（例如增益带宽），那么典型值等于平均值 (μ)。然而，如果规格的平均值本身接近于零（例如输入失调电压），那么典型值等于均值加上一个标准偏差 ($\mu + \sigma$)，这样才能最为准确地表示典型值。

该图表可用于计算器件中某个规格的近似概率；例如，对于 TLV935x-Q1，典型的输入电压失调值为 350 μ V，因此预计所有 TLV935x-Q1 器件中有 68.2% 的器件都具有 -350 μ V 至 350 μ V 的失调电压。在 4 σ ($\pm 1400\mu$ V) 条件下，分布的 99.9937% 都具有小于 $\pm 1400\mu$ V 的失调电压，这意味着总体的 0.0063% 位于这些限值之外，相当于 15,873 个器件有 1 个器件超出该限值。

在最小值或最大值列中具有值的规格由 TI 确保，超过这些限值的器件会被从生产材料中剔除。例如，TLV935x-Q1 系列在 125°C 条件下的最大失调电压为 1.8mV，尽管这相当于约 5 σ （约为 170 万个器件中有 1 个器件，可能性微乎其微），但 TI 确保任何失调电压大于 1.8mV 的器件都将被从生产材料中剔除。

对于最小值或最大值列中没有值的规格，可考虑为应用选择 1 σ 值的足够限值空间，并使用该值来设计最差情况下的电路。例如，6 σ 值相当于大约 5 亿分之 1 的单位，这种情况极不可能，并可以作为一个宽保护空间选项来设计系统。在这种情况下，TLV935x-Q1 系列在失调电压漂移上没有最大值和最小值，但根据节 5.7 中 1.5 μ V/°C 的典型值，可以计算出失调电压漂移的 6 σ 值约为 9 μ V/°C。在为最坏情况的系统条件进行设计时，可以使用该值来估计整个温度范围内的最坏失调电压，而不用知道实际的最小值或最大值。

然而，随着时间的推移，工艺差异和调整会改变典型的平均值和标准偏差，除非最小值或最大值规格列中给出了值，否则 TI 无法保证器件的性能。此信息应该只能用于估算器件的性能。

6.4 器件功能模式

TLV935x-Q1 具有单一功能模式，可在电源电压大于 4.5V (± 2.25 V) 时工作。TLV935x-Q1 的最大电源电压为 40V (± 20 V)。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

TLV935x-Q1 系列提供了出色的直流精度和直流性能。这些器件的工作电压高达 40V，并提供真正的轨到轨输出、低失调电压和失调电压漂移，以及 3.5MHz 带宽和高输出驱动。得益于这些特性，TLV935x-Q1 成为适用于高压成本敏感型应用的稳健型高性能运算放大器。

7.2 典型应用

7.2.1 高电压精密比较器

许多不同的系统需要控制各个系统节点的电压，以确保稳定运行。可使用比较器来监控电压，方式为将输入电压与基准阈值电压进行比较，一旦输入电压超过基准阈值电压，则提供输出电压。

TLV935x-Q1 系列运算放大器具有支持多路复用器的输入级（有关更多信息，请参阅节 6.3.1），因而可用作性能出色的高电压精密比较器。上一代高电压运算放大器通常在输入端使用背对背二极管来防止损坏运算放大器，这极大地限制了将这些运算放大器用作比较器，但 TLV935x-Q1 具有获得专利的输入级，从而使该器件能够在输入之间实现宽差分电压。




图 7-1. 比较器典型应用

7.2.1.1 设计要求

主要目标是设计一个 40V 精密比较器。

- 系统电源电压 (V_+) : 40V
- 电阻器 1 的阻值 : 100k Ω
- 电阻器 2 的值 : 100k Ω
- 基准阈值电压 (V_{TH}) : 20V
- 输入电压范围 (V_{IN}) : 0 V 至 40 V
- 输出电压范围 (V_{OUT}) : 0 V 至 40 V

7.2.1.2 详细设计过程

此非反相比较器电路向运算放大器的非反相端子施加输入电压 (V_{IN})。两个电阻器 (R_1 和 R_2) 分摊电源电压 (V_+)，以建立中位阈值电压 (V_{TH}) (根据 [方程式 1](#) 计算得出)。具体电路如图 7-1 所示。当 V_{IN} 低于 V_{TH} 时，输出电压将切换为负电源，并等于低电平输出电压。当 V_{IN} 高于 V_{TH} 时，输出电压将切换为正电源，并等于高电平输出电压。

在该示例中，已选定电阻器 1 和 2 为 $100k\Omega$ ，从而将基准阈值设置为 20V。但可通过使用 [方程式 1](#) 调整电阻器 1 和 2 来修改阈值。电阻器 1 和 2 的值也已选定，用于降低功耗，但这些值可进一步增大以降低功耗，或减小以提高噪声性能。

$$V_{TH} = \frac{R_2}{R_1 + R_2} \times V_+ \quad (1)$$

7.2.1.3 应用曲线




图 7-2. 比较器输出对输入电压的响应

7.3 电源相关建议

TLV935x-Q1 的额定工作电压范围是 4.5V 至 40V ($\pm 2.25V$ 至 $\pm 20V$)；许多规格在 -40°C 至 125°C 的温度下适用。

小心

电源电压超过 40V 可能会对器件造成永久损坏；请参阅 [节 5.1](#)。

将 $0.1\mu\text{F}$ 旁路电容器置于电源引脚附近，可减少从高噪声电源或高阻抗电源中耦合进来的误差。更多有关旁路电容器放置的详细信息，请参阅 [节 7.4](#)。

7.4 布局

7.4.1 布局指南

为了实现器件的更高工作性能，应使用良好的 PCB 布局实践，包括：

- 噪声可以通过整个电路的电源引脚和运算放大器本身传入模拟电路中。旁路电容用于通过为局部模拟电路提供低阻抗电源，以降低耦合噪声。
 - 在每个电源引脚和接地端之间接入低 ESR $0.1\mu\text{F}$ 陶瓷旁路电容，并尽量靠近器件放置。针对单电源应用， V_+ 与接地端之间可以接入单个旁路电容器。

- 将电路中的模拟部分和数字部分单独接地是最简单、最有效的噪声抑制方法之一。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地层有助于散热和减少 EMI 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流的流动。
- 为了减少寄生耦合，应让输入布线尽可能远离电源或输出布线。如果这些布线不能保持分离，则敏感布线与有噪声布线垂直相交比平行更好。
- 外部元件应尽量靠近器件放置。如图 7-4 所示，使 RF 和 RG 靠近反相输入可更大限度减小寄生电容。
- 尽可能缩短输入布线的长度。切记，输入布线是电路中最敏感的部分。
- 考虑在关键布线周围设定驱动型低阻抗保护环。这样可显著减少附近布线在不同电势下产生的漏电流。
- 为获得卓越性能，建议在组装 PCB 板后进行清洁。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。在执行任何 PCB 水清洁流程之后，建议将 PCB 组装烘干，以去除清洁时渗入器件封装中的水分。大多数情形下，清洁后在 85°C 下低温烘干 30 分钟即可。

7.4.2 布局示例




图 7-3. 原理图表示




图 7-4. 同相配置的运算放大器电路板布局




图 7-5. SC70 (DCK) 封装的布局示例




图 7-6. VSSOP-8 (DGK) 封装的布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 开发支持

8.1.1.1 TINA-TI™ (免费软件下载)

TINA™ 是一款基于 SPICE 引擎的简单、功能强大且易于使用的电路仿真程序。TINA-TI 是 TINA 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 可通过模拟电子实验室设计中心[免费下载](#)，该软件提供了丰富的后处理能力，允许用户以各种方式格式化结果。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

这些文件要求安装 TINA 软件 (从 DesignSoft™) 或者 TINA-TI 软件。请从 [TINA-TI 文件夹](#) 中下载免费的 TINA-TI 软件。

8.1.1.2 TI 精密设计

TLV935x-Q1 采用多种 TI 精密设计，有关内容请访问 <http://www.ti.com/ww/en/analog/precision-designs/>。TI 精密设计是由 TI 公司的精密模拟应用专家创建的模拟解决方案，提供了许多实用电路的工作原理、元件选择、模拟、完整 PCB 电路原理图和布局布线、物料清单以及性能测量结果。

8.2 文档支持

8.2.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI)，[运算放大器的 EMI 抑制比 应用手册](#)
- 德州仪器 (TI)，[采用隔离电阻器的容性负载驱动器解决方案 参考指南](#)
- 德州仪器 (TI)，[模拟工程师电路设计指导手册：放大器电子书](#)
- 德州仪器 (TI)，[AN31 放大器电路集合 应用手册](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击[通知](#)进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TINA-TI™ is a trademark of Texas Instruments, Inc and DesignSoft, Inc.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.

TI E2E™ is a trademark of Texas Instruments.

蓝牙® is a registered trademark of Bluetooth SIG, Inc.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision D (June 2023) to Revision E (March 2024)	Page
• 在整个数据表中添加了 5 引脚 SC70 (DCK) 封装.....	1
• 向 引脚配置和功能 部分中添加了 5 引脚 SC70 (DCK) 封装的引脚排列配置.....	3

Changes from Revision C (September 2021) to Revision D (June 2023)	Page
• 在整个数据表中添加了 8 引脚 TSSOP (PW) 封装.....	1

Changes from Revision B (May 2021) to Revision C (September 2021)	Page
• 删除了整个数据表中 SOIC (14) 封装的预发布说明.....	1
• 删除了整个数据表中 SOT-23 (14) 封装的预发布说明.....	1
• 删除了整个数据表中 SOIC (8) 封装的预发布说明.....	1
• 删除了整个数据表中 SOT-23 (5) 封装的预发布说明.....	1

Changes from Revision A (March 2021) to Revision B (May 2021)	Page
• 删除了整个数据表中 TSSOP (14) 封装的预发布说明.....	1
• 删除了“四通道热性能信息”表中 PW 封装的预发布说明.....	7

Changes from Revision * (January 2021) to Revision A (March 2021)	Page
• 将器件状态从 预告信息 更改为 量产数据	1

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9351QDBVRQ1	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	2JMF
TLV9351QDBVRQ1.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2JMF
TLV9351QDBVRQ1.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	2JMF
TLV9351QDCKRQ1	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1MU
TLV9351QDCKRQ1.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1MU
TLV9352QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	27ST
TLV9352QDGKRQ1.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	27ST
TLV9352QDRQ1	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9352Q
TLV9352QDRQ1.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9352Q
TLV9352QPWRQ1	Active	Production	TSSOP (PW) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-	TL9352
TLV9352QPWRQ1.A	Active	Production	TSSOP (PW) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9352
TLV9354QDRQ1	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9354QD
TLV9354QDRQ1.A	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9354QD
TLV9354QDYRQ1	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9354Q
TLV9354QDYRQ1.A	Active	Production	SOT-23-THIN (DYY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9354Q
TLV9354QPWRQ1	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9354Q
TLV9354QPWRQ1.A	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9354Q

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV9351-Q1, TLV9352-Q1, TLV9354-Q1 :

- Catalog : [TLV9351](#), [TLV9352](#), [TLV9354](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9351QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9351QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9351QDCKRQ1	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9352QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
TLV9352QDRQ1	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9352QPWRQ1	TSSOP	PW	8	3000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9354QDRQ1	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9354QDYRQ1	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9354QPWRQ1	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9351QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9351QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9351QDCKRQ1	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9352QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
TLV9352QDRQ1	SOIC	D	8	3000	353.0	353.0	32.0
TLV9352QPWRQ1	TSSOP	PW	8	3000	353.0	353.0	32.0
TLV9354QDRQ1	SOIC	D	14	3000	353.0	353.0	32.0
TLV9354QDYRQ1	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9354QPWRQ1	TSSOP	PW	14	3000	353.0	353.0	32.0



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR





SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 20X


4224643/D 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)



8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4214834/G 11/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side



4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT





SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4220202/B 12/2023


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




PW0008A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.

EXAMPLE BOARD LAYOUT



PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司