

TLV7A03 具有快速瞬态响应的毫微功耗 250nA I_Q 、200mA I_{OUT} 、低压降稳压器

1 特性

- 超低 I_Q : 250nA (典型值), 400nA (最大值)
- 关断 I_Q : 3nA (典型值)
- 出色的瞬态响应 (1mA 至 50mA)
 - 建立时间小于 10 μ s
 - 80mV 下冲
- 封装 :
 - 1.0mm $\times$ 1.0mm X2SON
 - SOT23-5
- 输入电压范围 : 1.5V 至 6.0V
- 输出电压范围 : 0.8 V 至 5.0 V (固定)
- 输出精度 : 工作温度范围内精度为 1.5%
- 智能使能下拉
- 超低压降 :
 - 在 200mA 下为 270mV (最大值) ($V_{OUT} = 3.3V$)
- 与 1 μ F 或更大的电容器搭配使用时可保持稳定

2 应用

- 可穿戴电子产品
- 恒温器、烟雾和热量探测器
- 燃气表、热量表和水表
- 血糖监测仪和脉动式血氧计
- 住宅断路器和故障指示灯
- 楼宇安全和视频监控器件
- EPOS 读卡器

3 说明

TLV7A03 是一款超小型超低静态电流、低压差线性稳压器 (LDO)，可提供 200mA 拉电流，具有良好的瞬态性能。

TLV7A03 具有 250nA 超低 I_Q ，专为将超低静态电流作为关键参数的应用而设计。此器件即使在压降模式下也能保持低 I_Q 消耗，从而进一步延长电池寿命。在关断模式或禁用模式下，该器件仅消耗 3nA I_Q ，有助于延长电池货架期。TLV7A03 的输出范围为 0.8V 至 5.0V，步长为 50mV，可支持更低的现代微控制器 (MCU) 内核电压。

TLV7A03 具有带内部控制下拉电阻器的智能使能输入电路，即使在 EN 引脚悬空时也能让 LDO 保持禁用状态。此电路还有助于大幅减少用于下拉 EN 引脚的外部元件。此电路还有助于在器件处于使能状态时，大幅减少通过外部下拉电路消耗的电流。


TLV7A03 的额定工作温度范围为 $T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ 。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TLV7A03	DQN (X2SON, 4)	1mm $\times$ 1mm
	DBV (SOT-23, 5)	2.9mm $\times$ 2.8mm

(1) 如需更多信息，请参阅 [机械、封装和可订购信息](#)。

(2) 封装尺寸 (长 $\times$ 宽) 为标称值，并包括引脚 (如适用)。



典型应用电路



内容

1 特性	1	6.4 器件功能模式	21
2 应用	1	7 应用和实施	22
3 说明	1	7.1 应用信息.....	22
4 引脚配置和功能	3	7.2 典型应用.....	25
5 规格	4	7.3 电源相关建议.....	26
5.1 绝对最大额定值.....	4	7.4 布局.....	26
5.2 ESD 等级.....	4	8 器件和文档支持	27
5.3 建议运行条件.....	4	8.1 器件支持.....	27
5.4 热性能信息.....	5	8.2 接收文档更新通知.....	27
5.5 电气特性.....	6	8.3 支持资源.....	27
5.6 开关特性.....	7	8.4 商标.....	27
5.7 典型特性.....	8	8.5 静电放电警告.....	27
6 详细说明	18	8.6 术语表.....	27
6.1 概述.....	18	9 修订历史记录	27
6.2 功能方框图.....	18	10 机械、封装和可订购信息	27
6.3 特性说明.....	19		

4 引脚配置和功能




图 4-1. DQN 封装，1mm × 1mm，4 引脚 X2SON (顶视图)




图 4-2. DBV 封装，5 引脚 SOT-23 (顶视图)

表 4-1. 引脚功能：DQN、DBV

名称 ⁽¹⁾	引脚		类型	说明
	DQN	DBV		
EN	3	3	输入	使能引脚。将此引脚驱动为逻辑高电平可启用器件；将此引脚驱动为逻辑低电平或将此引脚悬空可禁用器件。该引脚具有一个内部下拉电阻器，当 EN 从外部被驱动到高电平并且设备已启动时，该电阻器会断开连接。
GND	2	2	—	接地引脚。将此引脚连接到板上的接地端。
IN	4	1	输入	输入引脚。为获得出色的瞬态响应并尽可能减小输入阻抗，请在 IN 到地之间使用建议值或更高的陶瓷电容器。请参阅 建议运行条件 表。将输入电容器放置在尽可能靠近器件的输入的位置上。
NC	—	4	—	无连接引脚。这个引脚不是内部连接。接地或保持悬空。
OUT	1	5	输出	稳压输出引脚。需要在 OUT 到接地端之间连接一个 0.5μF 或更大的有效电容以确保稳定性。为获得出色的瞬态响应，请使用 1μF 或从 OUT 到接地端的更大陶瓷电容器。将输出电容器尽可能靠近器件的输出端放置；请参阅 建议运行条件 表。
散热焊盘	—	—	—	将散热焊盘连接到大面积接地平面。散热焊盘内部连接到接地端。

(1) NC = 无内部连接。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电压	V_{IN}	-0.3	6.5	V
	V_{EN}	-0.3	6.5	
	V_{OUT}	-0.3	$V_{IN} + 0.3$ 或 5.5 ⁽²⁾	
电流	最大输出	受内部限制		A
温度	工作结温, T_J	-40	150	°C
	贮存温度, T_{stg}	-65	150	

(1) 应力超出绝对最大额定值下面列出的值时可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，并不表示器件在这些条件下以及在建议工作条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 最大值为 $V_{IN} + 0.3V$ 或 5.5V（以较低者为准）。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±1000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±500	

(1) JEDEC 文件 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在工作结温范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{IN}	输入电压	1.5		6.0	V
V_{EN}	使能电压	0		6.0	V
V_{OUT}	输出电压	0.8		5.0	V
I_{OUT}	输出电流	0		200	mA
C_{IN}	输入电容器		1		μF
C_{OUT}	输出电容器 ^{(1) (2)}	1	1	22	μF
F_{EN}	EN 切换频率			10	kHz
T_J	工作结温	-40		125	°C

(1) 为了实现稳定性，需要最小值为 0.5μF 的有效输出电容。

(2) 22μF 是可用于实现稳定性的最大降额电容。

5.4 热性能信息

热指标 ⁽¹⁾		TLV7A03		单位
		DQN (X2SON)	DBV (SOT-23-5)	
		4 引脚	5 引脚	
$R_{\theta JA}$	结至环境热阻	179.1	181.9	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	137.6	53.0	°C/W
$R_{\theta JB}$	结至电路板热阻	116.3	88.1	°C/W
ψ_{JT}	结至顶部特征参数	6.1	27.1	°C/W
ψ_{JB}	结至电路板特征参数	116.3	52.7	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	112.3	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

5.5 电气特性

规定 $T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)。典型值为 $T_J = 25^{\circ}\text{C}$ 条件下的值。

参数		测试条件		最小值	典型值	最大值	单位	
	标称精度	T _J = 25°C , V _{OUT} ≥ 1.5V , 1μA ⁽³⁾ ≤ I _{OUT} ≤ 1mA		-1		1	%	
		T _J = 25°C ; V _{OUT} < 1.5V		-15		15	mV	
	在温度范围内的精度	V _{OUT} ≥ 1.5 V	T _J = -40°C 至 +125°C	-1.5		1.5	%	
		V _{OUT} < 1.5V		-20		20	mV	
Δ V _{OUT} (Δ V _{IN})	线路调整	V _{OUT(nom)} + 0.5V ≤ V _{IN} ≤ 6.0V ⁽¹⁾				5	mV	
Δ V _{OUT} (Δ I _{OUT})	负载调整率 ⁽²⁾	1mA ≤ I _{OUT} ≤ 200mA , V _{IN} = V _{OUT(nom)} + 0.5V ⁽¹⁾		T _J = -40°C 至 +85°C		20	38	mV
				T _J = -40°C 至 +125°C			50	
I _{GND}	接地电流	I _{OUT} = 0mA		T _J = 25°C		250	300	nA
				T _J = - 40°C 至 +85°C			400	
I _{GND} /I _{OUT}	接地电流与负载电流间的关系	20μA ≤ I _{OUT} < 1mA		T _J = 25°C		1		%
		1mA ≤ I _{OUT} ≤ 100mA				0.25		
		I _{OUT} ≥ 100mA				0.15		
I _{GND(DO)}	处于压降状态时的接地电流 ⁽³⁾	I _{OUT} = 0mA , V _{IN} = 95% x V _{OUT (NOM)}		T _J = 25°C		270		nA
I _{SHDN}	关断电流	V _{EN} = 0V , 1.5V ≤ V _{IN} ≤ 5.0V , T _J = 25°C			3	10		nA
I _{CL}	输出电流限制	V _{OUT} = 90% × V _{OUT(nom)}	V _{OUT} < 2.5V , V _{IN} = V _{OUT(nom)} + V _{DO(max)} + 1.0 V		240	450	750	mA
			V _{OUT} ≥ 2.5V , V _{IN} = V _{OUT(nom)} + V _{DO(max)} + 0.5 V		240	450	750	mA
I _{SC}	短路电流限制	V _{OUT} = 0V			65			mA
V _{DO}	压降电压 ⁽⁴⁾	T _J = -40°C 至 +85°C	0.8V ≤ V _{OUT} < 1.0V				1050	mV
			1.0V ≤ V _{OUT} < 1.2V				790	
			1.2V ≤ V _{OUT} < 1.5V				650	
			1.5V ≤ V _{OUT} < 1.8V				490	
			1.8V ≤ V _{OUT} < 2.5V				400	
			2.5V ≤ V _{OUT} < 3.3V				310	
			3.3V ≤ V _{OUT} ≤ 5.0V				270	
		T _J = -40°C 至 +125°C	0.8V ≤ V _{OUT} < 1.0V				1100	
			1.0V ≤ V _{OUT} < 1.2V				850	
			1.2V ≤ V _{OUT} < 1.5V				700	
			1.5V ≤ V _{OUT} < 1.8V				560	
			1.8V ≤ V _{OUT} < 2.5V				450	
			2.5V ≤ V _{OUT} < 3.3V				360	
			3.3V ≤ V _{OUT} ≤ 5.0V				310	
PSRR	电源抑制比	f = 1kHz , I _{OUT} = 30mA			55			dB
V _N	输出电压噪声	BW = 10Hz 至 100kHz , V _{OUT} = 0.8V , I _{OUT} = 30mA			130			μV _{RMS}
V _{UVLO}	UVLO 阈值	V _{IN} 上升		1.23	1.3	1.47	V	
		V _{IN} 下降		1.0	1.12	1.41		
V _{UVLO(HYST)}	UVLO 迟滞	V _{IN} 迟滞			180			mV

5.5 电气特性 (续)

规定 $T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)。典型值为 $T_J = 25^{\circ}\text{C}$ 条件下的值。

参数	测试条件	最小值	典型值	最大值	单位
$V_{EN(HI)}$	EN 引脚逻辑高电平电压	1.1			V
$V_{EN(LOW)}$	EN 引脚逻辑低电平电压			0.3	V
I_{EN}	EN 引脚漏电流 $V_{EN} = V_{IN} = 6.0\text{V}$		10		nA
$R_{EN(PULLDOWN)}$	智能使能下拉电阻 $V_{EN} = 0.3\text{V}$		500		k Ω
$R_{PULLDOWN}$	下拉电阻器 $V_{IN} = 3.3\text{V}$, 器件禁用		60		Ω
$T_{SD(shutdown)}$	热关断温度 关断, 温度升高		170		$^{\circ}\text{C}$
$T_{SD(reset)}$	热关断复位温度 复位, 温度降低		145		

- (1) 对于 $V_{OUT} \leq 1.5\text{V}$, $V_{IN} = 2.0\text{V}$ 。
- (2) 负载调节标准化为输出电压 ($I_{OUT} = 1\text{mA}$)。
- (3) 根据设计确定
- (4) 压降的测量方法为: 斜降 V_{IN} , 直到 $V_{OUT} = V_{OUT(nom)} \times 95\%$, $I_{OUT} = 200\text{mA}$ 。

5.6 开关特性

规定 $T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$ 、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)。典型值为 $T_J = 25^{\circ}\text{C}$ 条件下的值。

参数	测试条件	最小值	典型值	最大值	单位
t_{STR}	启动时间 从 EN 置为有效到 $V_{OUT} = 90\% \times V_{OUT(nom)}$	$0.8\text{V} \leq V_{OUT} \leq 1.5\text{V}$	500	800	μs
		$1.5\text{V} < V_{OUT} \leq 3.0\text{V}$	750	1200	
		$3.0\text{V} < V_{OUT} \leq 5.0\text{V}$	1200	1600	

5.7 典型特性

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-1. I_Q 与 V_{IN} 和温度间的关系




图 5-2. I_Q 与 V_{IN} 和温度间的关系




图 5-3. I_Q 与 I_{OUT} 和温度间的关系 (最高 200mA)




图 5-4. I_Q 与 I_{OUT} 和温度间的关系 (最高 200mA)




图 5-5. I_Q 与 I_{OUT} 和温度间的关系 (最高 1mA)




图 5-6. I_Q 与 I_{OUT} 和温度间的关系 (1mA 至 10mA)

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-7. 处于压降状态时 I_Q 与 V_{IN} 和温度间的关系




图 5-8. 处于压降状态时 I_Q 与 V_{IN} 和温度间的关系




图 5-9. I_Q 与 V_{IN} 和温度间的关系




图 5-10. I_{SHDN} 与 V_{IN} 和温度间的关系




图 5-11. I_{SHDN} 与 V_{IN} 和温度间的关系




图 5-12. I_{OUT} 从 1mA 到 10mA 的瞬变

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-13. I_{OUT} 从 1mA 到 50mA 的瞬变




图 5-14. I_{OUT} 从 1mA 到 100mA 的瞬变




图 5-15. I_{OUT} 从 1mA 到 200mA 的瞬变




图 5-16. I_{OUT} 从 0mA 到 50mA 的瞬变




图 5-17. I_{OUT} 从 50mA 到 0mA 的瞬变




图 5-18. I_{OUT} 从 0mA 到 100mA 的瞬变

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-19. I_{OUT} 从 100mA 到 0mA 的瞬变




图 5-20. I_{OUT} 从 0mA 到 200mA 的瞬变




图 5-21. I_{OUT} 从 200mA 到 0mA 的瞬变




图 5-22. 从 2.8V 至 4.8V 的 V_{IN} 瞬态




图 5-23. 从 2.8V 至 6.0V 的 V_{IN} 瞬态




图 5-24. 从 2.8V 至 6.0V 的 V_{IN} 瞬态

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-25. 从 1.5V 至 4.5V 的 V_{IN} 瞬态




图 5-26. 线路调整与 V_{IN} 和温度之间的关系




图 5-27. 输出精度与 V_{IN} 和温度间的关系




图 5-28. 输出精度与温度间的关系




图 5-29. 线路调整与 V_{IN} 和温度之间的关系




图 5-30. 输出精度与 V_{IN} 和温度间的关系

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-31. 输出精度与温度间的关系




图 5-32. 负载调节与 V_{IN} 和温度间的关系




图 5-33. 压降与 I_{OUT} 和温度间的关系




图 5-34. 压降与 I_{OUT} 和温度间的关系




图 5-35. 压降与 V_{IN} 和温度间的关系




图 5-36. 压降与 V_{IN} 和温度间的关系

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-37. 折返电流限制与 I_{OUT} 和温度间的关系




图 5-38. EN 高阈值和低阈值与温度间的关系




图 5-39. UVLO 上升和下降阈值与温度间的关系




图 5-40. 下拉电阻与温度和 V_{OUT} 间的关系




图 5-41. 智能使能下拉电阻与温度和 V_{OUT} 间的关系




图 5-42. PSRR 与频率和 I_{OUT} 间的关系

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-43. PSRR 与频率和 V_{IN} 间的关系




图 5-44. PSRR 与频率和 V_{IN} 间的关系




图 5-45. PSRR 与频率和 V_{IN} 间的关系




图 5-46. 输出噪声与频率和 V_{OUT} 间的关系




图 5-47. 输出噪声与频率和 I_{OUT} 间的关系




图 5-48. 输出噪声与频率和 C_{OUT} 间的关系

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-49. $V_{EN} = V_{IN}$ 时的启动




图 5-50. 在先施加 V_{EN} 后施加 V_{IN} 的情况下启动




图 5-51. 在先施加 V_{IN} 后施加 V_{EN} 的情况下启动




图 5-52. 在先施加 V_{IN} 后施加 V_{EN} 的情况下启动




图 5-53. 在先施加 V_{IN} 后施加 V_{EN} 的情况下启动




图 5-54. $C_{OUT} = 1\mu\text{F}$ 时的启动浪涌电流

5.7 典型特性 (续)

条件为工作温度范围 ($T_J = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$)、 $V_{IN} = V_{OUT(nom)} + 0.5\text{V}$ 或 2.0V (以较大者为准)、 $I_{OUT} = 1\text{mA}$ 、 $V_{EN} = V_{IN}$ 以及 $C_{IN} = C_{OUT} = 1\mu\text{F}$ (除非另有说明)




图 5-55. $C_{OUT} = 22\mu\text{F}$ 时的启动浪涌电流


6 详细说明

6.1 概述

TLV7A03 是一款超低 I_Q 线性稳压器，经优化具有出色的瞬态性能。这些特性使得该器件非常适合大多数电池供电应用。

此款低压降线性稳压器 (LDO) 提供有源放电、折返电流限制、关断和热保护功能。

6.2 功能方框图



6.3 特性说明

6.3.1 出色的瞬态响应

TLV7A03 包含多种创新电路，可提供出色的瞬态响应。动态偏置可在瞬态期间在短时间内提高 I_Q ，从而扩展闭环带宽并缩短输出对瞬态的响应时间。

自适应偏置会随着直流负载电流的增加而增大 I_Q ，从而扩展环路带宽。由于使用了缓冲基准拓扑，因此输出电压范围内的响应时间是恒定的，这可以在任何输出电压下使控制环路保持单位增益。

这些特性在瞬态期间为器件提供了宽环路带宽，从而提供出色的瞬态响应，同时在稳态条件下保持低 I_Q 。

6.3.2 有源放电 (仅限 P 型)

该器件具有一个内部下拉 MOSFET，当器件被禁用以主动释放输出电压时，该内部下拉 MOSFET 会将电阻 $R_{PULLDOWN}$ 接地。有源放电电路由使能引脚或欠压锁定 (UVLO) 来激活。

不要依赖有源放电电路在输入电源崩溃后释放大量输出电容。反向电流可能从输出端流至输入端。这种反向电流会导致器件损坏。在短时间内将反向电流限制为不超过器件额定电流的 5%。

6.3.3 低压降低 I_Q

在大多数 LDO 中，当器件处于压降状态时， I_Q 会显著增加，对于低 I_Q LDO 尤其如此。TLV7A03 通过检测器件何时在压降条件下运行并保持低 I_Q 来帮助减少电池放电。

6.3.4 智能使能

使能端 (EN) 输入极性为高电平有效。当使能输入的电压大于 $V_{EN(HI)}$ 时，输出电压被启用；当使能输入电压低于 $V_{EN(LOW)}$ 时，输出电压被禁用。如果不需要独立控制输出电压，则将 EN 连接至 IN。

该器件具有智能使能电路，可降低静态电流。当使能引脚上的电压驱动至高于 $V_{EN(HI)}$ (如 [电气特性](#) 表中所列) 时，该器件将被启用，并且智能使能内部下拉电阻 ($R_{EN(PULLDOWN)}$) 断开连接。当使能引脚悬空时， $R_{EN(PULLDOWN)}$ 连接并将使能引脚拉低以禁用器件。[电气特性](#) 表中列出了 $R_{EN(PULLDOWN)}$ 值。

此器件具有一个内部下拉电路，该电路会在器件被禁用时激活，以便主动对输出电压进行放电。

6.3.5 压降电压

压降电压 (V_{DO}) 被定义为在额定输出电流 (I_{RATED}) 下输入电压减去输出电压 ($V_{IN} - V_{OUT}$)，在这种情形下，导通晶体管完全导通。 I_{RATED} 是 [建议运行条件](#) 表中列出的最大 I_{OUT} 。导通晶体管处于欧姆区域或三极管区域并充当开关。压降电压间接指定了一个最小输入电压，该电压大于输出电压预计保持稳定的标称编程输出电压。如果输入电压降至低于标称输出调节，输出电压也会下降。

对于 CMOS 稳压器，压降电压由导通晶体管的漏源导通状态电阻 ($R_{DS(ON)}$) 决定。因此，如果线性稳压器的的工作电流小于额定电流，该电流的压降电压会相应地变化。以下公式用于计算器件的 $R_{DS(ON)}$ 。

$$R_{DS(ON)} = \frac{V_{DO}}{I_{RATED}} \quad (1)$$

6.3.6 折返电流限制

该器件具有内部电流限制电路，可在瞬态高负载电流故障或短路事件期间保护稳压器。电流限制采用混合砖墙式折返方案。电流限制在折返电压 ($V_{FOLDBACK}$) 下从砖墙式方案转换为折返方案。在输出电压高于 $V_{FOLDBACK}$ 的高负载电流故障中，砖墙式方案将输出电流限制为电流限值 (I_{CL})。当电压降至 $V_{FOLDBACK}$ 以下时，将激活折返电流限制，在输出电压接近 GND 时按比例缩小电流。当输出短路时，该器件会提供一个被称为短路电流限制 (I_{SC}) 的典型电流。[电气特性](#) 表中列出了 I_{CL} 和 I_{SC} 。

对于该器件， $V_{FOLDBACK} = 0.5V$ 。

当器件处于限流状态时，不会调节输出电压。当发生电流限制事件时，由于功率耗散增加，器件开始发热。当器件处于砖墙式电流限制时，导通晶体管会耗散功率 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ 。当器件输出短路且输出低于 $V_{FOLDBACK}$ 时，导通晶体管将耗散功率 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ 。如果触发热关断，器件将关闭。器件冷却后，内部热关断电路将器件重新接通。如果输出电流故障条件持续存在，器件会在电流限制状态和热关断状态之间循环。更多有关电流限制的信息，请参阅 [了解限制应用手册](#)。

图 6-1 显示了折返电流限制图。




图 6-1. 折返电流限制

6.3.7 欠压锁定 (UVLO)

该器件具有一个独立的欠压锁定 (UVLO) 电路，可监控输入电压，从而以可控且一致的方式导通和关断输出电压。为了防止器件在导通期间输入下降时关断，UVLO 会出现迟滞，如 [电气特性](#) 表中所示。

6.3.8 热关断

该器件包含一个热关断保护电路，用于在导通晶体管的结温 (T_J) 上升到 $T_{SD(shutdown)}$ (典型值) 时禁用器件。热关断迟滞可确保在温度降至 $T_{SD(reset)}$ (典型值) 时器件复位 (导通)。

半导体芯片的热时间常数相当短，因此当达到热关断时，器件可以上电下电，直到功率耗散降低。由于器件上的 $V_{IN} - V_{OUT}$ 压降较大，或为大型输出电容器充电的浪涌电流较高，启动期间的功率耗散较高。在某些情况下，热关断保护功能会在启动完成之前禁用器件。

为了实现可靠运行，请将结温限制在 [建议运行条件](#) 表中列出的最大值。在超过这个最高温度的情况下运行会导致器件超出运行规格。虽然器件的内部保护电路旨在防止总体发热情况，但此电路并不用于替代适当的散热。使器件持续进入热关断状态或在超过建议的最高结温下运行会降低长期可靠性。

6.4 器件功能模式

6.4.1 器件功能模式比较

表 6-1 给出了不同工作模式的参数条件。有关参数值，请参阅 [电气特性](#) 表。

表 6-1. 器件功能模式比较

工作模式	参数			
	V_{IN}	V_{EN}	I_{OUT}	T_J
正常运行	$V_{IN} > V_{OUT(nom)} + V_{DO}$ 和 $V_{IN} > V_{IN(min)}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
压降运行	$V_{IN(min)} < V_{IN} < V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{OUT(max)}$	$T_J < T_{SD(shutdown)}$
禁用 (任何真条件都会禁用该器件)	$V_{IN} < V_{UVLO}$	$V_{EN} < V_{EN(LOW)}$	不适用	$T_J > T_{SD(shutdown)}$

6.4.2 正常运行

当满足下列条件时，器件的输出电压会稳定在标称值：

- 输入电压大于标称输出电压加上压降电压 ($V_{OUT(nom)} + V_{DO}$)
- 输出电流小于电流限制 ($I_{OUT} < I_{CL}$)
- 器件结温低于热关断温度 ($T_J < T_{SD}$)
- 使能电压先前已超过使能上升阈值电压，但尚未降至低于使能下降阈值

6.4.3 压降运行

当输入电压低于标称输出电压与指定压降电压之和时，该器件在压降模式下运行。但是，确保满足正常运行所需的所有其他条件。在此模式下，输出电压会跟踪输入电压。器件在压降模式下运行时，导通晶体管处于欧姆区域或三极管区域并充当开关。由于这种运行，器件的瞬态性能会显著下降。压降过程中的线路或负载瞬态会导致输出电压偏差较大。

当器件处于稳定压降状态时，导通晶体管被驱动进入欧姆或三极管区域。此状态定义为器件直接在正常稳压状态后，而非启动期间处于压降状态。在压降期间， $V_{IN} < V_{OUT(NOM)} + V_{DO}$ 。当输入电压返回值 $\geq V_{OUT(NOM)} + V_{DO}$ 时，输出电压会在短时间内过冲。在此期间，该器件将导通晶体管拉回线性区域。 $V_{OUT(NOM)}$ 是标称输出电压， V_{DO} 是压降电压。

6.4.4 禁用

通过强制使能引脚的电压低于最大 EN 引脚低电平输入电压，可以关断器件的输出（请参阅 [电气特性](#) 表）。禁用时，导通晶体管关断，内部电路关断。输出电压还通过从输出端到接地端的内部放电电路对地主动放电。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

7.1.1 建议的电容器类型

该器件设计为在输入和输出端使用低等效串联电阻 (ESR) 陶瓷电容器实现稳定。多层陶瓷电容器已成为这类应用的业界标准并推荐使用，但要经过良好的判断后使用。采用 X7R、X5R 和 C0G 额定电介质材料的陶瓷电容器可在整个温度范围内提供相对良好的电容稳定性。但是，由于电容变化较大，因此不建议使用 Y5V 额定电容器。

无论选择哪种陶瓷电容器类型，有效电容都会随工作电压和温度的变化而变化。通常，预计有效电容会降低多达 50%。[建议运行条件](#) 表中建议的输入和输出电容器的有效电容大约为标称值的 50%。

7.1.2 输入和输出电容器要求

尽管不需要输入电容器来实现稳定性，但良好的模拟设计实践是将电容器从 IN 连接到 GND。该电容可抵消电抗性输入源，并改善瞬态响应、输入纹波和 PSRR。如果源阻抗大于 0.5Ω ，请使用输入电容器。如果预计会有较大且快速的上升时间负载或线路瞬变，请使用更高容值的电容。此外，如果器件距离输入电源几英寸，请使用此电容器。

可通过使用输出电容器来提升器件的动态性能。为确保稳定性，请使用 [建议运行条件](#) 表中指定范围内的输出电容器。

7.1.3 负载瞬态响应

负载阶跃瞬态响应是 LDO 对负载电流阶跃的输出电压响应，从而维持输出电压调节。负载瞬态响应期间有两个关键转换。分别是从轻负载向重负载的转换，以及从重负载向轻负载的转换。[图 7-1](#) 中所示区域的细分如下。区域 A、E 和 H 是输出电压处于稳定状态的区域。




图 7-1. 负载瞬态波形

在从轻负载转换到重负载期间：

- 初始电压骤降是输出电容器电荷耗尽和输出电容器寄生阻抗所致（区域 B）
- 从骤降中恢复是由于 LDO 增加了拉电流，并实现输出电压调节（区域 C）

在从重负载转换到轻负载期间：

- LDO 提供大电流导致初始电压上升，并导致输出电容器电荷增加（区域 F）
- 从上升中恢复是由于 LDO 降低了拉电流，同时负载使输出电容放电（区域 G）

较大的输出电容可降低负载瞬态期间的峰值，但会减慢器件的响应速度。更大的直流负载会降低峰值，因为转换振幅降低，并且为输出电容器提供了更高的电流放电路径。

7.1.4 欠压锁定 (UVLO) 操作

UVLO 电路可确保在输入电源达到最小工作电压范围之前器件保持禁用状态。该电路还可确保在输入电源崩溃时器件关断。图 7-2 展示了 UVLO 电路对各种输入电压事件的响应。该图分为以下几个部分：

- 区域 A：在输入达到 UVLO 上升阈值之前，器件不会启动。
- 区域 B：正常运行，调节器件。
- 区域 C：高于 UVLO 下降阈值（UVLO 上升阈值 - UVLO 迟滞）的欠压事件。输出可能会超出稳压范围，但器件保持启用状态。
- 区域 D：正常运行，调节器件。
- 区域 E：低于 UVLO 下降阈值的欠压事件。由于存在负载和有源放电电路，该器件在大多数情况下会被禁用，并且输出会下降。当输入电压达到 UVLO 上升阈值时，器件将重新启用，随后会正常启动。
- 区域 F：正常运行，然后输入下降至 UVLO 下降阈值。
- 区域 G：当输入电压降至 UVLO 下降阈值以下达到 0V 时，该器件被禁用。输出会因为负载和有源放电电路而下降。




图 7-2. 典型 UVLO 运行

7.1.5 功率耗散 (PD)

电路可靠性需要适当考虑器件功率耗散，以及印刷电路板 (PCB) 上的电路位置。验证热平面的尺寸是否正确。确保稳压器周围的 PCB 区域尽量消除其他会导致热应力增加的发热器件。

对于一阶近似，稳压器中的功率耗散取决于输入到输出电压差和负载条件。方程式 2 用于近似计算 PD：

$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (2)$$

通过正确选择系统电压轨，可更大幅度地降低功率耗散，从而实现更高的效率。通过适当的选择，可以获得最小的输入到输出电压差。TLV7A03 的低压降有助于在宽输出电压范围内实现出色效率。

器件的主要热传导路径是通过封装上的散热焊盘。因此，将散热焊盘焊接到器件下方的铜焊盘区域。此焊盘区域包含一组镀通孔，可将热量传导到任何内部平面区域或底部覆铜平面。

最大功耗决定了该器件允许的最高结温 (TJ)。根据方程式 3，功率耗散和结温通常与结至环境热阻 (RθJA) 有关。RθJA 元件是 PCB、器件封装和环境空气温度 (TA) 的组合。方程式 4 会重新排列方程式 3 用于输出电流。

$$T_J = T_A + (R_{\theta JA} \times P_D) \quad (3)$$

$$I_{OUT} = (T_J - T_A) / [R_{\theta JA} \times (V_{IN} - V_{OUT})] \quad (4)$$

遗憾的是，该热阻 ($R_{\theta JA}$) 在很大程度上取决于特定 PCB 设计中内置的散热能力。因此， $R_{\theta JA}$ 会根据总铜面积、铜重量和平面位置而变化。[热性能信息](#) 表中记录的 $R_{\theta JA}$ 由 JEDEC 标准、PCB 和铜扩散面积决定。该值仅用作封装热性能的相对测量值。对于精心设计的热布局， $R_{\theta JA}$ 实际上是 X2SON 封装 $R_{\theta JC(bot)}$ 与 PCB 铜产生的热阻的总和。 $R_{\theta JC(bot)}$ 是结至外壳 (底部) 热阻。

7.1.5.1 估算结温

JEDEC 标准现在建议使用 ψ (Ψ) 热指标来估算 LDO 在典型 PCB 板应用电路中的结温。严格来说，此类指标不是热阻参数，但提供了一种估算结温的相对实用方法。已确定这些 ψ 指标与覆铜面积明显无关。关键热指标 (Ψ_{JT} 和 Ψ_{JB}) 的使用符合 [方程式 5](#) 并在 [热性能信息](#) 表中给出。

$$\Psi_{JT} : T_J = T_T + \Psi_{JT} \times P_D \text{ and } \Psi_{JB} : T_J = T_B + \Psi_{JB} \times P_D \quad (5)$$

其中：

- P_D 是耗散功率，如 [方程式 2](#) 中所述
- T_T 器件封装顶部中间位置的温度
- T_B 是在距器件封装 1mm 且位于封装边缘中心位置测得的 PCB 表面温度

7.1.5.2 建议的连续运行区域

LDO 的工作区域受压降电压、输出电流、结温和输入电压的限制。线性稳压器连续运行的建议区域如 [图 7-3](#) 所示，分为以下几个部分：

- 压降电压会限制给定输出电流电平下输入和输出之间的最小差分电压 ($V_{IN} - V_{OUT}$)。更多详细信息，请参阅 [降压运行](#) 部分。
- 额定输出电流会限制最大建议输出电流电平。超过此额定值会导致器件超出规格。
- 额定结温会限制器件的最高结温。超过此额定值会导致器件超出规格并降低长期可靠性。
 - 斜率的形状由 [方程式 4](#) 给出。斜率是非线性的，因为 LDO 的最大额定结温由 LDO 上的功率耗散控制。因此，当 $V_{IN} - V_{OUT}$ 增加时，输出电流会降低。
- 额定输入电压范围决定了 $V_{IN} - V_{OUT}$ 的最小值和最大值。

图 7-3 展示了该器件在具有 $R_{\theta JA}$ 的 JEDEC 标准高 K 电路板上的建议工作区域，如 [热性能信息](#) 表中所示。




图 7-3. 持续运行机制的区域描述

7.2 典型应用




图 7-4. 通过电池输入电源供电运行

7.2.1 设计要求

表 7-1 列出了 图 7-4 的设计参数。

表 7-1. 设计参数

参数	设计要求
输入电压	2.0V 至 3.2V (Li/MnO ₂ 纽扣电池)
输出电压	1.2V, $\pm 20\text{mV}$
输入电流	200mA (最大值)
输出负载	DC : 10mA
最高环境温度	70°C

7.2.2 详细设计过程

对于本设计示例，选择 1.2V TLV7A03。由于使用 Li/MnO₂ 纽扣电池，因此建议使用 1.0 μF 输入电容器，以尽可能减少从电池汲取的瞬态电流。使用 1.0 μF 输出电容器，以实现出色的负载瞬态响应。对于 1.2V 输出电压选项，将压降电压 (V_{DO}) 保持在 TLV7A03 压降电压规格范围内。该电压电平以使该器件在本设计的所有负载和温度条件下保持稳定。使用建议的 1 μF 输入和输出电容器。纽扣电池的输出电阻值通常约为几十欧姆，具体取决于容量、温度和荷电状态。与系统消耗的负载电流相比，稳压器消耗的极小接地电流可保持高电流效率。图 7-5 中示出了这种效率，这可以实现较长的电池寿命。方程式 6 计算该系统的电流效率 (I_n)。

$$I_n(\%) = I_{OUT} / (I_{OUT} + I_Q) \times 100 \quad (6)$$

7.2.3 应用曲线




图 7-5. 电流效率与 I_{OUT} 和温度间的关系

7.3 电源相关建议


该器件设计为可在 1.5V 至 6.0V 的输入电源电压范围内运行。确保输入电源经过良好调节并且没有寄生噪声。为确保输出电压得到良好调节且动态性能处于理想状态，务必将输入电源设为至少 $V_{OUT(nom)} + 0.5V$ 。使用 1 μ F 或更大的输入电容器来降低输入电源的阻抗，尤其是在瞬态期间。

7.4 布局

7.4.1 布局指南


- 输入电容和输出电容尽可能靠近器件放置。
- 使用铜平面进行器件连接以优化热性能。
- 在器件周围布置散热过孔以散发热量。
- 请勿在 DQN 封装的散热焊盘正下方放置散热过孔。在焊接过程中，通孔可能会将焊料或焊膏从散热焊盘接合处吸走。因此，会降低散热焊盘上的焊点质量。

7.4.2 布局示例



● Represents via used for application specific connections

图 7-6. DQN 封装的布局示例



● Represents via used for application specific connections

图 7-7. DBV 封装的布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 器件命名规则

表 8-1. 提供的选项

产品 ^{(1) (2)}	说明
TLV7A03 xx(x)Py yyz	xx(x) 为标称输出电压。对于分辨率为 100mV 的输出电压，订货编号中使用两位数字。否则，使用三位数字（例如，28 = 2.8V；125 = 1.25V）。 P 表示有源输出放电功能。 yy 为封装标识符。 z 为封装数量。R 表示卷带（3000 片）。

(1) 如需获得最新的封装和订购信息，请参阅本文档末尾的“封装选项附录”，或者访问 www.ti.com 中的器件产品文件夹。

(2) 可提供 0.8V 至 5.0V 范围内的输出电压（以 50mV 为单位增量）。有关器件的详细信息和供货情况，请联系制造商。

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
June 2025	*	初始发行版

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV7A0312PDQNR1	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RK
TLV7A0315PDQNR1	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RL
TLV7A0318PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RSH
TLV7A0318PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RM
TLV7A0325PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RTH
TLV7A0325PDQNR3	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RN
TLV7A0328PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RO
TLV7A0330PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RVH
TLV7A0330PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RP
TLV7A0331PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RU
TLV7A0333PDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3RUH
TLV7A0333PDQNR	Active	Production	X2SON (DQN) 4	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	RT

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV7A0312PDQNR1	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q1
TLV7A0315PDQNR1	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q1
TLV7A0318PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0318PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0325PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0325PDQNR3	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q3
TLV7A0328PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0330PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0330PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0331PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
TLV7A0333PDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV7A0333PDQNR	X2SON	DQN	4	3000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV7A0312PDQNR1	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0315PDQNR1	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0318PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0318PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0325PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0325PDQNR3	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0328PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0330PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0330PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0331PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0
TLV7A0333PDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV7A0333PDQNR	X2SON	DQN	4	3000	210.0	185.0	35.0

DBV0005A**PACKAGE OUTLINE****SOT-23 - 1.45 mm max height**

SMALL OUTLINE TRANSISTOR

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DQN 4

GENERIC PACKAGE VIEW


X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4210367/F




4215302/E 12/2016

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.
4. Features may not exist. Recommend use of pin 1 marking on top of package for orientation purposes.
5. Shape of exposed side leads may differ.
6. Number and location of exposed tie bars may vary.



LAND PATTERN EXAMPLE
SCALE: 40X




SOLDER MASK DETAIL

4215302/E 12/2016

NOTES: (continued)

7. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
8. If any vias are implemented, it is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
 BASED ON 0.075 - 0.1mm THICK STENCIL

EXPOSED PAD
 88% PRINTED SOLDER COVERAGE BY AREA
 SCALE: 60X

4215302/E 12/2016

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月