


THS3001 420MHz 高速电流反馈放大器

1 特性

- 高速：
 - 420MHz 带宽 ($G = 1$, -3dB)
 - 6500V/ μs 压摆率
 - 40ns 稳定时间 (0.1%)
- 高输出驱动： $I_O = 100\text{mA}$
- 出色的视频性能
 - 115MHz 带宽 (0.1dB, $G = 2$)
 - 差分增益为 0.01%
 - 0.02° 差分相位
- 3mV (最大值) 低输入失调电压
- 极低失真：
 - $f = 1\text{MHz}$ 时为 $\text{THD} = -96\text{dBc}$
 - $f = 10\text{MHz}$ 时为 $\text{THD} = -80\text{dBc}$
- 宽电压范围的电源：
 - $V_{CC} = \pm 4.5\text{V}$ 至 $\pm 16\text{V}$
- 提供评估模块

2 应用

- 通信
- 成像
- 高质视频



谐波失真与频率间的关系

3 说明

THS3001 是一款高速电流反馈运算放大器, 此放大器非常适合于通信、成像、和高质量视频应用。这个器件为要求出色瞬态响应的大信号应用提供 6500V/ μs 极快压摆率、420MHz 带宽和 40ns 稳定时间。此外, THS3001 以 -96dBc 的极低失真运行, 这使得该器件非常适合无线通信基站、超快 ADC 或 DAC 缓冲器等应用。

封装信息


器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
THS3001	D (SOIC , 8)	4.9mm × 6mm
	DGN (HVSSOP , 8)	3mm × 4.9mm

(1) 有关更多信息, 请参阅节 10。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。

相关器件

THS4011 THS4012	290MHz VFB 高速放大器
THS6012	500mA CFB 高速放大器
THS6022	250mA CFB 高速放大器



输出幅度与频率间的关系



内容

1 特性	1	7 应用和实施	16
2 应用	1	7.1 应用信息.....	16
3 说明	1	7.2 典型应用.....	19
4 引脚配置和功能	3	7.3 电源相关建议.....	22
5 规格	4	7.4 布局.....	22
5.1 绝对最大额定值.....	4	8 器件和文档支持	24
5.2 ESD 等级.....	4	8.1 器件支持.....	24
5.3 建议运行条件.....	4	8.2 接收文档更新通知.....	24
5.4 热性能信息.....	4	8.3 支持资源.....	24
5.5 电气特性.....	5	8.4 商标.....	24
5.6 典型特性.....	7	8.5 静电放电警告.....	25
6 详细说明	15	8.6 术语表.....	25
6.1 概述.....	15	9 修订历史记录	25
6.2 功能方框图.....	15	10 机械、封装和可订购信息	25
6.3 器件功能模式.....	15		

4 引脚配置和功能




图 4-1. THS3001 : D 封装 8 引脚 SOIC 或 DGN 封装 8 引脚 HVSSOP (顶视图)

表 4-1. 引脚功能

引脚		类型	说明
编号	名称		
1	NC	—	无内部连接
2	IN -	输入	反相输入
3	IN+	输入	同相输入
4	V _{CC-}	输入	负电源连接
5	NC	—	无内部连接
6	OUT	输出	放大器输出
7	V _{CC+}	输入	正电源连接
8	NC	—	无内部连接

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压, V _{CC+} 至 V _{CC-}		33	V
V _I	输入电压	±V _{CC}	±V _{CC}	V
I _O	输出电流		175	mA
V _{ID}	差分输入电压		±6	V
T _J	最大结温		150	°C
T _J	最大结温, 长期持续可靠运行 ⁽²⁾		125	°C
T _A	自然通风条件下的工作温度范围	-40	85	°C
T _{stg}	贮存温度	-65	125	°C

- (1) 超出绝对最大额定值 运行可能会对器件造成永久损坏。绝对最大额定值 并不表示器件在这些条件下或在 建议运行条件 以外的任何其他条件下能够正常运行。如果超出 建议运行条件 但在 绝对最大额定值 范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 针对持续运行的最大结温受到封装的限制。在超过这个温度条件下运行有可能降低此器件的可靠性以及/或者使用寿命。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准, 所有引脚 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1500	

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
V _{CC}	电源电压	双电源	±4.5	±15	±16	V
		单电源	9	30	32	
T _A	自然通风条件下的工作温度范围		-40	25	85	°C

5.4 热性能信息

热指标 ⁽¹⁾		THS3001		单位
		D (SOIC)	DGN (HVSSOP)	
		8 引脚	8 引脚	
R _{θJA}	结至环境热阻	97.5	56.9	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	38.3	78.2	°C/W
R _{θJB}	结至电路板热阻	不适用	29.6	°C/W
Ψ _{JT}	结至顶部特征参数	不适用	4.7	°C/W
Ψ _{JB}	结至电路板特征参数	不适用	29.5	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	不适用	12.5	°C/W

- (1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

$T_A = 25^\circ\text{C}$ 、 $R_L = 150\Omega$ 且 $R_F = 1\text{k}\Omega$ (除非另有说明)

参数		测试条件 ⁽¹⁾		最小值	典型值	最大值	单位
动态性能							
BW	小信号带宽 (- 3dB)	G = 1 , R _F = 1kΩ	V _{CC} = ±5V	330		MHz	
			V _{CC} = ±15V	420			
		G = 2	V _{CC} = ±5V , R _F = 750Ω	300			
			V _{CC} = ±15V , R _F = 680Ω	385			
	G = 5	V _{CC} = ±15V , R _F = 560Ω	350				
	0.1dB 平坦带宽	G = 2	V _{CC} = ±5V , R _F = 750Ω	65			
			V _{CC} = ±15V , R _F = 680Ω	55			
	全功率带宽 ⁽²⁾	V _{CC} = ±5V , V _{O(PP)} = 4V , R _L = 500Ω	G = -5	65			
			G = 5	62			
		V _{CC} = ±15V , V _{O(PP)} = 20V , R _L = 500Ω	G = -5	32			
G = 5			31				
SR	压摆率 ⁽¹⁾	V _{CC} = ±5V , V _{O(PP)} = 4V	G = -5	1700		V/ μ s	
			G = 5	1300			
		V _{CC} = ±15V , V _{O(PP)} = 20V	G = -5	6500			
			G = 5	6300			
t _s	精度达 0.1% 的稳定时间	增益 = -1	V _{CC} = ±15V , 0V 至 10V 阶跃	40		ns	
			V _{CC} = ±5V , 0V 至 2V 阶跃 ,	25			
噪声和失真性能							
THD	总谐波失真	V _{CC} = ±15V , V _{O(PP)} = 2V , G = 2 , f _c = 10MHz			-80		dBc
V _n	输入电压噪声	V _{CC} = ±5V 或 ±15V G = 2 , f = 10kHz			1.6		nV/ √ Hz
I _{np}	同相输入电流噪声	V _{CC} = ±5V 或 ±15V , f = 10kHz , G = 2			13		pA/ √ Hz
I _{nn}	反相输入电流噪声	V _{CC} = ±5V 或 ±15V , f = 10kHz , G = 2			16		pA/ √ Hz

5.5 电气特性 (续)

$T_A = 25^\circ\text{C}$ 、 $R_L = 150\Omega$ 且 $R_F = 1\text{k}\Omega$ (除非另有说明)

参数		测试条件 ⁽¹⁾		最小值	典型值	最大值	单位
直流性能							
V _{IO}	输入失调电压	V _{CC} = ±5V 或 ±15V	T _A = 25°C	1	3	mV	
			T _A = 全范围		4		
	输入失调电压温漂	V _{CC} = ±5V 或 ±15V		5		μ V/°C	
Z _{OL}	开环跨阻	V _{CC} = ±5V , V _O = ±2.5V , R _L = 1kΩ		1.3		M Ω	
		V _{CC} = ±15V , V _O = ±7.5V , R _L = 1kΩ		2.4			
I _{IB+}	同相输入偏置电流	V _{CC} = ±5V 或 ±15V	T _A = 25°C	2	10	μ A	
			T _A = 全范围		15		
I _{IB-}	反相输入偏置电流	V _{CC} = ±5V 或 ±15V	T _A = 25°C	1	10	μ A	
			T _A = 全范围		15		
输入特性							
V _{ICR}	共模输入电压范围	V _{CC} = ±5V		±3	±3.2	V	
		V _{CC} = ±15V		±12.9	±13.2		
CMRR	共模抑制比	V _{CC} = ±5V , V _{CM} = ±2.5V		62	70	dB	
		V _{CC} = ±15V , V _{CM} = ±10V		65	73		
R _{I+}	同相输入电阻			1.5		M Ω	
R _{I-}	反相输入电阻			15		Ω	
C _I	差分输入电容			7.5		pF	
输出特性							
V _O	输出电压摆幅	V _{CC} = ±5V	R _L = 150Ω	±2.9	±3.2	V	
			R _L = 1kΩ	±3	±3.3		
		V _{CC} = ±15V	R _L = 150Ω	±12.1	±12.8		
			R _L = 1kΩ	±12.8	±13.1		
I _O	输出电流 ⁽²⁾	V _{CC} = ±5V , R _L = 20Ω		100		mA	
		V _{CC} = ±15V , R _L = 75Ω		85	120		
R _O	输出电阻	5MHz 时的开环		10		Ω	
电源							
I _{CC}	静态电流	V _{CC} = ±5V	T _A = 25°C	5.5	7.5	mA	
			T _A = 全范围		8.5		
		V _{CC} = ±15V	T _A = 25°C	6.6	9		
			T _A = 全范围		10		
		V _{CC} = ±18V	T _A = 25°C	6.9	9.5		
			T _A = 全范围		10.5		
PSRR	电源抑制比	V _{CC} = ±5V	T _A = 25°C	65	76	dB	
			T _A = 全范围	63			
		V _{CC} = ±15V	T _A = 25°C	69	76		
			T _A = 全范围	67			

(1) 对于 THS3001C, 全范围为 0°C 至 70°C , 而对于 THS3001I 则为 -40°C 至 85°C 。

(2) 当输出负载过大或短路时, 观察功率耗散额定值, 使结温保持在绝对最大值以下。请参阅节 7.4.1.2。

5.6 典型特性

表 5-1. 图形表

			图表
$ V_{ol} $	输出电压摆幅	与自然通风温度间的关系	图 5-1
I_{cc}	电流供应	与自然通风温度间的关系	图 5-2
I_{IB}	输入偏置电流	与自然通风温度间的关系	图 5-3
V_{IO}	输入失调电压	与自然通风温度间的关系	图 5-4
CMRR	共模抑制比	与共模输入电压间的关系	图 5-5
		与共模输入电压间的关系	图 5-6
		与频率间的关系	图 5-7
	跨阻	与自然通风温度间的关系	图 5-8
	闭环输出阻抗	与频率间的关系	图 5-9
V_n	电压噪声	与频率间的关系	图 5-10
I_n	电流噪声	与频率间的关系	
PSRR	电源抑制比	与频率间的关系	图 5-11
		与自然通风温度间的关系	图 5-12
SR	压摆率	与输出峰峰值阶跃间的关系	图 5-13、图 5-14
	标称压摆率	与增益间的关系	图 5-15
	谐波失真	与峰峰值输出电压摆幅间的关系	图 5-16、图 5-17
		与频率间的关系	图 5-18、图 5-19
	输出幅度	与频率间的关系	图 5-20 到 图 5-24
	归一化输出响应	与频率间的关系	图 5-25 到 图 5-28
	小信号和大信号频率响应		图 5-29、图 5-30
	小信号脉冲响应		图 5-31、图 5-32
	大信号脉冲响应		图 5-33 到 图 5-40

5.6 典型特性 (续)




图 5-1. 输出电压摆幅与自然通风温度间的关系




图 5-2. 电流供应与自然通风温度间的关系




图 5-3. 输入偏置电流与自然通风温度间的关系




图 5-4. 输入失调电压与大气温度间的关系




图 5-5. 共模抑制比与共模输入电压间的关系




图 5-6. 共模抑制比与共模输入电压间的关系

5.6 典型特性 (续)




图 5-7. 共模抑制比与频率间的关系






图 5-8. 跨阻与自然通风温度间的关系



$V_{CC} = \pm 15V$, $R_{FB} = 680 \Omega$, 增益 = +2, $V_{IN} = 2V_{PP}$

图 5-9. 闭环输出阻抗与频率间的关系



$V_S = \pm 15V$

图 5-10. 电压噪声和电流噪声与频率间的关系




图 5-11. 电源抑制比与频率间的关系






图 5-12. 电源抑制比与自然通风温度间的关系

5.6 典型特性 (续)




$V_S = \pm 15V$, 增益 = +5, $R_L = 150\ \Omega$, $R_{FB} = 1k\ \Omega$,
 $t_{RISE/FALL} = 300ps$, $V_{OUT} = 4V_{PP}$

图 5-13. 压摆率与输出阶跃间的关系




$V_S = \pm 5V$, 增益 = +5, $R_L = 150\ \Omega$, $R_{FB} = 1k\ \Omega$,
 $t_{RISE/FALL} = 300ps$

图 5-14. 压摆率与输出阶跃间的关系




$V_S = \pm 5V$, $R_L = 150\ \Omega$, $R_{FB} = 1k\ \Omega$, $t_{RISE/FALL} = 300ps$,
 $V_{OUT} = 4V_{PP}$

图 5-15. 归一化压摆率与增益间的关系




$V_S = \pm 15V$, 增益 = +2, $R_L = 150\ \Omega$, $R_{FB} = 680\ \Omega$, $f_{IN} = 8MHz$

图 5-16. 谐波失真与峰峰值输出电压摆幅间的关系



$V_S = \pm 15V$, 增益 = +2, $R_L = 150\ \Omega$, $R_{FB} = 680\ \Omega$, $f_{IN} = 1MHz$

图 5-17. 谐波失真与峰峰值输出电压摆幅间的关系



$V_S = \pm 15V$, 增益 = +2, $R_L = 150\ \Omega$, $R_{FB} = 680\ \Omega$, $V_{OUT} = 2V_{PP}$

图 5-18. 谐波失真与频率间的关系

5.6 典型特性 (续)




图 5-19. 谐波失真与频率间的关系




图 5-20. 输出幅度与频率间的关系




图 5-21. 输出幅度与频率间的关系




图 5-22. 输出幅度与频率间的关系




图 5-23. 输出幅度与频率间的关系




图 5-24. 输出幅度与频率间的关系

5.6 典型特性 (续)



 $V_S = \pm 15V$, 增益 = -1, $R_L = 150\Omega$, $V_{IN} = 200mV_{RMS}$

图 5-25. 归一化输出响应与频率间的关系



 $V_S = \pm 5V$, 增益 = -1, $R_L = 150\Omega$, $V_{IN} = 200mV_{RMS}$

图 5-26. 归一化输出响应与频率间的关系



 $V_S = \pm 15V$, 增益 = +5, $R_L = 150\Omega$, $V_{IN} = 200mV_{RMS}$

图 5-27. 归一化输出响应与频率间的关系



 $V_S = \pm 5V$, 增益 = +5, $R_L = 150\Omega$, $V_{IN} = 200mV_{RMS}$

图 5-28. 归一化输出响应与频率间的关系



 $V_S = \pm 15V$, 增益 = +1, $R_L = 150\Omega$, $R_{FB} = 1k\Omega$

图 5-29. 小信号和大信号频率响应



 $V_S = \pm 15V$, 增益 = +2, $R_L = 150\Omega$, $R_{FB} = 680\Omega$

图 5-30. 小信号和大信号频率响应

5.6 典型特性 (续)




图 5-31. 小信号脉冲响应




图 5-32. 小信号脉冲响应




图 5-33. 大信号脉冲响应




图 5-34. 大信号脉冲响应




图 5-35. 大信号脉冲响应






图 5-36. 大信号脉冲响应

5.6 典型特性 (续)




$V_S = \pm 15V$, 增益 = -1, $R_L = 150\Omega$, $R_{FB} = 1k\Omega$,
 $t_{RISE/FALL} = 300ps$

图 5-37. 大信号脉冲响应




$V_S = \pm 5V$, 增益 = -1, $R_L = 150\Omega$, $R_{FB} = 1k\Omega$,
 $t_{RISE/FALL} = 300ps$

图 5-38. 大信号脉冲响应



$V_S = \pm 5V$, 增益 = -5, $R_L = 150\Omega$, $R_{FB} = 1k\Omega$, $t_{RISE/FALL} = 300ps$

图 5-39. 大信号脉冲响应



$V_S = \pm 5V$, 增益 = -5, $R_L = 150\Omega$, $R_{FB} = 1k\Omega$, $t_{RISE/FALL} = 300ps$

图 5-40. 大信号脉冲响应

6 详细说明

6.1 概述

THS3001 是一款采用电流反馈架构的高速运算放大器。该器件采用 30V 介质隔离互补双极性工艺构建而成，并采用具有数 GHz f_T 的 NPN 和 PNP 晶体管。这种配置可实现具有宽带宽、高压摆率、快速稳定时间和低失真的超高性能放大器。图 6-1 展示了简化原理图。

6.2 功能方框图




图 6-1. 简化版原理图

6.3 器件功能模式

THS3001 具有单功能模式，可使用单电源或分离电源配置。电源电压必须大于 9V ($\pm 4.5V$) 且小于 32V ($\pm 16V$)。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

7.1.1 建议的反馈和增益电阻值

THS3001 采用德州仪器 (TI) 30V 互补双极工艺 HVBICOM 制造。此工艺可提供出色的隔离和极高的压摆率，从而实现出色的失真特性。

与所有电流反馈放大器一样，THS3001 的带宽与反馈电阻器的值成反比（请参阅图 26 到 34）。表 7-1 展示了用于优化频率响应的推荐电阻器。从这些值开始，在求出优化值后，使用容差为 1% 的电阻器来保持频率响应特性。对于大多数应用，建议使用 1kΩ 的反馈电阻值，这是带宽和相位裕度之间一个很好的折衷方案，从而实现稳定的放大器。

表 7-1. 用于优化频率响应的建议电阻器值

增益	V _{CC} = ±15V 时的 R _F	V _{CC} = ±5V 时的 R _F
1	1kΩ	1kΩ
2、-1	680Ω	750Ω
2	620Ω	620Ω
5	560Ω	620Ω

与电流反馈放大器一致，增大增益的更好方法是改变增益电阻器而不是反馈电阻器。这是因为放大器的带宽由反馈电阻值和内部主极点电容决定。与传统的电压反馈放大器相比，电流反馈放大器的一个主要优势是能够独立于带宽来控制放大器增益。因此，在得到专为特定应用设计的频率响应后，调整增益电阻器的值以增加或降低整体放大器增益。

最后，确保认识到反馈电阻对失真的影响。增大电阻会降低环路增益并增加失真。知道降低负载阻抗会增加总谐波失真 (THD) 的情况通常也很重要，三阶谐波失真的增加幅度超过二阶谐波失真。

7.1.2 噪声计算

噪声可能导致小信号上出现误差。对于放大来自传输线路或天线的小信号而言，这个问题尤其明显。电流反馈 (CFB) 放大器的噪声模型与电压反馈 (VFB) 放大器的噪声模型相同。CFB 和 VFB 放大器之间的唯一区别在于，CFB 放大器通常为每个输入指定不同的电流噪声参数，而 VFB 放大器通常仅指定一个噪声电流参数。图 7-1 展示了噪声模型。该模型包括如下所示的所有噪声源：

- e_n = 放大器内部电压噪声 ($\text{nV}/\sqrt{\text{Hz}}$)
- $IN+$ = 同相电流噪声 ($\text{pA}/\sqrt{\text{Hz}}$)
- $IN-$ = 反相电流噪声 ($\text{pA}/\sqrt{\text{Hz}}$)
- e_{R_x} = 与每个电阻器相关的热电压噪声 ($e_{R_x} = 4KTR_x$)




图 7-1. 噪声模型

使用以下公式计算总等效输入噪声密度 (e_{ni})：

$$e_{ni} = \sqrt{(e_n)^2 + (IN+ \times R_S)^2 + (IN- \times (R_F \parallel R_G))^2 + 4kTR_S + 4kT(R_F \parallel R_G)}$$

Where:

k = Boltzmann's constant = 1.380658×10^{-23}

T = Temperature in degrees Kelvin ($273 + ^\circ\text{C}$)

$R_F \parallel R_G$ = Parallel resistance of R_F and R_G

(1)

要获得放大器的等效输出噪声，请将等效输入噪声密度 (e_{ni}) 乘以总放大器增益 (A_V)。

$$e_{no} = e_{ni} A_V = e_{ni} \left(1 + \frac{R_F}{R_G} \right) \text{ (Noninverting Case)}$$

(2)

前面的公式表明，要尽可能减少噪声，请使用低阻值电阻器。随着闭环增益的增加（通过减小 R_G ），输入噪声会因并联电阻项而显著降低。因此，一般结论是最主要的噪声源是源电阻器 (R_S) 和内部放大器噪声电压 (e_n)。噪声通过均方根方法求和，因此可以有效忽略小于最大噪声源 25% 的噪声源。该阈值可以极大地简化公式，并使噪声计算更简单。

7.1.3 压摆率



THS3001 等电流反馈放大器的压摆率性能受许多不同因素的影响。其中一些因素是器件外部因素（例如放大器配置和 PCB 寄生效应），而其他因素是器件内部因素（例如可用电流和节点电容）。了解其中的一些因素有助于 PCB 设计人员实现更出色的电路，并减少问题。

THS3001 是用于反相放大器配置还是同相配置，都可能会影响输出压摆率。从规格表以及本数据表中的一些图可以看出，反相配置中的压摆率性能比同相配置中的压摆率性能更高。这是因为在反相配置中，放大器的输入端子处于虚拟接地，并且不会随着输入的变化而显著改变电压。因此，这些输入节点上任何电容的充电时间小于同相配置，在同相配置中，输入节点实际发生的电压变化量等于输入阶跃的大小。此外，输入节点上的任何 PCB 寄生电容都会进一步降低压摆率，原因是需要充电的电容会更大。此外，如果放大器的电源电压 (V_{CC}) 降低，则压摆率会降低，因为放大器内用于为输入节点和其他内部节点上的电容充电的电流较少。

在内部，THS3001 有其他影响压摆率的因素。压摆率转换期间放大器的行为根据输入的上升时间略有不同。这是由于输入级处理更快的输入边沿的方式使然。输入级以线性方式处理小于约

1500V/ μ s 的压摆率（在放大器输出端测量）。因此，输出波形在初始电压电平和最终电压电平之间平稳转换。

图 7-2 展示了这种情况。对于大于 1500V/ μ s 的压摆率，输入级中存在的额外压摆增强型晶体管开始导通，以支持这些更快的信号。最终形成一个具有极快压摆率的放大器。图 7-2 和图 7-3 展示了这些较快压摆率对应的波形。使用这些转换速度更快的输入信号时，输出波形中存在额外的异常，是由于内部电流镜短暂饱和所致。此现象通常持续时间小于 20ns，被视为正常运行，不会对器件产生不利影响。如果出于任何原因不需要这种类型的响应，则增大反馈电阻或降低输入信号压摆率会降低影响。



7.1.4 失调电压

输出失调电压 (V_{OO}) 是输入失调电压 (V_{IO}) 和两个输入偏置电流 (I_{IB}) 乘以相应增益的总和。以下原理图和公式可用于计算输出失调电压：




图 7-4. 输出失调电压模型

7.2 典型应用

7.2.1 一般配置

首次使用 CFB 的用户常见误差是通过将输出直接短接至反相输入来创建单位增益缓冲放大器。此配置中的 CFB 放大器可能会振荡，因此不建议这样做。与所有 CFB 放大器一样，THS3001 必须具有反馈电阻器才能稳定运行。此外，不建议在输出端与反相输入端之间直接放置电容器。这是因为在高频时，电容器具有低阻抗。当使用电流反馈放大器时，这会导致放大器不稳定。因此，可在 VFB 放大器上轻松实现的积分器和简单低通滤波器的设计方式必须略有不同。如果需要滤波，只需在运算放大器的同相端子上放置一个 RC 滤波器（请参阅图 7-5）。




图 7-5. 单极低通滤波器

如果需要多极点滤波器，Sallen-Key 滤波器可以很好地与 CFB 放大器搭配使用。这是因为滤波元件不在负反馈环路中，并且不会影响稳定性。CFB 放大器的高压摆率和带宽可以产生精确的信号，有助于更大限度地减少失真。图 7-6 展示了一个示例。




图 7-6. 二极低通 Sallen-Key 滤波器

有两种简单的方法可以创建具有 CFB 放大器的积分器。第一个（如图 7-7 所示）添加了一个与电容器串联的电阻器。这是可以接受的，因为在高频下，电阻器占主导地位，反馈阻抗绝不会降至电阻器值以下。第二个（如图 7-8 所示）使用正反馈创建积分。建议保持谨慎，因为正反馈可能会引起振荡。




图 7-7. 反相 CFB 积分器




图 7-8. 同相 CFB 积分器

THS3001 也可用作不错的视频分配放大器。分配放大器的一个特性是，随着线路数量增加和闭环增益增加，差分相位 (DP) 和差分增益 (DG) 受到影响（更多信息，请参阅图 22 到 25）。务必在整个配电系统中使用端接电阻器，以更大限度地减少反射和容性负载。




图 7-9. 视频分配放大器应用

7.2.2 驱动容性负载

只要采取了某些预防措施，使用高性能放大器驱动容性负载就不是问题。首先要认识到，THS3001 已进行内部补偿，从而更大限度地提高带宽和压摆率性能。当以这种方式补偿放大器时，直接位于输出端的容性负载会降低器件的相位裕度，从而导致高频率振铃或振荡。因此，对于大于 10pF 的容性负载，需要将电阻器与放大器的输出串

联，如图 7-10 所示。对于大多数应用而言， $20\ \Omega$ 的最低值足以满足要求。例如，在 $75\ \Omega$ 传输系统中，将串联电阻值设置为 $75\ \Omega$ 既可隔离任何电容负载，又可在源端提供适当的线路阻抗匹配




图 7-10. 驱动容性负载

7.3 电源相关建议

THS3001 系列可以使用单电源或双电源运行。选择可为共模范围 (CMR) 指定的电源轨提供所需余量的电源。单电源供电有很多优势。在负电源接地的情况下，由 $-PSRR$ 项造成的直流误差会降到极低。使用低电感电容器对电源进行去耦，以尽可能靠近放大器接地。在具有高速数字信号的电路板上运行时，在数字信号噪声和模拟输入引脚之间提供隔离。使用接地平面时，移除靠近输入敏感引脚的接地平面可减少杂散寄生效应，从而对器件性能产生不利影响。对于双电源供电，两个电源之间的可选电源解耦电容器可改善二次谐波失真性能。

7.4 布局

7.4.1 布局指南

7.4.1.1 PCB 设计注意事项

THS3001 在两个方面采用正确的 PCB 设计技术对于实现出色性能至关重要。这些方面是高速布局技术和热管理技术。由于 THS3001 是一款高速器件，因此建议遵循以下指南。

- 接地平面：电路板上需要使用接地平面来为所有元件提供低电感接地连接，但需要从输出和负输入引脚的下方移除，如下所述。
- DGN 封装选项包括用于提高热性能的散热焊盘。使用此封装时，PCB 设计人员需要将负电源分配为电源平面，并通过多个过孔将散热焊盘连接到该电源，以实现适当的功率耗散。使用双电源 ($\pm V$) 时，请勿将散热焊盘接地，因为这可能会导致比此数据表中所示更糟糕的失真性能。
- 输入杂散电容：为了更大限度地减少放大器振荡的潜在问题，放大器反相输入端的电容必须保持最小。为此，连接到反相输入的 PCB 布线必须尽可能短，必须在连接到反相输入的任何蚀刻轨迹下移除接地平面，并且外部元件需要尽可能靠近反相输入放置。在同相配置中尤其如此。图 7-11 中显示了这方面的一个示例，其中展示了将 1pF 电容器添加到反相输入端子时会发生什么情况。带宽的增加以峰值为代价。这是因为有一些误差电流流经杂散电容器，而不是放大器的反相节点。不过，当该器件处于反相模式时，反相输入端的杂散电容产生的影响很小。这是因为反相节点位于虚拟接地端，并且电压波动幅度几乎不像在同相配置中那样大。这可以在图 7-12 中看到，其中 10pF 电容器仅增加 0.35dB 的峰值。通常，随着系统增益的增加，该电容产生的输出峰值会降低。虽然这最初看起来像是一个更快、更好的系统，但在快速瞬态条件下更有可能发生过冲和振铃。因此，需要对向反相输入节点添加电容器进行适当分析，以确保稳定运行。




图 7-11. 输出幅度与频率间的关系




图 7-12. 输出幅度与频率间的关系

- 适当的电源去耦：在每个电源端子上使用一个最小 $6.8\ \mu\text{F}$ 钽电容器与一个 $0.1\ \mu\text{F}$ 陶瓷电容器并联。根据应用情况，可以在若干放大器之间共享钽电容器，但在每个放大器的电源端子上使用 $0.1\ \mu\text{F}$ 陶瓷电容器。另外， $0.1\ \mu\text{F}$ 电容器应尽可能靠近电源端子放置。随着此距离增大，连接蚀刻中的电感会使电容器效率降低。此外，建议使器件电源端子和陶瓷电容器之间的距离小于 0.1 英寸。

7.4.1.2 散热注意事项

THS3001 加入了输出电流限制保护功能。如果输出发生接地短路，则输出电流自动限制为数据表中给出的值。虽然输出电流限制功能可保护输出免受过流的影响，但由于输出晶体管上的高电流和大压降，器件内部功率耗散会增加。

小心

不建议持续输出短路，这可能会损坏器件。此外，不建议将放大器输出连接到电源轨之一（ V_{CC} 或 V_{EE} ），这可能会导致器件故障。此外，THS3001 不含热关断保护。由于这一限制，请特别注意器件功率耗散，否则可能导致故障。

对于 SOIC 8 引脚 D 封装，热系数 θ_{JA} 大约为 $169^{\circ}\text{C}/\text{W}$ 。对于给定 θ_{JA} ，最大功率耗散如图 7-13 中所示，通过以下公式计算：

$$P_D = \left(\frac{T_{MAX} - T_A}{\theta_{JA}} \right)$$

Where:

- P_D = Maximum power dissipation of THS3001 (watts)
- T_{MAX} = Absolute maximum junction temperature (150°C)
- T_A = Free-ambient air temperature ($^{\circ}\text{C}$)
- θ_{JA} = Thermal coefficient from die junction to ambient air ($^{\circ}\text{C}/\text{W}$)




图 7-13. 最大功率损耗与自然通风温度间的关系

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 器件支持

8.1.1 评估板

为 THS3001 (THS3001EVM) 提供了评估板。该电路板针对低寄生电容进行了配置，以优化放大器的完整性能。[图 8-1](#) 展示了评估板的原理图。该电路经过专门设计，可在反相或同相配置中使用该放大器。有关更多详细信息，请参阅 [THS3001 EVM 用户指南](#)。通过 [TI 网站](#) 或者您当地的 TI 销售办事处或分销商在线订购评估板。




图 8-1. THS3001 评估板原理图

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision H (September 2009) to Revision I (December 2024)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 添加了 <i>引脚配置和功能、规格、ESD 等级、建议运行条件、热性能信息、详细说明、概述、功能方框图、器件功能模式、应用和实现、典型应用、电源相关建议、布局、布局指南、热性能注意事项、器件和文档支持以及机械、封装和可订购信息</i> 部分.....	1
• 更新了 <i>绝对最大额定值</i> 中的表注 1，添加了更详细的阐述.....	4
• 删除了 <i>绝对最大额定值</i> 中的 THS3001HV.....	4
• 删除了 <i>建议运行条件</i> 中的 THS3001HV.....	4
• 使用标称值更新了 <i>建议运行条件</i>	4
• 将 <i>建议运行条件</i> 中的 V_{SS} 更改为 V_{CC} ，以便与 <i>绝对最大额定值</i> 保持一致.....	4
• 将 <i>工作特性</i> 移至 <i>电气特性</i> 中.....	5
• 将 <i>电气特性</i> 中 0.1dB 平坦度的带宽从 85MHz (5V) 和 115MHz (15V) 更改为 65MHz (5V) 和 55MHz (15V).....	5
• 删除了 <i>电气特性</i> 中的差分增益和相位.....	5
• 删除了 <i>电气特性</i> 中的电源工作范围.....	5
• 删除了 <i>典型特性</i> 中的压摆率与电源电压间的关系	7
• 删除了 <i>典型特性</i> 中的差分增益和相位负载	7

Changes from Revision G (March 2008) to Revision H (September 2009)	Page
• 已按照最新标准更新了文档格式.....	1
• 更新了有关 THS3001EVM 可用性的信息.....	24

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
THS3001CD	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	3001C
THS3001CDGN	Obsolete	Production	HVSSOP (DGN) 8	-	-	Call TI	Call TI	0 to 70	ADP
THS3001CDGNR	Obsolete	Production	HVSSOP (DGN) 8	-	-	Call TI	Call TI	0 to 70	ADP
THS3001CDR	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	0 to 70	3001C
THS3001HVCDGN	Obsolete	Production	HVSSOP (DGN) 8	-	-	Call TI	Call TI	0 to 70	BNK
THS3001HVIDGN	Obsolete	Production	HVSSOP (DGN) 8	-	-	Call TI	Call TI	-40 to 85	BNJ
THS3001ID	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-	3001I
THS3001IDGN	Obsolete	Production	HVSSOP (DGN) 8	-	-	Call TI	Call TI	-	ADQ
THS3001IDGNR	Active	Production	HVSSOP (DGN) 8	2500 LARGE T&R	Yes	NIPDAU NIPDAUAG NIPDAU	Level-2-260C-1 YEAR	-	ADQ
THS3001IDGNR.A	Active	Production	HVSSOP (DGN) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADQ
THS3001IDGNR.B	Active	Production	HVSSOP (DGN) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADQ
THS3001IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU NIPDAU	Level-1-260C-UNLIM	-	3001I
THS3001IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	3001I
THS3001IDR.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	3001I

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
THS3001IDGNR	HVSSOP	DGN	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THS3001IDGNR	HVSSOP	DGN	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
THS3001IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
THS3001IDGNR	HVSSOP	DGN	8	2500	358.0	335.0	35.0
THS3001IDGNR	HVSSOP	DGN	8	2500	364.0	364.0	27.0
THS3001IDR	SOIC	D	8	2500	350.0	350.0	43.0

GENERIC PACKAGE VIEW


DGN 8

PowerPAD™ HVSSOP - 1.1 mm max height



3 x 3, 0.65 mm pitch

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225482/B



4225481/A 11/2019

NOTES:


PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.


DGN0008D

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4225481/A 11/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGN0008D

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE





SOLDER PASTE EXAMPLE
EXPOSED PAD 9:
100% PRINTED SOLDER COVERAGE BY AREA
SCALE: 15X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	1.76 X 2.11
0.125	1.57 X 1.89 (SHOWN)
0.15	1.43 X 1.73
0.175	1.33 X 1.60

4225481/A 11/2019

NOTES: (continued)

10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
11. Board assembly site may have different recommendations for stencil design.



4229130/B 05/2024

NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.
6. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGN0008H

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4229130/B 05/2024

NOTES: (continued)


7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
9. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
10. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGN0008H

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE





SOLDER PASTE EXAMPLE
EXPOSED PAD 9:
100% PRINTED SOLDER COVERAGE BY AREA
SCALE: 15X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	1.91 X 2.01
0.125	1.71 X 1.80 (SHOWN)
0.15	1.56 X 1.64
0.175	1.45 X 1.52

4229130/B 05/2024

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.



4225480/C 11/2024

NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGN0008G

PowerPAD™ HVSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4225480/C 11/2024


NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

DGN0008G

PowerPAD™ HVSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE

EXPOSED PAD 9:
100% PRINTED SOLDER COVERAGE BY AREA
SCALE: 15X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	1.76 X 2.11
0.125	1.57 X 1.89 (SHOWN)
0.15	1.43 X 1.73
0.175	1.33 X 1.60

4225480/C 11/2024

NOTES: (continued)

10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
11. Board assembly site may have different recommendations for stencil design.



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司