

# TAA5212 具有 119dB 动态范围和可配置的数字滤波器的高性能立体声音频 ADC

## 1 特性

- 立体声高性能音频 ADC
  - 性能：
    - 线路/麦克风差分输入动态范围：119dB
    - 差分输入 THD+N：-98dB
    - 通道相加模式可提高 SNR：122dB
  - 输入电压：
    - 差分  $2V_{RMS}$  满量程输入
    - 单端  $1V_{RMS}$  满量程输入
  - 输入混合/多路复用选项
  - 采样速率 ( $f_S$ ) = 4kHz 至 768kHz
  - 可编程麦克风偏置（最高 3V）
- 主要特性
  - 多达 4 个录音通道
    - 2 通道模拟 + 2 通道数字
    - 1 通道模拟 + 3 通道数字
    - 4 通道数字
  - 语音活动检测
  - 超声波活动检测
  - 低延迟和超低延迟可选的抽取滤波器选项
  - 可编程 HPF 和双二阶滤波器
  - $I^2C$  和 SPI 控制接口
  - 音频串行接口
    - 格式：TDM、 $I^2S$  或左对齐 (LJ)
    - 总线控制器和目标模式
    - TDM 模式下的菊花链
    - 字长：16、20、24 或 32 位
  - 用于灵活时钟的可编程 PLL
  - 自动时钟和采样速率检测
  - 低功耗模式
    - 单通道录制为 5mW，双通道录制为 8mW（1.8V 电源）
    - 差分输入动态范围：105dB
  - 单电源运行 AVDD：1.8V 或 3.3V
  - I/O 电源运行：1.2V、1.8V 或 3.3V
  - 温度等级 1：-40°C ≤  $T_A$  ≤ +125°C

## 2 应用

- 视频会议系统
- IP 网络摄像机
- IP 电话
- 智能扬声器
- 专业麦克风和无线系统
- 专业音频混合器/控制平面

## 3 说明


TAA5212 是具有  $2V_{RMS}$  差分输入和 119dB 动态范围的高性能立体声音频 ADC。TAA5212 支持差分和单端线路/麦克风输入信号，具有交流或直流耦合配置选项。TAA5212 集成了可编程通道增益、数字音量控制、低抖动锁相环 (PLL)、可编程数字高通滤波器 (HPF)、可编程 EQ 和双二阶滤波器、低延迟和超低延迟选项的抽取滤波器、并可实现高达 768kHz 的采样速率。TAA5212 支持时分多路复用 (TDM)、 $I^2S$  或左平衡 (LJ) 音频格式，并可通过  $I^2C$  或 SPI 进行控制。这些集成的高性能特性以及单电源运行，使 TAA5212 特别适用于空间受限的音频应用。

### 器件信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 (标称值) <sup>(2)</sup>
TAA5212	VQFN (24)	4mm x 4mm，间距为 0.5mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



简化版方框图



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 [ti.com](http://ti.com) 参考最新的英文版本（控制文档）。

## 内容

<b>1 特性</b>	<b>1</b>	6.2 功能方框图	<b>20</b>
<b>2 应用</b>	<b>1</b>	6.3 特性说明	<b>20</b>
<b>3 说明</b>	<b>1</b>	6.4 器件功能模式	<b>53</b>
<b>4 引脚配置和功能</b>	<b>3</b>	6.5 编程	<b>53</b>
<b>5 规格</b>	<b>5</b>	<b>7 寄存器映射</b>	<b>58</b>
5.1 绝对最大额定值	5	7.1 器件配置寄存器	58
5.2 ESD 等级	5	7.2 可编程系数寄存器	125
5.3 建议运行条件	5	<b>8 应用和实施</b>	<b>138</b>
5.4 热性能信息	6	8.1 应用信息	138
5.5 电气特性	6	8.2 典型应用	138
5.6 时序要求 : I <sup>2</sup> C 接口	11	8.3 电源相关建议	141
5.7 开关特性 : I <sup>2</sup> C 接口	12	8.4 布局	142
5.8 时序要求 : SPI 接口	12	<b>9 器件和文档支持</b>	<b>144</b>
5.9 开关特性 : SPI 接口	12	9.1 文档支持	144
5.10 时序要求 : TDM、I <sup>2</sup> S 或 LJ 接口	12	9.2 接收文档更新通知	144
5.11 开关特性 : TDM、I <sup>2</sup> S 或 LJ 接口	13	9.3 支持资源	144
5.12 时序要求 : PDM 数字麦克风接口	14	9.4 商标	144
5.13 开关特性 : PDM 数字麦克风接口	14	9.5 静电放电警告	144
5.14 时序图	14	9.6 术语表	144
5.15 典型特性	16	<b>10 修订历史记录</b>	<b>144</b>
<b>6 详细说明</b>	<b>19</b>	<b>11 机械、封装和可订购信息</b>	<b>144</b>
6.1 概述	19		

## 4 引脚配置和功能




图 4-1. 带有外露散热焊盘和转角引脚的 24 引脚 QFN 封装，顶视图

表 4-1. 引脚功能

引脚		类型 <sup>(1)</sup>	说明
名称	编号		
VSS	A1	接地	接地引脚。直接短接至电路板接地层。
DREG	1	数字电源	数字电源的数字片上稳压器输出电压 ( 标称值为 1.55V )
BCLK	2	数字 I/O	音频串行数据接口总线位时钟
FSYNC	3	数字 I/O	音频串行数据接口总线帧同步信号
DOUT	4	数字输出	音频串行数据接口总线输出
DIN	5	数字输入	音频串行数据接口总线输入 ( 菊花链输入 )
IOVDD	6	数字电源	数字 I/O 电源 ( 标称值为 1.2V、1.8V 或 3.3V )
VSS	A2	接地	接地引脚。直接短接至电路板接地层。
SCL	7	数字输入	I <sup>2</sup> C 控制接口的时钟
SDA	8	数字输入	I <sup>2</sup> C 控制接口的数据
GPIO1	9	数字 I/O	通用数字输入/输出 1 ( 菊花链输入、音频数据输出、PLL 输入时钟源、中断等通用功能 )
GPIO2	10	数字 I/O	通用数字输入/输出 2 ( 菊花链输入、音频数据输出、PLL 输入时钟源、中断等通用功能 )
GPO1	11	数字输出	通用数字输出 1 ( 音频数据输出、中断等通用功能 )
GPI1	12	数字输入	通用数字输入 1 ( 菊花链输入、PLL 输入时钟源等通用功能 )
VSS	A3	接地	接地引脚。直接短接至电路板接地层。
ADDR	13	模拟输入	I <sup>2</sup> C 地址
MICBIAS	14	模拟	麦克风偏置输出 ( 可编程，高达 3V )
IN1P	15	模拟输入	模拟输入 1P 引脚
IN1M	16	模拟输入	模拟输入 1M 引脚
IN2P	17	模拟输入	模拟输入 2P 引脚
IN2M	18	模拟输入	模拟输入 2M 引脚

表 4-1. 引脚功能 (续)

引脚		类型 <sup>(1)</sup>	说明
名称	编号		
VSS	A4	接地	接地引脚。直接短接至电路板接地层。
VSSD	19	接地	直接短接至电路板接地层
VSSD	20	接地	直接短接至电路板接地层
VSSD	21	接地	直接短接至电路板接地层
VSSD	22	接地	直接短接至电路板接地层
AVDD	23	模拟电源	模拟电源 ( 标称值为 1.8V 或 3.3V )
VREF	24	模拟	模拟基准电压滤波器输出
VSS	散热焊盘	接地	散热焊盘短接至内部器件接地。直接短接至电路板接地层。

(1) I = 输入, O = 输出, I/O = 输入或输出, G = 接地, P = 电源。

## 5 规格

### 5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
电源电压	AVDD 至 VSS ( 散热焊盘 )	-0.3	3.9	V
电源电压	IOVDD 至 VSS ( 散热焊盘 )	-0.3	3.9	V
接地电压差	VSSD 至 VSS ( 散热焊盘 )	-0.3	0.3	V
模拟输入电压	模拟输入引脚电压至 VSS ( 散热焊盘 )	-0.3	5.656	V
数字输入电压	数字输入引脚电压至 VSS ( 散热焊盘 )	-0.3	IOVDD + 0.3	V
温度	功能环境温度, $T_A$	-55	125	°C
	工作环境温度, $T_A$	-40	125	
	结温, $T_J$	-40	150	
	贮存温度, $T_{stg}$	-65	150	

- (1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

### 5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 <sup>(1)</sup>	±2000	V
$V_{(ESD)}$	静电放电	充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 <sup>(2)</sup>	±500	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

### 5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
<b>POWER</b>					
AVDD <sup>(1)</sup>	模拟电源电压至 VSS ( 散热焊盘 ) - AVDD 3.3V 运行	3.0	3.3	3.6	V
	模拟电源电压至 VSS ( 散热焊盘 ) - AVDD 1.8V 运行 <sup>(2)</sup>	1.65	1.8	1.95	
IOVDD	IO 电源电压至 VSS ( 散热焊盘 ) - IOVDD 3.3V 运行	3.0	3.3	3.6	V
	IO 电源电压至 VSS ( 散热焊盘 ) - IOVDD 1.8V 运行 <sup>(3)</sup>	1.65	1.8	1.95	
	IO 电源电压至 VSS ( 散热焊盘 ) - IOVDD 1.2V 运行 <sup>(3)</sup>	1.08	1.2	1.32	
<b>输入</b>					
INxx	模拟输入引脚电压至 VSS ( 散热焊盘 )，用于线路输入录音	0	5.6	V	
IO	数字输入引脚电压至 VSS ( 散热焊盘 )	0	IOVDD	V	
ADDR	ADDR 引脚，以 VSS 为基准 ( 散热焊盘 )	0	AVDD	V	
<b>温度</b>					
$T_A$	工作环境温度	-40	125	°C	

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
<b>其他</b>					
CCLK	GPIOx 或 GPIx 控制器模式时钟频率 (CCLK)		36.864 <sup>(4)</sup>		MHz
C <sub>b</sub>	I <sup>2</sup> C 接口的 SCL 和 SDA 总线电容，支持标准模式和快速模式		400		pF
	I <sup>2</sup> C 接口的 SCL 和 SDA 总线电容，支持快速+ 模式		550		
C <sub>L</sub>	数字输出负载电容	20	50		pF

- (1) VSSD 和 VSS ( 散热焊盘 ) ；所有接地引脚必须连接在一起，并且电压差异不得超过 0.2V。
- (2) 正确设置 AVDD\_MODE 位以实现 AVDD 1.8V 运行。有关更多详细信息，请参阅第 7.3 节。
- (3) 正确设置 IOVDD\_IO\_MODE 位以实现 IOVDD 1.8V 和 1.2V 运行。有关更多详细信息，请参阅第 7.3 节。
- (4) CCLK 输入上升时间 ( V<sub>IL</sub> 到 V<sub>IH</sub> ) 和下降时间 ( V<sub>IH</sub> 到 V<sub>IL</sub> ) 必须小于 5ns。为了获得更好的音频噪声性能，必须使用低抖动的 CCLK 输入。

## 5.4 热性能信息

热指标 <sup>(1)</sup>		TAA5212	单位
		RGE (VQFN)	
		24 引脚	
R <sub>θ JA</sub>	结至环境热阻	38.4	°C/W
R <sub>θ JC(top)</sub>	结至外壳 ( 顶部 ) 热阻	26.3	°C/W
R <sub>θ JB</sub>	结至电路板热阻	15.9	°C/W
Ψ <sub>JT</sub>	结至顶部特征参数	0.5	°C/W
Ψ <sub>JB</sub>	结至电路板特征参数	15.8	°C/W
R <sub>θ JC(bot)</sub>	结至外壳 ( 底部 ) 热阻	13.8	°C/W

- (1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

## 5.5 电气特性

除非另有说明，T<sub>A</sub> = 25°C、AVDD = 3.3V、IOVDD = 3.3V、f<sub>IN</sub> = 1kHz 正弦信号、f<sub>S</sub> = 48kHz、32 位音频数据、BCLK = 256 × f<sub>S</sub>、TDM 目标模式，线性相位抽取/插值滤波器 5kΩ 输入阻抗设置、交流耦合差分输入 ( ADC\_CHx\_CM\_TOL = 2'b00 ) 或直流耦合差分输入 ( ADC\_CHx\_CM\_TOL = 2'b10 ) ( 如适用 )、PLL 开启、通道增益 = 0dB、MICBIAS 编程至 VREF 和其他默认配置；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量

参数	测试条件	最小值	标称值	最大值	单位
<b>输入记录的 ADC 性能</b>					
	差分输入满量程交流信号电压	交流耦合或直流耦合输入	2		V <sub>RMS</sub>
	差分输入满量程交流信号电压	直流耦合输入 ( 高摆幅模式 ) <sup>(3)</sup>	4		V <sub>RMS</sub>
	单端输入满量程交流信号电压	交流耦合或直流耦合输入	1		V <sub>RMS</sub>
	单端输入满量程交流信号电压	直流耦合输入 ( 高摆幅模式 ) <sup>(3)</sup>	2		V <sub>RMS</sub>
SNR	信噪比，A 加权 <sup>(1) (2)</sup>	INxx 差分交流耦合输入，交流信号对地短路，0dB 通道增益	119		dB
		INxx 差分交流耦合输入，交流信号对地短路，12dB 通道增益	107		
SNR	信噪比，A 加权 <sup>(1) (2)</sup>	INxx 差分直流耦合输入，交流信号对地短路，0dB 通道增益	111		dB
		INxx 差分直流耦合输入，交流信号对地短路，12dB 通道增益	99		

除非另有说明,  $T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$  正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式, 线性相位抽取/插值滤波器  $5\text{k}\Omega$  输入阻抗设置、交流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}00$ ) 或直流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}10$ ) (如适用)、PLL 开启、通道增益 = 0dB、 $\text{MICBIAS}$  编程至  $\text{VREF}$  和其他默认配置; 测量时无滤波器, 使用 **Audio Precision** 在 20Hz 至 20kHz 未加权带宽下测量

参数		测试条件	最小值	标称值	最大值	单位
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	宽带模式 <sup>(4)</sup> : INxx 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益 (以积分法运算至 20kHz, A 加权)		100		dB
SNR	信噪比 <sup>(1)</sup>	宽带模式 <sup>(4)</sup> : INxx 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益 (以积分法运算至 85kHz)		89		dB
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	Power Tune 模式 <sup>(5)</sup> : INxx 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益		104		dB
		Power Tune 模式 <sup>(5)</sup> : INxx 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益		103		
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	INxx 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$		113		dB
		INxx 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$		106		
		选择 INxx 差分直流耦合输入, 交流信号对地短路, 12dB 通道增益, $\text{AVDD} = 1.8\text{V}$		94		
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	Power Tune 模式 <sup>(5)</sup> : INxx 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$		104		dB
		Power Tune 模式 <sup>(5)</sup> : INxx 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$		102		
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	INxx 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益, $10\text{k}\Omega$ 输入阻抗		115		dB
		INxx 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益, $40\text{k}\Omega$ 输入阻抗		105		
		INxx 差分交流耦合输入, 交流信号对地短路, 0dB 通道增益, $\text{ADC\_CH1\_CM\_TOL} = 2'\text{b}01$		116		
		INxx 差分直流耦合输入, 交流信号对地短路, 0dB 通道增益, 高摆幅模式 <sup>(3)</sup>		112		
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	INxx 单端交流耦合输入, 交流信号对地短路, 0dB 通道增益		111		dB
		INxx 单端交流耦合输入, 交流信号对地短路, 12dB 通道增益		99		
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	INxx 单端直流耦合输入, 交流信号对地短路, 0dB 通道增益		104		dB
		INxx 单端直流耦合输入, 交流信号对地短路, 12dB 通道增益		92		
SNR	信噪比, A 加权 <sup>(1) (2)</sup>	INxx 单端多路复用交流耦合输入, 交流信号对地短路, 0dB 通道增益, $10\text{k}\Omega$ 输入阻抗		97		dB
		INxx 单端多路复用直流耦合输入, 交流信号对地短路, 0dB 通道增益, $10\text{k}\Omega$ 输入阻抗		96		
DR	动态范围, A 加权 <sup>(2)</sup>	INxx 差分交流耦合输入, -60dBFS 交流信号输入, 0dB 通道增益		119		dB
DR	动态范围, A 加权 <sup>(2)</sup>	INxx 差分直流耦合输入, -60dBFS 交流信号输入, 0dB 通道增益		112		dB
		INxx 差分直流耦合输入, -72dBFS 交流信号输入, 12dB 通道增益		100		

除非另有说明,  $T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$  正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式, 线性相位抽取/插值滤波器  $5\text{k}\Omega$  输入阻抗设置、交流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}00$ ) 或直流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}10$ ) (如适用)、PLL 开启、通道增益 = 0dB、 $\text{MICBIAS}$  编程至  $\text{VREF}$  和其他默认配置; 测量时无滤波器, 使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量

参数		测试条件	最小值	标称值	最大值	单位
DR	动态范围, A 加权 <sup>(2)</sup>	Power Tune 模式: $\text{IN}_{xx}$ 差分交流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益	106			dB
		Power Tune 模式: $\text{IN}_{xx}$ 差分直流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益	105			
DR	动态范围, A 加权 <sup>(2)</sup>	$\text{IN}_{xx}$ 差分交流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$	113			dB
		$\text{IN}_{xx}$ 差分直流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$	106			
		$\text{IN}_{xx}$ 差分直流耦合输入, $-72\text{dBFS}$ 交流信号输入, 12dB 通道增益, $\text{AVDD} = 1.8\text{V}$	94			
DR	动态范围, A 加权 <sup>(2)</sup>	Power Tune 模式: $\text{IN}_{xx}$ 差分交流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$	105			dB
		Power Tune 模式: $\text{IN}_{xx}$ 差分直流耦合输入, $-60\text{dBFS}$ 信号输入, 0dB 通道增益, $\text{AVDD} = 1.8\text{V}$	103			
DR	动态范围, A 加权 <sup>(2)</sup>	$\text{IN}_{xx}$ 差分交流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益, $\text{ADC\_CH1\_CM\_TOL} = 2'\text{b}01$	117			dB
DR	动态范围, A 加权 <sup>(2)</sup>	$\text{IN}_{xx}$ 单端交流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益	110			dB
DR	动态范围, A 加权 <sup>(2)</sup>	$\text{IN}_{xx}$ 单端直流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益	104			dB
		$\text{IN}_{xx}$ 单端直流耦合输入, $-72\text{dBFS}$ 交流信号输入, 12dB 通道增益	92			
DR	动态范围, A 加权 <sup>(2)</sup>	$\text{IN}_{xx}$ 单端多路复用交流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益, $10\text{k}\Omega$ 输入阻抗	98			dB
		$\text{IN}_{xx}$ 单端多路复用直流耦合输入, $-60\text{dBFS}$ 交流信号输入, 0dB 通道增益, $10\text{k}\Omega$ 输入阻抗	97			
THD+N	总谐波失真 <sup>(2)</sup>	$\text{IN}_{xx}$ 差分交流耦合输入, $-1\text{dBFS}$ 交流信号输入, 0dB 通道增益	-98			dB
		$\text{IN}_{xx}$ 差分直流耦合输入, $-1\text{dBFS}$ 交流信号输入, 0dB 通道增益	-98			
		$\text{IN}_{xs}$ 差分直流耦合输入, $-13\text{dBFS}$ 交流信号输入, 12dB 通道增益	-96			
THD+N	总谐波失真 <sup>(2)</sup>	$\text{IN}_{xx}$ 单端交流耦合输入, $-1\text{dBFS}$ 交流信号输入, 0dB 通道增益	-96			dB
		$\text{IN}_{xx}$ 单端直流耦合输入, $-1\text{dBFS}$ 交流信号输入, 0dB 通道增益	-86			
		$\text{IN}_{xx}$ 单端多路复用交流耦合输入, $-1\text{dBFS}$ 交流信号输入, 0dB 通道增益, $10\text{k}\Omega$ 输入阻抗	-94			
<b>ADC 其他参数</b>						
	交流输入阻抗	输入引脚 $\text{IN}_{xP}$ 或 $\text{IN}_{xM}$ , $5\text{k}\Omega$ 输入阻抗模式	5.5			$\text{k}\Omega$
		输入引脚 $\text{IN}_{xP}$ 或 $\text{IN}_{xM}$ , $10\text{k}\Omega$ 输入阻抗模式	11			
		输入引脚 $\text{IN}_{xP}$ 或 $\text{IN}_{xM}$ , $40\text{k}\Omega$ 输入阻抗模式	44			
	数字音量控制范围	可编程 0.5dB 阶跃	-80	47		dB
	输入信号带宽	高达 192KSPS FS 速率	0.46			FS
	输入信号带宽	$>192\text{KSPS}$	90			kHz

除非另有说明,  $T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{\text{IN}} = 1\text{kHz}$  正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式, 线性相位抽取/插值滤波器  $5\text{k}\Omega$  输入阻抗设置、交流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}00$ ) 或直流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}10$ ) (如适用)、PLL 开启、通道增益 = 0dB、 $\text{MICBIAS}$  编程至  $\text{VREF}$  和其他默认配置; 测量时无滤波器, 使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量

参数	测试条件	最小值	标称值	最大值	单位
输出数据采样速率	可编程	4	768	$\text{kHz}$	
输出数据样本字长	可编程	16	32	位	
数字高通滤波器截止频率	具有可编程系数、-3dB 点 (默认设置) 的一阶 IIR 滤波器	1		$\text{Hz}$	
通道间隔离	-1dBFS 交流信号线路输入差分输入至非测量通道		-134		$\text{dB}$
通道间增益不匹配	-6dBFS 交流信号线路输入差分输入, 1kHz 正弦信号, 0dB 通道增益		$\pm 0.1$		$\text{dB}$
通道间相位不匹配	-6dBFS 交流信号线路输入差分输入, 1kHz 正弦信号		$\pm 0.01$		度
PSRR	100mV <sub>PP</sub> , AVDD 上 1kHz 正弦信号, 差分输入, 0dB 通道增益		121		$\text{dB}$
CMRR	差分直流耦合输入, 0dB 通道增益, -6dBFS 交流输入, 两个引脚上均为 1kHz 信号, 并在输出端测量电平		80		$\text{dB}$

**麦克风偏置**

	MICBIAS 噪声	带宽 = 20Hz 至 20kHz, A 加权, MICBIAS 和 VSS (散热焊盘) 之间连接 $1\mu\text{F}$ 电容器	2	$\mu\text{V}_{\text{RMS}}$
	MICBIAS 电压	旁路至 AVDD	AVDD	V
		AVDD=1.8V	1.375	
		AVDD=3.3V	2.75	

**数字 I/O**

$V_{IL}$	低电平数字输入逻辑电压阈值	除 SDA 和 SCL 以外的所有数字引脚, IOVDD 1.8V 或 1.2V 运行	-0.3	$0.35 \times \text{IOVDD}$	V
		除 SDA 和 SCL 以外的所有数字引脚, IOVDD 3.3V 运行	-0.3	0.8	
$V_{IH}$	高电平数字输入逻辑电压阈值	除 SDA 和 SCL 以外的所有数字引脚, IOVDD 1.8V 或 1.2V 运行	$0.65 \times \text{IOVDD}$	$\text{IOVDD} + 0.3$	V
		除 SDA 和 SCL 以外的所有数字引脚, IOVDD 3.3V 运行	2	$\text{IOVDD} + 0.3$	
$V_{OL}$	低电平数字输出电压	除 SDA 和 SCL 以外的所有数字引脚, $I_{OL} = -2\text{mA}$ , IOVDD 1.8V 或 1.2V 运行		0.45	V
		除 SDA 和 SCL 以外的所有数字引脚, $I_{OL} = -2\text{mA}$ , IOVDD 3.3V 运行		0.4	
$V_{OH}$	高电平数字输出电压	除 SDA 和 SCL 以外的所有数字引脚, $I_{OH} = 2\text{mA}$ , IOVDD 1.8V 或 1.2V 运行	$\text{IOVDD} - 0.45$		V
		除 SDA 和 SCL 以外的所有数字引脚, $I_{OH} = 2\text{mA}$ , IOVDD 3.3V 运行	2.4		
$V_{IL(I2C)}$	低电平数字输入逻辑电压阈值	SDA 和 SCL	-0.5	$0.3 \times \text{IOVDD}$	V
$V_{IH(I2C)}$	高电平数字输入逻辑电压阈值	SDA 和 SCL	$0.7 \times \text{IOVDD}$	$\text{IOVDD} + 0.5$	V
$V_{OL1(I2C)}$	低电平数字输出电压	SDA, $I_{OL(I2C)} = -3\text{mA}$ , IOVDD 3.3V 运行		0.4	V
$V_{OL2(I2C)}$	低电平数字输出电压	SDA, $I_{OL(I2C)} = -2\text{mA}$ , IOVDD = 1.8V 或 1.2V 运行		$0.2 \times \text{IOVDD}$	V

除非另有说明,  $T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{IN} = 1\text{kHz}$  正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式, 线性相位抽取/插值滤波器  $5\text{k}\Omega$  输入阻抗设置、交流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}00$ ) 或直流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}10$ ) (如适用)、PLL 开启、通道增益 = 0dB、 $\text{MICBIAS}$  编程至  $\text{VREF}$  和其他默认配置; 测量时无滤波器, 使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量

参数		测试条件	最小值	标称值	最大值	单位
$I_{OL(I2C)}$	低电平数字输出电流	$SDA, V_{OL(I2C)} = 0.4\text{V}$ , 标准模式或快速模式	3			mA
		$SDA, V_{OL(I2C)} = 0.4\text{V}$ , 快速+模式	20			
$I_{IL}$	数字输入的输入逻辑低电平漏电流	所有数字引脚, 输入 = 0V	-5	0.1	5	$\mu\text{A}$
$I_{IH}$	数字输入的输入逻辑高电平漏电流	所有数字引脚; 输入 = $\text{IOVDD}$	-5	0.1	5	$\mu\text{A}$
$C_{IN}$	数字输入的输入电容	所有数字引脚		5		$\text{pF}$
$R_{PD}$	置位时数字 I/O 引脚的下拉电阻			20		$\text{k}\Omega$

#### 典型电源电流消耗

$I_{AVDD}$	睡眠模式 (软件关断模式) 下的电流消耗	所有器件外部时钟停止	8		$\mu\text{A}$
$I_{IOVDD}$			1		
$I_{AVDD}$	MICBIAS 开启、5mA 负载、ADC 关闭时的电流消耗	$f_S = 48\text{kHz}$ , $\text{BCLK} = 256 \times f_S$	1.5		$\text{mA}$
			0.02		
$I_{AVDD}$	ADC 2 通道在 MICBIAS 关闭、PLL 开启的情况下运行时的电流消耗	$f_S = 16\text{kHz}$ , $\text{BCLK} = 512 \times f_S$	8.6		$\text{mA}$
			0.1		
$I_{AVDD}$	ADC 2 通道在 MICBIAS 关闭、PLL 开启的情况下运行时的电流消耗	$f_S = 48\text{kHz}$ , $\text{BCLK} = 512 \times f_S$		11.1	$\text{mA}$
$I_{AVDD}$	ADC 2 通道在 MICBIAS 关闭、PLL 开启的情况下运行时的电流消耗, $\text{AVDD}=1.8\text{V}$	$f_S = 48\text{kHz}$ , $\text{BCLK} = 512 \times f_S$		10.6	$\text{mA}$
$I_{AVDD}$	ADC 2 通道在 MICBIAS 开启、PLL 关闭的情况下运行时的电流消耗	$f_S = 48\text{kHz}$ , $\text{BCLK} = 512 \times f_S$	6.6		$\text{mA}$
			0.3		
$I_{AVDD}$	Power Tune 模式 <sup>(5)</sup> : ADC 2 通道在 MICBIAS 关闭、PLL 关闭的情况下运行时的电流消耗, $\text{AVDD}=1.8\text{V}$	$f_S = 48\text{kHz}$ , $\text{BCLK} = 128 \times f_S$		4.1	$\text{mA}$
$I_{AVDD}$	Power Tune 模式 <sup>(5)</sup> : ADC 2 通道在 MICBIAS 关闭、PLL 关闭的情况下运行时的电流消耗	$f_S = 48\text{kHz}$ , $\text{BCLK} = 128 \times f_S$		5.7	$\text{mA}$

- (1) 在 1kHz 满量程正弦波输入时的输出电平与交流信号输入对地短路时的输出电平之比, 使用音频分析仪在 20Hz 至 20kHz 的带宽范围内测量并进行 A 加权。
- (2) 所有性能测量均使用 20kHz 低通滤波器以及 A 加权滤波器 (如注明) 完成。如果不使用此类滤波器, 会导致比“电气特性”中所示更高的 THD+N 以及更低的 SNR 与动态范围读数。低通滤波器可消除带外噪声, 尽管这种噪声不可闻, 但会影响动态规格值。
- (3)  $\text{ADC\_CHx\_FULLSCALE\_VAL} = 1'\text{b}1$  和  $10\text{k}\Omega$  输入阻抗, 适用于高摆幅模式
- (4)  $\text{ADC\_CHx\_BW\_MODE} = 1'\text{b}1$  和  $40\text{k}\Omega$  输入阻抗, 适用于宽带模式
- (5)  $\text{PWR\_TUNE\_CFG0} = 0xD4$ , 适用于 Power Tune 模式

## 5.6 时序要求 : I<sup>2</sup>C 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、或者  $1.8\text{V}$  或  $1.2\text{V}$  时 (除非另有说明) ; 有关时序图, 请参阅图 5-1。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD}$   $1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

		最小值	标称值	最大值	单位
<b>标准模式</b>					
$f_{\text{SCL}}$	SCL 时钟频率	0	100	$\text{kHz}$	
$t_{\text{HD:STA}}$	(重复) START 条件后的保持时间。在此时间段之后, 生成第一个时钟脉冲。	4		$\mu\text{s}$	
$t_{\text{LOW}}$	SCL 时钟的低电平周期	4.7		$\mu\text{s}$	
$t_{\text{HIGH}}$	SCL 时钟的高电平周期	4		$\mu\text{s}$	
$t_{\text{SU:STA}}$	重复 START 条件的建立时间	4.7		$\mu\text{s}$	
$t_{\text{HD:DAT}}$	数据保持时间	0	3.45	$\mu\text{s}$	
$t_{\text{SU:DAT}}$	数据建立时间	250		$\text{ns}$	
$t_r$	SDA 和 SCL 上升时间		1000	$\text{ns}$	
$t_f$	SDA 和 SCL 下降时间		300	$\text{ns}$	
$t_{\text{SU:STO}}$	STOP 条件的建立时间	4		$\mu\text{s}$	
$t_{\text{BUF}}$	STOP 与 START 条件之间的总线空闲时间	4.7		$\mu\text{s}$	
<b>快速模式</b>					
$f_{\text{SCL}}$	SCL 时钟频率	0	400	$\text{kHz}$	
$t_{\text{HD:STA}}$	(重复) START 条件后的保持时间。在此时间段之后, 生成第一个时钟脉冲。	0.6		$\mu\text{s}$	
$t_{\text{LOW}}$	SCL 时钟的低电平周期	1.3		$\mu\text{s}$	
$t_{\text{HIGH}}$	SCL 时钟的高电平周期	0.6		$\mu\text{s}$	
$t_{\text{SU:STA}}$	重复 START 条件的建立时间	0.6		$\mu\text{s}$	
$t_{\text{HD:DAT}}$	数据保持时间	0	0.9	$\mu\text{s}$	
$t_{\text{SU:DAT}}$	数据建立时间	100		$\text{ns}$	
$t_r$	SDA 和 SCL 上升时间	20	300	$\text{ns}$	
$t_f$	SDA 和 SCL 下降时间	$20 \times (\text{IOVDD} / 5.5\text{V})$	300	$\text{ns}$	
$t_{\text{SU:STO}}$	STOP 条件的建立时间	0.6		$\mu\text{s}$	
$t_{\text{BUF}}$	STOP 与 START 条件之间的总线空闲时间	1.3		$\mu\text{s}$	
<b>超快速模式</b>					
$f_{\text{SCL}}$	SCL 时钟频率	0	1000	$\text{kHz}$	
$t_{\text{HD:STA}}$	(重复) START 条件后的保持时间。在此时间段之后, 生成第一个时钟脉冲。	0.26		$\mu\text{s}$	
$t_{\text{LOW}}$	SCL 时钟的低电平周期	0.5		$\mu\text{s}$	
$t_{\text{HIGH}}$	SCL 时钟的高电平周期	0.26		$\mu\text{s}$	
$t_{\text{SU:STA}}$	重复 START 条件的建立时间	0.26		$\mu\text{s}$	
$t_{\text{HD:DAT}}$	数据保持时间	0		$\mu\text{s}$	
$t_{\text{SU:DAT}}$	数据建立时间	50		$\text{ns}$	
$t_r$	SDA 和 SCL 上升时间		120	$\text{ns}$	
$t_f$	SDA 和 SCL 下降时间	$20 \times (\text{IOVDD} / 5.5\text{V})$	120	$\text{ns}$	
$t_{\text{SU:STO}}$	STOP 条件的建立时间	0.26		$\mu\text{s}$	
$t_{\text{BUF}}$	STOP 与 START 条件之间的总线空闲时间	0.5		$\mu\text{s}$	

## 5.7 开关特性 : I<sup>2</sup>C 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、或者  $1.8\text{V}$  或  $1.2\text{V}$  时 (除非另有说明) ; 有关时序图, 请参阅图 5-1。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

参数	测试条件	最小值	典型值	最大值	单位
$t_{d(\text{SDA})}$	标准模式	200	1250	ns	
	快速模式	200	850	ns	
	超快速模式		400	ns	

## 5.8 时序要求 : SPI 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明) ; 有关时序图, 请参阅图 5-2。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

参数	测试条件	最小值	标称值	最大值	单位
$t_{(\text{SCLK})}$	SCLK 周期	40		ns	
$t_{H(\text{SCLK})}$	SCLK 高电平脉冲持续时间	18		ns	
$t_{L(\text{SCLK})}$	SCLK 低电平脉冲持续时间	18		ns	
$t_{\text{LEAD}}$	启用超前时间	16		ns	
$t_{\text{TRAIL}}$	启用跟踪时间	16		ns	
$t_{\text{DSEQ}}$	顺序传输延迟	20		ns	
$t_{\text{SU}(\text{PICO})}$	PICO 数据设置时间	8		ns	
$t_{\text{HLD}(\text{PICO})}$	PICO 数据保持时间	8		ns	
$t_{r(\text{SCLK})}$	SCLK 上升时间	10% 至 90% 上升时间		6	ns
$t_{f(\text{SCLK})}$	SCLK 下降时间	90% 至 10% 下降时间		6	ns

## 5.9 开关特性 : SPI 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明) ; 有关时序图, 请参阅图 5-2。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

参数	测试条件	最小值	典型值	最大值	单位
$t_{a(\text{POCI})}$	$\text{POCI}$ 访问时间	$\text{IOVDD} = 1.2\text{V}$		18	ns
		$\text{IOVDD} = 1.8\text{V}$		18	ns
		$\text{IOVDD} = 3.3\text{V}$		14	
$t_{d(\text{POCI})}$	$\text{SCLK}$ 至 $\text{POCI}$ 延迟	$\text{SCLK}$ 的 50% 至 $\text{POCI}$ 的 50% , $\text{IOVDD} = 1.2\text{V}$		19	ns
		$\text{SCLK}$ 的 50% 至 $\text{POCI}$ 的 50% , $\text{IOVDD} = 1.8\text{V}$		19	ns
		$\text{SCLK}$ 的 50% 至 $\text{POCI}$ 的 50% , $\text{IOVDD} = 3.3\text{V}$		15	
$t_{\text{dis}(\text{POCI})}$	$\text{POCI}$ 禁用时间	$\text{IOVDD} = 1.2\text{V}$		18	ns
		$\text{IOVDD} = 1.8\text{V}$		18	ns
		$\text{IOVDD} = 3.3\text{V}$		14	

## 5.10 时序要求 : TDM、I<sup>2</sup>S 或 LJ 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明) ; 有关时序图, 请参阅图 5-3。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

参数	测试条件	最小值	标称值	最大值	单位
$t_{(\text{BCLK})}$	BCLK 周期	40		ns	
$t_{H(\text{BCLK})}$	BCLK 高电平脉冲持续时间 <sup>(1)</sup>	18		ns	
$t_{L(\text{BCLK})}$	BCLK 低电平脉冲持续时间 <sup>(1)</sup>	18		ns	

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明)；有关时序图，请参阅图 5-3。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息，请参阅第 7.3 节。

			最小值	标称值	最大值	单位
$t_{SU(\text{FSYNC})}$	FSYNC 设置时间		8			ns
$t_{HLD(\text{FSYNC})}$	FSYNC 保持时间		8			ns
$t_{SU(\text{DIN})}$	DIN 设置时间		8			ns
$t_{HLD(\text{DIN})}$	DIN 保持时间		8			ns
$t_{r(\text{BCLK})}$	BCLK 上升时间	10% 至 90% 上升时间		10		ns
$t_{f(\text{BCLK})}$	BCLK 下降时间	90% 至 10% 下降时间		10		ns

(1) 为了满足时序规格，如果  $\text{DOUT}$  数据线锁存在与器件用于传输  $\text{DOUT}$  数据的  $\text{BCLK}$  边沿极性相反的  $\text{BCLK}$  边沿极性上，则  $\text{BCLK}$  最短高电平或低电平脉冲持续时间必须大于 25ns。

## 5.11 开关特性 : TDM、I<sup>2</sup>S 或 LJ 接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明)；有关时序图，请参阅图 5-3。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息，请参阅第 7.3 节。

参数	测试条件	最小值	典型值	最大值	单位
$t_{d(\text{DOUT-BCLK})}$	$\text{BCLK}$ 至 $\text{DOUT}$ 延迟	$\text{BCLK}$ 的 50% 至 $\text{DOUT}$ 的 50%， $\text{IOVDD} = 1.2\text{V}$		18	ns
$t_{d(\text{DOUT-BCLK})}$	$\text{BCLK}$ 至 $\text{DOUT}$ 延迟	$\text{BCLK}$ 的 50% 至 $\text{DOUT}$ 的 50%， $\text{IOVDD} = 1.8\text{V}$		18	ns
		$\text{BCLK}$ 的 50% 至 $\text{DOUT}$ 的 50%， $\text{IOVDD} = 3.3\text{V}$		14	
$t_{d(\text{DOUT-FSYNC})}$	$\text{TDM}$ 或 $\text{LJ}$ 模式下的 $\text{FSYNC}$ 到 $\text{DOUT}$ 延迟 (对于 $\text{TX\_OFFSET} = 0$ 的 MSB 数据)	$\text{FSYNC}$ 的 50% 至 $\text{DOUT}$ 的 50%， $\text{IOVDD} = 1.2\text{V}$		18	ns
$t_{d(\text{DOUT-FSYNC})}$	$\text{TDM}$ 或 $\text{LJ}$ 模式下的 $\text{FSYNC}$ 到 $\text{DOUT}$ 延迟 (对于 $\text{TX\_OFFSET} = 0$ 的 MSB 数据)	$\text{FSYNC}$ 的 50% 至 $\text{DOUT}$ 的 50%， $\text{IOVDD} = 1.8\text{V}$		18	ns
		$\text{FSYNC}$ 的 50% 至 $\text{DOUT}$ 的 50%， $\text{IOVDD} = 3.3\text{V}$		14	
$f_{(\text{BCLK})}$	$\text{BCLK}$ 输出时钟频率；控制器模式 (1)			24.576	MHz
$t_{d(\text{FSYNC})}$	$\text{BCLK}$ 至 $\text{FSYNC}$ 延迟；控制器模式	$\text{BCLK}$ 的 50% 至 $\text{FSYNC}$ 的 50%， $\text{IOVDD} = 1.2\text{V}$		18	ns
$t_{d(\text{FSYNC})}$	$\text{BCLK}$ 至 $\text{FSYNC}$ 延迟；控制器模式	$\text{BCLK}$ 的 50% 至 $\text{FSYNC}$ 的 50%， $\text{IOVDD} = 1.8\text{V}$		18	ns
		$\text{BCLK}$ 的 50% 至 $\text{FSYNC}$ 的 50%， $\text{IOVDD} = 3.3\text{V}$		14	
$t_{H(\text{BCLK})}$	$\text{BCLK}$ 高电平脉冲持续时间；控制器模式	$\text{IOVDD} = 1.2\text{V}$		14	ns
$t_{H(\text{BCLK})}$	$\text{BCLK}$ 高电平脉冲持续时间；控制器模式	$\text{IOVDD} = 1.8\text{V}$		14	ns
		$\text{IOVDD} = 3.3\text{V}$		14	
$t_{L(\text{BCLK})}$	$\text{BCLK}$ 低电平脉冲持续时间；控制器模式	$\text{IOVDD} = 1.2\text{V}$		14	ns
$t_{L(\text{BCLK})}$	$\text{BCLK}$ 低电平脉冲持续时间；控制器模式	$\text{IOVDD} = 1.8\text{V}$		14	ns
		$\text{IOVDD} = 3.3\text{V}$		14	
$t_{r(\text{BCLK})}$	$\text{BCLK}$ 上升时间；控制器模式	10% - 90% 上升时间， $\text{IOVDD} = 1.2\text{V}$		10	ns
$t_{r(\text{BCLK})}$	$\text{BCLK}$ 上升时间；控制器模式	10% - 90% 上升时间， $\text{IOVDD} = 1.8\text{V}$		10	ns
		10% - 90% 上升时间， $\text{IOVDD} = 3.3\text{V}$		10	

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明) ; 有关时序图, 请参阅图 5-3。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

参数		测试条件	最小值	典型值	最大值	单位
$t_f(\text{BCLK})$	BCLK 下降时间 ; 控制器模式	90% - 10% 下降时间, $\text{IOVDD} = 1.2\text{V}$			8	ns
$t_f(\text{BCLK})$	BCLK 下降时间 ; 控制器模式	90% - 10% 下降时间, $\text{IOVDD} = 1.8\text{V}$			8	ns
		90% - 10% 下降时间, $\text{IOVDD} = 3.3\text{V}$			8	

- (1) 为了满足时序规格, 如果  $\text{DOUT}$  数据线锁存在与器件用于传输  $\text{DOUT}$  数据的  $\text{BCLK}$  边沿极性相反的  $\text{BCLK}$  边沿极性上, 则  $\text{BCLK}$  最短高电平或低电平脉冲持续时间必须大于  $25\text{ns}$ 。

## 5.12 时序要求 : PDM 数字麦克风接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明) ; 有关时序图, 请参阅图 5-4。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

		最小值	标称值	最大值	单位
$t_{SU}(\text{PDMDIN}x)$	PDMDIN $x$ 建立时间	30			ns
$t_{HLD}(\text{PDMDIN}x)$	PDMDIN $x$ 保持时间	0			ns

## 5.13 开关特性 : PDM 数字麦克风接口

$T_A = 25^\circ\text{C}$ 、 $\text{IOVDD} = 3.3\text{V}$  或  $1.8\text{V}$  或  $1.2\text{V}$  且所有输出端均具有  $20\text{pF}$  负载 (除非另有说明) ; 有关时序图, 请参阅图 5-4。正确设置  $\text{IOVDD\_IO\_MODE}$  位以实现  $\text{IOVDD} 1.8\text{V}$  和  $1.2\text{V}$  运行。有关更多详细信息, 请参阅第 7.3 节。

参数		测试条件	最小值	典型值	最大值	单位
$f_{(\text{PDMCLK})}$	PDMCLK 时钟频率		0.768	6.144		MHz
$t_H(\text{PDMCLK})$	PDMCLK 高电平脉冲持续时间		72			ns
$t_L(\text{PDMCLK})$	PDMCLK 低电平脉冲持续时间		72			ns
$t_r(\text{PDMCLK})$	PDMCLK 上升时间	10% 至 90% 上升时间		18		ns
$t_f(\text{PDMCLK})$	PDMCLK 下降时间	90% 至 10% 下降时间		18		ns

## 5.14 时序图




图 5-1. I<sup>2</sup>C 接口时序图




图 5-2. SPI 接口时序图




图 5-3. TDM (其中 BCLK\_POL = 1)、I<sup>2</sup>S 和 LJ 接口时序图





图 5-4. PDM 接口时序图


## 5.15 典型特性

除非另有说明,  $T_A = 25^\circ\text{C}$ 、 $\text{AVDD} = 3.3\text{V}$ 、 $\text{IOVDD} = 3.3\text{V}$ 、 $f_{\text{IN}} = 1\text{kHz}$  正弦信号、 $f_S = 48\text{kHz}$ 、32 位音频数据、 $\text{BCLK} = 256 \times f_S$ 、TDM 目标模式、线性相位抽取/滤波器、 $5\text{k}\Omega$  输入阻抗设置、交流耦合差分输入 ( $\text{ADC\_CHx\_CM\_TOL} = 2'\text{b}00$ )、PLL 开启、通道增益 = 0dB、MICBIAS 编程至 VREF 和其他默认配置; 测量时无滤波器, 使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量



交流耦合差分线路输入

图 5-5. ADC THD+N 级别与输入间的关系



交流耦合单端线路输入

图 5-6. ADC THD+N 级别与输入间的关系


具有  $10\text{k}\Omega$  输入阻抗设置的交流耦合单端多路复用器线路输入

图 5-7. ADC THD+N 级别与输入间的关系




交流耦合差分线路输入,  $\text{AVDD} = 1.8\text{V}$ 

图 5-8. ADC THD + N 级别与输入间的关系




交流耦合差分线路输入 (-60dBFS)

图 5-9. ADC A 加权 DR 与频率间的关系




交流耦合单端线路输入 (-60dBFS)

图 5-10. ADC A 加权 DR 与频率间的关系




交流耦合差分线路输入 (-1dBFS)




交流耦合单端线路输入 (-1dBFS)

图 5-11. ADC THD+N 与频率间的关系




交流耦合差分线路输入 (-6dBFS)

图 5-13. ADC 频率响应




交流耦合差分线路输入

图 5-14. 具有空闲通道输入的 ADC FFT




交流耦合差分线路输入

图 5-15. 具有 -60dBFS 输入的 ADC FFT




交流耦合差分线路输入

图 5-16. 具有 -1dBFS 输入的 AD FFT



ADC\_CHx\_CM\_TOL = 2'b10 时的直流耦合差分输入 (高 CMRR 模式)

图 5-17. ADC CMRR 与频率间的关系



交流耦合差分线路输入

图 5-18. ADC PSRR 与频率间的关系

## 6 详细说明

### 6.1 概述

TAA5212 是可扩展音频转换器器件系列中的一员。作为扩展器件系列的一部分，TAA5212 是一款高性能、低功耗的立体声音频模数转换器 (ADC)。此器件适用于广阔市场应用，例如加固型通信设备、IP 网络摄像头、专业音频和多媒体应用。此器件具有高动态范围，使其能够以高保真度实现远场音频录制。此器件集成了大量特性，可在空间受限的系统设计中降低成本、减小布板空间和功耗。扩展系列中的封装、性能和兼容配置使得该器件非常适合可扩展系统设计。

TAA5212 包含以下模块：

- 2 通道、多位、高性能  $\Delta$ - $\Sigma$  ADC
- 可配置单端或差分音频输入
- 低噪声可编程麦克风偏置输出
- 自动增益控制器 (AGC)
- 具有线性相位、低延迟或超低延迟选项的可编程抽取滤波器
- 适用于每个通道的可编程通道增益、音量控制和双二阶滤波器
- 每个通道都具有分辨率超高的可编程相位和增益校准
- 配有可编程截止频率和数字通道混频器的高通滤波器 (HPF)
- 配备高性能抽取滤波器的最高 4 通道脉冲密度调制 (PDM) 数字麦克风接口
- 增量 ADC 支持直流测量和低频信号监控/传感应用
- 具有独立采样速率 (同步) 的双 I<sup>2</sup>S、LJ 或 TDM 接口
- 同步采样速率转换器 (SRC)
- 支持多种系统时钟的集成低抖动锁相环 (PLL)
- 集成数字和模拟稳压器，用于支持单电源运行

TAA5212 支持使用 I<sup>2</sup>C 或 SPI 接口进行通信，用于配置控制寄存器。该器件支持灵活的音频串行接口 (时分多路复用 (TDM)、I<sup>2</sup>S 或左对齐 (LJ))，以在系统中各个器件之间无缝传输音频数据。在 TDM 模式下，TAA5212 还包含菊花链特性。当为需要高音频数据带宽的应用操作多个器件时，

这些功能放宽了共享 TDM 总线时序要求并降低了板设计复杂性。

表 6-1 列出了本文档中用于控制器件的寄存器的参考缩写。

**表 6-1. 寄存器引用缩写**

基准	缩写	说明	示例
页 y，寄存器 z，位 k	Py_Rz_D[k]	单个数据位。寄存器中单个位的值。	页 1，寄存器 36，位 0 = P1_R36_D[0]
页 y，寄存器 z，位 k:m	Py_Rz_D[k:m]	数据位的范围。数据位的范围 (含)。	页 1，寄存器 36，位 3-0 = P1_R36_D[3:0]
页 y，寄存器 z	Py_Rz	一个寄存器。将寄存器中的全部八位用作一个单元。	页 1，寄存器 36 = P1_R36
页 y，寄存器 z-n	Py_Rz-Rn	寄存器的范围。同一页中的一系列寄存器。	页 1，寄存器 36、37、38 = P1_R36-R38

## 6.2 功能方框图




图 6-1. 功能方框图

## 6.3 特性说明

### 6.3.1 串行接口

该器件有两个串行接口：控制接口和音频数据接口。控制串行接口用于器件配置。音频数据串行接口用于将音频数据传输到主机器件。

#### 6.3.1.1 控制串行接口

该器件包含配置寄存器和可编程系数，这些系数可以设置为特定系统和应用用例所需的值。所有这些寄存器均可通过 I<sup>2</sup>C 或 SPI 与器件通信来进行访问。有关更多信息，请参阅 [节 6.5](#) 和 [节 7](#)。

#### 6.3.1.2 音频串行接口

数字音频数据通过数字音频串行接口 (ASI) 或音频总线在主机处理器和 TAA5212 之间传输。该高度灵活的 ASI 总线包括用于多通道运行的 TDM 模式、对 I<sup>2</sup>S 或左对齐协议格式的支持、可编程数据长度选项、总线时钟线非常灵活的控制器/目标配置以及直接与系统内的多个器件进行通信的功能。

TAA5212 支持多达两个 ASI 接口。辅助 ASI 时钟和数据引脚可通过设置 GPIO 来进行配置。两个 ASI 的帧同步必须保持同步。有关辅助 ASI 的更多详细信息，请参阅 [TAA5X1X 同步采样速率转换应用报告](#)。

通过使用 PASI\_FORMAT[1:0] (P0\_R26\_D[7:6]) 寄存器位，可为主要 ASI 选择总线协议 TDM、I<sup>2</sup>S 或左平衡 (LJ) 格式。如 [表 6-2](#) 和 [表 6-3](#) 所示，这些模式都是最高有效字节 (MSB) 优先的脉冲编码调制 (PCM) 数据格式，输出通道数据字长可以通过配置 PASI\_WLEN[1:0] (P0\_R26\_D[5:4]) 寄存器位编程为 16、20、24 或 32 位。

**表 6-2. 主要音频串行接口格式**

<b>P0_R26_D[7:6] : PASI_FORMAT[1:0]</b>		<b>主要音频串行接口格式</b>
00 ( 默认值 )		时分多路复用 (TDM) 模式
01		IC 间音频 (I <sup>2</sup> S) 模式
10		左对齐 (LJ) 模式
11		保留 ( 不使用此设置 )

**表 6-3. 主要音频串行接口数据字长**

<b>P0_R26_D[5:4] : PASI_WLEN[1:0]</b>		<b>主要音频输出通道数据字长</b>
低		数据字长设置为 16 位
低		数据字长设置为 20 位
高		数据字长设置为 24 位
高		数据字长设置为 32 位

帧同步引脚 **FSYNC** 在该音频总线协议中用于定义帧的起始，并具有与输出数据采样速率相同的频率。位时钟引脚 **BCLK** 用于通过串行总线在时钟沿输出数字音频数据。一个帧中的位时钟周期数必须能够容纳具有编程数据字长的多个器件活动输出通道。一个帧包含多个时分通道时隙 (最多 32 个) 以及可变成字长，以便一个器件或共享同一音频总线的多个该器件在音频总线上完成所有输出通道音频数据传输。该器件支持多达 8 个输出通道，这些通道可在主要 **ASI** 总线上配置为将其音频数据放在总线时隙 0 至时隙 31 上。表 6-4 列出了输出通道 1 时隙配置设置。在 **I<sup>2</sup>S** 和 **LJ** 模式下，时隙分为两组，即左通道时隙和右通道时隙，如 [节 6.3.1.2.2](#) 和 [节 6.3.1.2.3](#) 所述。

**表 6-4. 输出通道 1 时隙分配设置**

<b>P0_R30_D[4:0] : PASI_TX_CH1_SLOT_NUM[4:0]</b>		<b>输出通道 1 时隙分配</b>
0 0000 = 0d ( 默认值 )		时隙 0 用于 TDM，或左侧时隙 0 用于 I <sup>2</sup> S、LJ。
0 0001 = 1d		时隙 1 用于 TDM，或左侧时隙 1 用于 LJ。
...		...
0 1111 = 15d		时隙 15 用于 TDM，或左侧时隙 15 用于 LJ
1 0000 = 16d		时隙 16 用于 TDM，或右侧时隙 0 用于 I <sup>2</sup> S、LJ。
...		...
1 1110 = 30d		时隙 30 用于 TDM，或右侧时隙 14 用于 LJ
1 1111 = 31d		时隙 31 用于 TDM，或右侧时隙 15 用于 LJ

同样，可以分别使用 **PASI\_TX\_CH2\_SLOT\_NUM** (**P0\_R31\_D[4:0]**) 至 **PASI\_TX\_CH8\_SLOT\_NUM** (**P0\_R37\_D[4:0]**) 寄存器来完成输出通道 2 至通道 8 的时隙分配设置。

时隙字长与为器件设置的主要 **ASI** 通道字长相同。如果所有器件在系统中共用同一 **ASI** 总线，则必须将所有器件的输出通道数据字长设置为相同的值。系统中 **ASI** 总线可能的最大时隙数受限于可用总线带宽，该带宽取决于 **BCLK** 频率、使用的输出数据采样速率以及配置的通道数据字长。

该器件还包括一项功能，可将时隙数据传输开始相对于帧同步偏移多达 31 个位时钟周期。可以为输入和输出数据路径单独配置偏移量。表 6-5 和表 6-6 分别列出了发送路径和接收路径 (用于菊花链 **DIN**) 的可编程偏移配置设置。

**表 6-5. ASI 时隙开始发送时的可编程偏移设置**

<b>P0_R28_D[4:0] : PASI_TX_OFFSET[4:0]</b>		<b>时隙数据传输开始的可编程偏移设置</b>
0 0000 = 0d ( 默认值 )		该器件遵循标准协议时序，没有任何偏移
0 0001 = 1d		与标准协议时序相比，时隙开始会偏移一个 <b>BCLK</b> 周期。对于 <b>I<sup>2</sup>S</b> 或 <b>LJ</b> ，与标准协议时序相比，左侧和右侧时隙开始会偏移一个 <b>BCLK</b> 周期
...		.....

表 6-5. ASI 时隙开始发送时的可编程偏移设置 (续)

P0_R28_D[4:0] : PASI_TX_OFFSET[4:0]		时隙数据传输开始的可编程偏移设置
1 1110 = 30d		与标准协议时序相比，时隙开始会偏移 30 个 BCLK 周期。对于 I <sup>2</sup> S 或 LJ，与标准协议时序相比，左侧和右侧时隙开始会偏移 30 个 BCLK 周期
1 1111 = 31d		与标准协议时序相比，时隙开始会偏移 31 个 BCLK 周期。对于 I <sup>2</sup> S 或 LJ，与标准协议时序相比，左侧和右侧时隙开始会偏移 31 个 BCLK 周期

表 6-6. ASI 时隙开始接收时的可编程偏移设置

P0_R38_D[4:0] : PASI_RX_OFFSET[4:0]		时隙数据接收开始时的可编程偏移设置
0 0000 = 0d (默认值)		该器件遵循标准协议时序，没有任何偏移。
0 0001 = 1d		与标准协议时序相比，时隙开始会偏移一个 BCLK 周期。对于 I <sup>2</sup> S 或 LJ，与标准协议时序相比，左侧和右侧时隙开始会偏移一个 BCLK 周期
... ...		... ...
1 1110 = 30d		与标准协议时序相比，时隙开始会偏移 30 个 BCLK 周期。对于 I <sup>2</sup> S 或 LJ，与标准协议时序相比，左侧和右侧时隙开始会偏移 30 个 BCLK 周期
1 1111 = 31d		与标准协议时序相比，时隙开始会偏移 31 个 BCLK 周期。对于 I <sup>2</sup> S 或 LJ，与标准协议时序相比，左侧和右侧时隙开始会偏移 31 个 BCLK 周期

与标准协议时序中使用的默认 FSYNC 极性相比，该器件还能够反转帧同步引脚 FSYNC 的极性，用于传输音频数据。该功能可以使用 PASI\_FSYNC\_POL (P0\_R26\_D[3]) 寄存器位来设置。同样，该器件可以反转位时钟引脚 BCLK 的极性，而这可以使用 PASI\_BCLK\_POL (P0\_R26\_D[2]) 寄存器位来设置。

此外，字时钟和位时钟还可以独立配置为控制器模式或目标模式，以便灵活地连接各种处理器。字时钟用于定义帧的起始，可编程为脉冲或方波信号。该时钟的频率对应于所选 ADC 采样频率的最大值。

### 6.3.1.2.1 时分多路复用 (TDM) 音频接口

在 TDM 模式（也称为 DSP 模式）下，FSYNC 的上升沿会首先从时隙 0 数据开始数据传输。紧接着时隙 0 数据传输，会按顺序传输剩余的时隙数据。FSYNC 和每个数据位 (TX\_OFFSET 等于 0 时，时隙 0 的 MSB 除外) 会在 BCLK 的上升沿传输。图 6-2 至图 6-5 展示了各种配置下 TDM 运行用于发送 DOUT 线路的协议时序。相同的协议时序也适用于接收 DIN 线路和支持菊花链输入。




图 6-2. TDM 模式标准协议时序 (PASI\_TX\_OFFSET = 0)




图 6-3. TDM 模式协议时序 (PASI\_TX\_OFFSET = 2)




图 6-4. TDM 模式协议时序 ( 无空闲 BCLK 周期 , PASI\_TX\_OFFSET = 2 )




图 6-5. TDM 模式协议时序 ( PASI\_TX\_OFFSET = 0 且 PASI\_BCLK\_POL = 1 )

为了使音频总线在 TDM 模式下正常运行 , 每帧的位时钟数必须大于或等于活动输出通道数乘以输出通道数据的编程字长。该器件支持 FSYNC 作为具有 1 周期宽位时钟的脉冲 , 同时也支持倍数。对于更高 BCLK 频率的运行 , 建议使用 PASI\_TX\_OFFSET 值大于 0 的 TDM 模式。

#### 6.3.1.2.2 IC 间音频(I<sup>2</sup>S) 接口

标准 I<sup>2</sup>S 协议仅针对两个通道进行定义 : 左通道和右通道。该器件为多通道运行扩展了相同的协议时序。在 I<sup>2</sup>S 模式下 , 左时隙 0 的 MSB 会在 FSYNC 下降沿之后第二个周期中的 BCLK 下降沿上传输。紧接着左侧时隙 0 数据传输 , 剩余的左侧时隙数据按顺序传输。右时隙 0 的 MSB 会在 FSYNC 上升沿之后第二个周期中的 BCLK 下降沿上传输。紧接着右侧时隙 0 数据传输 , 剩余的右侧时隙数据按顺序传输。FSYNC 和每个数据位在 BCLK 的下降沿传输。图 6-6 至图 6-9 展示了各种配置下 I<sup>2</sup>S 运行用于发送 DOUT 线路的协议时序。相同的协议时序也适用于接收 DIN 线路和支持菊花链输入。







图 6-6. I<sup>2</sup>S 模式标准协议时序 (PASI\_TX\_OFFSET = 0)

图 6-7. I<sup>2</sup>S 协议时序 (PASI\_TX\_OFFSET = 1)图 6-8. I<sup>2</sup>S 协议时序 (无空闲 BCLK 周期, PASI\_TX\_OFFSET = 0 )图 6-9. I<sup>2</sup>S 协议时序 (PASI\_TX\_OFFSET = 0 且 PASI\_BCLK\_POL = 1 )

为了使音频总线在 I<sup>2</sup>S 模式下正常运行，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的编程字长。器件 FSYNC 低电平脉冲必须是大于或等于活动左时隙数量乘以所配置的数据字长的 BCLK 周期数。同样，FSYNC 高电平脉冲必须是大于或等于活动右时隙数量乘以所配置的数据字长的 BCLK 周期数。

### 6.3.1.2.3 左对齐(LJ) 接口

标准 LJ 协议仅针对两个通道进行定义：左通道和右通道。该器件为多通道运行扩展了相同的协议时序。在 LJ 模式下，左侧时隙 0 的 MSB 在 FSYNC 上升沿之后的同一 BCLK 周期内传输。后续的每个数据位都在 BCLK 的下降沿传输。紧接着左侧时隙 0 数据传输，剩余的左侧时隙数据按顺序传输。右侧时隙 0 的 MSB 在 FSYNC 下降沿之后的同一 BCLK 周期内传输。后续的每个数据位都在 BCLK 的下降沿传输。紧接着右侧时隙 0 数据传输，剩余的右侧时隙数据按顺序传输。FSYNC 在 BCLK 的下降沿传输。图 6-10 至图 6-13 展示了各种配置下 LJ 运行用于发送 DOUT 线路的协议时序。相同的协议时序也适用于接收 DIN 线路和支持菊花链输入。




图 6-10. LJ 模式标准协议时序 ( $TX\_OFFSET = 0$ )




图 6-11. LJ 协议时序 ( $TX\_OFFSET = 2$ )




图 6-12. LJ 协议时序 (无空闲 BCLK 周期,  $TX\_OFFSET = 0$ )




图 6-13. LJ 协议时序 ( $TX\_OFFSET = 1$  且  $BCLK\_POL = 1$ )

为了使音频总线在 LJ 模式下正常运行，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的编程字长。器件 FSYNC 高电平脉冲必须是大于或等于活动左时隙数量乘以所配置的数据字长的 BCLK 周期数。同样，FSYNC 低电平脉冲必须是大于或等于活动右时隙数量乘以所配置的数据字长的 BCLK 周期数。对于更高 BCLK 频率的运行，建议使用  $TX\_OFFSET$  值大于 0 的 LJ 模式。

### 6.3.1.3 通过共享总线使用多个器件

该器件具有许多支持的功能和灵活选项，可在系统中用于通过共享单个公共 I<sup>2</sup>C 或 SPI 控制总线和音频串行接口总线无缝连接多个 TAA5212 器件或 TAA5212 和其他器件。这种架构支持在需要使用麦克风或扬声器阵列进行波束形成、音频会议、噪声消除等用途的系统中实现多个应用。图 6-14 显示了多个 TAA5212 器件共享控制总线和音频数据总线的配置图。




图 6-14. 多个 TAA5212 器件具有共享控制和音频数据总线

TAA5212 包含以下特性，用于通过共享总线实现多个器件的无缝连接和交互：

- 支持多达四个引脚可编程的 I<sup>2</sup>C 目标地址
- I<sup>2</sup>C 广播同时写入（或触发）所有 TAA5212 器件
- 支持多达 32 个用于音频串行接口的配置输入/输出通道时隙
- 针对器件中未使用的音频数据时隙提供三态特性（具有启用和禁用）
- 支持总线保持器特性（具有启用和禁用），以保持音频总线上最后驱动的值
- GPIOx、GPI1 或 GPO1 引脚可配置为辅助输入/输出数据通道或辅助音频串行接口
- GPIOx、GPI1 或 GPO1 引脚可用于多个 TAA5212 器件的菊花链配置
- 支持一个 BCLK 周期数据锁存时序，以降低高速接口的时序要求
- 主要和辅助音频串行接口的可编程控制器和目标选项
- 能够同步多个器件，来满足不同器件的同步采样要求

有关更多详细信息，请参阅 [具有共享 TDM 和 I<sup>2</sup>C/SPI 总线的多个 TAC5x1x 器件](#) 应用报告。

### 6.3.2 锁相环 (PLL) 和时钟生成

该器件具有智能自动配置模块，可生成 ADC 调制器和用于信号处理的数字滤波器引擎所需的所有必要内部时钟。该配置通过监测音频总线上 FSYNC 和 BCLK 信号的频率来实现。

该器件支持（FSYNC 信号频率的）各种数据采样率和 BCLK 与 FSYNC 之比，以便在内部配置所有时钟分频器（包括 PLL 配置），而无需主机编程。表 6-7 和表 6-8 列出了支持的 FSYNC 和 BCLK 频率。

表 6-7. 支持的 FSYNC (48kHz 的倍数或约数) 和 BCLK 频率

BCLK 与 FSYNC 之 比	BCLK (MHz)									
	FSYNC (4kHz)	FSYNC (8kHz)	FSYNC (16kHz)	FSYNC (24kHz)	FSYNC (32kHz)	FSYNC (48kHz)	FSYNC (96kHz)	FSYNC (192 kHz)	FSYNC (384kHz)	FSYNC (768kHz)
16	保留	保留	0.256	0.384	0.512	0.768	1.536	3.072	6.144	12.288
24	保留	保留	0.384	0.576	0.768	1.152	2.304	4.608	9.216	18.432
32	保留	0.256	0.512	0.768	1.024	1.536	3.072	6.144	12.288	24.576
48	保留	0.384	0.768	1.152	1.536	2.304	4.608	9.216	18.432	保留
64	0.256	0.512	1.024	1.536	2.048	3.072	6.144	12.288	24.576	保留

**表 6-7. 支持的 FSYNC ( 48kHz 的倍数或约数 ) 和 BCLK 频率 ( 续 )**

BCLK 与 FSYNC 之 比	BCLK (MHz)									
	FSYNC (4kHz)	FSYNC (8kHz)	FSYNC (16kHz)	FSYNC (24kHz)	FSYNC (32kHz)	FSYNC (48kHz)	FSYNC (96kHz)	FSYNC (192 kHz)	FSYNC (384kHz)	FSYNC (768kHz)
96	0.384	0.768	1.536	2.304	3.072	4.608	9.216	18.432	保留	保留
128	0.512	1.024	2.048	3.072	4.096	6.144	12.288	24.576	保留	保留
192	0.768	1.536	3.072	4.608	6.144	9.216	18.432	保留	保留	保留
256	1.024	2.048	4.096	6.144	8.192	12.288	24.576	保留	保留	保留
384	1.536	3.072	6.144	9.216	12.288	18.432	保留	保留	保留	保留
512	2.048	4.096	8.192	12.288	16.384	24.576	保留	保留	保留	保留
1024	4.096	8.192	16.384	24.576	保留	保留	保留	保留	保留	保留
2048	8.192	16.384	保留	保留	保留	保留	保留	保留	保留	保留

**表 6-8. 支持的 FSYNC ( 44.1kHz 的倍数或约数 ) 和 BCLK 频率**

BCLK 与 FSYNC 之比	BCLK (MHz)								
	FSYNC (7.35kHz)	FSYNC (14.7kHz)	FSYNC (22.05kHz)	FSYNC (29.4kHz)	FSYNC (44.1kHz)	FSYNC (88.2kHz)	FSYNC (176.4kHz)	FSYNC (352.8kHz)	FSYNC (705.6kHz)
16	保留	保留	0.3528	0.4704	0.7056	1.4112	2.8224	5.6448	11.2896
24	保留	0.3528	0.5292	0.7056	1.0584	2.1168	4.2336	8.4672	16.9344
32	保留	0.4704	0.7056	0.9408	1.4112	2.8224	5.6448	11.2896	22.5792
48	0.3528	0.7056	1.0584	1.4112	2.1168	4.2336	8.4672	16.9344	保留
64	0.4704	0.9408	1.4112	1.8816	2.8224	5.6448	11.2896	22.5792	保留
96	0.7056	1.4112	2.1168	2.8224	4.2336	8.4672	16.9344	保留	保留
128	0.9408	1.8816	2.8224	3.7632	5.6448	11.2896	22.5792	保留	保留
192	1.4112	2.8224	4.2336	5.6448	8.4672	16.9344	保留	保留	保留
256	1.8816	3.7632	5.6448	7.5264	11.2896	22.5792	保留	保留	保留
384	2.8224	5.6448	8.4672	11.2896	16.9344	保留	保留	保留	保留
512	3.7632	7.5264	11.2896	15.0528	22.5792	保留	保留	保留	保留
1024	7.5264	15.0528	22.5792	保留	保留	保留	保留	保留	保留
2048	15.0528	保留	保留	保留	保留	保留	保留	保留	保留

TAA5212 还支持除前面表格中所列之外的非音频采样速率。有关更多详细信息，请参阅 [器件的时钟配置和 TAx5x1x 系列的灵活时钟 应用报告](#)。

TAA5212 采样速率可以分别使用寄存器 CLK\_CFG0 (P0\_R50) 和 CLK\_CFG1 (P0\_R51) 对主要 ASI 和辅助 ASI 进行配置。CLK\_DET\_STS0 (P0\_R62) 和 CLK\_DET\_STS1 (P0\_R63) 寄存器还分别为主要 ASI 和辅助 ASI 在自动检测模式下捕获器件在 FSYNC 频率下的自动检测结果。寄存器 CLK\_DET\_STS2 (P0\_R64) 和 CLK\_DET\_STS3 (P0\_R65) 捕获器件在自动检测模式下为所选 ASI 检测到的 BCLK 与 FSYNC 之比，同时通过 CLK\_SRC\_SEL (P0\_R52\_D[3:1]) 寄存器将所选 ASI 选为 PLL 基准。如果器件找到任何不受支持的 FSYNC 频率和 BCLK 与 FSYNC 之比组合，器件会生成 ASI 时钟错误中断，并相应地关断器件的各个块。

在某些 ADC 通道已在运行时，TAA5212 也支持启用通道。这需要在上电之前进行预先配置，以指示在运行时可以启用的最大通道数，从而确保正确生成和使用时钟。这可以通过使用寄存器 DYN\_PUPD\_CFG (P0\_R119) 进行配置。ADC\_DYN\_PUPD\_EN (P0\_R119\_D[7]) 位可用于启用 ADC 通道动态上电。可以使用 ADC\_DYN\_MAXCH\_SEL (P0\_R119\_D[6]) 位来配置动态上电和断电所支持的最大通道数。

该器件使用集成的低抖动锁相环 (PLL) 来生成调制器和数字滤波器引擎以及其他控制块所需的内部时钟。该器件还支持使用 BCLK、GPIOx 或 GPI1 引脚 (作为 CCLK) 作为音频时钟源，而无需使用 PLL，从而降低功耗。但是，ADC 性能可能会因外部时钟源的抖动而下降，如果外部音频时钟源频率不够高，则可能无法支持某些处理功能。因此，TI 建议在高性能应用中使用 PLL。可以通过 CLK\_SRC\_SEL (P0\_R52\_D[3:1]) 寄存器来设置 PLL 基

准的各种选项。不同使用场景下的 [TAA52x2 功耗矩阵应用报告](#) 论述了有关如何在低功耗模式下不使用 PLL 时配置和使用器件的更多细节和信息。

该器件还支持使用 GPIOx 或 GPI1 引脚（作为 CCLK）作为基准输入时钟源来实现音频总线控制器模式运行，并支持各种灵活选项和各种系统时钟。有关控制器模式配置和操作的更多详细信息和信息，请参阅 [器件的时钟配置](#) 和 [TAA5x1x 系列的灵活时钟应用报告](#)。

音频总线时钟错误检测和自动检测功能会自动生成所有内部时钟，但可以分别使用 IGNORE\_CLK\_ERR (P0\_R4\_D[6]) 和 CUSTOM\_CLK\_CFG (P0\_R50\_D[0]) 寄存器位来禁用。在系统中，该禁用功能可用于支持自动检测方案未涵盖的自定义时钟频率。对于此类应用用例，必须注意确保多个时钟分频器均已正确配置。TI 建议使用 PPC3 GUI 进行器件配置设置；有关更多详细信息，请参阅 [TAC5212EVM-PDK 评估模块 用户指南](#) 和 [PurePath™ 控制台图形开发套件](#)。器件的时钟配置和 [TAA5x1x 系列的灵活时钟应用报告](#) 也介绍了自定义时钟配置的各个方面。有关器件时钟检测模块的更多详细信息，请参阅 [TAA5x1x 系列支持的时钟错误配置、检测和模式应用报告](#)。

当 PLL 关闭时，数字音量控制和使用可编程系数的其他功能（如双二阶滤波器、混频器、AGC 等）不适用，但高通滤波器 (HPF) 除外。

### 6.3.3 输入通道配置

TAA5212 包含两对模拟输入引脚 (INxP 和 INxM)，这些引脚可以配置为差分输入或单端输入，用于录音通道。该器件支持使用高性能多通道 ADC 同时对多达两个模拟通道进行录音。模拟引脚的输入源可以来自驻极体电容式模拟麦克风、微机电系统 (MEMS) 模拟麦克风，或来自系统板的线路输入（辅助输入）。模拟输入支持差分输入和单端输入，具有交流和直流耦合选项。

表 6-9 展示了录音通道 1 的输入配置。

表 6-9. 录音通道的输入源选择

P0_R80_D[7:6] : ADC_CH1_INSRC[1:0]		输入通道 1 配置
00 (默认值)		使用 IN1P 和 IN1M 的通道 1 的模拟差分输入
01		使用 IN1P 和 IN1M 的通道 1 的模拟单端输入（一个输入引脚上有信号，另一个引脚接地）
10		IN1P 上的模拟单端输入多路复用器（信号在一个输入引脚上，不需要额外的接地引脚）
11		IN1M 上的模拟单端输入多路复用器（信号在一个输入引脚上，不需要额外的接地引脚）

同样，可以使用 ADC\_CH2\_INSRC[1:0] (P0\_R85\_D[7:6]) 寄存器位来配置输入通道 2 的输入配置设置。

通常，语音或音频信号输入通过电容耦合（交流耦合）连接到器件。对于差分输入，器件输入端的共模变化限制为小于 100mVpp。然而，对于无法避免大共模波动或需要节省电路板空间的应用，该器件还支持提高共模容差和直流耦合输入的选项。可以通过在 ADC\_CH1\_CM\_TOL (P0\_R80\_D[3:2]) 和 ADC\_CH2\_CM\_TOL (P0\_R85\_D[3:2]) 寄存器位中设置输入共模容差，为每个通道单独完成这一配置。表 6-9 展示了通道 1 的这些选项。设置较高的共模容差可提高 CMRR 性能，代价是噪声性能降低几分贝。

表 6-10. 录音通道的输入共模容差

P0_R80_D[3:2] : ADC_CH1_CM_TOL[1:0]		输入通道 1 共模容差
00 (默认值)		具有共模变化容差的交流耦合输入，单端配置支持 50mVpp，差分配置支持 100mVpp
01		具有共模变化容差的交流耦合/直流耦合输入，单端配置支持 500mVpp，差分配置支持 1Vpp
10		具有共模变化容差的交流耦合/直流耦合输入，支持轨到轨（电源至地）（高 CMRR 容差模式）
11		保留

有关各种典型输入配置图，请参阅 [图 6-15 至图 6-18](#)。对于单端输入配置，在直流耦合模式下，INxM 引脚可以直接接地，但在交流耦合配置中，INxM 引脚必须在交流耦合电容器之后接地。为了获得出色的动态范围性能，应使

用差分交流耦合输入设置，并且器件输入端的共模变化应限制在 100mVpp 以下。有关更多详细信息，请参阅 [TAX5X1X 器件的模拟输入配置、混合和多路复用应用报告](#)。




图 6-15. 差分交流耦合输入连接 ( ADC\_CHx\_INSRC 设置为 2'b00、ADC\_CHx\_CM\_TOL 设置为 2'b00 或 2'b01 或 2'10 )




图 6-16. 差分直流耦合输入连接 ( ADC\_CHx\_INSRC 设置为 2'b00、ADC\_CHx\_CM\_TOL 设置为 2'b01 或 2'10 )




图 6-17. 单端交流耦合输入连接 ( ADC\_CHx\_INSRC 设置为 2'b01、ADC\_CHx\_CM\_TOL 设置为 2'b00 或 2'b01 或 2'10 )




图 6-18. 单端直流耦合输入连接 ( ADC\_CHx\_INSRC 设置为 2'b01、ADC\_CHx\_CM\_TOL 设置为 2'b01 或 2'10 )




图 6-19. INxP 交流耦合输入连接上的单端多路复用器 ( ADC\_CHx\_INSRC 设置为 2'b10、ADC\_CHx\_CM\_TOL 设置为 2'b00 或 2'b01 或 2'10 )




图 6-20. INxP 直流耦合输入连接上的单端多路复用器 ( ADC\_CHx\_INSRC 设置为 2'b10、ADC\_CHx\_CM\_TOL 设置为 2'b01 或 2'10 )

借助该器件，还可以根据输入源阻抗灵活地从  $5\text{k}\Omega$ （默认值）、 $10\text{k}\Omega$  和  $40\text{k}\Omega$  中选择 INxP 或 INxM 上的典型输入阻抗。所选输入阻抗值可能存在  $\pm 20\%$  的变化。当输入阻抗较高时，对应的噪声会稍高或动态范围较低。[表 6-11](#) 列出了录音通道输入阻抗的配置寄存器设置。

表 6-11. 录音通道的输入阻抗选择

P0_R80_D[5:4] : ADC_CH1_IMP[1:0]	通道 1 输入阻抗选择
00 (默认值)	INxP 或 INxM 上的通道 1 输入阻抗典型值为 $5\text{k}\Omega$
01	INxP 或 INxM 上的通道 1 输入阻抗典型值为 $10\text{k}\Omega$
10	INxP 或 INxM 上的通道 1 输入阻抗典型值为 $40\text{k}\Omega$
11	保留 (不使用此设置)

同样，可以使用 ADC\_CH2\_IMP[1:0] (P0\_R85\_D[5:4]) 配置输入通道 2 的输入阻抗选择设置。当 ADC 输入配置为单端多路复用器 (ADC\_CHx\_INSRC = 2'b10 或 2'b11) 时，不支持  $5\text{k}\Omega$  的输入阻抗设置，在高摆幅模式下也不支持 ([节 6.3.4](#))。

在交流耦合模式下，选择的耦合电容值必须确保由耦合电容器和输入阻抗形成的高通滤波器不影响期望的低频信号带宽和振幅。该耦合电容器必须在上电时充电至共模电压，然后才能开始进行正确录音。为了实现快速充电，该器件提供了可加快耦合电容器充电速度的模式。快速充电时序的默认值是针对耦合电容器高达  $1\mu\text{F}$  进行设置的。但是，如果系统中使用容值更大的电容器，则可以通过使用 **INCAP\_QCHG (P0\_R5\_D[7:6])** 寄存器位来增加快速充电时序。为了获得失真较低的性能，建议使用低电压系数电容器进行交流耦合。

如果应用使用数字 PDM 麦克风进行录音，则可以在器件中重新配置 GPIOx、GPI1 和 GPO1 引脚，以便支持最多 4 个通道来进行数字麦克风录音（不使用模拟通道时）。该器件还支持在两个模拟和两个数字麦克风通道或者一个模拟通道和三个数字麦克风通道上同时录音。[节 6.3.7](#) 介绍了有关数字 PDM 麦克风录音通道的更多详细信息。

TAA5212 也支持 ADC 的增量模式，其中模拟输入通道可用于直流测量。这可以通过设置 **IADC\_EN (P0\_R81\_D[7])** 进行配置。有关 ADC 增量模式的更多详细信息，请参阅[节 6.3.10](#)。

#### 6.3.4 基准电压

所有音频数据转换器都需要直流基准电压。TAA5212 通过在内部生成低噪声基准电压来实现低噪声性能。该基准电压由具有高 PSRR 性能的带隙电路生成。该音频转换器基准电压必须使用连接在 VREF 引脚与器件地 (VSS) 之间的最低  $1\mu\text{F}$  电容器从外部进行滤波。

该基准电压值可以使用 **VREF\_FSCALE (P0\_R77\_D[1:0])** 寄存器位进行配置，并且必须根据器件所需的满量程输入和系统中可用的 AVDD 电源电压，将其设置为适当的值。默认 VREF 值设置为  $2.75\text{V}$ ，能使器件支持  $2\text{V}_{\text{RMS}}$  差分满量程输入。该模式所需的最小 AVDD 电压为  $3\text{V}$ 。TAA5212 还支持具有  $4\text{V}_{\text{RMS}}$  差分摆幅的高摆幅模式，可通过将每个通道的 **ADC\_CHx\_FULLSCALE\_VAL ( P0\_R80\_D[1] 和 P0\_R85\_D[1] )** 独立设置为 1'b1 来启用该模式。[表 6-12](#) 列出了支持的各种 VREF 设置以及所需的 AVDD 运行模式和该配置支持的满量程输入信号。

**表 6-12. VREF 可编程设置**

<b>P0_R77_D[1:0] : VREF_FSCALE[1:0]</b>	<b>VREF 输出电压</b>	<b>支持差分满量程输入</b>	<b>支持单端满量程输入</b>	<b>AVDD 运行模式</b>
00 ( 默认值 )	$2.75\text{V}$	$2\text{V}_{\text{RMS}}$ ( 高摆幅模式下支持 $4\text{V}_{\text{RMS}}$ )	$1\text{V}_{\text{RMS}}$ ( 高摆幅模式下支持 $2\text{V}_{\text{RMS}}$ )	AVDD $3.3\text{V}$ 运行电压
01	$2.5\text{V}$	$1.818\text{V}_{\text{RMS}}$	$0.909\text{V}_{\text{RMS}}$	AVDD $3.3\text{V}$ 运行电压
10	$1.375\text{V}$	$1\text{V}_{\text{RMS}}$	$0.5\text{V}_{\text{RMS}}$	AVDD $1.8\text{V}$ 运行电压
11	保留	保留	保留	保留

为了实现低功耗，该音频基准模块会在睡眠模式或软件关断模式时断电，如所述[节 6.4.1](#)。退出睡眠模式时，音频基准模块使用内部快速充电方案上电，而 VREF 引脚在稳定时间（其与 VREF 引脚上的去耦电容器有关）后稳定到其稳态电压。使用  $1\mu\text{F}$  去耦电容器时，该时间大约等于  $3.5\text{ms}$ 。如果在 VREF 引脚上使用较高值的去耦电容器，则必须使用 **VREF\_QCHG (P0\_R2\_D[5:4])** 寄存器位重新配置快速充电设置，这些位支持  $3.5\text{ms}$ （默认值）、 $10\text{ms}$ 、 $50\text{ms}$  或  $100\text{ms}$  的选项。

#### 6.3.5 可编程麦克风偏置

该器件集成一个内置低噪声麦克风偏置引脚，该引脚可在系统中用于偏置驻极体电容式麦克风或为 MEMS 模拟或数字麦克风提供电源。集成的偏置放大器支持高达  $5\text{mA}$  的负载电流，可用于多个麦克风，旨在提供高 PSRR、低噪声和可编程偏置电压的组合，以便针对特定的麦克风组合对偏置进行微调。

当使用该 **MICBIAS** 引脚对多个麦克风进行偏置或供电时，请避免在用于 **MICBIAS** 连接的电路板布局布线上出现任何公共阻抗，以尽可能地减小麦克风之间的耦合。[表 6-13](#) 展示了可用的麦克风偏置可编程选项。

**表 6-13. MICBIAS 可编程设置**

P0_R77_D[3:2] : MICBIAS_VAL[1:0]	P0_R77_D[1:0] : VREF_FSCALE[1:0]	MICBIAS 输出电压
00 ( 默认值 )	00 ( 默认值 )	2.75V ( 与 VREF 输出相同 )
	01	2.5V ( 与 VREF 输出相同 )
	10	1.375V ( 与 VREF 输出相同 )
	11	保留 ( 不使用这些设置 )
01	00 ( 默认值 )	1.375V ( VREF 输出的 0.5 倍 )
	01	1.250V ( VREF 输出的 0.5 倍 )
	10 或 11	保留 ( 不使用这些设置 )
10	XX	保留 ( 不使用这些设置 )
11	XX	与 AVDD 相同


通过配置 MICBIAS\_PDZ (P0\_R120\_D[5]) 寄存器位可以打开或关闭 (默认) 麦克风偏置输出。此外，该器件还提供配置 GPIOx 或 GPI1 引脚的选项，以直接控制麦克风偏置输出的打开或关闭。该功能对于直接控制麦克风非常有用，无需主机进行 I<sup>2</sup>C 或 SPI 通信。如果 GPIOx 或 GPI1 引脚配置为关闭麦克风偏置，则 MICBIAS\_PDZ (P0\_R120\_D[5]) 寄存器位值将被忽略。

### 6.3.6 信号链处理

TAA5212 信号链由超低噪声、高性能和低功耗的模拟块以及高度灵活的可编程数字处理块组成。高性能和灵活性与紧凑的封装相结合，使得 TAA5212 非常适合需要多通道音频采集和回放的各种终端设备和应用。节 6.3.6.1 进一步介绍 ADC 信号链的关键元件。

#### 6.3.6.1 ADC 信号链

图 6-21 展示了录音路径信号链的关键元件。


**图 6-21. ADC 信号链处理流程图**

前端 ADC 噪声非常低，并具有 119dB 的动态范围性能。这款低噪声、低失真、多位、 $\Delta$ - $\Sigma$  ADC 使 TAA5212 能够在安静和嘈杂的环境中以极高的保真度录制远场音频信号。此外，ADC 架构具有固有的抗混叠滤波功能，能够很好地抑制多个调制器频率分量附近的带外频率噪声。因此，该器件可在 ADC 采样期间防止噪声混叠到音频频带中。此外，在信号链中，集成的高性能多级数字抽取滤波器会通过高阻带衰减来急剧削减任何带外频率噪声。

该器件还具有集成的可编程双二阶滤波器，可实现自定义低通、高通或任何其他所需的频率整形。因此，整体信号链架构无需添加用于抗混叠低通滤波的外部元件，从而显著节省外部系统元件成本和布板空间。有关更多详细信息，请参阅 [TAC5212 集成模拟抗混叠滤波器和灵活数字滤波器](#)。

信号链还包含各种高度可编程的数字处理块，例如相位校准、增益校准、高通滤波器、数字加法器或混频器、双二阶滤波器、同步采样速率转换器和音量控制。本节将进一步讨论这些处理块的详细信息。当不使用模拟录制通道时，该器件还支持多达四个数字 PDM 麦克风录制通道。

可以使用 CH\_EN (P0\_R118) 寄存器启用或禁用所需的录音输入通道。通常，该器件支持所有活动通道同时上电和断电，以进行同步录制。但是，根据应用需求，如果某些通道必须在另一个通道录音处于开启状态时动态上电或断电，则可以通过设置 DYN\_PUPD\_CFG (P0\_R119) 寄存器来支持该用例。

该器件支持高达 90kHz 的输入信号带宽，这允许使用 216kHz ( 或更高 ) 采样速率来录制高频非音频信号。可以通过设置 ADC\_CHx\_BW\_MODE 位 ( P0\_R80\_D[0] 和 P0\_R85\_D[0] ) 来启用或禁用宽带宽模式。宽带宽模式仅在  $40k\Omega$  输入阻抗设置 ( 表 6-11 ) 时受支持，而在高摆幅模式 ( 节 6.3.4 ) 时不受支持。

对于 48kHz 或更低的采样速率，该器件支持所有功能和各种可编程处理块。不过，对于高于 48kHz 的采样速率，支持的同时通道录音和播放数量和双二阶滤波器数量等都存在限制。有关更多详细信息，请参阅 [TAC5212 采样速率和受支持的可编程处理块](#)。

#### 6.3.6.1.1 6 至 4 输入选择多路复用器 (6:4 MUX)

该器件最多支持二个模拟通道和多达四个数字麦克风通道，并且能在给定时间支持四个通道上同时录音。TAA5212 ADC 输入信号链包含一个 6:4 多路复用器，可启用以下组合：

1. 全部 4 个数字 PDM 通道。
2. 2 个数字 PDM 通道和 2 个模拟通道
3. 3 个数字 PDM 通道和 1 个模拟通道。

可以使用 INTF4\_CFG (B0\_P0\_R19) 寄存器来启用这些组合。有关启用 PDM 通道的更多详细信息，请参阅 [节 6.3.7](#)。

#### 6.3.6.1.2 可编程通道增益和数字音量控制

该器件的每个输入通道都具有独立的可编程通道增益设置，用户可以根据系统中预期的最大输入信号和使用的 ADC VREF 设置 ( 请参阅 [节 6.3.4](#) 部分 ) 将其设置为适当的值，其中 ADC VREF 设置决定了 ADC 满量程信号电平。

采用可编程数字音量控制功能设置通道增益，其范围为 -80dB 至 47dB ( 步长为 0.5dB )，并提供通道录音静音选项。当 ADC 通道加电并录音期间，可以动态更改数字音量控制值。在音量控制变化期间，内部使用软调高或调低音量功能来避免任何可闻失真。可以使用 ADC\_DSP\_DISABLE\_SOFT\_STEP (P0\_R114\_D[1]) 寄存器位来完全禁用软步进。

每个输出通道 ( 包括数字麦克风录音通道 ) 都具有独立的数字音量控制设置。不过，该器件还支持使用通道 1 数字音量控制设置将所有通道的音量控制设置组合在一起的选项，而无论通道 1 是通电还是断电。可以使用 ADC\_DSP\_DVOL\_GANG (P0\_R114\_D[0]) 寄存器位来启用该组合。

[表 6-14](#) 展示了可用于通道 1 数字音量控制的可编程选项。

**表 6-14. 数字音量控制 (DVC) 可编程设置**

P0_R82_D[7:0] : ADC_CH1_DVOL[7:0]	输出通道 1 的 DVC 设置
0000 0000 = 0d	输出通道 1 DVC 设置为静音
0000 0001 = 1d	输出通道 1 DVC 设置为 -80dB
0000 0010 = 2d	输出通道 1 DVC 设置为 -79.5dB
0000 0011 = 3d	输出通道 1 DVC 设置为 -79dB
...	...

**表 6-14. 数字音量控制 (DVC) 可编程设置 (续)**

<b>P0_R82_D[7:0] : ADC_CH1_DVOL[7:0]</b>	<b>输出通道 1 的 DVC 设置</b>
1010 0000 = 160d	输出通道 1 DVC 设置为 -0.5dB
1010 0001 = 161d (默认值)	输出通道 1 DVC 设置为 0dB
1010 0010 = 162d	输出通道 1 DVC 设置为 0.5dB
...	...
1111 1101 = 253d	输出通道 1 DVC 设置为 46dB
1111 1110 = 254d	输出通道 1 DVC 设置为 46.5dB
1111 1111 = 255d	输出通道 1 DVC 设置为 47dB

同样，输出通道 2 至通道 4 的数字音量控制设置可以分别使用 CH2\_DVOL (P0\_R87) 至 CH4\_DVOL (P0\_R95) 寄存器位进行配置。

当该通道上电时，内部数字处理引擎会将音量从静音级别软斜升至编程的音量级别，当该通道断电时，内部数字处理引擎会将音量从编程的音量软斜降至静音。这种音量软步进是为了防止录音通道突然上电和断电。也可以使用 ADC\_DSP\_DISABLE\_SOFT\_STEP (P0\_R114\_D[1]) 寄存器位来完全禁用该功能。

用户利用数字音量 (DVOL) 控制功能，能控制增益，而无需可编程增益放大器 (PGA)。在 TAA5212 中，PGA 运算放大器集成到 ADC 前端，其超高性能等同于其他基于低噪声 PGA 的音频信号链，而功耗仅为基于传统 PGA 的器件的一小部分。有关更多详细信息，请参阅 [配有 TAX5XXX 器件的麦克风接口](#)。

如果 PLL 关闭，则可编程通道数字音量控制功能不适用。要设置通道衰减，用户可以使用 [节 6.3.6.1.5](#) 中所述的可编程高通滤波器系数进行配置。

### 6.3.6.1.3 可编程通道增益校准

除了数字音量控制外，此器件还提供可编程通道增益校准。每个通道的增益能够以 0.1dB 的步长进行精细校准或调整，增益误差范围为 -0.8dB 至 0.7dB。当尝试匹配外部元件和麦克风灵敏度导致的通道间增益时，此调整非常有用。该功能与常规数字音量控制相结合，可以在宽增益误差范围内实现所有通道上的增益匹配，分辨率为 0.1dB。[表 6-15](#) 展示了可用于通道 1 的通道增益校准的可编程选项。

**表 6-15. 通道增益校准可编程设置**

<b>P0_R83_D[7:4] : ADC_CH1_FGAIN[3:0]</b>	<b>输入通道 1 的通道增益校准设置</b>
0000 = 0d	输入通道 1 增益校准设置为 -0.8dB
0001 = 1d	输入通道 1 增益校准设置为 -0.7dB
...	...
1000 = 8d (默认值)	输入通道 1 增益校准设置为 0dB
...	...
1110 = 14d	输入通道 1 增益校准设置为 0.6dB
1111 = 15d	输入通道 1 增益校准设置为 0.7dB

同样，可以分别使用 ADC\_CH2\_CFG3 (P0\_R88) 至 ADC\_CH4\_CFG3 (P0\_R96) 寄存器位来配置输入通道 2 至通道 4 的通道增益校准设置。

### 6.3.6.1.4 可编程通道相位校准

除了增益校准外，每个录音通道的相位延迟可进行精细校准或调整，步长为一个调制器时钟周期，相位误差的周期范围为 1 至 63。模拟和数字麦克风的调制器时钟是独立设置的。对于模拟麦克风，所使用的时钟是用于 ADC MOD CLK 的时钟，默认配置中为 3.072MHz (输出数据采样速率为 48kHz 的倍数或约数) 或 2.8224MHz (输出数据采样速率为 44.1kHz 的倍数或约数)。为了实现节能，也可以通过使用 ADC\_CLK\_BY2\_MODE (B0\_P78\_D[7]) 寄存器位将 ADC 调制器时钟降低至 1.536MHz (输出数据采样速率为 48kHz 的倍数或约数) 或 1.4112MHz (输出数据采样速率为 44.1kHz 的倍数或约数)。对于数字麦克风，所使用的时钟是用于 PDM\_CLK

的时钟，也就是默认配置中的 3.072MHz (输出数据采样速率为 48kHz 的倍数或约数) 或 2.8224MHz (输出数据采样速率为 44.1kHz 的倍数或约数)。用户可以使用 PDM\_CLK\_CFG[1:0] (P0\_R53\_D[7:6]) 寄存器位配置 PDM\_CLK。对于许多必须在每个通道之间以高分辨率进行相位匹配的应用 (包括由外部元件或麦克风导致的任何通道间相位不匹配)，可编程通道相位校准功能非常有用。表 6-16 展示了使用默认调制器时钟运行时可用的通道相位校准可编程选项。

**表 6-16. 通道相位校准可编程设置**

P0_R84_D[7:2] : ADC_CH1_PCAL[5:0]	输入通道 1 的通道相位校准设置
00 0000 = 0d (默认值)	无相位校准
00 0001 = 1d	相位校准延迟设置为一个调制器时钟周期
...	...
11 1111 = 63d	相位校准延迟设置为 63 个调制器时钟周期

同样，可以分别使用 ADC\_CH2\_PCAL (P0\_R89\_D[7:2]) 到 ADC\_CH4\_PCAL (P0\_R97\_D[7:2]) 寄存器位来配置输入通道 2 到通道 4 的通道相位校准设置。


默认情况下，对模拟和数字麦克风通道都启用相位校准。通过 PCAL\_ANA\_DIG\_SEL (P0\_R84\_D[1:0]) 寄存器位可以将其更改为仅模拟麦克风或仅数字麦克风。当同时使用模拟输入和 PDM 输入进行转换时，如果模拟时钟和 PDM 时钟不同，则模拟通道的可用相位校准选项存在限制。当使用 ADC MOD CLK = 1.536MHz 或 1.4112MHz 且 PDM\_CLK = 6.144MHz 或 5.6448MHz 时，模拟通道仅支持 1 至 16 的相位校准延迟。当使用 ADC MOD CLK = 3.072MHz 或 2.8224 且 PDM\_CLK = 6.144MHz 或 5.6448MHz 时，模拟通道仅支持 1 至 32 的相位校准延迟。当使用 ADC MOD CLK = 1.536MHz 或 1.4112MHz 且 PDM\_CLK = 3.072MHz 或 2.8224MHz 时，模拟通道仅支持 1 至 32 的相位校准延迟。

#### 6.3.6.1.5 可编程数字高通滤波器

为了去除直流偏移分量并衰减录音数据中不需要的低频噪声成分，该器件支持可编程高通滤波器 (HPF)。HPF 不是独立于通道的滤波器设置，但全局适用于所有 ADC 通道。该 HPF 使用一阶无限脉冲响应 (IIR) 滤波器构建，并具有足够高的效率来滤除信号中可能的直流分量。表 6-17 展示了可用的预定义 -3dB 截止频率，该频率可使用 P0\_R114\_D[5:4] 的 ADC\_DSP\_HPF\_SEL[1:0] 寄存器位进行设置。此外，为了在特定应用中实现自定义的 -3dB 截止频率，该器件还允许在 DAC\_DSP\_HPF\_SEL[1:0] 寄存器位设置为 2'b00 时对一阶 IIR 滤波器系数进行编程。图 6-22 展示了 HPF 滤波器的频率响应图。

**表 6-17. HPF 可编程设置**

P0_R114_D[5:4] : ADC_DSP_HPF_SE L[1:0]	-3dB 截止频率设置	16 kHz 采样速率下截止频率为 -3dB	48 kHz 采样速率下 截止频率为 -3dB
00	可编程一阶 IIR 滤波器	可编程一阶 IIR 滤波器	可编程一阶 IIR 滤波器
01 (默认值)	$0.00002 \times f_s$	0.25Hz	1Hz
10	$0.00025 \times f_s$	4Hz	12Hz
11	$0.002 \times f_s$	32Hz	96Hz


**图 6-22. HPF 滤波器频率响应图**

方程式 1 给出了一阶可编程 IIR 滤波器的传递函数：

$$H(z) = \frac{N_0 + N_1 z^{-1}}{2^{31} - D_1 z^{-1}} \quad (1)$$

对于具有默认系数的该一阶可编程 IIR 滤波器，其频率响应在增益为 0dB (全通滤波器) 时是平坦的。主机器件可以通过对表 6-18 中的 IIR 系数进行编程来覆盖频率响应，从而实现高通滤波或任何其他必要滤波所需的频率响应。如果 `ADC_DSP_HPF_SEL[1:0]` 设置为 2'b00，则主机器件必须写入这些系数值以实现所需的频率响应，然后再对任何 ADC 通道上电以进行录音。表 6-18 展示了一阶 IIR 滤波器的滤波器系数。有关配置可编程系数的更多详细信息，请参阅节 7.2。

**表 6-18. 一阶 IIR 滤波器系数**

滤波器	滤波器系数	默认系数值	系数寄存器映射
可编程一阶 IIR 滤波器 (可分配至 HPF 或任何其他所需滤波器)	$N_0$	0x7FFFFFFF	P10_R120-R123
	$N_1$	0x00000000	P10_R124-R127
	$D_1$	0x00000000	P11_R8-R11

#### 6.3.6.1.6 可编程数字双二阶滤波器

该器件支持多达 12 个可编程数字双二阶滤波器，可用于 ADC 信号链，限制为每通道 3 个滤波器。这些高效滤波器可实现所需的频率响应。TAA5212 还支持适用于两通道录音使用案例的动态可编程双二阶滤波器。在数字信号处理中，数字双二阶滤波器是具有两个极点和两个零点的二阶递归线性滤波器。方程式 2 给出了每个双二阶滤波器的传递函数：

$$H(z) = \frac{N_0 + 2N_1 z^{-1} + N_2 z^{-2}}{2^{31} - 2D_1 z^{-1} - D_2 z^{-2}} \quad (2)$$

对于具有默认系数的双二阶滤波器部分，其频率响应在增益为 0dB (全通滤波器) 时是平坦的。主机器件可以通过对双二阶系数进行编程来覆盖频率响应，从而实现低通、高通或任何其他必要频率整形所需的频率响应。节 7.2.1 和节 7.2.2 介绍了混频器操作的可编程系数。如果需要双二阶滤波，那么主机器件必须先写入这些系数值，然后再为任何 ADC 通道上电以进行录音。在双通道使用案例中，TAA5212 还支持动态可编程滤波器。在这种情况下，器件对一个通道使用两组滤波器，并通过开关位来执行从一个滤波器组到另一滤波器组的切换。如表 6-19 所述，可以根据 `P0_R114_D[3:2]` 的 `ADC_DSP_BQ_CFG[1:0]` 寄存器设置为每个输出通道分配这些双二阶滤波器。通过将 `ADC_DSP_BQ_CFG[1:0]` 设置为 2'b00，会禁用所有录音通道的双二阶滤波，并且如果系统应用不需

要额外的滤波，则主机器件可以选择该设置。有关更多详细信息，请参阅 [AC5x1x 和 TAC5x1x-Q1 可编程双二阶滤波器 - 配置和应用应用报告](#)。

表 6-19. 双二阶滤波器在记录输出通道中的分配

可编程双二阶滤波器	使用 P0_R114_D[3:2] 寄存器设置的记录输出通道分配		
	ADC_DSP_BQ_CFG[1:0] = 2'b01 (每通道 1 个双二阶滤波器)	ADC_DSP_BQ_CFG[1:0] = 2'b10 (默认值) (每通道 2 个双二阶滤波器)	ADC_DSP_BQ_CFG[1:0] = 2'b11 (每通道 3 个双二阶滤波器)
双二阶滤波器 1	分配至输出通道 1	分配至输出通道 1	分配至输出通道 1
双二阶滤波器 2	分配至输出通道 2	分配至输出通道 2	分配至输出通道 2
双二阶滤波器 3	分配至输出通道 3	分配至输出通道 3	分配至输出通道 3
双二阶滤波器 4	分配至输出通道 4	分配至输出通道 4	分配至输出通道 4
双二阶滤波器 5	未使用	分配至输出通道 1	分配至输出通道 1
双二阶滤波器 6	未使用	分配至输出通道 2	分配至输出通道 2
双二阶滤波器 7	未使用	分配至输出通道 3	分配至输出通道 3
双二阶滤波器 8	未使用	分配至输出通道 4	分配至输出通道 4
双二阶滤波器 9	未使用	未使用	分配至输出通道 1
双二阶滤波器 10	未使用	未使用	分配至输出通道 2
双二阶滤波器 11	未使用	未使用	分配至输出通道 3
双二阶滤波器 12	未使用	未使用	分配至输出通道 4

表 6-20 所示为寄存器空间中的双二阶滤波器系数映射。

表 6-20. 双二阶滤波器系数寄存器映射

可编程双二阶滤波器	双二阶滤波器系数寄存器映射	可编程双二阶滤波器	双二阶滤波器系数寄存器映射
双二阶滤波器 1	P8_R8-R27	双二阶滤波器 7	P9_R8-R27
双二阶滤波器 2	P8_R28-R47	双二阶滤波器 8	P9_R28-R47
双二阶滤波器 3	P8_R48-R67	双二阶滤波器 9	P9_R48-R67
双二阶滤波器 4	P8_R68-R87	双二阶滤波器 10	P9_R68-R87
双二阶滤波器 5	P8_R88-R107	双二阶滤波器 11	P9_R88-R107
双二阶滤波器 6	P8_R108-R127	双二阶滤波器 12	P9_R108-R127

#### 6.3.6.1.7 可编程通道加法器和数字混频器

如果应用所需的 SNR 高于每个通道支持的 SNR，可以使用器件数字求和功能。在该模式下，数字录音数据能以相等的权重因子在通道上求和，这有助于降低等效录音噪声。该器件支持完全可编程的混频器功能，该功能可以将各种输入通道与其自定义可编程比例因子进行混频，以生成最终输出通道。图 6-23 所示的方框图描述了混频器 1 用于生成输出通道 1 的操作。节 7.2.3 介绍了混频器操作的可编程系数。




图 6-23. 可编程数字混频器方框图

混频器 2、混频器 3 和混频器 4 会执行类似的混频器操作，以分别生成输出通道 2、通道 3 和通道 4。TI 建议使用 PPC3 GUI 来配置可编程系数设置；有关更多详细信息，请参阅 [TAC5x1x 和 TAC5x1x-Q1 编解码器混频器配置](#) 和 [PurePath™ 控制台图形开发套件](#)。有关配置的更多详细信息，请参阅 [使用 TAx5x1x 可编程数字通道混频器应用报告](#)。

#### 6.3.6.1.8 可配置数字抽取滤波器

器件录音通道包括一个内置的高动态范围数字抽取滤波器，用于处理来自多位  $\Delta$ - $\Sigma$  调制器的过采样数据，从而以与 FSYNC 速率相同的奈奎斯特采样速率生成数字数据。如图 6-21 所示，该抽取滤波器也可用于处理来自数字麦克风的过采样 PDM 流。根据目标应用所需的频率响应、群延迟、功耗和相位线性度要求，可以从四种不同的类型中选择抽取滤波器。可以通过配置 ADC\_DSP\_DECI\_FILT (P0\_R114\_D[7:6]) 寄存器位来选择抽取滤波器选项。低功耗滤波器可以通过设置 ADC\_LOW\_PWR\_FILT (P0\_R78\_D[2]) 位来配置。下表 (表 6-21) 展示了录音通道抽取滤波器模式选择的配置寄存器设置。因此，这些器件适用于各种音频应用。

表 6-21. 录音通道的抽取滤波器模式选择

P0_R78_D[2] : ADC_LOW_PWR_FILT	P0_R114_D[7:6] : ADC_DSP_DECI_FILT[1:0]	抽取滤波器模式选择
0	00 (默认值)	线性相位滤波器用于抽取
0	01	低延时滤波器用于抽取
0	10	超低延时滤波器用于抽取
0	11	保留 (不使用此设置)
1	x	低功耗滤波器用于抽取

以下各节介绍了不同延迟选项和采样速率下的滤波器响应。

##### 6.3.6.1.8.1 线性相位滤波器

线性相位抽取滤波器是器件设置的默认滤波器，可用于需要在滤波器通常规格范围内具有良好线性相位和零相位偏差的所有应用。本节列出了所有受支持输出采样速率的滤波器性能规格和各种图。

###### 6.3.6.1.8.1.1 采样速率 : 8kHz 或 7.35kHz

图 6-24 和图 6-25 分别展示了采样速率为 8kHz 或 7.35kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-22 列出了其规格。




图 6-24. 线性相位抽取滤波器幅度响应




图 6-25. 线性相位抽取滤波器通带纹波

表 6-22. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_S$	-0.04	0.04	0.04	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	80.2			dB
	频率范围为 $4 \times f_S$ 以上	84.7			
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$	16.1		16.1	$1/f_S$

#### 6.3.6.1.8.1.2 采样速率 : 16kHz 或 14.7kHz

图 6-26 和图 6-27 分别展示了采样速率为 16kHz 或 14.7kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-23 列出了其规格。




图 6-26. 线性相位抽取滤波器幅度响应




图 6-27. 线性相位抽取滤波器通带纹波

表 6-23. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_S$	-0.04	0.04	0.04	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	80.2			dB
	频率范围为 $4 \times f_S$ 以上	84.7			
群延迟或延时	频率范围为 0 至 $0.454 \times f_S$	16.1		16.1	$1/f_S$

#### 6.3.6.1.8.1.3 采样速率 : 24kHz 或 22.05kHz

图 6-28 和图 6-29 分别展示了采样速率为 24kHz 或 22.05kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-24 列出了其规格。




图 6-28. 线性相位抽取滤波器幅度响应




图 6-29. 线性相位抽取滤波器通带纹波

表 6-24. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.455 \times f_s$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.6			dB
	频率范围为 $4 \times f_s$ 以上	93			
群延迟或延时	频率范围为 0 至 $0.455 \times f_s$		14.7		$1/f_s$

#### 6.3.6.1.8.1.4 采样速率 : 32kHz 或 29.4kHz

图 6-30 和图 6-31 分别展示了采样速率为 32kHz 或 29.4kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-25 列出了其规格。




图 6-30. 线性相位抽取滤波器幅度响应




图 6-31. 线性相位抽取滤波器通带纹波

表 6-25. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.455 \times f_s$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	80.6			dB
	频率范围为 $4 \times f_s$ 以上	92.9			
群延迟或延时	频率范围为 0 至 $0.455 \times f_s$		14.7		$1/f_s$

#### 6.3.6.1.8.1.5 采样速率 : 48kHz 或 44.1kHz

图 6-32 和图 6-33 分别展示了采样速率为 48kHz 或 44.1kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-26 列出了其规格。




图 6-32. 线性相位抽取滤波器幅度响应




图 6-33. 线性相位抽取滤波器通带纹波

表 6-26. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.454 \times f_s$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.58 \times f_s$ 至 $4 \times f_s$	82.2			dB
	频率范围为 $4 \times f_s$ 以上	98			
群延迟或延时	频率范围为 0 至 $0.454 \times f_s$		17		$1/f_s$

#### 6.3.6.1.8.1.6 采样速率 : 96kHz 或 88.2kHz

图 6-34 和图 6-35 分别展示了采样速率为 96kHz 或 88.2kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-27 列出了其规格。




图 6-34. 线性相位抽取滤波器幅度响应




图 6-35. 线性相位抽取滤波器通带纹波

表 6-27. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.455 \times f_s$	-0.05	0.06	0.06	dB
阻带衰减	频率范围为 $0.58 \times f_s$ 至 $4 \times f_s$	82.2			dB
	频率范围为 $4 \times f_s$ 以上	87			
群延迟或延时	频率范围为 0 至 $0.455 \times f_s$		16.9		$1/f_s$

#### 6.3.6.1.8.1.7 采样速率 : 192kHz 或 176.4kHz

图 6-36 和图 6-37 分别展示了采样速率为 192kHz 或 176.4kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-28 列出了其规格。




图 6-36. 线性相位抽取滤波器幅度响应




图 6-37. 线性相位抽取滤波器通带纹波

表 6-28. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.223 \times f_S$	-0.04	0.04	0.04	dB
阻带衰减	频率范围为 $0.391 \times f_S$ 至 $4 \times f_S$	80			dB
	频率范围为 $4 \times f_S$ 以上	82.2			
群延迟或延时	频率范围为 0 至 $0.223 \times f_S$		11.6		$1/f_S$

采样速率 : 384kHz 或 352.8kHz

图 6-38 和图 6-39 分别展示了采样速率为 384kHz 或 352.8kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-29 列出了其规格




图 6-38. 线性相位抽取滤波器幅度响应




图 6-39. 线性相位抽取滤波器通带纹波

表 6-29. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.227 \times f_S$	-0.07	0.07	0.07	dB
阻带衰减	频率范围为 $0.391 \times f_S$ 至 $4 \times f_S$	80			dB
	频率范围为 $4 \times f_S$ 以上	88.1			
群延迟或延时	频率范围为 0 至 $0.227 \times f_S$		11.4		$1/f_S$

采样速率：768kHz 或 705.6kHz

图 6-40 和图 6-41 分别展示了采样速率为 768kHz 或 705.6kHz 时此抽取滤波器的幅度响应和通带纹波，而表 6-30 列出了其规格。




图 6-40. 线性相位抽取滤波器幅度响应




图 6-41. 线性相位抽取滤波器通带纹波

表 6-30. 线性相位抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.121 \times f_s$	-0.05	0.05	0.05	dB
阻带衰减	频率范围为 $0.433 \times f_s$ 至 $4 \times f_s$	82.6			dB
	频率范围为 $4 \times f_s$ 以上	83.6			
群延迟或延时	频率范围为 0 至 $0.258 \times f_s$		6.4		$1/f_s$

### 6.3.6.1.8.2 低延迟滤波器

对于低延迟和最小相位偏差（在音频频带内）至关重要的应用，可以使用 TAA5212 上的低延迟抽取滤波器。该器件支持这些滤波器，其群延迟约为七个样本，在  $0.376 \times f_s$  频带内具有几乎为线性的相位响应。本节提供了低延迟滤波器所有受支持输出采样速率的滤波器性能规格和各种图。

#### 6.3.6.1.8.2.1 采样速率：24kHz 或 22.05kHz

图 6-42 展示了采样速率为 24kHz 或 22.05kHz 时此抽取滤波器的幅度响应，而图 6-43 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-31 列出了器件的规格。




图 6-42. 低延迟抽取滤波器幅度响应




图 6-43. 低延迟抽取滤波器通带纹波和相位偏差

表 6-31. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.492 \times f_s$	-0.67		0.67	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	81.8			dB
	频率范围为 $4 \times f_s$ 以上	115			
群延迟或延时	频率范围为 0 至 $0.376 \times f_s$		6.5		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.376 \times f_s$	-0.092		0.029	$1/f_s$
相位偏差	频率范围为 0 至 $0.376 \times f_s$	-0.3		0.27	度

### 6.3.6.1.8.2.2 采样速率 : 32kHz 或 29.4kHz

图 6-44 展示了采样速率为 32kHz 或 29.4kHz 时此抽取滤波器的幅度响应，而图 6-45 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-32 列出了器件的规格。




表 6-32. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.492 \times f_s$	-0.67		0.67	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	81.8			dB
	频率范围为 $4 \times f_s$ 以上	115			
群延迟或延时	频率范围为 0 至 $0.376 \times f_s$		6.5		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.376 \times f_s$	-0.092		0.029	$1/f_s$
相位偏差	频率范围为 0 至 $0.376 \times f_s$	-0.3		0.27	度

### 6.3.6.1.8.2.3 采样速率 : 48kHz 或 44.1kHz

图 6-46 展示了采样速率为 48kHz 或 44.1kHz 时此抽取滤波器的幅度响应，而图 6-47 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-33 列出了器件的规格。




图 6-46. 低延迟抽取滤波器幅度响应




图 6-47. 低延迟抽取滤波器通带纹波和相位偏差

表 6-33. 低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_s$	-0.02		0.02	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	86.3			dB
	频率范围为 $4 \times f_s$ 以上	96.8			
群延迟或延时	频率范围为 0 至 $0.376 \times f_s$		6.6		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.376 \times f_s$	-0.086		0.027	$1/f_s$
相位偏差	频率范围为 0 至 $0.376 \times f_s$	-0.25		0.3	度

#### 6.3.6.1.8.2.4 采样速率 : 96kHz 或 88.2kHz

图 6-48 展示了采样速率为 96kHz 或 88.2kHz 时此抽取滤波器的幅度响应，而图 6-49 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-34 列出了器件的规格。




图 6-48. 低延迟抽取滤波器幅度响应




图 6-49. 低延迟抽取滤波器通带纹波和相位偏差

表 6-34. 低延迟抽取滤波器规格


参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_s$	-0.02		0.03	dB
阻带衰减	频率范围为 $0.599 \times f_s$ 至 $4 \times f_s$	85.6			dB
	频率范围为 $4 \times f_s$ 以上	95.7			
群延迟或延时	频率范围为 0 至 $0.376 \times f_s$		6.6		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.376 \times f_s$	-0.086		0.022	$1/f_s$

**表 6-34. 低延迟抽取滤波器规格 (续)**

参数	测试条件	最小值	典型值	最大值	单位
相位偏差	频率范围为 0 至 $0.376 \times f_S$	-0.25	0.30	度	

#### 6.3.6.1.8.2.5 采样速率 : 192kHz 或 176.4kHz

图 6-50 展示了采样速率为 192kHz 或 176.4kHz 时此抽取滤波器的幅度响应，而图 6-51 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-35 列出了器件的规格。


**图 6-50. 低延迟抽取滤波器幅度响应**
**图 6-51. 低延迟抽取滤波器通带纹波和相位偏差**
**表 6-35. 低延迟抽取滤波器规格**

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_S$	-0.06	0.06	0.06	dB
阻带衰减	频率范围为 $0.571 \times f_S$ 至 $1.35 \times f_S$	90.5			dB
	频率范围为 $1 \times f_S$ 以上	86.9			
群延迟或延时	频率范围为 0 至 $0.327 \times f_S$		6.8		$1/f_S$
群延迟偏差	频率范围为 0 至 $0.327 \times f_S$	-0.296	0.829	0.829	$1/f_S$
相位偏差	频率范围为 0 至 $0.327 \times f_S$	-9.24	9.24	9.24	度

#### 6.3.6.1.8.3 超低延迟滤波器

对于超低延迟和最小相位偏差 (在音频频带内) 至关重要的应用，可以使用 TAA5212 上的超低延迟抽取滤波器。该器件支持这些滤波器，其群延迟约为四个样本，在  $0.325 \times f_S$  频带内具有合理的相位响应。本节提供了超低延迟滤波器所有受支持输出采样速率的滤波器性能规格和各种图。

#### 6.3.6.1.8.3.1 采样速率 : 24kHz 或 22.05kHz

图 6-52 展示了采样速率为 24kHz 或 22.05kHz 时此抽取滤波器的幅度响应，而图 6-53 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-36 列出了器件的规格。




图 6-52. 超低延迟抽取滤波器幅度响应




图 6-53. 超低延迟抽取滤波器通带纹波和相位偏差

表 6-36. 超低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.492 \times f_s$	-0.67	-0.67	-0.67	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	81.8			dB
	频率范围为 $4 \times f_s$ 以上	115			
群延迟或延时	频率范围为 0 至 $0.325 \times f_s$		2.8		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.325 \times f_s$	-0.292	0.765	0.765	$1/f_s$
相位偏差	频率范围为 0 至 $0.325 \times f_s$	-6.7	9.7	9.7	度

### 6.3.6.1.8.3.2 采样速率 : 32kHz 或 29.4kHz

图 6-54 展示了采样速率为 32kHz 或 29.4kHz 时此抽取滤波器的幅度响应，而图 6-55 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-37 列出了器件的规格。




图 6-54. 超低延迟抽取滤波器幅度响应




图 6-55. 超低延迟抽取滤波器通带纹波和相位偏差

表 6-37. 超低延迟抽取滤波器规格



参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.492 \times f_s$	-0.67	-0.67	-0.67	dB
阻带衰减	频率范围为 $0.6 \times f_s$ 至 $4 \times f_s$	81.8			dB
	频率范围为 $4 \times f_s$ 以上	115			
群延迟或延时	频率范围为 0 至 $0.325 \times f_s$		2.7		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.325 \times f_s$	-0.292	0.765	0.765	$1/f_s$

**表 6-37. 超低延迟抽取滤波器规格 (续)**

参数	测试条件	最小值	典型值	最大值	单位
相位偏差	频率范围为 0 至 $0.325 \times f_S$	-6.7		9.7	度

#### 6.3.6.1.8.3.3 采样速率 : 48kHz 或 44.1kHz

图 6-56 展示了采样速率为 48kHz 或 44.1kHz 时此抽取滤波器的幅度响应，而图 6-57 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-38 列出了器件的规格。


**图 6-56. 超低延迟抽取滤波器幅度响应**

**图 6-57. 超低延迟抽取滤波器通带纹波和相位偏差**
**表 6-38. 超低延迟抽取滤波器规格**

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_S$	-0.02		-0.02	dB
阻带衰减	频率范围为 $0.6 \times f_S$ 至 $4 \times f_S$	86.3			dB
	频率范围为 $4 \times f_S$ 以上	96.8			
群延迟或延时	频率范围为 0 至 $0.325 \times f_S$		2.8		$1/f_S$
群延迟偏差	频率范围为 0 至 $0.325 \times f_S$	-0.29		0.761	$1/f_S$
相位偏差	频率范围为 0 至 $0.325 \times f_S$	-6.6		9.6	度

#### 6.3.6.1.8.3.4 采样速率 : 96kHz 或 88.2kHz

图 6-58 展示了采样速率为 96kHz 或 88.2kHz 时此抽取滤波器的幅度响应，而图 6-59 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-39 列出了器件的规格。




**图 6-58. 超低延迟抽取滤波器幅度响应**

**图 6-59. 超低延迟抽取滤波器通带纹波和相位偏差**

表 6-39. 超低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_s$	-0.02		0.03	dB
阻带衰减	频率范围为 $0.599 \times f_s$ 至 $4 \times f_s$	85.6			dB
	频率范围为 $4 \times f_s$ 以上	95.7			
群延迟或延时	频率范围为 0 至 $0.325 \times f_s$		2.7		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.325 \times f_s$	-0.29		0.761	$1/f_s$
相位偏差	频率范围为 0 至 $0.325 \times f_s$	-6.6		9.6	度

### 6.3.6.1.8.3.5 采样速率 : 192kHz 或 176.4kHz

图 6-60 展示了采样速率为 192kHz 或 176.4kHz 时此抽取滤波器的幅度响应，而图 6-61 展示了该条件下此抽取滤波器的通带纹波和相位偏差。表 6-40 列出了器件的规格。




图 6-60. 超低延迟抽取滤波器幅度响应

图 6-61. 超低延迟抽取滤波器通带纹波和相位偏差

表 6-40. 超低延迟抽取滤波器规格

参数	测试条件	最小值	典型值	最大值	单位
通带纹波	频率范围为 0 至 $0.456 \times f_s$	-0.06		0.06	dB
阻带衰减	频率范围为 $0.571 \times f_s$ 至 $1.35 \times f_s$	90.5			dB
	频率范围为 $1.35 \times f_s$ 以上	86.9			
群延迟或延时	频率范围为 0 至 $0.325 \times f_s$		2.7		$1/f_s$
群延迟偏差	频率范围为 0 至 $0.325 \times f_s$	-0.293		0.794	$1/f_s$
相位偏差	频率范围为 0 至 $0.325 \times f_s$	-6.8		9.8	度

### 6.3.6.1.9 自动增益控制器 (AGC)

该器件包含一个用于 ADC 录音的自动增益控制器 (AGC)。如图 6-62 所示，在录制语音时，AGC 可用于保持标称恒定输出电平。当输入信号过大或非常弱时，例如当对着麦克风讲话的人靠近或远离麦克风时，该电路会自动调整通道增益，而不用在 AGC 模式下手动设置通道增益。AGC 算法具有多个可编程参数，包括目标电平、允许的最大增益、起音和减小 (或衰减) 时间常数以及噪声阈值，允许针对任何特定应用对该算法进行微调。这些是器件用于实现灵活性的可编程系数的一部分，可以使用节 7.2.6 和节 7.2.7 中的寄存器进行配置。




图 6-62. AGC 特性

目标电平表示 AGC 尝试将 ADC 输出信号电平保持为的标称近似输出电平。TAA5212 允许对不同的目标电平进行编程。建议为目标电平设置足够的裕度，以防止在出现响亮的声音时出现削波。有关 AGC 各种可配置参数和应用用例的更多详细信息，请参阅 [使用 TAx5x1x 系列中的自动增益控制器 \(AGC\) 应用报告](#)。TI 建议使用 PPC3 GUI 来配置可编程系数设置；有关更多详细信息，请参阅 [TAC5212EVM-PDK 评估模块用户指南](#) 和 [PurePath™ 控制台图形开发套件](#)。

#### 6.3.6.1.10 语音活动检测 (VAD)

TAA5212 作为低功耗活动检测 (LPAD) 方案的一部分，支持语音活动检测 (VAD) 模式。在此模式下，TAA5212 持续监控其中一个输入通道以进行语音检测。在此模式下，器件消耗较低的静态电流（由 AVDD 电源提供）。可以通过将 VAD\_EN (P0\_R120\_D[2]) 设置为 1'b1 来启用该功能。在检测到语音活动时，TAA5212 可以通过中断或自动唤醒向主机发出警报，并根据 I<sup>2</sup>C 编程配置开始录音。该警报可以通过 LPAD\_MODE (P1\_R30\_D[7:6]) 寄存器位进行配置。

模拟和数字麦克风接口均支持此功能。要实现超低功耗 VAD，建议使用数字麦克风接口。可以通过将 LPAD\_CH\_SEL (P1\_R30\_D[5:4]) 寄存器位设置为适当的值来选择 VAD 的输入通道。有关更多详细信息，请参阅 [如何使用 TAx511x 和 TAx521x 中的语言活动检测功能 应用报告](#)。

#### 6.3.6.1.11 超声波活动检测 (UAD)

TAA5212 作为低功耗活动检测 (LPAD) 方案的一部分，支持超声波活动检测 (UAD) 模式。在此模式下，TAA5212 持续监控其中一个输入通道有没有超声波频段中的信号。在此模式下，器件消耗较低的静态电流（由 AVDD 电源提供）。可以通过将 UAD\_EN (P0\_R120\_D[3]) 设置为 1'b1 来启用该功能。在检测到超声波活动时，TAA5212 可以通过中断或自动唤醒向主机发出警报，并根据 I<sup>2</sup>C 编程配置开始录音。该警报可以通过 LPAD\_MODE (P1\_R30\_D[7:6]) 寄存器位进行配置。

模拟和数字麦克风接口均支持此功能。要实现超低功耗 UAD，建议使用数字麦克风接口。可以通过将 LPAD\_CH\_SEL (P1\_R30\_D[5:4]) 寄存器位设置为适当的值来选择 UAD 的输入通道。有关更多详细信息，请参阅 [如何使用 TAx511x 和 TAx521x 中的语言活动检测功能 应用报告](#)。

### 6.3.7 数字 PDM 麦克风录音通道

除了支持模拟麦克风外，TAA5212 还可与数字脉冲密度调制 (PDM) 麦克风连接，并使用高阶、高性能的抽取滤波器来生成脉冲编码调制 (PCM) 输出数据，这些数据可通过音频串行接口传输到主机。（当不使用模拟录制通道时）该器件支持多达四个数字麦克风录制通道。该器件还支持在两个模拟和两个数字麦克风通道或者一个模拟通道和三个数字麦克风通道上同时录音。

根据数字 PDM 麦克风录音的要求，GPIOx、GPI1 和 GPO1 引脚可以按照表 6-41 配置用于 PDM 数据线路 (PDMDINx) 和 PDM 时钟 (PDMCLK) 功能。

该器件在内部生成 PDMCLK，其频率可使用 PDM\_CLK\_CFG[1:0] (P0\_R53\_D[7:6]) 寄存器位编程为 6.144MHz、3.072MHz、1.536MHz 或 768kHz (输出数据采样速率为 48kHz 的倍数或约数时)，或者 5.6448MHz、2.8224MHz、1.4112MHz 或 705.6kHz (输出数据采样速率为 44.1kHz 的倍数和约数时)。可以使用相应的配置寄存器在 GPIOx 和 GPO1 引脚上路由 PDMCLK : GPIO1\_CFG (P0\_R10[7:4])、GPIO2\_CFG (P0\_R11[7:4]) 和 GPO1\_CFG (P0\_R12[7:4])。连接外部数字麦克风设备。图 6-63 展示了数字 PDM 麦克风的连接图。




图 6-63. TAA5212 的数字 PDM 麦克风连接图

外部数字麦克风设备的一位输出可以连接到 GPI1 或 GPIOx 引脚。该器件支持两条 PDM 数据线路：PDMDIN1 和 PDMDIN2，这些线路通过寄存器 PDM\_DIN1\_SEL (P0\_R19\_D[3:2]) 和 PDM\_DIN2\_SEL (P0\_R19\_D[1:0]) 设置。使用 GPI1 时，请确保使用 GPI1\_CFG (P0\_R13[1]) 来启用 GPI1 功能。该单一数据线路可由两个数字麦克风共享，以将其数据放置在 PDMCLK 的相反边沿上。在内部，该器件根据 PDMDIN1\_EDGE (P0\_R19\_D[4]) 和 PDMDIN2\_EDGE (P0\_R19\_D[5]) 中设置的配置寄存器位，在 PDMCLK 的上升沿或下降沿锁存数据的稳定值。图 6-64 展示了数字 PDM 麦克风接口时序图。




图 6-64. 数字 PDM 麦克风协议时序图

使用数字麦克风进行录音时，相应 ADC 通道的模拟块将断电并被旁路，以提高功效。通道 3 和通道 4 仅支持数字麦克风接口。可以使用 PDM\_CH1\_SEL[1:0] (P0\_R19\_D[7]) 和 PDM\_CH2\_SEL[1:0] (P0\_R19\_D[6]) 寄存器位来分别为通道 1 至通道 2 选择模拟麦克风或数字麦克风。

### 6.3.8 中断、状态和数字 I/O 引脚多路复用

该器件中的某些事件可能需要主机处理器干预，并可用于触发主机处理器的中断。一个此类事件是音频串行接口 (ASI) 总线错误。如果检测到 ASI 总线错误时钟出现任何故障，该器件会关闭录音通道，例如：

- FSYNC 频率无效
- 无效的 SBCLK 与 FSYNC 之比
- SBCLK 或 FSYNC 时钟具有长暂停时间

当检测到 ASI 总线时钟错误时，该器件会尽快关闭所有录音和回放通道。解决所有 ASI 总线时钟错误后，器件音量会恢复到之前的状态，从而恢复音频。在 ASI 总线时钟错误期间，如果将时钟错误中断屏蔽寄存器位 INT\_MASK0[7] (P1\_R47\_D[7]) 设置为低电平，则内部中断请求 (IRQ) 中断信号会置为低电平。此外还可以通过锁存故障状态寄存器位 INT\_LTCH0 (P1\_R52) 回读该时钟故障，该寄存器是一个只读寄存器。读取锁存故障状态寄存器 INT\_LTCH0 会清除所有锁存故障状态。此外，该器件可配置为在 GPIOx 或 GPO1 引脚上路由内部 IRQ 中断信号，也可配置为开漏输出，以便这些引脚与其他器件的开漏中断输出进行线与连接。

通过设置 INT\_POL (P0\_R66\_D[7]) 寄存器位，可以将 IRQ 中断信号配置为低电平有效或高电平有效极性。通过对 INT\_EVENT[1:0] (P0\_R66\_D[6:5]) 寄存器位进行编程，该信号也可以配置为单个脉冲或一系列脉冲。如果中断配置为一系列脉冲，则事件将触发脉冲开始；当读取锁存的故障状态寄存器以确定中断原因时，脉冲将停止。

该器件还支持只读实时状态寄存器，以确定通道是上电还是断电，以及器件是否处于睡眠模式。这些状态寄存器位于 DEV\_STS0 (P0\_R121) 和 DEV\_STS1 (P0\_R122) 寄存器位中。

该器件具有一个多功能 GPIOx、GPI1 和 GPO1 引脚，这些引脚可针对所需的特定功能进行配置。表 6-41 列出了这些多功能引脚用于各种功能的所有可能分配。

表 6-41. 多功能引脚分配

行	引脚功能	GPIO1	GPIO2	GPO1	GPI1
—	—	GPIO1_CFG	GPIO2_CFG	GPO1_CFG	GPI1_CFG
—	—	P0_R10[7:4]	P0_R11[7:4]	P0_R12[7:4]	P0_R13[1]
A	引脚禁用	S <sup>(1)</sup>	S (默认值)	S (默认值)	S (默认值)
B	通用输出 (GPO)	S	S	S	NS
C	中断输出 (IRQ)	S (默认值)	S	S	NS
D	所有 ADC 通道断电	S	S	NS	S
E	PDM 时钟输出 (PDMCLK)	S	S	S	NS
F	MICBIAS 开/关输入 (BIASEN)	S	S	NS	S
G	通用输入 (GPI)	S	S	NS	S
H	控制器时钟输入 (CCLK)	S	S	S	S
I	ASI 菊花链输入	S	S	NS	S
J	PDM 数据输入 1 (PDMDIN1)	S	S	NS	S
K	PDM 数据输入 2 (PDMDIN2)	S	S	NS	S
L	ASI DOUT	S	S	S	NS
M	ASI BCLK	S	S	S	S
N	ASI FSYNC	S	S	S	S
O	通用时钟输出	S	S	S	NS
P	增量式 ADC 转换开始	S	S	NS	S

(1) S 表示此列中提到的相应 GPIO1、GPOx 或 GPIx 引脚支持此行中提到的功能。

每个 GPO1 或 GPIOx 引脚都可以分别使用 P0\_R10\_D[2:0]、P0\_R11\_D[2:0] 和 P0\_R12\_D[2:0] 中的 GPIOx\_DRV[2:0] 或 GPO1\_DRV[2:0] 寄存器位独立设置为所需的驱动配置设置。表 6-42 列出了驱动配置设置。

表 6-42. GPIOx 或 GPO1 引脚驱动配置设置

P0_R10_D[2:0] : GPO1_DRV[2:0]	GPIO1 的 GPIO 输出驱动配置设置
000	GPIO1 引脚设置为高阻抗 (悬空)
001	GPIO1 引脚设置为驱动为低电平有效或高电平有效
010 (默认值)	GPIO1 引脚设置为驱动为低电平有效或弱高电平 (片上上拉)
011	GPIO1 引脚设置为驱动为低电平有效或高阻态 (悬空)
100	GPIO1 引脚设置为驱动为弱低电平 (片上下拉) 或高电平有效
101	GPIO1 引脚设置为驱动为高阻态 (悬空) 或高电平有效
110 和 111	保留 (不使用这些设置)

当配置为通用输出 (GPO) 时，可以通过写入 GPO\_GPI\_VAL (P0\_R14) 寄存器来驱动 GPIOx 或 GPO1 引脚值。当配置为通用输入 (GPI) 时，GPIO\_MON 位 (P0\_R14\_D[3:1]) 可用于读回 GPIOx 或 GPI1 引脚的状态。

### 6.3.9 Power Tune 模式

在低功耗应用中，TAA5212 可将器件配置为功率调谐模式。使用 1.8V 电源时，典型功耗对于 1 通道录音为 5mW 对于 2 通道录音为 8mW，且差分输入动态范围为 105dB。可以通过将 PWR\_TUNE\_CFG0 (P0\_R78) 寄存器设置为 0xD4 来配置此模式。为了节能，通过使用 ADC\_CLK\_BY2\_MODE (B0\_P78\_D[7]) 寄存器位，将 ADC 调制器时钟设置为在 1.536MHz 下运行 (输出数据采样速率为 48kHz 的倍数或约数) 或设置为在 1.4112MHz 下运行 (输出数据采样速率为 44.1kHz 的倍数或约数)。在此模式下，并非所有 VREF 电压、共模容差 (ADC\_CHx\_CM\_TOL) 设置和输入通道配置 (ADC\_CHx\_INSRC) 设置的组合都推荐使用。有关更多详细信息，请参阅 [不同使用场景下的 TAA52x2 功耗矩阵应用报告](#)，了解此模式下支持的输入阻抗、VREF 电压、共模容差 (ADC\_CHx\_CM\_TOL) 设置和输入通道配置 (ADC\_CHx\_INSRC) 设置。

### 6.3.10 增量 ADC (IADC) 模式

在增量 ADC (IADC) 模式下，用户可以将输入的平均值转换为 24 位代码。这对于需要检测电压而不需要连续时域捕获的应用非常有用。

可以通过 IADC\_CH\_CFG (P0\_R81) 寄存器来设置 IADC 模式的各种配置。IADC\_MODE (P0\_R81\_D[6:5]) 可以配置为单次转换或顺序转换。在单次转换中，当用户启用转换时，器件将进入转换周期。转换结束时，IADC\_OneShot\_CONV\_DONE\_STS (P0\_R81\_D[2]) 位设置完毕。设置该位后，用户可以读取数据寄存器。在顺序转换中，器件将按顺序转换输入。转换速率取决于 IADC\_CFG (P0\_R76) 寄存器中设置的“跳过”、“转换”和“复位”值。

此操作具有 3 个不同的阶段：“跳过”、“转换”和“复位”。在“跳过”阶段，输入将被转换，但是在最终代码生成中不考虑与第一个“跳过”周期数量相对应的输出。在“转换”阶段、ADC 输出将用于最终代码生成。在“复位”阶段、ADC 内的各种内存元件将被复位。

也可以使用 ADC\_CHx\_CFG0 寄存器将 IADC 输入配置为单端或差分输入，以配置 ADC\_CHx\_INSRC。

用户可使用 GPIOx 或 GPI1 引脚通过 IADC\_CONVST\_GPIO (P0\_R21\_D[5:4]) 寄存器启动 IADC 模式，以简化控制。在这种情况下，IADC\_EN (P0\_R81\_D[7]) 的设置将被忽略。

有关更多详细信息，请参阅 [在 TAA5x1x 器件中配置和使用 IADC 模式应用报告](#)。

## 6.4 器件功能模式

### 6.4.1 睡眠模式或软件关断

在睡眠模式或软件关断模式下，该器件会从 AVDD 电源消耗极低的静态电流，同时允许 I<sup>2</sup>C 或 SPI 通信唤醒器件使其运行。

当主机器件将 SLEEP\_ENZ (P0\_R2\_D[0]) 位设置为 1'b0 时，该器件也可以进入睡眠模式。如果器件处于工作模式时 SLEEP\_ENZ 位置为低电平有效，该器件会缓慢降低录音数据的音量、关闭模拟块和数字块，并进入睡眠模式。但是，该器件仍会继续保留器件配置寄存器和可编程系数的最后一个编程值。

在睡眠模式下，请勿执行任何 I<sup>2</sup>C 或 SPI 事务，除非为了进入工作模式而退出睡眠模式。进入睡眠模式后，至少等待 10ms，然后再启动 I<sup>2</sup>C 或 SPI 事务以退出睡眠模式。

### 6.4.2 工作模式

如果主机器件通过将 SLEEP\_ENZ 位设置为 1'b1 退出睡眠模式，则该器件将进入工作模式。在工作模式下，可执行 I<sup>2</sup>C 或 SPI 事务来配置器件并为其加电以实现活动运行。进入工作模式后，在开始任何 I<sup>2</sup>C 或 SPI 事务之前至少等待 2ms，以便器件完成内部唤醒序列。

对可编程系数寄存器（[节 7.2](#)）和通道配置寄存器的读写操作必须在退出睡眠模式 10ms 后执行。

为目标应用和系统设置配置所有其他寄存器后，配置输入通道启用寄存器 P0\_R118 (CH\_EN)。最后，配置器件上电寄存器 P0\_R120 (PWR\_CFG)。在给相应通道上电之前，必须写入所有可编程系数值。

在工作模式下，通过读取 P0\_R121 (DEV\_STS0) 和 P0\_R122 (DEV\_STS1) 寄存器中的只读器件状态位，监视各个模块的上电和断电状态。

### 6.4.3 软件复位

通过将 SW\_RESET 位 (P0\_R1\_D[0])（自清零位）置为有效，可以随时完成软件复位。该软件复位会立即关断器件，并将所有器件配置寄存器和可编程系数恢复为默认值。

## 6.5 编程

该器件包含配置寄存器和可编程系数，这些系数可以设置为特定系统和应用用例所需的值。这些寄存器称为器件控制寄存器，每个宽度均为 8 位并使用页方案进行映射。

每页包含 128 个配置寄存器。所有器件配置寄存器都存储在页 0 中，这是上电时和软件复位后的默认页设置。所有可编程系数寄存器都位于页 0、页 1 和页 3 中。通过使用每页上寄存器 0 中的 PAGE[7:0] 位，可以将器件的当前页切换到所需的新页。

### 6.5.1 控制串行接口

可以使用 I<sup>2</sup>C 或 SPI 与器件通信来访问器件控制寄存器。

通过监视 SDA\_PICO、SCL\_SCLK、GPO1\_POCI GPI1\_CSZ 器件引脚（这些引脚是 I<sup>2</sup>C 或 SPI 接口的多路复用引脚），该器件会自动检测主机器件是使用 I<sup>2</sup>C 还是 SPI 通信来配置器件。对于给定的最终应用，主机器件必须始终使用 I<sup>2</sup>C 或 SPI 接口来配置器件，而不能同时使用两者。请参阅表 6-43。

**表 6-43. I<sup>2</sup>C 和 SPI 地址配置**

ADDR 设置	模式	器件地址 (7 位)	器件地址 (8 位)
接地短路	I <sup>2</sup> C	0x50	0xA0
将 4.7K $\Omega$ 下拉至地	I <sup>2</sup> C	0x51	0xA2
将 22K $\Omega$ 上拉至 AVDD	I <sup>2</sup> C	0x52	0xA4
将 4.7K $\Omega$ 上拉至 AVDD	I <sup>2</sup> C	0x53	0xA6
短接至 AVDD	SPI	不适用	不适用

#### 6.5.1.1 I<sup>2</sup>C 控制接口

该器件作为目标器件支持 I<sup>2</sup>C 控制协议，能够在标准模式、快速模式和快速+ 模式下运行。I<sup>2</sup>C 控制协议需要一个 7 位目标地址。目标地址的五个最高有效位 (MSB) 固定为 5'b10100 并且无法更改。两个最低有效位 (LSB) 是可编程的，并由 ADDR 引脚控制。请参阅表 6-43，了解 I<sup>2</sup>C 模式下 TAA5212 支持的四个可能器件地址。如果 I<sup>2</sup>C\_BRDCAST\_EN (P0\_R4\_D[1]) 位设置为 1'b1，则 7 位 I<sup>2</sup>C 目标地址固定为 7'b1010000，以便允许同时与系统中的所有 TAA5212 器件进行 I<sup>2</sup>C 广播通信。

##### 6.5.1.1.1 常规 I<sup>2</sup>C 运行

I<sup>2</sup>C 总线使用 SDA ( 数据 ) 和 SCL ( 时钟 ) 这两个信号，通过串行数据传输在系统中的集成电路之间进行通信。地址和数据 8 位字节优先以 MSB 的形式传输。此外，总线上传输的每个字节都由接收器件通过一个响应位进行响应。每次传输操作从控制器器件在总线上驱动启动条件开始，到控制器器件在总线上驱动停止条件结束。当时钟处于逻辑高电平时，总线使用数据引脚 (SDA) 上的转换来指示启动和停止条件。SDA 上从高电平转换到低电平表示启动，而从低电平转换到高电平表示停止。正常的数据位转换必须发生在时钟周期的低电平时间内。

控制器器件会驱动一个启动条件，后跟 7 位目标地址和读取/写入 (R/W) 位，以开启与另一个器件的通信，然后等待响应条件。目标器件会在响应时钟期间将 SDA 保持为低电平以指示响应。当发生这种情况时，控制器器件会传输序列的下一个字节。每个目标器件都通过一个唯一的 7 位目标地址加上 R/W 位 (1 个字节) 进行寻址。所有兼容器件均使用线与连接，通过双向总线共享相同的信号。

在启动和停止条件之间可以传输的字节数没有限制。在传输最后一个字时，控制器器件会生成一个停止条件以释放总线。图 6-65 显示了一般的数据传输序列。




图 6-65. 典型的 I<sup>2</sup>C 序列

在系统中，对 SDA 和 SCL 信号使用外部上拉电阻器，以设置总线的逻辑高电平。SDA 和 SCL 电压不得超过器件电源电压 IOVDD。

#### 6.5.1.1.2 I<sup>2</sup>C 单字节和多字节传输

该器件的 I<sup>2</sup>C 接口支持对所有寄存器进行单字节和多字节读取/写入操作。在多字节读取操作期间，只要控制器器件继续响应，器件就会从分配的寄存器开始，一次一个字节地以数据进行响应。

该器件支持顺序 I<sup>2</sup>C 寻址。对于写入事务，如果发出一个寄存器，然后是该寄存器的数据以及随后的所有剩余寄存器，则发生了顺序 I<sup>2</sup>C 写入事务。对于 I<sup>2</sup>C 顺序写入事务，发出的寄存器作为起始点，随后在传输停止或开始之前传输的数据量决定了写入的寄存器数量。

#### 6.5.1.1.2.1 I<sup>2</sup>C 单字节写入

如图 6-66 所示，单字节数据写入传输始于控制器器件发送启动条件，后跟 I<sup>2</sup>C 器件地址和读取/写入位。读/写位决定数据传输的方向。对于写入数据传输，读取/写入位必须设置为 0。在接收到正确的 I<sup>2</sup>C 目标地址和读取/写入位后，该器件会以一个响应位 (ACK) 进行响应。接下来，控制器器件传输对应于正在访问的器件内部寄存器地址的寄存器字节。收到寄存器字节之后，器件会再次用一个响应位 (ACK) 进行响应。然后，控制器将要写入的数据字节发送到指定的寄存器。完成后，目标器件以一个响应位 (ACK) 进行响应。最后，控制器器件发送停止条件以完成单字节数据写入传输。




图 6-66. I<sup>2</sup>C 单字节写入传输

### 6.5.1.1.2.2 I<sup>2</sup>C 多字节写入

如图 6-67 所示，多字节数据写入传输与单字节数据写入传输完全相同，唯一的例外是控制器器件将多个数据字节传输到目标器件。收到每个数据字节之后，器件会用一个响应位 (ACK) 进行响应。最后，在完成最后一个数据字节传输后，控制器器件发送停止条件。




图 6-67. I<sup>2</sup>C 多字节写入传输

### 6.5.1.1.2.3 I<sup>2</sup>C 单字节读取

如图 6-68 所示，单字节数据读取传输始于控制器器件发送启动条件，后跟 I<sup>2</sup>C 目标地址和读取/写入位。对于数据读取传输，先后完成了写入和读取操作。最初，执行写入以传输要读取的内部寄存器地址的地址字节。因此，将读取/写入位设置为 0。

在接收到目标地址和读取/写入位后，器件会以一个响应位 (ACK) 进行响应。然后，控制器器件发送内部寄存器地址字节，之后器件发出一个响应位 (ACK)。控制器器件再次发送另一个启动条件，然后是目标地址和读取/写入位。这次，将读取/写入位设置为 1，指示读取传输。接下来，该器件从正在读取的寄存器地址传输数据字节。接收到数据字节后，控制器器件发送一个无应答 (NACK) 信号，然后是一个停止条件，以完成单字节数据读取传输。




图 6-68. I<sup>2</sup>C 单字节读取传输

### 6.5.1.1.2.4 I<sup>2</sup>C 多字节读取

如图 6-69 所示，多字节数据读取传输与单字节数据读取传输完全相同，唯一的例外是器件将多个数据字节传输到控制器器件。除最后一个数据字节外，控制器器件在收到每个数据字节后都会用一个响应位进行响应。收到最后一个数据字节后，控制器器件发送一个无应答 (NACK) 信号，然后是一个停止条件，以完成数据读取传输。




图 6-69. I<sup>2</sup>C 多字节读取传输

## 6.5.1.2 SPI 控制接口

通用 SPI 协议支持在主机处理器 ( 控制器 ) 与外围器件之间进行全双工、同步、串行通信。SPI 控制器 ( 本例中为主机处理器 ) 生成同步时钟 ( 驱动至 SCLK )，并通过将外设选择引脚 CSZ 从高电平转换为低电平来启动传

输。SPI 外设器件（如 TAA5212）依赖控制器器件来启动和同步传输。传输由 SPI 控制器启动开始。来自 SPI 控制器的字节在控制器串行时钟（驱动至 **SCLK**）的控制下，开始移入外设 PICO 引脚。当该字节移入 PICO 引脚时，会有一个字节从 **POCI** 引脚移出到控制器移位寄存器。

请参阅表 6-44 有关配置器件以进行 SPI 控制的信息。表 6-44 介绍了 SPI 控制模式的引脚分配。

**表 6-44. SPI 控制的引脚分配**


引脚编号	引脚名称	SPI 模式下的引脚功能	说明
7	SCL	SCLK	SPI 串行位时钟
8	SDA	PICO	SPI 外设输入引脚
11	GP01	POCI	SPI 外设输出引脚
12	GPI1	CSZ	SPI 芯片选择引脚

TAA5212 支持标准 SPI 控制协议，其时钟极性设置为 0（典型微处理器 SPI 控制位 **CPOL = 0**），时钟相位设置为 1（典型微处理器 SPI 控制位 **CPHA = 1**）。**CSZ** 引脚可在两次传输之间保持低电平；但是该器件只会将 **CSZ** 下降沿之后传输的前八位当作命令字节，接下来的八位仅在写入寄存器时当作数据字节。该器件完全由寄存器控制。从这些寄存器读取数据和向其写入数据之前，先向 PICO 引脚发送一个 8 位命令。表 6-45 展示了该命令结构。前七位指定写入或读取的寄存器地址，范围为 0 至 127（十进制）。命令字以 **R/W** 位结尾，该位指定串行总线上的数据流方向。


在寄存器写入的情况下，将 **R/W** 位设置为 0。第二个数据字节发送到 PICO 引脚，并包含要写入寄存器的数据。寄存器读取以类似方式完成。8 位命令字发送 7 位寄存器地址，后跟 **R/W** 位等于 1，表示正在进行寄存器读取。然后，在该帧接下来的八个 **SCLK** 时钟期间，8 位寄存器数据在时钟沿从该器件上的 **POCI** 引脚输出。在 **CSZ** 引脚被拉高之前，该器件支持针对多字节数据写入/读取传输的顺序 SPI 寻址。多字节数据写入或读取传输分别与单字节数据写入或读取传输完全相同，直到所有数据字节传输完成。主机器件必须在所有数据字节传输期间将 **CSZ** 引脚保持为低电平。图 6-70 展示了单字节写入传输，而图 6-71 展示了单字节读取传输。

**表 6-45. SPI 命令字**

位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0
ADDR(6)	ADDR(5)	ADDR(4)	ADDR(3)	ADDR(2)	ADDR(1)	ADDR(0)	R/W



**图 6-70. SPI 单字节写入传输**



**图 6-71. SPI 单字节读取传输**

## 7 寄存器映射

本节详细介绍了器件的控制寄存器。所有这些寄存器均具有 8 位宽度，并分配给器件配置和可编程系数设置。这些寄存器使用页方案在内部进行映射，可以通过 I<sup>2</sup>C 或 SPI 与器件通信来控制该方案。每页包含 128 字节的寄存器。所有器件配置寄存器都存储在第 0 页、第 1 页和第 3 页中。第 0 页是上电时（以及软件复位后）的默认页面设置。通过使用每页上寄存器 0 中的 PAGE[7:0] 位，可以将器件当前页切换到所需的新页。

请勿从保留页或保留寄存器读取数据或向其写入数据。仅写入有效寄存器中保留位的默认值。

跨页访问寄存器的步骤如下：

- 选择页  $N$ （将数据  $N$  写入寄存器 0，无论当前页码如何）
- 从页  $N$  中的有效寄存器读取数据或向其中写入数据
- 选择新页  $M$ （将数据  $M$  写入寄存器 0，而不管当前页码如何）
- 从页  $M$  中的有效寄存器读取数据或向其中写入数据
- 根据需要重复

### 7.1 器件配置寄存器

本节介绍了器件页面 0、页面 1 和页面 3 的器件配置寄存器。表 7-1 列出了器件寄存器的访问代码。

表 7-1. 访问类型代码

访问类型	代码	说明
读取类型		
R	R	读取
R-W	R/W	读取或写入
写入类型		
W	W	写入

### 7.1.1 TAA5212\_B0\_P0 寄存器

表 7-2 列出了 TAA5212\_B0\_P0 寄存器的存储器映射寄存器。表 7-2 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

**表 7-2. TAA5212\_B0\_P0 寄存器**

地址	首字母缩写词	寄存器名称	复位值	部分
0x0	PAGE_CFG	器件页寄存器	0x00	<a href="#">节 7.1.1.1</a>
0x1	SW_RESET	软件复位寄存器	0x00	<a href="#">节 7.1.1.2</a>
0x2	DEV_MISC_CFG	器件杂项配置寄存器	0x00	<a href="#">节 7.1.1.3</a>
0x3	AVDD_IOVDD_STS	电源状态寄存器	0x00	<a href="#">节 7.1.1.4</a>
0x4	MISC_CFG	杂项配置寄存器	0x00	<a href="#">节 7.1.1.5</a>
0x5	MISC_CFG1	杂项配置寄存器 1	0x15	<a href="#">节 7.1.1.6</a>
0x7	MISC_CFG0	杂项配置寄存器 0	0x00	<a href="#">节 7.1.1.7</a>
0xA	GPIO1_CFG0	GPIO1 配置寄存器 0	0x32	<a href="#">节 7.1.1.8</a>
0xB	GPIO2_CFG0	GPIO2 配置寄存器 0	0x00	<a href="#">节 7.1.1.9</a>
0xC	GPO1_CFG0	GPO1 配置寄存器 0	0x00	<a href="#">节 7.1.1.10</a>
0xD	GPI_CFG	GPI1 配置寄存器 0	0x00	<a href="#">节 7.1.1.11</a>
0xE	GPO_GPI_VAL	GPO、GPO 输出值寄存器	0x00	<a href="#">节 7.1.1.12</a>
0xF	INTF_CFG0	接口配置寄存器 0	0x00	<a href="#">节 7.1.1.13</a>
0x10	INTF_CFG1	接口配置寄存器 1	0x52	<a href="#">节 7.1.1.14</a>
0x11	INTF_CFG2	接口配置寄存器 2	0x80	<a href="#">节 7.1.1.15</a>
0x12	INTF_CFG3	接口配置寄存器 3	0x00	<a href="#">节 7.1.1.16</a>
0x13	INTF_CFG4	接口配置寄存器 4	0x00	<a href="#">节 7.1.1.17</a>
0x14	INTF_CFG5	接口配置寄存器 5	0x00	<a href="#">节 7.1.1.18</a>
0x15	INTF_CFG6	接口配置寄存器 6	0x00	<a href="#">节 7.1.1.19</a>
0x18	ASI_CFG0	ASI 配置寄存器 0	0x40	<a href="#">节 7.1.1.20</a>
0x19	ASI_CFG1	ASI 配置寄存器 1	0x00	<a href="#">节 7.1.1.21</a>
0x1A	PASI_CFG0	主要ASI配置寄存器 0	0x30	<a href="#">节 7.1.1.22</a>
0x1B	PASI_TX_CFG0	PASI TX 配置寄存器 0	0x00	<a href="#">节 7.1.1.23</a>
0x1C	PASI_TX_CFG1	PASI TX 配置寄存器 1	0x00	<a href="#">节 7.1.1.24</a>
0x1D	PASI_TX_CFG2	PASI TX 配置寄存器 2	0x00	<a href="#">节 7.1.1.25</a>
0x1E	PASI_TX_CH1_CFG	PASI TX 通道 1 配置寄存器	0x20	<a href="#">节 7.1.1.26</a>
0x1F	PASI_TX_CH2_CFG	PASI TX 通道 2 配置寄存器	0x21	<a href="#">节 7.1.1.27</a>
0x20	PASI_TX_CH3_CFG	PASI TX 通道 3 配置寄存器	0x02	<a href="#">节 7.1.1.28</a>
0x21	PASI_TX_CH4_CFG	PASI TX 通道 4 配置寄存器	0x03	<a href="#">节 7.1.1.29</a>
0x22	PASI_TX_CH5_CFG	PASI TX 通道 5 配置寄存器	0x04	<a href="#">节 7.1.1.30</a>
0x23	PASI_TX_CH6_CFG	PASI TX 通道 6 配置寄存器	0x05	<a href="#">节 7.1.1.31</a>
0x24	PASI_TX_CH7_CFG	PASI TX 通道 7 配置寄存器	0x06	<a href="#">节 7.1.1.32</a>
0x25	PASI_TX_CH8_CFG	PASI TX 通道 8 配置寄存器	0x07	<a href="#">节 7.1.1.33</a>
0x26	PASI_RX_CFG0	PASI RX 配置寄存器 0	0x00	<a href="#">节 7.1.1.34</a>
0x32	CLK_CFG0	时钟配置寄存器 0	0x00	<a href="#">节 7.1.1.35</a>
0x33	CLK_CFG1	时钟配置寄存器 1	0x00	<a href="#">节 7.1.1.36</a>
0x34	CLK_CFG2	时钟配置寄存器 2	0x40	<a href="#">节 7.1.1.37</a>
0x35	CNT_CLK_CFG0	控制器模式时钟配置寄存器 0	0x00	<a href="#">节 7.1.1.38</a>
0x36	CNT_CLK_CFG1	控制器模式时钟配置寄存器 1	0x00	<a href="#">节 7.1.1.39</a>

表 7-2. TAA5212\_B0\_P0 寄存器 (续)

地址	首字母缩写词	寄存器名称	复位值	部分
0x37	CNT_CLK_CFG2	控制器模式时钟配置寄存器 2	0x20	<a href="#">节 7.1.1.40</a>
0x38	CNT_CLK_CFG3	控制器模式时钟配置寄存器 3	0x00	<a href="#">节 7.1.1.41</a>
0x39	CNT_CLK_CFG4	控制器模式时钟配置寄存器 4	0x00	<a href="#">节 7.1.1.42</a>
0x3A	CNT_CLK_CFG5	控制器模式时钟配置寄存器 5	0x00	<a href="#">节 7.1.1.43</a>
0x3B	CNT_CLK_CFG6	控制器模式时钟配置寄存器 6	0x00	<a href="#">节 7.1.1.44</a>
0x3C	CLK_ERR_STS0	时钟错误和状态寄存器 0	0x00	<a href="#">节 7.1.1.45</a>
0x3D	CLK_ERR_STS1	时钟错误和状态寄存器 1	0x00	<a href="#">节 7.1.1.46</a>
0x3E	CLK_DET_STS0	时钟比率检测寄存器 0	0x00	<a href="#">节 7.1.1.47</a>
0x3F	CLK_DET_STS1	时钟比率检测寄存器 1	0x00	<a href="#">节 7.1.1.48</a>
0x40	CLK_DET_STS2	时钟比率检测寄存器 2	0x00	<a href="#">节 7.1.1.49</a>
0x41	CLK_DET_STS3	时钟比率检测寄存器 3	0x00	<a href="#">节 7.1.1.50</a>
0x42	INT_CFG	中断配置寄存器	0x00	<a href="#">节 7.1.1.51</a>
0x4B	ADC_MISC_CFG	ADC 过载响应配置寄存器	0x00	<a href="#">节 7.1.1.52</a>
0x4C	IADC_CFG	IADC 配置寄存器	0x5C	<a href="#">节 7.1.1.53</a>
0x4D	VREF_MICBIAS_CFG	VREF 和 MICBIAS 配置寄存器	0x00	<a href="#">节 7.1.1.54</a>
0x4E	PWR_TUNE_CFG0	Power Tune 配置寄存器 0	0x00	<a href="#">节 7.1.1.55</a>
0x50	ADC_CH1_CFG0	ADC 通道 1 配置寄存器 0	0x00	<a href="#">节 7.1.1.56</a>
0x51	IADC_CH_CFG	IADC 通道配置寄存器	0x00	<a href="#">节 7.1.1.57</a>
0x52	ADC_CH1_CFG2	ADC 通道 1 配置寄存器 2	0xA1	<a href="#">节 7.1.1.58</a>
0x53	ADC_CH1_CFG3	ADC 通道 1 配置寄存器 3	0x80	<a href="#">节 7.1.1.59</a>
0x54	ADC_CH1_CFG4	ADC 通道 1 配置寄存器 4	0x00	<a href="#">节 7.1.1.60</a>
0x55	ADC_CH2_CFG0	ADC 通道 2 配置寄存器 0	0x00	<a href="#">节 7.1.1.61</a>
0x57	ADC_CH2_CFG2	ADC 通道 2 配置寄存器 2	0xA1	<a href="#">节 7.1.1.62</a>
0x58	ADC_CH2_CFG3	ADC 通道 2 配置寄存器 3	0x80	<a href="#">节 7.1.1.63</a>
0x59	ADC_CH2_CFG4	ADC 通道 2 配置寄存器 4	0x00	<a href="#">节 7.1.1.64</a>
0x5A	ADC_CH3_CFG0	ADC 通道 3 配置寄存器 0	0x00	<a href="#">节 7.1.1.65</a>
0x5B	ADC_CH3_CFG2	ADC 通道 3 配置寄存器 2	0xA1	<a href="#">节 7.1.1.66</a>
0x5C	ADC_CH3_CFG3	ADC 通道 3 配置寄存器 3	0x80	<a href="#">节 7.1.1.67</a>
0x5D	ADC_CH3_CFG4	ADC 通道 3 配置寄存器 4	0x00	<a href="#">节 7.1.1.68</a>
0x5E	ADC_CH4_CFG0	ADC 通道 4 配置寄存器 0	0x00	<a href="#">节 7.1.1.69</a>
0x5F	ADC_CH4_CFG2	ADC 通道 4 配置寄存器 2	0xA1	<a href="#">节 7.1.1.70</a>
0x60	ADC_CH4_CFG3	ADC 通道 4 配置寄存器 3	0x80	<a href="#">节 7.1.1.71</a>
0x61	ADC_CH4_CFG4	ADC 通道 4 配置寄存器 4	0x00	<a href="#">节 7.1.1.72</a>
0x62	ADC_CFG1	ADC 配置寄存器 1	0x00	<a href="#">节 7.1.1.73</a>
0x72	DSP_CFG0	DSP 配置寄存器 0	0x18	<a href="#">节 7.1.1.74</a>
0x76	CH_EN	通道使能配置寄存器	0xCC	<a href="#">节 7.1.1.75</a>
0x77	DYN_PUPD_CFG	动态上电和断电配置寄存器	0x00	<a href="#">节 7.1.1.76</a>
0x78	PWR_CFG	上电配置寄存器	0x00	<a href="#">节 7.1.1.77</a>
0x79	DEV_STS0	器件状态值寄存器 0	0x00	<a href="#">节 7.1.1.78</a>
0x7A	DEV_STS1	器件状态值寄存器 1	0x80	<a href="#">节 7.1.1.79</a>
0x7E	I2C_CKSUM	I <sup>2</sup> C 校验和寄存器	0x00	<a href="#">节 7.1.1.80</a>

### 7.1.1.1 PAGE\_CFG 寄存器 ( 地址 = 0x0 ) [复位 = 0x00]

表 7-3 展示了 PAGE\_CFG。

返回到[汇总表](#)。

器件存储器映射分为多个页面。该寄存器设置页。

**表 7-3. PAGE\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7-0	PAGE[7:0]	R/W	00000000b	这些位设置器件页。 0d = 第 0 页 1d = 第 1 页 2d 至 254d = 第 2 页至第 254 页 255d = 第 255 页

### 7.1.1.2 SW\_RESET 寄存器 ( 地址 = 0x1 ) [复位 = 0x00]

表 7-4 展示了 SW\_RESET。

返回到[汇总表](#)。

该寄存器是软件复位寄存器。软件复位置为有效会将所有寄存器值置于其默认上电复位 (POR) 状态。

**表 7-4. SW\_RESET 寄存器字段说明**

位	字段	类型	复位	说明
7-1	RESERVED	R	0b	保留位；仅写入复位值
0	SW_RESET	R/W	0b	软件复位。此位可自行清除。 0d = 不复位 1d = 将所有寄存器复位为其复位值

### 7.1.1.3 DEV\_MISC\_CFG 寄存器 ( 地址 = 0x2 ) [复位 = 0x00]

表 7-5 展示了 DEV\_MISC\_CFG。

返回到[汇总表](#)。

该寄存器用于配置杂项器件寄存器。

**表 7-5. DEV\_MISC\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5-4	VREF_QCHG[1:0]	R/W	00b	VREF 外部电容器的快速充电持续时间使用 $200\Omega$ 的内部串联电阻来设置。 0d = VREF 快速充电持续时间为 3.5ms ( 典型值 ) 1d = VREF 快速充电持续时间为 10ms ( 典型值 ) 2d = VREF 快速充电持续时间为 50ms ( 典型值 ) 3d = VREF 快速充电持续时间为 100ms ( 典型值 )
3	SLEEP_EXIT_VREF_EN	R/W	0b	睡眠模式退出配置 0d = 仅启用 DREG 1d = 启用 DREG 和 VREF
2	AVDD_MODE	R/W	0b	AVDD 模式配置。 0d = 使用内部 AREG 稳压器 ( 应在 AVDD 3.3V 运行时使用 ) 1d = AVDD 1.8V 直接用于 AREG ( 对于 AVDD 1.8V 运行，严格使用此设置 )

表 7-5. DEV\_MISC\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
1	IOVDD_IO_MODE	R/W	0b	IOVDD 模式配置。 0d = 3.3V/1.8V/1.2V 时的 IOVDD ( 在 IOVDD 1.8V 和 1.2V 运行的情况下时钟速度限制适用 ) 1d = 仅 1.8V/1.2V 时的 IOVDD ( 无时钟速度限制 - 在 IOVDD 3.3V 运行时完全不要使用此设置 )。
0	SLEEP_ENZ	R/W	0b	睡眠模式设置。 0d = 器件处于睡眠模式 1d = 器件未处于睡眠模式

#### 7.1.1.4 AVDD\_IOVDD\_STS 寄存器 ( 地址 = 0x3 ) [复位 = 0x00]

表 7-6 展示了 AVDD\_IOVDD\_STS。

[返回到汇总表。](#)

该寄存器包含电源检测的状态。

表 7-6. AVDD\_IOVDD\_STS 寄存器字段说明

位	字段	类型	复位	说明
7	AVDD_MODE_STS	R	0b	AVDD 模式状态标志寄存器。 0d = AVDD_MODE 取决于配置 1d = AVDD 3.3V 运行 ( AVDD_MODE 强制设置为 0d )
6	IOVDD_IO_MODE_STS	R	0b	IOVDD 模式状态标志寄存器。 0d = IOVDD_MODE 取决于配置 1d = IOVDD 3.3V 运行 ( IOVDD_IO_MODE 强制设置为 0d )
5-2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.5 MISC\_CFG 寄存器 ( 地址 = 0x4 ) [复位 = 0x00]

表 7-7 展示了 MISC\_CFG。

[返回到汇总表。](#)

该寄存器用于配置杂项配置寄存器。

表 7-7. MISC\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6	IGNORE_CLK_ERR	R/W	0b	时钟错误检测操作 0b = 启用时钟错误 1b = 禁用时钟错误
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	I2C_BRDCAST_EN	R/W	0b	I <sup>2</sup> C 广播寻址设置。 0d = 禁用 I <sup>2</sup> C 广播模式 1d = 启用 I <sup>2</sup> C 广播模式；I <sup>2</sup> C 目标地址固定，引脚控制的 LSB 位为 '0'

**表 7-7. MISC\_CFG 寄存器字段说明 ( 续 )**

位	字段	类型	复位	说明
0	RESERVED	R	0b	保留位 ; 仅写入复位值

### 7.1.1.6 MISC\_CFG1 寄存器 ( 地址 = 0x5 ) [复位 = 0x15]

表 7-8 展示了 MISC\_CFG1。

返回到[汇总表](#)。

该寄存器用于配置杂项配置寄存器 1。

**表 7-8. MISC\_CFG1 寄存器字段说明**

位	字段	类型	复位	说明
7-6	INCAP_QCHG[1:0]	R/W	00b	外部交流耦合电容器的快速充电持续时间使用 $800\Omega$ 的内部串联电阻来设置。 0d = INxP、INxM 快速充电持续时间为 2.5ms ( 典型值 ) 1d = INxP、INxM 快速充电持续时间为 12.5ms ( 典型值 ) 2d = INxP、INxM 快速充电持续时间为 25ms ( 典型值 ) 3d = INxP、INxM 快速充电持续时间为 50ms ( 典型值 )
5-4	SHDN_CFG[1:0]	R/W	01b	关断配置。 0d = IOVDD 置为无效后立即使 DREG 断电 1d = DREG 保持有效，以便在达到超时 (DREG_KA_TIME) 之前彻底断电；在超时之后，强制 DREG 断电 2d = DREG 保持有效，直至器件完全断电 3d = 保留；不使用
3-2	DREG_KA_TIME[1:0]	R/W	01b	这些位设置在 IOVDD 置为无效后 DREG 在多长时间内保持有效状态。 0d = DREG 保持有效状态 30ms ( 典型值 ) 1d = DREG 保持有效状态 25ms ( 典型值 ) 2d = DREG 保持有效状态 10ms ( 典型值 ) 3d = DREG 保持有效状态 5ms ( 典型值 )
1-0	RESERVED	R	0b	保留位 ; 仅写入复位值

### 7.1.1.7 MISC\_CFG0 寄存器 ( 地址 = 0x7 ) [复位 = 0x00]

表 7-9 展示了 MISC\_CFG0。

返回到[汇总表](#)。

该寄存器用于配置杂项配置寄存器 0。

**表 7-9. MISC\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位 ; 仅写入复位值
6	RESERVED	R	0b	保留位 ; 仅写入复位值
5	RESERVED	R	0b	保留位 ; 仅写入复位值
4	HW_RESET_ON_CLK_S TOP_EN	R/W	0b	当 CLK_SRC_SEL 选择的时钟在 2ms 配置内不可用时，发出硬复位信号 0d = 禁用 1d = 启用
3-0	RESERVED	R	0b	保留位 ; 仅写入复位值

### 7.1.1.8 GPIO1\_CFG0 寄存器 ( 地址 = 0xA ) [复位 = 0x32]

表 7-10 展示了 GPIO1\_CFG0。

返回到[汇总表](#)。

该寄存器是 GPIO1 配置寄存器 0。

表 7-10. GPIO1\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-4	GPIO1_CFG[3:0]	R/W	0011b	GPIO1 配置。 0d = 禁用 GPIO1 1d = GPIO1 配置为通用输入 (GPI) 或任何其他输入功能 2d = GPIO1 配置为通用输出 (GPO) 3d = GPIO1 配置为芯片中断输出 (IRQ) 4d = GPIO1 配置为 PDM 时钟输出 (PDMCLK) 5d = GPIO1 配置为主要 ASI DOUT 6d = GPIO1 配置为主要 ASI DOUT2 7d = GPIO1 配置为辅助 ASI DOUT 8d = GPIO1 配置为辅助 ASI DOUT2 9d = GPIO1 配置为辅助 ASI BCLK 输出 10d = GPIO1 配置为辅助 ASI FSYNC 输出 11d = GPIO1 配置为通用 CLKOUT 12d = GPIO1 配置为 PASI DOUT 和 SASI DOUT 多路复用 13d = 对于 DIN 菊花链，GPIO1 配置为 DAISY_OUT 14d 至 15d = 保留
3	RESERVED	R	0b	保留位；仅写入复位值
2-0	GPIO1_DRV[2:0]	R/W	010b	GPIO1 输出驱动配置。 ( 如果 GPIO1_CFG 配置为 I <sup>2</sup> S OUT，则无效 ) 0d = 高阻态输出 1d = 驱动低电平有效和高电平有效 2d = 驱动低电平有效和弱高电平 3d = 驱动低电平有效和高阻态 4d = 驱动弱低电平有效和高电平有效 5d = 驱动高阻态和高电平有效 6d 至 7d = 保留；不使用

### 7.1.1.9 GPIO2\_CFG0 寄存器 ( 地址 = 0xB ) [复位 = 0x00]

表 7-11 展示了 GPIO2\_CFG0。

返回到[汇总表](#)。

该寄存器是 GPIO2 配置寄存器 0。

表 7-11. GPIO2\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-4	GPIO2_CFG[3:0]	R/W	0000b	GPIO2 配置。 0d = 禁用 GPIO2 1d = GPIO2 配置为通用输入 (GPI) 或任何其他输入功能 2d = GPIO2 配置为通用输出 (GPO) 3d = GPIO2 配置为芯片中断输出 (IRQ) 4d = GPIO2 配置为 PDM 时钟输出 (PDMCLK) 5d = GPIO2 配置为主要 ASI DOUT 6d = GPIO2 配置为主要 ASI DOUT2 7d = GPIO2 配置为辅助 ASI DOUT 8d = GPIO2 配置为辅助 ASI DOUT2 9d = GPIO2 配置为辅助 ASI BCLK 输出 10d = GPIO2 配置为辅助 ASI FSYNC 输出 11d = GPIO2 配置为通用 CLKOUT 12d = GPIO2 配置为 PASI DOUT 和 SASI DOUT 多路复用 13d = 对于 DIN 菊花链，GPIO2 配置为 DAISY_OUT 14d 至 15d = 保留
3	RESERVED	R	0b	保留位；仅写入复位值
2-0	GPIO2_DRV[2:0]	R/W	000b	GPIO2 输出驱动配置。 ( 如果 GPIO2_CFG 配置为 I <sup>2</sup> S OUT，则无效 ) 0d = 高阻态输出 1d = 驱动低电平有效和高电平有效 2d = 驱动低电平有效和弱高电平 3d = 驱动低电平有效和高阻态 4d = 驱动弱低电平有效和高电平有效 5d = 驱动高阻态和高电平有效 6d 至 7d = 保留；不使用

#### 7.1.1.10 GPO1\_CFG0 寄存器 ( 地址 = 0xC ) [复位 = 0x00]

表 7-12 展示了 GPO1\_CFG0。

返回到 [汇总表](#)。

该寄存器是 GPO1 配置寄存器 0。

表 7-12. GPO1\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-4	GPO1_CFG[3:0]	R/W	0000b	GPO1 配置。 ( 对于 SPI 模式，此引脚充当 POCI，以下配置设置不适用 ) ( 用作 DOUT 时不支持始终启用总线保持器 ) 0d = 禁用 GPO1 1d = 保留 2d = GPO1 配置为通用输出 (GPO) 3d = GPO1 配置为芯片中断输出 (IRQ) 4d = GPO1 配置为 PDM 时钟输出 (PDMCLK) 5d = GPO1 配置为主要 ASI DOUT 6d = GPO1 配置为主要 ASI DOUT2 7d = GPO1 配置为辅助 ASI DOUT 8d = GPO1 配置为辅助 ASI DOUT2 9d = GPO1 配置为辅助 ASI BCLK 输出 10d = GPO1 配置为辅助 ASI FSYNC 输出 11d = GPO1 配置为通用 CLKOUT 12d = GPO1 配置为 PASI DOUT 和 SASI DOUT 多路复用 13d = 对于 DIN 菊花链，GPO1 配置为 DAISY_OUT 14d 至 15d = 保留
3	RESERVED	R	0b	保留位；仅写入复位值

表 7-12. GPO1\_CFG0 寄存器字段说明 (续)

位	字段	类型	复位	说明
2-0	GPO1_DRV[2:0]	R/W	000b	GPO1 输出驱动配置。 ( 如果 GPO1_CFG 配置为 1 <sup>2</sup> , 则无效 ) ( 对于 SPI 模式 , 此引脚充当 CSZ , 以下配置设置不适用 ) 0d = 高阻态输出 1d = 驱动低电平有效和高电平有效 2d = 驱动低电平有效和弱高电平 3d = 驱动低电平有效和高阻态 4d = 驱动弱低电平和高电平有效 5d = 驱动高阻态和高电平有效 6d 至 7d = 保留 ; 不使用

### 7.1.1.11 GPI\_CFG 寄存器 ( 地址 = 0xD ) [复位 = 0x00]

表 7-13 展示了 GPI\_CFG。

返回到 [汇总表](#)。

该寄存器是 GPI1 配置寄存器 0。

表 7-13. GPI\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-2	RESERVED	R	0b	保留位 ; 仅写入复位值
1	GPI1_CFG	R/W	0b	GPI1 配置。 ( 对于 SPI 模式 , 此引脚充当 CSZ , 以下配置设置不适用 ) 0d = 禁用 GPI1 1d = GPI1 配置为通用输入 (GPI) 或任何其他输入功能
0	RESERVED	R	0b	保留位 ; 仅写入复位值

### 7.1.1.12 GPO\_GPI\_VAL 寄存器 ( 地址 = 0xE ) [复位 = 0x00]

表 7-14 展示了 GPO\_GPI\_VAL。

返回到 [汇总表](#)。

该寄存器是 GPIO 和 GPO 输出值寄存器。

表 7-14. GPO\_GPI\_VAL 寄存器字段说明

位	字段	类型	复位	说明
7	GPIO1_VAL	R/W	0b	配置为 GPO 时的 GPIO1 输出值。 0d = 驱动值为 0 的输出 1d = 驱动值为 1 的输出
6	GPIO2_VAL	R/W	0b	配置为 GPO 时的 GPIO2 输出值。 0d = 驱动值为 0 的输出 1d = 驱动值为 1 的输出
5	GPO1_VAL	R/W	0b	配置为 GPO 时的 GPO1 输出值。 0d = 驱动值为 0 的输出 1d = 驱动值为 1 的输出
4	RESERVED	R	0b	保留位 ; 仅写入复位值
3	GPIO1_MON	R	0b	配置为 GPI 时的 GPIO1 监控值。 0d = 输入监控值 0 1d = 输入监控值 1
2	GPIO2_MON	R	0b	配置为 GPI 时的 GPIO2 监控值。 0d = 输入监控值 0 1d = 输入监控值 1

表 7-14. GPO\_GPI\_VAL 寄存器字段说明 (续)

位	字段	类型	复位	说明
1	GPI1_MON	R	0b	配置为 GPI 时的 GPI1 监控值。 0d = 输入监控值 0 1d = 输入监控值 1
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.13 INTF\_CFG0 寄存器 ( 地址 = 0xF ) [复位 = 0x00]

表 7-15 展示了 INTF\_CFG0。

[返回到汇总表。](#)

该寄存器是接口配置寄存器 0。

表 7-15. INTF\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	CCLK_SEL[1:0]	R/W	00b	CCLK 选择配置。 0d = 禁用 CCLK 1d = GPIO1 2d = GPIO2 3d = GPI1
4-2	PASI_DIN2_SEL[2:0]	R/W	000b	主要 ASI DIN2 选择配置。 0d = 禁用主要 ASI DIN2 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = DOUT 5d = 主要 ASI DIN 6d 至 7d = 保留
1	PASI_BCLK_SEL	R/W	0b	主要 ASI BCLK 选择配置。 0d = 主要 ASI BCLK 为 BCLK 1d = 主要 ASI BCLK 为辅助 ASI BCLK
0	PASI_FSYNC_SEL	R/W	0b	主要 ASI FSYNC 选择配置。 0d = 主要 ASI FSYNC 为 FSYNC 1d = 主要 ASI FSYNC 为辅助 ASI FSYNC

### 7.1.1.14 INTF\_CFG1 寄存器 ( 地址 = 0x10 ) [复位 = 0x52]

表 7-16 展示了 INTF\_CFG1。

[返回到汇总表。](#)

该寄存器是接口配置寄存器 1。

表 7-16. INTF\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7-4	DOUT_SEL[3:0]	R/W	0101b	DOUT 选择配置。 0d = 禁用 DOUT 1d = DOUT 配置为输入 2d = DOUT 配置为通用输出 (GPO) 3d = DOUT 配置为芯片中断输出 (IRQ) 4d = DOUT 配置为 PDM 时钟输出 (PDMCLK) 5d = DOUT 配置为主要 ASI DOUT 6d = DOUT 配置为主要 ASI DOUT2 7d = DOUT 配置为辅助 ASI DOUT 8d = DOUT 配置为辅助 ASI DOUT2 9d = DOUT 配置为辅助 ASI BCLK 输出 10d = DOUT 配置为辅助 ASI FSYNC 输出 11d = DOUT 配置为通用 CLKOUT 12d = DOUT 配置为 PASI DOUT 和 SASI DOUT 多路复用 13d = 对于 DIN 菊花链，DOUT 配置为 DAISY_OUT 14d = DOUT 配置为 DIN (LOOPBACK) 15d = 保留
3	DOUT_VAL	R/W	0b	配置为 GPO 时的 DOUT 输出值。 0d = 驱动值为 0 的输出 1d = 驱动值为 1 的输出
2-0	DOUT_DRV[2:0]	R/W	010b	DOUT 输出驱动配置。 0d = 高阻态输出 1d = 驱动低电平有效和高电平有效 2d = 驱动低电平有效和弱高电平 3d = 驱动低电平有效和高阻态 4d = 驱动弱低电平和高电平有效 5d = 驱动高阻态和高电平有效 6d 至 7d = 保留；不使用

### 7.1.1.15 INTF\_CFG2 寄存器 ( 地址 = 0x11 ) [复位 = 0x80]

表 7-17 展示了 INTF\_CFG2。

[返回到汇总表](#)。

该寄存器是接口配置寄存器 2。

表 7-17. INTF\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7	PASI_DIN_EN	R/W	1b	主要 ASI DIN 使能配置。 0d = 禁用主要 ASI DIN 1d = 启用主要 ASI DIN
6-4	SASI_FSYNC_SEL[2:0]	R/W	000b	辅助 ASI FSYNC 选择配置。 0d = 禁用辅助 ASI 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = 保留 5d = 主要 ASI FSYNC 6d 至 7d = 保留

**表 7-17. INTF\_CFG2 寄存器字段说明 (续)**

位	字段	类型	复位	说明
3-1	SASI_BCLK_SEL[2:0]	R/W	000b	辅助 ASI BCLK 选择配置。 0d = 禁用辅助 ASI 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = 保留 5d = 主要 ASI BCLK 6d 至 7d = 保留
0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.16 INTF\_CFG3 寄存器 (地址 = 0x12) [复位 = 0x00]

表 7-18 展示了 INTF\_CFG3。

返回到[汇总表](#)。

该寄存器是接口配置寄存器 3。

**表 7-18. INTF\_CFG3 寄存器字段说明**

位	字段	类型	复位	说明
7-5	SASI_DIN_SEL[2:0]	R/W	000b	辅助 ASI DIN 选择配置。 0d = 禁用辅助 ASI DIN 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = DOUT 5d = 主要 ASI DIN 6d 至 7d = 保留
4-2	SASI_DIN2_SEL[2:0]	R/W	000b	辅助 ASI DIN2 选择配置。 0d = 禁用辅助 ASI DIN2 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = DOUT 5d = 主要 ASI DIN 6d 至 7d = 保留
1-0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.17 INTF\_CFG4 寄存器 (地址 = 0x13) [复位 = 0x00]

表 7-19 展示了 INTF\_CFG4。

返回到[汇总表](#)。

该寄存器是接口配置寄存器 4。

**表 7-19. INTF\_CFG4 寄存器字段说明**

位	字段	类型	复位	说明
7	PDM_CH1_SEL	R/W	0b	记录路径通道 1 的 PDM 选择配置。 0d = 通道 1 是记录路径上的模拟 (ADC) 类型 1d = 通道 1 是记录路径上的数字 (PDM) 类型
6	PDM_CH2_SEL	R/W	0b	记录路径通道 2 的 PDM 选择配置。 0d = 通道 2 是记录路径上的模拟 (ADC) 类型 1d = 通道 2 是记录路径上的数字 (PDM) 类型

表 7-19. INTF\_CFG4 寄存器字段说明 (续)

位	字段	类型	复位	说明
5	PDMDIN1_EDGE	R/W	0b	用于通道 1 和通道 2 数据的 PDMCLK 锁存边沿。 0d = 通道 1 数据在负边沿上锁存，通道 2 数据在正边沿上锁存 1d = 通道 1 数据在正边沿上锁存，通道 2 数据在负边沿上锁存
4	PDMDIN2_EDGE	R/W	0b	用于通道 3 和通道 4 数据的 PDMCLK 锁存边沿。 0d = 通道 3 数据在负边沿上锁存，通道 4 数据在正边沿上锁存 1d = 通道 3 数据在正边沿上锁存，通道 4 数据在负边沿上锁存
3-2	PDM_DIN1_SEL[1:0]	R/W	00b	PDM 数据通道 1 和 2 选择配置。 0d = 禁用 PDM 数据通道 1 和 2 1d = GPIO1 2d = GPIO2 3d = GPI1
1-0	PDM_DIN2_SEL[1:0]	R/W	00b	PDM 数据通道 3 和 4 选择配置。 0d = 禁用 PDM 数据通道 3 和 4 1d = GPIO1 2d = GPIO2 3d = GPI1

### 7.1.1.18 INTF\_CFG5 寄存器 (地址 = 0x14) [复位 = 0x00]

表 7-20 展示了 INTF\_CFG5。

返回到 [汇总表](#)。

该寄存器是接口配置寄存器 5。

表 7-20. INTF\_CFG5 寄存器字段说明

位	字段	类型	复位	说明
7	PDM_DIN_SEL_OVRD	R/W	0b	PDM 数据通道 (1 和 2) / (3 和 4) 选择配置覆盖。 0d = 无覆盖 1d = 如果配置为 GPI1，则 PDM_DIN1/2_SEL 覆盖为 DIN
6	DOUT_WITH_DIN	R/W	0b	DOUT 同时用作 ASI OUT 和 ASI IN 0d = DOUT 基于 DOUT_SEL 1d = DOUT 同时用作 ASI OUT 和 ASI DIN
5-4	PD_ADC_GPIO[1:0]	R/W	00b	使用 GPIO 选择配置使 ADC 断电。（如果配置了任何一个 PD_ADC_GPIO/ADC_PDZ 断电，则 ADC 断电） 0d = 禁用使用 GPIO 使 ADC 断电 1d = 使用 GPIO1 使 ADC 断电 2d = 使用 GPIO2 使 ADC 断电 3d = 使用 GPI1 使 ADC 断电
3-2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	GPA_GPIO	R/W	0b	使用 GPIO1 配置的 GPA。 0d = 禁用使用 GPIO1 的 GPA 1d = 使用 GPIO1 的 GPA

### 7.1.1.19 INTF\_CFG6 寄存器 (地址 = 0x15) [复位 = 0x00]

表 7-21 展示了 INTF\_CFG6。

返回到 [汇总表](#)。

该寄存器是接口配置寄存器 6。

表 7-21. INTF\_CFG6 寄存器字段说明

位	字段	类型	复位	说明
7-6	EN_MBIAS_GPIO[1:0]	R/W	00b	使用 GPIO 选择配置启用 MICBIAS。 0d = 禁用使用 GPIO 启用 MICBIAS 1d = 使用 GPIO1 启用 MICBIAS 2d = 使用 GPIO2 启用 MICBIAS 3d = 使用 GPI1 启用 MICBIAS
5-4	IADC_CONVST_GPIO[1:0] ]	R/W	00b	IADC 转换使用 GPIO 选择配置开始。 0d = 禁用使用 GPIO 启用 IADC 1d = 使用 GPIO1 启用 IADC 2d = 使用 GPIO2 启用 IADC 3d = 使用 GPI1 启用 IADC
3-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.20 ASI\_CFG0 寄存器 ( 地址 = 0x18 ) [复位 = 0x40]

表 7-22 展示了 ASI\_CFG0。

返回到 [汇总表](#)。

该寄存器是 ASI 配置寄存器 0。

表 7-22. ASI\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	PASI_DIS	R/W	0b	禁用或启用主要 ASI (PASI)。 0d = 启用主要 ASI 1d = 禁用主要 ASI
6	SASI_DIS	R/W	1b	禁用或启用辅助 ASI (SASI)。 0d = 启用辅助 ASI 1d = 禁用辅助 ASI
5	SASI_CFG GANG	R/W	0b	辅助 ASI 的所有配置都与主要 ASI 成组。 0d = 辅助 ASI 具有独立的配置 1d = 辅助 ASI 配置与主要 ASI 相同
4-3	DAISY_EN[1:0]	R/W	00b	菊花链功能启用 (仅 1 个 ASI, 提供 1 个 DOUT 和 DIN) 0d = 禁用菊花链 1d = 启用 PASI 菊花链 (辅助 ASI 不可用) 2d = 启用 SASI 菊花链 (主要 ASI 不可用) 3d = 保留；不使用
2-0	DAISY_IN_SEL[2:0]	R/W	000b	菊花输入选择配置。 0d = 禁用菊花输入 1d = GPIO1 2d = GPIO2 3d = GPI1 4d = 保留 5d = DIN 6d 至 7d = 保留

### 7.1.1.21 ASI\_CFG1 寄存器 ( 地址 = 0x19 ) [复位 = 0x00]

表 7-23 展示了 ASI\_CFG1。

返回到 [汇总表](#)。

该寄存器是 ASI 配置寄存器 1。

表 7-23. ASI\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7-6	ASI_DOUT_CFG[1:0]	R/W	00b	ASI 数据输出配置。 0d = 1 个主要 ASI 数据输出和 1 个辅助 ASI 数据输出 1d = 2 个主要 ASI 数据输出 2d = 2 个辅助 ASI 数据输出 3d = 保留；不使用
5-4	ASI_DIN_CFG[1:0]	R/W	00b	ASI 数据输入配置。 0d = 1 个主要 ASI 数据输入和 1 个辅助 ASI 数据输入 1d = 2 个主要 ASI 数据输入 2d = 2 个辅助 ASI 数据输入 3d = 保留；不使用
3	DAISY_DIR	R/W	0b	菊花链方向配置。 0d = ASI DOUT 菊花链 1d = ASI DIN 菊花链
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.22 PASI\_CFG0 寄存器 ( 地址 = 0x1A ) [复位 = 0x30]

表 7-24 展示了 PASI\_CFG0。

返回到 [汇总表](#)。

该寄存器是 ASI 配置寄存器 0。

表 7-24. PASI\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-6	PASI_FORMAT[1:0]	R/W	00b	主要 ASI 协议格式。 0d = TDM 模式 1d = I <sup>2</sup> S 模式 2d = LJ ( 左平衡 ) 模式 3d = 保留；不使用
5-4	PASI_WLEN[1:0]	R/W	11b	主要 ASI 字长或时隙长度。 0d = 16 位 ( 推荐 : 此设置用于 10k $\Omega$ 输入阻抗配置 ) 1d = 20 位 2d = 24 位 3d = 32 位
3	PASI_FSYNC_POL	R/W	0b	ASI FSYNC 极性 ( 仅适用于 PASI 协议 ) 。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性
2	PASI_BCLK_POL	R/W	0b	ASI BCLK 极性 ( 仅适用于 PASI 协议 ) 。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性
1	PASI_BUS_ERR	R/W	0b	ASI 总线错误检测。 0d = 启用总线错误检测 1d = 禁用总线错误检测
0	PASI_BUS_ERR_RCOV	R/W	0b	ASI 总线错误自动恢复。 0d = 启用总线错误恢复后自动恢复 1d = 禁用总线错误恢复后自动恢复，并在主机配置器件之前保持断电状态

### 7.1.1.23 PASI\_TX\_CFG0 寄存器 ( 地址 = 0x1B ) [复位 = 0x00]

表 7-25 展示了 PASI\_TX\_CFG0。

返回到[汇总表](#)。

该寄存器是 PASI TX 配置寄存器 0。

**表 7-25. PASI\_TX\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7	PASI_TX_EDGE	R/W	0b	主要 ASI 数据输出 ( 在主要和辅助数据引脚上 ) 发送边沿。 0d = 基于 PASI_BCLK_POL 中协议配置设置的默认边沿 1d = 相对于默认边沿设置的反相随后边沿 ( 半个周期延迟 )
6	PASI_TX_FILL	R/W	0b	任何未使用周期的主要 ASI 数据输出 ( 在主要和辅助数据引脚上 ) 0d = 针对未使用周期始终发送 0 1d = 针对未使用周期始终使用高阻态
5	PASI_TX_LSB	R/W	0b	用于 LSB 传输的主要 ASI 数据输出 ( 在主要和辅助数据引脚上 )。 0d = 在一个完整周期内发送 LSB 1d = 在前半个周期内发送 LSB , 在后半个周期内发送高阻态
4-3	PASI_TX_KEEPER[1:0]	R/W	00b	主要 ASI 数据输出 ( 在主要和辅助数据引脚上 ) 总线保持器。 0d = 始终禁用总线保持器 1d = 始终启用总线保持器 2d = 总线保持器仅在 LSB 传输期间启用一个周期 3d = 总线保持器仅在 LSB 传输期间启用一个半周期
2	PASI_TX_USE_INT_FSYNC	R/W	0b	主要 ASI 使用内部 FSYNC 在控制器模式配置中根据情况生成输出数据。 0d = 使用外部 FSYNC 进行 ASI 协议数据生成 1d = 使用内部 FSYNC 进行 ASI 协议数据生成
1	PASI_TX_USE_INT_BCLK	R/W	0b	主要 ASI 使用内部 BCLK 在控制器模式配置中生成输出数据。 0d = 使用外部 BCLK 进行 ASI 协议数据生成 1d = 使用内部 BCLK 进行 ASI 协议数据生成
0	PASI_TDM_PULSE_WIDTH	R/W	0b	TDM 格式的主要 ASI fsync 脉冲宽度。 ( 对控制器模式有效 ) 0d = Fsync 脉冲为 1 个 BCLK 周期宽 1d = Fsync 脉冲为 2 个 BCLK 周期宽

### 7.1.1.24 PASI\_TX\_CFG1 寄存器 ( 地址 = 0x1C ) [复位 = 0x00]

表 7-26 展示了 PASI\_TX\_CFG1。

返回到[汇总表](#)。

该寄存器是 PASI TX 配置寄存器 1。

**表 7-26. PASI\_TX\_CFG1 寄存器字段说明**

位	字段	类型	复位	说明
7-5	RESERVED	R	0b	保留位 ; 仅写入复位值
4-0	PASI_TX_OFFSET[4:0]	R/W	00000b	主要 ASI 输出数据 MSB 时隙 0 偏移 ( 在主要和辅助数据引脚上 ) 。 0d = ASI 数据 MSB 位置没有偏移 , 并符合标准协议 1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 ( TDM 模式是时隙 0 或 I <sup>2</sup> S , LJ 模式是左侧和右侧时隙 0 ) 偏移 2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 ( TDM 模式是时隙 0 或 I <sup>2</sup> S , LJ 模式是左侧和右侧时隙 0 ) 的偏移 3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置 ( TDM 模式是时隙 0 或 I <sup>2</sup> S , LJ 模式是左侧和右侧时隙 0 ) 偏移 31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 ( TDM 模式是时隙 0 或 I <sup>2</sup> S , LJ 模式是左侧和右侧时隙 0 ) 偏移

### 7.1.1.25 PASI\_TX\_CFG2 寄存器 ( 地址 = 0x1D ) [复位 = 0x00]

表 7-27 展示了 PASI\_TX\_CFG2。

返回到 [汇总表](#)。

该寄存器是 PASI TX 配置寄存器 2。

表 7-27. PASI\_TX\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7	PASI_TX_CH8_SEL	R/W	0b	主要 ASI 输出通道 8 选择。 0d = 主要 ASI 通道 8 输出在 DOUT 上 1d = 主要 ASI 通道 8 输出在 DOUT2 上
6	PASI_TX_CH7_SEL	R/W	0b	主要 ASI 输出通道 7 选择。 0d = 主要 ASI 通道 7 输出在 DOUT 上 1d = 主要 ASI 通道 7 输出在 DOUT2 上
5	PASI_TX_CH6_SEL	R/W	0b	主要 ASI 输出通道 6 选择。 0d = 主要 ASI 通道 6 输出在 DOUT 上 1d = 主要 ASI 通道 6 输出在 DOUT2 上
4	PASI_TX_CH5_SEL	R/W	0b	主要 ASI 输出通道 5 选择。 0d = 主要 ASI 通道 5 输出在 DOUT 上 1d = 主要 ASI 通道 5 输出在 DOUT2 上
3	PASI_TX_CH4_SEL	R/W	0b	主要 ASI 输出通道 4 选择。 0d = 主要 ASI 通道 4 输出在 DOUT 上 1d = 主要 ASI 通道 4 输出在 DOUT2 上
2	PASI_TX_CH3_SEL	R/W	0b	主要 ASI 输出通道 3 选择。 0d = 主要 ASI 通道 3 输出在 DOUT 上 1d = 主要 ASI 通道 3 输出在 DOUT2 上
1	PASI_TX_CH2_SEL	R/W	0b	主要 ASI 输出通道 2 选择。 0d = 主要 ASI 通道 2 输出在 DOUT 上 1d = 主要 ASI 通道 2 输出在 DOUT2 上
0	PASI_TX_CH1_SEL	R/W	0b	主要 ASI 输出通道 1 选择。 0d = 主要 ASI 通道 1 输出在 DOUT 上 1d = 主要 ASI 通道 1 输出在 DOUT2 上

### 7.1.1.26 PASI\_TX\_CH1\_CFG 寄存器 ( 地址 = 0x1E ) [复位 = 0x20]

表 7-28 展示了 PASI\_TX\_CH1\_CFG。

返回到 [汇总表](#)。

该寄存器是 PASI TX 通道 1 配置寄存器。

表 7-28. PASI\_TX\_CH1\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5	PASI_TX_CH1_CFG	R/W	1b	主要 ASI 输出通道 1 配置。 0d = 主要 ASI 通道 1 输出处于三态条件 1d = 主要 ASI 通道 1 输出对应于 ADC/PDM 通道 1 数据

表 7-28. PASI\_TX\_CH1\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
4-0	PASI_TX_CH1_SLOT_NU M[4:0]	R/W	00000b	主要 ASI 输出通道 1 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

### 7.1.1.27 PASI\_TX\_CH2\_CFG 寄存器 (地址 = 0x1F) [复位 = 0x21]

表 7-29 展示了 PASI\_TX\_CH2\_CFG。

返回到 [汇总表](#)。

该寄存器是 PASI TX 通道 2 配置寄存器。

表 7-29. PASI\_TX\_CH2\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5	PASI_TX_CH2_CFG	R/W	1b	主要 ASI 输出通道 2 配置。 0d = 主要 ASI 通道 2 输出处于三态条件 1d = 主要 ASI 通道 2 输出对应于 ADC/PDM 通道 2 数据
4-0	PASI_TX_CH2_SLOT_NU M[4:0]	R/W	00001b	主要 ASI 输出通道 2 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

### 7.1.1.28 PASI\_TX\_CH3\_CFG 寄存器 (地址 = 0x20) [复位 = 0x02]

表 7-30 展示了 PASI\_TX\_CH3\_CFG。

返回到 [汇总表](#)。

该寄存器是 PASI TX 通道 3 配置寄存器。

表 7-30. PASI\_TX\_CH3\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	PASI_TX_CH3_CFG[1:0]	R/W	00b	主要 ASI 输出通道 3 配置。 0d = 主要 ASI 通道 3 输出处于三态条件 1d = 主要 ASI 通道 3 输出对应于 PDM 通道 3 数据 2d = 保留 3d = 保留

表 7-30. PASI\_TX\_CH3\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
4-0	PASI_TX_CH3_SLOT_NU M[4:0]	R/W	00010b	主要 ASI 输出通道 3 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.1.29 PASI\_TX\_CH4\_CFG 寄存器 (地址 = 0x21) [复位 = 0x03]

表 7-31 展示了 PASI\_TX\_CH4\_CFG。

返回到 [汇总表](#)。

该寄存器是 PASI TX 通道 4 配置寄存器。

表 7-31. PASI\_TX\_CH4\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	PASI_TX_CH4_CFG[1:0]	R/W	00b	主要 ASI 输出通道 4 配置。 0d = 主要 ASI 通道 4 输出处于三态条件 1d = 主要 ASI 通道 4 输出对应于 PDM 通道 4 数据 2d = 主要 ASI 通道 4 输出对应于 TEMP 数据 3d = 保留
4-0	PASI_TX_CH4_SLOT_NU M[4:0]	R/W	00011b	主要 ASI 输出通道 4 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.1.30 PASI\_TX\_CH5\_CFG 寄存器 (地址 = 0x22) [复位 = 0x04]

表 7-32 展示了 PASI\_TX\_CH5\_CFG。

返回到 [汇总表](#)。

该寄存器是 PASI TX 通道 5 配置寄存器。

表 7-32. PASI\_TX\_CH5\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	PASI_TX_CH5_CFG[1:0]	R/W	00b	主要 ASI 输出通道 5 配置。 0d = 主要 ASI 通道 5 输出处于三态条件 1d = 主要 ASI 通道 5 输出对应于 ASI 通道 1 环回数据 2d = 保留 3d = 保留

表 7-32. PASI\_TX\_CH5\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
4-0	PASI_TX_CH5_SLOT_NU M[4:0]	R/W	00100b	主要 ASI 输出通道 5 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.1.31 PASI\_TX\_CH6\_CFG 寄存器 (地址 = 0x23) [复位 = 0x05]

表 7-33 展示了 PASI\_TX\_CH6\_CFG。

[返回到汇总表](#)。

该寄存器是 PASI TX 通道 6 配置寄存器。

表 7-33. PASI\_TX\_CH6\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	PASI_TX_CH6_CFG[1:0]	R/W	00b	主要 ASI 输出通道 6 配置。 0d = 主要 ASI 通道 6 输出处于三态条件 1d = 主要 ASI 通道 6 输出对应于 ASI 通道 2 环回数据 2d = 保留 3d = 保留
4-0	PASI_TX_CH6_SLOT_NU M[4:0]	R/W	00101b	主要 ASI 输出通道 6 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.1.32 PASI\_TX\_CH7\_CFG 寄存器 (地址 = 0x24) [复位 = 0x06]

表 7-34 展示了 PASI\_TX\_CH7\_CFG。

[返回到汇总表](#)。

该寄存器是 PASI TX 通道 7 配置寄存器。

表 7-34. PASI\_TX\_CH7\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	PASI_TX_CH7_CFG[1:0]	R/W	00b	主要 ASI 输出通道 7 配置。 0d = 主要 ASI 通道 7 输出处于三态条件 1d = 保留 2d = 保留 3d = 保留

表 7-34. PASI\_TX\_CH7\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
4-0	PASI_TX_CH7_SLOT_NU M[4:0]	R/W	00110b	主要 ASI 输出通道 7 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

### 7.1.1.33 PASI\_TX\_CH8\_CFG 寄存器 (地址 = 0x25) [复位 = 0x07]

表 7-35 展示了 PASI\_TX\_CH8\_CFG。

返回到 [汇总表](#)。

该寄存器是 PASI TX 通道 8 配置寄存器。

表 7-35. PASI\_TX\_CH8\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5	PASI_TX_CH8_CFG	R/W	0b	主要 ASI 输出通道 8 配置。 0d = 主要 ASI 通道 8 输出处于三态条件 1d = 保留
4-0	PASI_TX_CH8_SLOT_NU M[4:0]	R/W	00111b	主要 ASI 输出通道 8 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

### 7.1.1.34 PASI\_RX\_CFG0 寄存器 (地址 = 0x26) [复位 = 0x00]

表 7-36 展示了 PASI\_RX\_CFG0。

返回到 [汇总表](#)。

该寄存器是 PASI RX 配置寄存器 0。

表 7-36. PASI\_RX\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	PASI_RX_EDGE	R/W	0b	主要 ASI 数据输入 (在主要和辅助数据引脚上) 接收边沿。 0d = 基于 PASI_BCLK_POL 中协议配置设置的默认边沿 1d = 相对于默认边沿设置的反相随后边沿 (半个周期延迟)
6	PASI_RX_USE_INT_FSY NC	R/W	0b	主要 ASI 使用内部 FSYNC 在控制器模式配置中根据情况锁存输入数据。 0d = 使用外部 FSYNC 进行 ASI 协议数据锁存 1d = 使用内部 FSYNC 进行 ASI 协议数据锁存
5	PASI_RX_USE_INT_BCL K	R/W	0b	主要 ASI 使用内部 BCLK 在控制器模式配置中锁存输入数据。 0d = 使用外部 BCLK 进行 ASI 协议数据锁存 1d = 使用内部 BCLK 进行 ASI 协议数据锁存

**表 7-36. PASI\_RX\_CFG0 寄存器字段说明 (续)**

位	字段	类型	复位	说明
4-0	PASI_RX_OFFSET[4:0]	R/W	00000b	主要 ASI 输入数据 MSB 时隙 0 偏移 (在主要和辅助数据引脚上)。 0d = ASI 数据 MSB 位置没有偏移，并符合标准协议 1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 的偏移 2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 的偏移 3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 的偏移 31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 的偏移

### 7.1.1.35 CLK\_CFG0 寄存器 ( 地址 = 0x32 ) [复位 = 0x00]

表 7-37 展示了 CLK\_CFG0。

[返回到汇总表](#)。

该寄存器是时钟配置寄存器 0。

表 7-37. CLK\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-2	PASI_SAMP_RATE[5:0]	R/W	000000b	主要 ASI 采样速率配置。- 典型 ( 允许范围 ) 0d = 器件中自动检测到主要 ASI 采样率 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 保留
1	PASI_FS_RATE_NO_LIM	R/W	0b	将采样速率限制为仅标准音频采样速率。 0d = 使用自动模式时支持容差为 1% 的标准音频速率 1d = 使用自动模式时支持容差为 5% 的标准音频速率
0	CUSTOM_CLK_CFG	R/W	0b	自定义时钟配置启用，需要手动配置所有分频器和多路复用器选择。 0d = 自动时钟配置 1d = 自定义时钟配置

### 7.1.1.36 CLK\_CFG1 寄存器 ( 地址 = 0x33 ) [复位 = 0x00]

表 7-38 展示了 CLK\_CFG1。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 1。

**表 7-38. CLK\_CFG1 寄存器字段说明**

位	字段	类型	复位	说明
7-2	SASI_SAMP_RATE[5:0]	R/W	000000b	辅助 ASI 采样速率配置。- 典型 ( 范围 ) 0d = 器件中自动检测到辅助 ASI 采样率 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 保留
1	SASI_FS_RATE_NO_LIM	R/W	0b	将采样速率限制为仅标准音频采样速率。 0d = 使用自动模式时支持容差为 1% 的标准音频速率 1d = 使用自动模式时支持容差为 5% 的标准音频速率
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.37 CLK\_CFG2 寄存器 ( 地址 = 0x34 ) [复位 = 0x40]

表 7-39 展示了 CLK\_CFG2。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 2。

表 7-39. CLK\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7	PLL_DIS	R/W	0b	自定义/自动时钟模式 PLL 设置。 0d = 始终在自定义时钟模式下启用 PLL/根据自动时钟模式下的 DSP MIPS 要求启用 PLL 1d = 禁用 PLL
6	AUTO_PLL_FR_ALLOW	R/W	1b	允许 PLL 以小数运行模式运行。 0d = 禁用 PLL 小数模式 1d = 允许 PLL 小数模式
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3-1	CLK_SRC_SEL[2:0]	R/W	000b	输入时钟源选择。 0d = 主要 ASI BCLK 是输入时钟源 1d = 与主要 ASI FSYNC 同步的 cclk 是输入时钟源 2d = 辅助 ASI BCLK 是输入时钟源 3d = 与辅助 ASI FSYNC 同步的 cclk 是输入时钟源 4d = 固定 cclk 频率 (仅在控制器模式配置下使用) 5d = 内部振荡器时钟是输入时钟源 (仅在自定义时钟配置中受支持) 6d 至 7d = 保留
0	RATIO_CLK_EDGE	R/W	0b	用于时钟源比率检测的边沿选择。 0d = 使用时钟源的上升沿检查主要或辅助 FSYNC 的比率 1d = 使用时钟源的下降沿检查主要或辅助 FSYNC 的比率

#### 7.1.1.38 CNT\_CLK\_CFG0 寄存器 ( 地址 = 0x35 ) [复位 = 0x00]

表 7-40 展示了 CNT\_CLK\_CFG0。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 0。

表 7-40. CNT\_CLK\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-6	PDM_CLK_CFG[1:0]	R/W	00b	PDM_CLK 配置。 0d = PDM_CLK 是 2.8224MHz 或 3.072MHz 1d = PDM_CLK 是 1.4112MHz 或 1.536MHz 2d = PDM_CLK 是 705.6kHz 或 768kHz 3d = PDM_CLK 是 5.6448MHz 或 6.144MHz
5-0	CCLK_FS_RATIO_MSB[5:0]	R/W	000000b	用于选择 cclk 与 cclk 同步的主要/辅助 ASI FSYNC 之间比率的最高有效位。 0d = 自动检测比率 (假设 cclk 与主要/辅助 FSYNC 同步) 1d 至 16383d = 根据配置确定比率

#### 7.1.1.39 CNT\_CLK\_CFG1 寄存器 ( 地址 = 0x36 ) [复位 = 0x00]

表 7-41 展示了 CNT\_CLK\_CFG1。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 1。

**表 7-41. CNT\_CLK\_CFG1 寄存器字段说明**

位	字段	类型	复位	说明
7-0	CCLK_FS_RATIO_LSB[7:0]	R/W	0000000b	用于选择 cclk 与 cclk 同步的主要/辅助 ASI FSYNC 之间的比率。 0d = 自动检测比率 (假设 cclk 与主要/辅助 FSYNC 同步) 1d 至 16383d = 根据配置确定比率

#### 7.1.1.40 CNT\_CLK\_CFG2 寄存器 ( 地址 = 0x37 ) [复位 = 0x20]

表 7-42 展示了 CNT\_CLK\_CFG2。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 2。

**表 7-42. CNT\_CLK\_CFG2 寄存器字段说明**

位	字段	类型	复位	说明
7-5	CCLK_FREQ_SEL[2:0]	R/W	001b	这些位选择 CCLK 输入频率 (仅在控制器模式配置下使用)。 0d = 12MHz 1d = 12.288MHz 2d = 13MHz 3d = 16MHz 4d = 19.2MHz 5d = 19.68MHz 6d = 24MHz 7d = 24.576MHz
4	PASI_CNT_CFG	R/W	0b	主要 ASI 控制器或目标配置 0d = 目标配置中的主要 ASI 1d = 控制器配置中的主要 ASI
3	SASI_CNT_CFG	R/W	0b	辅助 ASI 控制器或目标配置 0d = 目标配置中的辅助 ASI 1d = 控制器配置中的辅助 ASI
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	FS_MODE	R/W	0b	采样速率设置 (器件处于控制器模式时有效)。这适用于 PASI 和 SASI。 0d = 采样速率是 48kHz 的倍数 (或约数) 1d = 采样速率是 44.1kHz 的倍数 (或约数)

#### 7.1.1.41 CNT\_CLK\_CFG3 寄存器 ( 地址 = 0x38 ) [复位 = 0x00]

表 7-43 展示了 CNT\_CLK\_CFG3。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 3。

**表 7-43. CNT\_CLK\_CFG3 寄存器字段说明**

位	字段	类型	复位	说明
7	PASI_USE_INT_BCLK_F OR_FSYNC	R/W	0b	在控制器模式配置期间，在 PASI 中使用内部 BCLK 来生成 FSYNC。 0d = 使用外部 BCLK 生成 FSYNC 1d = 使用内部 BCLK 生成 FSYNC
6	PASI_INV_BCLK_FOR_F SYNC	R/W	0b	在控制器模式配置中，仅对 PASI BCLK 的极性进行反转来生成 PASI FSYNC。 0d = 不反转 PASI BCLK 极性来生成 PASI FSYNC 1d = 反转 PASI BCLK 极性来生成 PASI FSYNC

表 7-43. CNT\_CLK\_CFG3 寄存器字段说明 (续)

位	字段	类型	复位	说明
5-0	PASI_BCLK_FS_RATIO_MSB[5:0]	R/W	000000b	控制器模式下主要 ASI BCLK 与 FSYNC 比率的 MSB 位。

#### 7.1.1.42 CNT\_CLK\_CFG4 寄存器 (地址 = 0x39) [复位 = 0x00]

表 7-44 展示了 CNT\_CLK\_CFG4。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 4。

表 7-44. CNT\_CLK\_CFG4 寄存器字段说明

位	字段	类型	复位	说明
7-0	PASI_BCLK_FS_RATIO_LSB[7:0]	R/W	00000000b	控制器模式下主要 ASI BCLK 与 FSYNC 比率的 LSB 字节。

#### 7.1.1.43 CNT\_CLK\_CFG5 寄存器 (地址 = 0x3A) [复位 = 0x00]

表 7-45 展示了 CNT\_CLK\_CFG5。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 5。

表 7-45. CNT\_CLK\_CFG5 寄存器字段说明

位	字段	类型	复位	说明
7	SASI_USE_INT_BCLK_F OR_FSYNC	R/W	0b	在控制器模式配置期间，在 SASI 中使用内部 BCLK 来生成 FSYNC。 0d = 使用外部 BCLK 生成 FSYNC 1d = 使用内部 BCLK 生成 FSYNC
6	SASI_INV_BCLK_FOR_F SYNC	R/W	0b	在控制器模式配置中，仅对 SASI BCLK 的极性进行反转来生成 SASI FSYNC。 0d = 不反转 SASI BCLK 极性来生成 SASI FSYNC 1d = 反转 SASI BCLK 极性来生成 SASI FSYNC
5-0	SASI_BCLK_FS_RATIO_MSB[5:0]	R/W	000000b	控制器模式下辅助 ASI BCLK 与 FSYNC 比率的 MSB 位。

#### 7.1.1.44 CNT\_CLK\_CFG6 寄存器 (地址 = 0x3B) [复位 = 0x00]

表 7-46 展示了 CNT\_CLK\_CFG6。

返回到 [汇总表](#)。

该寄存器是控制器模式时钟配置寄存器 6。

表 7-46. CNT\_CLK\_CFG6 寄存器字段说明

位	字段	类型	复位	说明
7-0	SASI_BCLK_FS_RATIO_LSB[7:0]	R/W	00000000b	控制器模式下辅助 ASI BCLK 与 FSYNC 比率的 LSB 字节。

#### 7.1.1.45 CLK\_ERR\_STS0 寄存器 (地址 = 0x3C) [复位 = 0x00]

表 7-47 展示了 CLK\_ERR\_STS0。

[返回到汇总表。](#)

该寄存器是时钟错误和状态寄存器 0。

**表 7-47. CLK\_ERR\_STS0 寄存器字段说明**

位	字段	类型	复位	说明
7	DSP_CLK_ERR	R	0b	指示 FSYNC 与所选时钟源之间比率错误的标志。 0d = 无比率错误 1d = 主要或辅助 ASI FSYNC 与所选时钟源之间的比率错误
6	RESERVED	R	0b	保留位；仅写入复位值
5	RESERVED	R	0b	保留位；仅写入复位值
4	SRC_RATIO_ERR	R	0b	指示不支持 SRC m:n 比率的标志。（不适用自定义 m:n 比率配置）。 0d = 支持 m:n 比率 1d = 不支持 m:n 比率错误
3	DEM_RATE_ERR	R	0b	指示时钟配置不允许采用有效 DEM 速率的标志。 0d = 无 DEM 时钟速率错误 1d = 所选时钟配置中存在 DEM 时钟速率错误
2	PDM_CLK_ERR	R	0b	指示时钟配置不允许有效 PDM 时钟生成的标志。 0d = 无 PDM 时钟生成错误 1d = 所选时钟配置中存在 PDM 时钟生成错误
1	RESET_ON_CLK_STOP_DET_STS	R	0b	指示音频时钟源停止至少 1ms 的标志。 0d = 无音频时钟源错误 1d = 音频时钟源停止至少 1ms
0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.46 CLK\_ERR\_STS1 寄存器 ( 地址 = 0x3D ) [复位 = 0x00]

[表 7-48 展示了 CLK\\_ERR\\_STS1。](#)

[返回到汇总表。](#)

该寄存器是时钟错误和状态寄存器 1。

**表 7-48. CLK\_ERR\_STS1 寄存器字段说明**

位	字段	类型	复位	说明
7	PASI_BCLK_FS_RATIO_ERR	R	0b	指示 PASI bclk fsync 比率错误的标志。 0d = 无 PASI bclk fsync 比率错误 1d = 所选时钟配置中的 PASI bclk fsync 比率错误
6	SASI_BCLK_FS_RATIO_ERR	R	0b	指示 SASI bclk fsync 比率错误的标志。 0d = 无 SASI bclk fsync 比率错误 1d = 所选时钟配置中的 SASI bclk fsync 比率错误
5	CCLK_FS_RATIO_ERR	R	0b	指示 CCLK fsync 比率错误的标志。 0d = 无 CCLK fsync 比率错误 1d = CCLK fsync 比率错误
4	PASI_FS_ERR	R	0b	指示 PASI FS 速率变化或停止错误的标志。 0d = 无 PASI FS 错误 1d = 检测到 PASI FS 速率变化或停止
3	SASI_FS_ERR	R	0b	指示 SASI FS 速率变化或停止错误的标志。 0d = 无 SASI FS 错误 1d = 检测到 SASI FS 速率变化或停止
2-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.47 CLK\_DET\_STS0 寄存器 ( 地址 = 0x3E ) [复位 = 0x00]

表 7-49 展示了 CLK\_DET\_STS0。

返回到 [汇总表](#)。

该寄存器是时钟比检测寄存器 0。

表 7-49. CLK\_DET\_STS0 寄存器字段说明

位	字段	类型	复位	说明
7-2	PASI_SAMP_RATE_STS[5:0]	R	000000b	主要 ASI 采样速率检测状态。 0d = 保留 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 保留
1-0	PLL_MODE_STS[1:0]	R	00b	PLL 使用状态。 0d = 在整数模式下使用 PLL 1d = 在小数模式下使用 PLL 2d = 未使用 PLL 3d = 保留

### 7.1.1.48 CLK\_DET\_STS1 寄存器 ( 地址 = 0x3F ) [复位 = 0x00]

表 7-50 展示了 CLK\_DET\_STS1。

[返回到汇总表。](#)

该寄存器是时钟比检测寄存器 1。

**表 7-50. CLK\_DET\_STS1 寄存器字段说明**

位	字段	类型	复位	说明
7-2	SASI_SAMP_RATE_STS[5:0]	R	000000b	辅助 ASI 采样速率检测状态。 0d = 保留 1d = 768000 (670320-791040) 2d = 614400 (536256-632832) 3d = 512000 (446880-527360) 4d = 438857 (383040-452022) 5d = 384000 (335160-395520) 6d = 341333 (297920-351573) 7d = 307200 (268128-316416) 8d = 256000 (223440-263680) 9d = 219429 (191520-226011) 10d = 192000 (167580-197760) 11d = 170667 (148960-175786) 12d = 153600 (134064-158208) 13d = 128000 (111720-131840) 14d = 109714 (95760-113005) 15d = 96000 (83790-98880) 16d = 85333 (74480-87893) 17d = 76800 (67032-79104) 18d = 64000 (55860-65920) 19d = 54857 (47880-56502) 20d = 48000 (41895-49440) 21d = 42667 (37240-43946) 22d = 38400 (33516-39552) 23d = 32000 (27930-32960) 24d = 27429 (23940-28251) 25d = 24000 (20947-24720) 26d = 21333 (18620-21973) 27d = 19200 (16758-19776) 28d = 16000 (13965-16480) 29d = 13714 (11970-14125) 30d = 12000 (10473-12360) 31d = 10667 (9310-10986) 32d = 9600 (8379-9888) 33d = 8000 (6982-8240) 34d = 6857 (5985-7062) 35d = 6000 (5236-6180) 36d = 5333 (4655-5493) 37d = 4800 (4189-4944) 38d = 4000 (3491-4120) 39d = 3429 (2992-3531) 40d = 3000 (2618-3090) 41d-63d = 保留
1-0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.49 CLK\_DET\_STS2 寄存器 ( 地址 = 0x40 ) [复位 = 0x00]

[表 7-51 展示了 CLK\\_DET\\_STS2。](#)

[返回到汇总表。](#)

该寄存器是时钟比检测寄存器 2。

**表 7-51. CLK\_DET\_STS2 寄存器字段说明**

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值

表 7-51. CLK\_DET\_STS2 寄存器字段说明 (续)

位	字段	类型	复位	说明
5-0	FS_CLKSRC_RATIO_DE T_MSB_STS[5:0]	R	000000b	用于检测主要 ASI 或辅助 ASI FSYNC 与时钟源比率的 MSB 位。

### 7.1.1.50 CLK\_DET\_STS3 寄存器 (地址 = 0x41) [复位 = 0x00]

表 7-52 展示了 CLK\_DET\_STS3。

返回到[汇总表](#)。

该寄存器是时钟比检测寄存器 3。

表 7-52. CLK\_DET\_STS3 寄存器字段说明

位	字段	类型	复位	说明
7-0	FS_CLKSRC_RATIO_DE T_LSB_STS[7:0]	R	00000000b	用于检测主要 ASI 或辅助 ASI FSYNC 与时钟源比率的 LSB 字节。

### 7.1.1.51 INT\_CFG 寄存器 (地址 = 0x42) [复位 = 0x00]

表 7-53 展示了 INT\_CFG。

返回到[汇总表](#)。

该寄存器是中断配置寄存器。

表 7-53. INT\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	INT_POL	R/W	0b	中断极性。 0b = 低电平有效 (IRQZ) 1b = 高电平有效 (IRQ)
6-5	INT_EVENT[1:0]	R/W	00b	中断事件配置。 0d = INT 在发生任何未屏蔽的锁存中断事件时置为有效 1d = INT 在发生任何未屏蔽的实时中断事件时置为有效 2d = 在发生任何未屏蔽的锁存中断事件时, INT 每 4ms (典型值) 置为有效一次且每次持续 2ms (典型值) 3d = 在发生任何未屏蔽的中断事件时, INT 在每个脉冲上置为有效一次且每次持续 2ms (典型值)
4-3	PD_ON_FLT_CFG[1:0]	R/W	00b	在 chx 和 micbias 发生故障期间的断电配置。 0d = 断电时不考虑故障 1d = 断电时仅考虑未屏蔽的故障 2d = 断电时考虑所有故障 3d = 保留
2	LTCH_READ_CFG	R/W	0b	中断锁存寄存器回读配置。 0b = 所有中断都可以通过 LTCH 寄存器读取 1b = 只有未屏蔽的中断可以通过 LTCH 寄存器读取
1	PD_ON_FLT_RCV_CFG	R/W	0b	故障时 ADC 通道断电的配置 0b = 自动恢复, 在故障消失时 ADC 通道重新上电 1b = 手动恢复, 故障消失时 ADC 通道不会重新上电
0	LTCH_CLR_ON_READ	R/W	0b	用于将 LTCH 寄存器位清零的 Cfgn 0 = 仅当实时状态为零时, 才在寄存器读取时将 LTCH 寄存器位清零 1 = 无论实时状态如何, 在寄存器读取时都将 LTCH 寄存器位清零

### 7.1.1.52 ADC\_MISC\_CFG 寄存器 ( 地址 = 0x4B ) [复位 = 0x00]

展示了 ADC\_MISC\_CFG 表 7-54。

[返回到汇总表。](#)

该寄存器是 ADC 过载响应配置寄存器。它提供了在过载恢复阶段使 ADC 通道静音的选项，以避免可闻失真。过载恢复阶段是一种保护机制，用于处理阶跃输入等电平出现突变的输入情况。

**表 7-54. ADC\_MISC\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6	RESERVED	R	0b	保留位；仅写入复位值
5	RESERVED	R	0b	保留位；仅写入复位值
4	ADC_CH1_MUTE_ON_O_VRLD	R/W	0b	在 ADC1 处于过载恢复阶段时使 ADC 通道 1 静音 0b = 禁用 1b = 启用
3	ADC_CH2_MUTE_ON_O_VRLD	R/W	0b	在 ADC2 处于过载恢复阶段时使 ADC 通道 2 静音 0b = 禁用 1b = 启用
2-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.53 IADC\_CFG 寄存器 ( 地址 = 0x4C ) [复位 = 0x5C]

表 7-55 中显示了 IADC\_CFG。

[返回到汇总表。](#)

该寄存器是 IADC 配置寄存器。

**表 7-55. IADC\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7-6	IADC_NSKIP_SEL[1:0]	R/W	01b	IADC NSKIP 配置。 0d = 384 个调制器时钟 1d = 576 个调制器时钟 2d = 896 个调制器时钟 3d = 1024 个调制器时钟 4d = 2048 个调制器时钟 5d = 4096 个调制器时钟 6d-7d = 保留
5-4	IADC_NRESET_SEL[1:0]	R/W	01b	IADC NRESET 配置。 0d = 50 个调制器时钟 1d = 75 个调制器时钟 2d = 100 个调制器时钟 3d = 150 个调制器时钟
3-2	IADC_OSRA_SEL[1:0]	R/W	11b	IADC OSRA 选择配置。 0d = 32 1d = 64 2d = 96 3d = 128
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.54 VREF\_MICBIAS\_CFG 寄存器 ( 地址 = 0x4D ) [复位 = 0x00]

表 7-56 展示了 VREF\_MICBIAS\_CFG。

[返回到汇总表。](#)

该寄存器是 VREF 和 MICBIAS 的配置寄存器。

**表 7-56. VREF\_MICBIAS\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7-5	RESERVED	R	0b	保留位；仅写入复位值
4	MICBIAS_TRIM_LDO_GAIN	R/W	0b	MICBIAS 输出设置 0d = LDO 增益 = 1 1d = LDO 增益 = 1.096
3-2	MICBIAS_VAL[1:0]	R/W	00b	MICBIAS 输出设置 0d = 麦克风偏置设置为 VREF 1d = 麦克风偏置设置为 VREF/2 ( 仅对 VREF_FSCALE 0 或 1 设置有效 ) 2d = 保留 3d = 麦克风偏置输出旁路至 AVDD
1-0	VREF_FSCALE[1:0]	R/W	00b	VREF/满量程设置 ( 需要根据使用的 AVDD 最小电压进行配置 ) 0d = VREF 设置为 2.75V 以支持 2V <sub>RMS</sub> ( 对于差分输入 ) 或 1V <sub>RMS</sub> ( 对于单端输入 ) 1d = VREF 设置为 2.5V 以支持 1.818V <sub>RMS</sub> ( 对于差分输入 ) 或 0.909V <sub>RMS</sub> ( 对于单端输入 ) 2d = VREF 设置为 1.375V 以支持 1V <sub>RMS</sub> ( 对于差分输入 ) 或 0.5V <sub>RMS</sub> ( 对于单端输入 ) 3d = 保留

#### 7.1.1.55 PWR\_TUNE\_CFG0 寄存器 ( 地址 = 0x4E ) [复位 = 0x00]

[表 7-57](#) 展示了 PWR\_TUNE\_CFG0。

[返回到汇总表。](#)

该寄存器是 Power Tune 配置的配置寄存器 0。

**表 7-57. PWR\_TUNE\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7	ADC_CLK_BY2_MODE	R/W	0b	ADC MOD CLK 选择配置。 0d = MOD CLK 3MHz 1d = MOD CLK 1.5MHz
6	ADC_CIC_ORDER	R/W	0b	ADC CIC 阶数配置。 0d = 5 阶 CIC 1d = 4 阶 CIC
5	ADC_FIR_BYPASS	R/W	0b	ADC FIR 旁路配置。 0d = 旁路禁用 1d = 旁路启用
4	ADC_DEM_RATE_OVRD	R/W	0b	ADC DEM 速率覆盖配置。 0d = 默认值 1d = 2x
3	RESERVED	R	0b	保留位；仅写入复位值
2	ADC_LOW_PWR_FILT	R/W	0b	ADC 的低功耗滤波器配置 0d = 禁用 1d = 启用
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.56 ADC\_CH1\_CFG0 寄存器 ( 地址 = 0x50 ) [复位 = 0x00]

表 7-58 展示了 ADC\_CH1\_CFG0。

[返回到汇总表。](#)

该寄存器是 ADC 通道 1 的配置寄存器 0。

**表 7-58. ADC\_CH1\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7-6	ADC_CH1_INSRC[1:0]	R/W	00b	ADC 通道 1 输入配置。 0d = 模拟差分输入 1d = 模拟单端输入 2d = 模拟单端多路复用器 INP1 输入 3d = 模拟单端多路复用器 INM1 输入
5-4	ADC_CH1_IMP[1:0]	R/W	00b	ADC 通道 1 输入阻抗 ( 适用于模拟输入 )。 0d = 典型的 $5\text{k}\Omega$ 输入阻抗 ( 对于 $4\text{Vrms}$ , 阻抗将为 $10\text{k}\Omega$ ) 1d = 典型的 $10\text{k}\Omega$ 输入阻抗 2d = 典型的 $40\text{k}\Omega$ 输入阻抗 3d = 保留
3-2	ADC_CH1_CM_TOL[1:0]	R/W	00b	ADC 通道 1 输入耦合 ( 适用于模拟输入 )。 0d = 具有共模变化容差的交流耦合输入 , 对于单端配置 , 支持 $50\text{mVpp}$ ; 对于差分配置 , 支持 $100\text{mVpp}$ 1d = 具有共模变化容差的交流耦合/直流耦合输入 , 对于单端配置 , 支持 $500\text{mVpp}$ ; 对于差分配置 , 支持 $1\text{Vpp}$ 2d = 具有共模变化容差的交流耦合/直流耦合输入 , 支持轨到轨 ( 电源到地 ) ( 高 CMRR 容差模式 ) 3d = 保留
1	ADC_CH1_FULLSCALE_VAL	R/W	0b	VREF=2.75V 时的 ADC 通道 1 满量程值 ( 适用于模拟输入 )。 0d = $2\text{Vrms}$ 差分 ( 单端运行时为 $1\text{Vrms}$ ) 1d = $4\text{Vrms}$ 差分 ( 单端运行时为 $2\text{Vrms}$ ) ( 对于交流耦合配置 , 输入共模需要外部偏置 , 此模式支持轨到轨共模变化容差 ) ( 仅支持 $2.75\text{VREF}$ , 仅在音频带宽模式下受支持 )
0	ADC_CH1_BW_MODE	R/W	0b	ADC 通道 1 带宽选择耦合 ( 适用于模拟输入 )。 0d = 音频带宽 ( $24\text{kHz}$ 模式 ) 1d = 宽带宽 ( $96\text{kHz}$ 模式 ) ( 仅支持 $40\text{k}\Omega$ 输入阻抗情况 )

### 7.1.1.57 IADC\_CH\_CFG 寄存器 ( 地址 = 0x51 ) [复位 = 0x00]

表 7-59 展示了 IADC\_CH\_CFG。

[返回到汇总表。](#)

该寄存器是 IADC 模式中 ADC 通道的配置寄存器。

**表 7-59. IADC\_CH\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7	IADC_EN	R/W	0b	IADC 使能配置。 0d = 禁用 IADC 1d = 启用 IADC
6-5	IADC_MODE[1:0]	R/W	00b	IADC 模式配置。 ( 通过 ADC_INSRC SE_MUX 配置来控制单通道模式通道选择 ) 0d = 单次触发单通道 1d = 单次触发多通道 2d = 顺序单通道 3d = 顺序多通道

表 7-59. IADC\_CH\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
4	IADC_CONVST_ONESHOT	R/W	0b	IADC 转换开始单次配置。 0d = 无转换 1d = 启动单次转换
3	IADC_STOP_SEQ_CONV	R/W	0b	IADC 停止顺序转换配置。 0d = 顺序转换正在运行 1d = 停止顺序转换
2	IADC_ONESHOT_CONV_DONE_STS	R	0b	IADC 单次转换完成配置。 0d = 转换未完成 1d = 单次转换完成
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.58 ADC\_CH1\_CFG2 寄存器 (地址 = 0x52) [复位 = 0xA1]

表 7-60 展示了 ADC\_CH1\_CFG2。

返回到[汇总表](#)。

该寄存器是 ADC 通道 1 的配置寄存器 2。

表 7-60. ADC\_CH1\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7-0	ADC_CH1_DVOL[7:0]	R/W	10100001b	通道 1 数字音量控制。 0d = 数字音量静音 1d = 数字音量控制设置为 -80dB 2d = 数字音量控制设置为 -79.5dB 3d 至 160d = 数字音量控制根据配置进行设置 161d = 数字音量控制设置为 0dB 162d = 数字音量控制设置为 0.5dB 163d 至 253d = 数字音量控制根据配置进行设置 254d = 数字音量控制设置为 46.5dB 255d = 数字音量控制设置为 47dB

### 7.1.1.59 ADC\_CH1\_CFG3 寄存器 (地址 = 0x53) [复位 = 0x80]

表 7-61 展示了 ADC\_CH1\_CFG3。

返回到[汇总表](#)。

该寄存器是 ADC 通道 1 的配置寄存器 3。

表 7-61. ADC\_CH1\_CFG3 寄存器字段说明

位	字段	类型	复位	说明
7-4	ADC_CH1_FGAIN[3:0]	R/W	1000b	ADC 通道 1 精细增益校准。 0d = 精细增益设置为 -0.8dB 1d = 精细增益设置为 -0.7dB 2d = 精细增益设置为 -0.6dB 3d 至 7d = 根据配置设置精细增益 8d = 精细增益设置为 0dB 9d = 精细增益设置为 0.1dB 10d 至 13d = 根据配置设置精细增益 14d = 精细增益设置为 0.6dB 15d = 精细增益设置为 0.7dB
3-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.60 ADC\_CH1\_CFG4 寄存器 ( 地址 = 0x54 ) [复位 = 0x00]

表 7-62 展示了 ADC\_CH1\_CFG4。

[返回到汇总表。](#)

该寄存器是 ADC 通道 1 的配置寄存器 4。

**表 7-62. ADC\_CH1\_CFG4 寄存器字段说明**

位	字段	类型	复位	说明
7-2	ADC_CH1_PCAL[5:0]	R/W	000000b	具有调制器时钟分辨率的 ADC 通道 1 相位校准。 0d = 无相位校准 1d = 相位校准延迟设置为一个调制器时钟周期 2d = 相位校准延迟设置为两个调制器时钟周期 3d 至 62d = 相位校准延迟视配置而定 63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0	PCAL_ANA_DIG_SEL[1:0] ]	R/W	00b	PCAL 支持配置。 0d = 支持模拟和数字的 Pcal 1d = 仅支持模拟的 Pcal 2d = 仅支持数字的 Pcal 3d = 保留

### 7.1.1.61 ADC\_CH2\_CFG0 寄存器 ( 地址 = 0x55 ) [复位 = 0x00]

表 7-63 展示了 ADC\_CH2\_CFG0。

[返回到汇总表。](#)

该寄存器是 ADC 通道 2 的配置寄存器 0。

**表 7-63. ADC\_CH2\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7-6	ADC_CH2_INSRC[1:0]	R/W	00b	ADC 通道 2 输入配置。 0d = 模拟差分输入 1d = 模拟单端输入 2d = 模拟单端多路复用器 INP2 输入 3d = 模拟单端多路复用器 INM2 输入
5-4	ADC_CH2_IMP[1:0]	R/W	00b	ADC 通道 2 输入阻抗 ( 适用于模拟输入 )。 0d = 典型的 $5k\Omega$ 输入阻抗 ( 对于 $4V_{rms}$ , 阻抗将为 $10k\Omega$ ) 1d = 典型的 $10k\Omega$ 输入阻抗 2d = 典型的 $40k\Omega$ 输入阻抗 3d = 保留
3-2	ADC_CH2_CM_TOL[1:0]	R/W	00b	ADC 通道 2 输入耦合 ( 适用于模拟输入 )。 0d = 具有共模变化容差的交流耦合输入 , 对于单端配置 , 支持 $50mV_{pp}$ ; 对于差分配置 , 支持 $100mV_{pp}$ 1d = 具有共模变化容差的交流耦合/直流耦合输入 , 对于单端配置 , 支持 $500mV_{pp}$ ; 对于差分配置 , 支持 $1V_{pp}$ 2d = 具有共模变化容差的交流耦合/直流耦合输入 , 支持轨到轨 ( 电源到地 ) ( 高 CMRR 容差模式 ) 3d = 保留
1	ADC_CH2_FULLSCALE_VAL	R/W	0b	$V_{REF}=2.75V$ 时的 ADC 通道 2 满量程值 ( 适用于模拟输入 )。 0d = $2V_{rms}$ 差分 ( 单端运行时为 $1V_{rms}$ ) 1d = $4V_{rms}$ 差分 ( 单端运行时为 $2V_{rms}$ ) ( 对于交流耦合配置 , 输入共模需要外部偏置 , 此模式支持轨到轨共模变化容差 ) ( 仅支持 $2.75V_{REF}$ , 仅在音频带宽模式下受支持 )
0	ADC_CH2_BW_MODE	R/W	0b	ADC 通道 2 带宽选择耦合 ( 适用于模拟输入 )。 0d = 音频带宽 ( $24kHz$ 模式 ) 1d = 带宽宽 ( $96kHz$ 模式 ) ( 仅支持 $40k\Omega$ 输入阻抗情况 )

### 7.1.1.62 ADC\_CH2\_CFG2 寄存器 ( 地址 = 0x57 ) [复位 = 0xA1]

表 7-64 展示了 ADC\_CH2\_CFG2。

返回到[汇总表](#)。

该寄存器是 ADC 通道 2 的配置寄存器 2。

表 7-64. ADC\_CH2\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7-0	ADC_CH2_DVOL[7:0]	R/W	10100001b	通道 1 数字音量控制。 0d = 数字音量静音 1d = 数字音量控制设置为 -80dB 2d = 数字音量控制设置为 -79.5dB 3d 至 160d = 数字音量控制根据配置进行设置 161d = 数字音量控制设置为 0dB 162d = 数字音量控制设置为 0.5dB 163d 至 253d = 数字音量控制根据配置进行设置 254d = 数字音量控制设置为 46.5dB 255d = 数字音量控制设置为 47dB

### 7.1.1.63 ADC\_CH2\_CFG3 寄存器 ( 地址 = 0x58 ) [复位 = 0x80]

表 7-65 展示了 ADC\_CH2\_CFG3。

返回到[汇总表](#)。

该寄存器是 ADC 通道 2 的配置寄存器 3。

表 7-65. ADC\_CH2\_CFG3 寄存器字段说明

位	字段	类型	复位	说明
7-4	ADC_CH2_FGAIN[3:0]	R/W	1000b	ADC 通道 2 精细增益校准。 0d = 精细增益设置为 -0.8dB 1d = 精细增益设置为 -0.7dB 2d = 精细增益设置为 -0.6dB 3d 至 7d = 根据配置设置精细增益 8d = 精细增益设置为 0dB 9d = 精细增益设置为 0.1dB 10d 至 13d = 根据配置设置精细增益 14d = 精细增益设置为 0.6dB 15d = 精细增益设置为 0.7dB
3-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.64 ADC\_CH2\_CFG4 寄存器 ( 地址 = 0x59 ) [复位 = 0x00]

表 7-66 展示了 ADC\_CH2\_CFG4。

返回到[汇总表](#)。

该寄存器是 ADC 通道 2 的配置寄存器 4。

表 7-66. ADC\_CH2\_CFG4 寄存器字段说明

位	字段	类型	复位	说明
7-2	ADC_CH2_PCAL[5:0]	R/W	000000b	具有调制器时钟分辨率的 ADC 通道 2 相位校准。 0d = 无相位校准 1d = 相位校准延迟设置为一个调制器时钟周期 2d = 相位校准延迟设置为两个调制器时钟周期 3d 至 62d = 相位校准延迟视配置而定 63d = 相位校准延迟设置为 63 个调制器时钟周期

表 7-66. ADC\_CH2\_CFG4 寄存器字段说明 (续)

位	字段	类型	复位	说明
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.65 ADC\_CH3\_CFG0 寄存器 (地址 = 0x5A) [复位 = 0x00]

表 7-67 展示了 ADC\_CH3\_CFG0。

返回到[汇总表](#)。

该寄存器是 ADC 通道 3 的配置寄存器 0。

表 7-67. ADC\_CH3\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	ADC_CH3_CLONE	R/W	0b	ADC 通道 3 输入配置。 0d = 禁用克隆 1d = 生成的通道 3 数字滤波器输入与通道 1 数字滤波器输入 (克隆输入) 相同
6-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.66 ADC\_CH3\_CFG2 寄存器 (地址 = 0x5B) [复位 = 0xA1]

表 7-68 展示了 ADC\_CH3\_CFG2。

返回到[汇总表](#)。

该寄存器是 ADC 通道 3 的配置寄存器 2。

表 7-68. ADC\_CH3\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7-0	ADC_CH3_DVOL[7:0]	R/W	10100001b	通道 3 数字音量控制。 0d = 数字音量静音 1d = 数字音量控制设置为 -80dB 2d = 数字音量控制设置为 -79.5dB 3d 至 160d = 数字音量控制根据配置进行设置 161d = 数字音量控制设置为 0dB 162d = 数字音量控制设置为 0.5dB 163d 至 253d = 数字音量控制根据配置进行设置 254d = 数字音量控制设置为 46.5dB 255d = 数字音量控制设置为 47dB

### 7.1.1.67 ADC\_CH3\_CFG3 寄存器 (地址 = 0x5C) [复位 = 0x80]

表 7-69 展示了 ADC\_CH3\_CFG3。

返回到[汇总表](#)。

该寄存器是 ADC 通道 3 的配置寄存器 3。

表 7-69. ADC\_CH3\_CFG3 寄存器字段说明

位	字段	类型	复位	说明
7-4	ADC_CH3_FGAIN[3:0]	R/W	1000b	ADC 通道 3 精细增益校准。 0d = 精细增益设置为 -0.8dB 1d = 精细增益设置为 -0.7dB 2d = 精细增益设置为 -0.6dB 3d 至 7d = 根据配置设置精细增益 8d = 精细增益设置为 0dB 9d = 精细增益设置为 0.1dB 10d 至 13d = 根据配置设置精细增益 14d = 精细增益设置为 0.6dB 15d = 精细增益设置为 0.7dB
3-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.68 ADC\_CH3\_CFG4 寄存器 ( 地址 = 0x5D ) [复位 = 0x00]

表 7-70 展示了 ADC\_CH3\_CFG4。

返回到 [汇总表](#)。

该寄存器是 ADC 通道 3 的配置寄存器 4。

表 7-70. ADC\_CH3\_CFG4 寄存器字段说明

位	字段	类型	复位	说明
7-2	ADC_CH3_PCAL[5:0]	R/W	000000b	具有调制器时钟分辨率的 ADC 通道 3 相位校准。 0d = 无相位校准 1d = 相位校准延迟设置为一个调制器时钟周期 2d = 相位校准延迟设置为两个调制器时钟周期 3d 至 62d = 相位校准延迟视配置而定 63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.69 ADC\_CH4\_CFG0 寄存器 ( 地址 = 0x5E ) [复位 = 0x00]

表 7-71 展示了 ADC\_CH4\_CFG0。

返回到 [汇总表](#)。

该寄存器是 ADC 通道 4 的配置寄存器 0。

表 7-71. ADC\_CH4\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	ADC_CH4_CLONE	R/W	0b	ADC 通道 4 输入配置。 0d = 禁用克隆 1d = 生成的通道 4 数字滤波器输入与通道 2 数字滤波器输入 ( 克隆输入 ) 相同
6-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.70 ADC\_CH4\_CFG2 寄存器 ( 地址 = 0x5F ) [复位 = 0xA1]

表 7-72 展示了 ADC\_CH4\_CFG2。

返回到 [汇总表](#)。

该寄存器是 ADC 通道 4 的配置寄存器 2。

表 7-72. ADC\_CH4\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7-0	ADC_CH4_DVOL[7:0]	R/W	10100001b	通道 4 数字音量控制。 0d = 数字音量静音 1d = 数字音量控制设置为 -80dB 2d = 数字音量控制设置为 -79.5dB 3d 至 160d = 数字音量控制根据配置进行设置 161d = 数字音量控制设置为 0dB 162d = 数字音量控制设置为 0.5dB 163d 至 253d = 数字音量控制根据配置进行设置 254d = 数字音量控制设置为 46.5dB 255d = 数字音量控制设置为 47dB

#### 7.1.1.71 ADC\_CH4\_CFG3 寄存器 ( 地址 = 0x60 ) [复位 = 0x80]

表 7-73 展示了 ADC\_CH4\_CFG3。

[返回到汇总表。](#)

该寄存器是 ADC 通道 4 的配置寄存器 3。

表 7-73. ADC\_CH4\_CFG3 寄存器字段说明

位	字段	类型	复位	说明
7-4	ADC_CH4_FGAIN[3:0]	R/W	1000b	ADC 通道 4 精细增益校准。 0d = 精细增益设置为 -0.8dB 1d = 精细增益设置为 -0.7dB 2d = 精细增益设置为 -0.6dB 3d 至 7d = 根据配置设置精细增益 8d = 精细增益设置为 0dB 9d = 精细增益设置为 0.1dB 10d 至 13d = 根据配置设置精细增益 14d = 精细增益设置为 0.6dB 15d = 精细增益设置为 0.7dB
3-0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.72 ADC\_CH4\_CFG4 寄存器 ( 地址 = 0x61 ) [复位 = 0x00]

表 7-74 展示了 ADC\_CH4\_CFG4。

[返回到汇总表。](#)

该寄存器是 ADC 通道 4 的配置寄存器 4。

表 7-74. ADC\_CH4\_CFG4 寄存器字段说明

位	字段	类型	复位	说明
7-2	ADC_CH4_PCAL[5:0]	R/W	000000b	具有调制器时钟分辨率的 ADC 通道 4 相位校准。 0d = 无相位校准 1d = 相位校准延迟设置为一个调制器时钟周期 2d = 相位校准延迟设置为两个调制器时钟周期 3d 至 62d = 相位校准延迟视配置而定 63d = 相位校准延迟设置为 63 个调制器时钟周期
1-0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.73 ADC\_CFG1 寄存器 ( 地址 = 0x62 ) [复位 = 0x00]

表 7-75 展示了 ADC\_CFG1。

[返回到汇总表。](#)

该寄存器是 ADC 的配置寄存器 1。

表 7-75. ADC\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5-4	ADC_PINCM_TRIM[1:0]	R/W	00b	用于在交流耦合模式下调整 ADC 通道的输入共模电压的位。将以下电阻器从输入引脚连接到 AVDD，以便对共模电压进行微调（增量） 01 = 500k 10 = 250k 11 = 保留
3	RESERVED	R	0b	保留位；仅写入复位值
2	ADC_DATA_INVERT	R/W	0b	用于反转 ADC 数据的位
1-0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.74 DSP\_CFG0 寄存器 ( 地址 = 0x72 ) [复位 = 0x18]

表 7-76 展示了 DSP\_CFG0。

[返回到汇总表。](#)

该寄存器是数字信号处理器 (DSP) 配置寄存器 0。

表 7-76. DSP\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7-6	ADC_DSP_DECI_FILT[1:0]	R/W	00b	ADC 通道抽取滤波器响应。 0d = 线性相位 1d = 低延迟 2d = 超低延迟 3d = 保留；不使用
5-4	ADC_DSP_HPF_SEL[1:0]	R/W	01b	ADC 通道高通滤波器 (HPF) 选择。 0d = 使用可编程一阶 IIR 滤波器来实现自定义 HPF，在 P10_R120-127 至 P11_R8-11 范围内，默认系数值设置为实现全通滤波器 1d = 选择截止频率为 $0.00002 \times f_S$ ( $f_S = 48\text{kHz}$ 时为 1Hz) 的 HPF 2d = 选择截止频率为 $0.00025 \times f_S$ ( $f_S = 48\text{kHz}$ 时为 12Hz) 的 HPF 3d = 选择截止频率为 $0.002 \times f_S$ ( $f_S = 48\text{kHz}$ 时为 96Hz) 的 HPF
3-2	ADC_DSP_BQ_CFG[1:0]	R/W	10b	每个 ADC 通道配置的双二阶滤波器数。 0d = 每个通道均无双二阶滤波器；双二阶滤波器全部禁用 1d = 每个通道 1 个双二阶滤波器 2d = 每个通道 2 个双二阶滤波器 3d = 每个通道 3 个双二阶滤波器
1	ADC_DSP_DISABLE_SOFT_STEP	R/W	0b	在 DVOL 更改、静音和取消静音期间禁用 ADC 软步进。 0d = 启用软步进 1d = 禁用软步进
0	ADC_DSP_DVOL GANG	R/W	0b	成组控制 ADC 通道上的 DVOL。 0d = 每个通道均有自己的 DVOL CTRL 设置，基于 ADC_CHx_DVOL 位的编程 1d = 无论通道 1 是否打开，所有活动通道都必须使用通道 1 DVOL 设置 (ADC_CH1_DVOL)

#### 7.1.1.75 CH\_EN 寄存器 ( 地址 = 0x76 ) [复位 = 0xCC]

表 7-77 展示了 CH\_EN。

[返回到汇总表。](#)

该寄存器是通道使能配置寄存器。

**表 7-77. CH\_EN 寄存器字段说明**

位	字段	类型	复位	说明
7	IN_CH1_EN	R/W	1b	输入通道 1 使能设置。 0d = 输入通道 1 禁用 1d = 输入通道 1 启用
6	IN_CH2_EN	R/W	1b	输入通道 2 使能设置。 0d = 输入通道 2 禁用 1d = 输入通道 2 启用
5	IN_CH3_EN	R/W	0b	输入通道 3 使能设置。 0d = 输入通道 3 禁用 1d = 输入通道 3 启用
4	IN_CH4_EN	R/W	0b	输入通道 4 使能设置。 0d = 输入通道 4 禁用 1d = 输入通道 4 启用
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

#### 7.1.1.76 DYN\_PUPD\_CFG 寄存器 ( 地址 = 0x77 ) [复位 = 0x00]

[表 7-78](#) 展示了 DYN\_PUPD\_CFG。

[返回到汇总表。](#)

该寄存器是动态上电和断电配置寄存器。

**表 7-78. DYN\_PUPD\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7	ADC_DYN_PUPD_EN	R/W	0b	用于录音路径的动态通道上电/断电使能。 0d = 如果任何通道录音处于开启状态，则不支持通道上电/断电 1d = 即使通道录音处于开启状态，通道也可以单独上电或断电
6	ADC_DYN_MAXCH_SEL	R/W	0b	记录路径的动态模式最大通道选择配置。 0d = 启用动态通道上电/断电功能时使用通道 1 和通道 2 1d = 启用动态通道上电/断电功能时使用通道 1 至通道 4
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3	DYN_PUPD_ADC_PDM_DIFF_CLK	R/W	0b	使用不同的 ADC 调制器时钟和 PDM 时钟配置进行动态上电/断电。 0d = 动态上电/断电使用相同的 ADC MOD CLK 和 PDM CLK 1d = 动态上电/断电使用不同的 ADC MOD CLK 和 PDM CLK
2	RESERVED	R	0b	保留位；仅写入复位值
1	ADC_CH_SWAP	R/W	0b	ADC 通道交换启用配置。 1d = 无交换 1d = 交换 ADC 通道 1 和 2
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.77 PWR\_CFG 寄存器 ( 地址 = 0x78 ) [复位 = 0x00]

表 7-79 展示了 PWR\_CFG。

返回到[汇总表](#)。

该寄存器是上电配置寄存器。

**表 7-79. PWR\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7	ADC_PDZ	R/W	0b	ADC 和 PDM 通道的电源控制。 0d = 所有 ADC 和 PDM 通道断电 1d = 所有已启用的 ADC 和 PDM 通道上电
6	RESERVED	R	0b	保留位；仅写入复位值
5	MICBIAS_PDZ	R/W	0b	MICBIAS 的电源控制。 0d = MICBIAS 断电 1d = MICBIAS 上电
4	RESERVED	R	0b	保留位；仅写入复位值
3	UAD_EN	R/W	0b	启用超声活动检测 (UAD) 算法。 0d = 禁用 UAD 1d = 启用 UAD
2	VAD_EN	R/W	0b	启用语音活动检测 (VAD) 算法。 0d = 禁用 VAD 1d = 启用 VAD
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.78 DEV\_STS0 寄存器 ( 地址 = 0x79 ) [复位 = 0x00]

表 7-80 展示了 DEV\_STS0。

返回到[汇总表](#)。

该寄存器是器件状态值寄存器 0。

**表 7-80. DEV\_STS0 寄存器字段说明**

位	字段	类型	复位	说明
7	IN_CH1_STATUS	R	0b	ADC 或 PDM 通道 1 电源状态。 0d = ADC 或 PDM 通道断电 1d = ADC 或 PDM 通道上电
6	IN_CH2_STATUS	R	0b	ADC 或 PDM 通道 2 电源状态。 0d = ADC 或 PDM 通道断电 1d = ADC 或 PDM 通道上电
5	IN_CH3_STATUS	R	0b	ADC 或 PDM 通道 1 电源状态。 0d = ADC 或 PDM 通道断电 1d = ADC 或 PDM 通道上电
4	IN_CH4_STATUS	R	0b	ADC 或 PDM 通道 2 电源状态。 0d = ADC 或 PDM 通道断电 1d = ADC 或 PDM 通道上电
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.1.79 DEV\_STS1 寄存器 ( 地址 = 0x7A ) [复位 = 0x80]

表 7-81 展示了 DEV\_STS1。

返回到[汇总表](#)。

该寄存器是器件状态值寄存器 1。

**表 7-81. DEV\_STS1 寄存器字段说明**

位	字段	类型	复位	说明
7-5	MODE_STS[2:0]	R	100b	器件模式状态。 0-3d = 保留 4d = 器件处于睡眠模式或软件关断模式 5d = 保留 6d = 器件处于工作模式且所有录音和回放通道都关闭 7d = 器件处于工作模式且至少一个录音或回放通道开启
4	PLL_STS	R	0b	PLL 状态。 0d = 未启用 PLL 1d = 启用 PLL
3	MICBIAS_STS	R	0b	MICBIAS 状态。 0d = 禁用 MICBIAS 1d = 启用 MICBIAS
2	RESERVED	R	0b	保留位；仅写入复位值
1	CHx_PD_FLT_STS	R	0b	出现 INxx 模拟输入故障时 PD 的状态 0d = 没有 ADC 通道因模拟输入 INxx 上的故障而断电 1d = 某些 ADC 通道因模拟输入 INxx 上的故障而断电
0	ALL_CHx_PD_FLT_STS	R	0b	出现 Micbias 故障时 PD 的状态 0d = 没有 ADC 通道因与 Micbias 相关故障而断电 1d = 所有 ADC 通道都因与 Micbias 相关故障而断电

### 7.1.1.80 I2C\_CKSUM 寄存器 ( 地址 = 0x7E ) [复位 = 0x00]

表 7-82 展示了 I2C\_CKSUM。

返回到[汇总表](#)。

该寄存器返回 I<sup>2</sup>C 事务校验和值。

**表 7-82. I2C\_CKSUM 寄存器字段说明**

位	字段	类型	复位	说明
7-0	I2C_CKSUM[7:0]	R/W	00000000b	这些位返回 I <sup>2</sup> C 事务校验和值。写入此寄存器会将校验和复位为写入值。此寄存器在所有页上的其他寄存器进行写操作时更新。

### 7.1.2 TAA5212\_B0\_P1 寄存器

表 7-83 列出了 TAA5212\_B0\_P1 寄存器的存储器映射寄存器。表 7-83 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 7-83. TAA5212\_B0\_P1 寄存器

地址	首字母缩写词	寄存器名称	复位值	部分
0x0	PAGE_CFG	器件页寄存器	0x00	节 7.1.2.1
0x3	DSP_CFG0	DSP 配置寄存器 0	0x00	节 7.1.2.2
0xD	CLK_CFG0	时钟配置寄存器 0	0x00	节 7.1.2.3
0xE	CHANNEL_CFG1	ADC 通道配置寄存器	0x00	节 7.1.2.4
0x17	SRC_CFG0	SRC 配置寄存器 1	0x00	节 7.1.2.5
0x18	SRC_CFG1	SRC 配置寄存器 2	0x00	节 7.1.2.6
0x1E	LPAD_CFG1	低功耗活动检测配置寄存器	0x20	节 7.1.2.7
0x20	LPAD_CFG	低功耗活动检测配置寄存器	0x00	节 7.1.2.8
0x24	AGC_CFG	AGC 配置寄存器 2	0x00	节 7.1.2.9
0x2C	MIXER_CFG0	MIXER 配置寄存器 0	0x00	节 7.1.2.10
0x2F	INT_MASK0	中断屏蔽寄存器 0	0xFF	节 7.1.2.11
0x33	INT_MASK5	中断屏蔽寄存器 5	0x30	节 7.1.2.12
0x34	INT_LTCH0	锁存中断读回寄存器 0	0x00	节 7.1.2.13
0x38	ADC_CHx_OVRLD	ADC 过载故障检测屏蔽	0x00	节 7.1.2.14
0x3B	INT_LTCH2	锁存中断读回寄存器 2	0x00	节 7.1.2.15
0x3C	INT_LIVE0	实时中断读回寄存器 0	0x00	节 7.1.2.16
0x43	INT_LIVE2	锁存中断读回寄存器 2	0x00	节 7.1.2.17
0x4E	DIAG_CFG8	输入诊断配置寄存器 8	0xBA	节 7.1.2.18
0x4F	DIAG_CFG9	输入诊断配置寄存器 9	0x4B	节 7.1.2.19

#### 7.1.2.1 PAGE\_CFG 寄存器 ( 地址 = 0x0 ) [复位 = 0x00]

表 7-84 展示了 PAGE\_CFG。

返回到 [汇总表](#)。

器件存储器映射分为多个页面。该寄存器设置页。

表 7-84. PAGE\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-0	PAGE[7:0]	R/W	00000000b	这些位设置器件页。 0d = 第 0 页 1d = 第 1 页 2d 至 254d = 第 2 页至第 254 页 255d = 第 255 页

#### 7.1.2.2 DSP\_CFG0 寄存器 ( 地址 = 0x3 ) [复位 = 0x00]

表 7-85 展示了 DSP\_CFG0。

返回到 [汇总表](#)。

该寄存器是用于动态滤波器更新的配置寄存器。

表 7-85. DSP\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6	RESERVED	R	0b	保留位；仅写入复位值
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	EN_BQ_OTF_CHG	R/W	0b	启用对 Biquad 设置的运行时更改。 0d = 禁用动态双二阶滤波器更改 1d = 启用动态双二阶滤波器更改

### 7.1.2.3 CLK\_CFG0 寄存器 ( 地址 = 0xD ) [复位 = 0x00]

表 7-86 展示了 CLK\_CFG0。

[返回到汇总表。](#)

该寄存器是时钟配置寄存器 0。

表 7-86. CLK\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	CNT_TGT_CFG_OVR_PA SI	R/W	0b	ASI 控制器目标配置覆盖寄存器 0d = 根据 PASI_CNT_CFG 位确定控制器-目标配置。 1d = 覆盖 PASI_CNT_CFG 的标准行为。在这种情况下，时钟自动检测功能不可用。 PASI_CNT_CFG = 0 : BCLK 是输入，而 FSYNC 是输出。 PASI_CNT_CFG = 1 : BCLK 是输出，而 FSYNC 是输入。
6	CNT_TGT_CFG_OVR_SA SI	R/W	0b	ASI 控制器目标配置覆盖寄存器 0d = 根据 SASI_CNT_CFG 位确定控制器-目标配置。 1d = 覆盖 SASI_CNT_CFG 的标准行为。在这种情况下，时钟自动检测功能不可用。 SASI_CNT_CFG = 0 : BCLK 是输入，而 FSYNC 是输出。 SASI_CNT_CFG = 1 : BCLK 是输出，而 FSYNC 是输入。
5-3	RESERVED	R	0b	保留位；仅写入复位值
2	PASI_USE_INT_FSYNC	R/W	0b	对于主要 ASI，在控制器模式配置下使用内部 FSYNC。 0d = 使用外部 FSYNC 1d = 使用内部 FSYNC
1	SASI_USE_INT_FSYNC	R/W	0b	对于辅助 ASI，在控制器模式配置下使用内部 FSYNC。 0d = 使用外部 FSYNC 1d = 使用内部 FSYNC
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.4 CHANNEL\_CFG1 寄存器 ( 地址 = 0xE ) [复位 = 0x00]

表 7-87 展示了 CHANNEL\_CFG1。

[返回到汇总表。](#)

这是 ADC 通道动态上电或断电配置寄存器。

表 7-87. CHANNEL\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7	FORCE_DYN_MODE_CUST_MAX_CH	R/W	0b	ADC 强制动态模式自定义最大通道 0d = 在动态模式下，最大通道基于 ADC_DYN_MAXCH_SEL 1d = 在动态模式下，最大通道自定义为 DYN_MODE_CUST_MAX_CH
6-3	DYN_MODE_CUST_MAX_CH[3:0]	R/W	0000b	ADC 动态模式自定义最大通道配置 [3]->CH4_EN [2]->CH3_EN [1]->CH2_EN [0]->CH1_EN
2-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.5 SRC\_CFG0 寄存器 ( 地址 = 0x17 ) [复位 = 0x00]

表 7-88 展示了 SRC\_CFG0。

返回到 [汇总表](#)。

该寄存器是 SRC 的配置寄存器 1。

表 7-88. SRC\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	SRC_EN	R/W	0b	SRC 使能配置 0b = SRC 禁用 1b = SRC 启用
6	DIS_AUTO_SRC_DET	R/W	0b	SRC 自动检测配置 0b = SRC 自动检测启用 1b = SRC 自动检测禁用
5-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.6 SRC\_CFG1 寄存器 ( 地址 = 0x18 ) [复位 = 0x00]

表 7-89 展示了 SRC\_CFG1。

返回到 [汇总表](#)。

该寄存器是 SRC 的配置寄存器 2。

表 7-89. SRC\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7	MAIN_FS_CUSTOM_CFG	R/W	0b	主 Fs 自定义配置 0b = 自动推断主 Fs 1b = 需要从 MAIN_FS_SELECT_CFG 中选择主 Fs
6	MAIN_FS_SELECT_CFG	R/W	0b	主 Fs 选择配置 0b = PASI Fs 应用作主 Fs 1b = SASI Fs 应用作主 Fs
5-3	MAIN_AUX_RATIO_M_CUSTOM_CFG[2:0]	R/W	000b	主 Fs 与辅助 Fs 之比 m:n 配置 0d = m 为自动推断 1d = 1 2d = 2 3d = 3 4d = 4 5d = 保留 6d = 6 7d = 保留

表 7-89. SRC\_CFG1 寄存器字段说明 (续)

位	字段	类型	复位	说明
2-0	MAIN_AUX_RATIO_N_C USTOM_CFG[2:0]	R/W	000b	主 Fs 与辅助 Fs 之比 m:n 配置 0d = n 为自动推断 1d = 1 2d = 2 3d = 3 4d = 4 5d = 保留 6d = 6 7d = 保留

### 7.1.2.7 LPAD\_CFG1 寄存器 (地址 = 0x1E) [复位 = 0x20]

表 7-90 展示了 LPAD\_CFG1。

返回到 [汇总表](#)。

该寄存器是语音活动检测或超声波活动检测配置寄存器 1。

表 7-90. LPAD\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7-6	LPAD_MODE[1:0]	R/W	00b	自动 ADC 上电/断电配置选择。 0d = 用户启动的 ADC 上电和 ADC 断电 1d = 基于 VAD/UAD 中断的 ADC 上电和 ADC 断电 2d = 基于 VAD/UAD 中断的 ADC 上电和用户启动的 ADC 断电 3d = 保留
5-4	LPAD_CH_SEL[1:0]	R/W	10b	VAD 通道选择。 0d = 在通道 1 上监视 VAD/UAD 活动 1d = 在通道 2 上监视 VAD/UAD 活动 2d = 在通道 3 上监视 VAD/UAD 活动 3d = 在通道 4 上监视 VAD/UAD 活动
3	LPAD_DOUT_INT_CFG	R/W	0b	DOUT 中断配置。 0d = 未使 DOUT 引脚支持中断功能 1d = 使 DOUT 引脚在未记录通道数据期间支持中断输出
2	RESERVED	R	0b	保留位；仅写入复位值
1	LPAD_PD_DET_EN	R/W	0b	在 VAD/UAD 活动期间启用 ASI 输出数据。 0d = 在 ADC 记录期间不启用 VAD/UAD 处理 1d = 在 ADC 记录期间启用 VAD/UAD 处理，并按照配置生成 VAD 中断
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.8 LPAD\_CFG 寄存器 (地址 = 0x20) [复位 = 0x00]

展示了 LPAD\_CFG 表 7-91。

返回到 [汇总表](#)。

该寄存器是用于语音活动检测和超声波活动检测的组合配置寄存器。

表 7-91. LPAD\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-6	LPAD_CLK_CFG[1:0]	R/W	00b	VAD/UAD 的时钟选择 0d = 使用内部振荡器时钟的 VAD/UAD 处理 1d = 使用 BCLK 输入上的外部时钟的 VAD/UAD 处理 2d = 使用 CCLK 输入上的外部时钟的 VAD/UAD 处理 3d = 基于页面 0 中的 CNT_CFG、CLK_SRC 和 CLKGEN_CFG 寄存器的自定义时钟配置
5-4	LPAD_EXT_CLK_CFG[1:0]	R/W	00b	使用外部时钟的 VAD/UAD 时钟配置 0d = 外部时钟为 24.576MHz 1d = 保留 2d = 外部时钟为 12.288MHz 3d = 外部时钟为 18.432MHz
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.9 AGC\_CFG 寄存器 ( 地址 = 0x24 ) [复位 = 0x00]

AGC\_CFG 如 表 7-92 所示。

返回到 [汇总表](#)。

该寄存器是 AGC 的配置寄存器。

表 7-92. AGC\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	AGC_CH1_EN	R/W	0b	AGC 通道 1 使能配置 0d = 禁用 1d = 启用
6	AGC_CH2_EN	R/W	0b	AGC 通道 2 使能配置 0d = 禁用 1d = 启用
5	AGC_CH3_EN	R/W	0b	AGC 通道 3 使能配置 0d = 禁用 1d = 启用
4	AGC_CH4_EN	R/W	0b	AGC 通道 4 使能配置 0d = 禁用 1d = 启用
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.10 MIXER\_CFG0 寄存器 ( 地址 = 0x2C ) [复位 = 0x00]

表 7-93 展示了 MIXER\_CFG0。

返回到 [汇总表](#)。

该寄存器是 MIXER 配置寄存器 0。

表 7-93. MIXER\_CFG0 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6	EN_SIDE_CHAIN_MIXER	R/W	0b	启用侧链混频器 0b = 禁用 1b = 启用
5	EN_ADC_CHANNEL_MIXER	R/W	0b	启用 ADC 通道混频器 0b = 禁用 1b = 启用
4	EN_LOOPBACK_MIXER	R/W	0b	启用环回混频器 0b = 禁用 1b = 启用
3-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.11 INT\_MASK0 寄存器 ( 地址 = 0x2F ) [复位 = 0xFF]

表 7-94 展示了 INT\_MASK0。

返回到 [汇总表](#)。

该寄存器是中断屏蔽寄存器 0。

表 7-94. INT\_MASK0 寄存器字段说明

位	字段	类型	复位	说明
7	INT_MASK0	R/W	1b	时钟错误中断屏蔽。 0b = 不屏蔽 1b = 屏蔽
6	INT_MASK0	R/W	1b	PLL 锁定中断屏蔽。 0b = 不屏蔽 1b = 屏蔽
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.12 INT\_MASK5 寄存器 ( 地址 = 0x33 ) [复位 = 0x30]

表 7-95 展示了 INT\_MASK5。

返回到 [汇总表](#)。

该寄存器是中断屏蔽寄存器 5。

表 7-95. INT\_MASK5 寄存器字段说明

位	字段	类型	复位	说明
7	INT_MASK5	R/W	0b	GPA 上阈值故障屏蔽。 0b = 不屏蔽 1b = 屏蔽
6	INT_MASK5	R/W	0b	GPA 低阈值故障屏蔽。 0b = 不屏蔽 1b = 屏蔽

表 7-95. INT\_MASK5 寄存器字段说明 (续)

位	字段	类型	复位	说明
5	INT_MASK5	R/W	1b	VAD 上电检测中断屏蔽。 0b = 不屏蔽 1b = 屏蔽
4	INT_MASK5	R/W	1b	VAD 断电检测中断屏蔽。 0b = 不屏蔽 1b = 屏蔽
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.13 INT\_LTCH0 寄存器 ( 地址 = 0x34 ) [复位 = 0x00]

表 7-96 展示了 INT\_LTCH0。

返回到 [汇总表](#)。

该寄存器是锁存中断读回寄存器 0。

表 7-96. INT\_LTCH0 寄存器字段说明

位	字段	类型	复位	说明
7	INT_LTCH0	R	0b	时钟错误导致的中断 (自行清零位)。 0b = 无中断 1b = 中断
6	INT_LTCH0	R	0b	PLL 锁定导致的中断 (自行清零位) 0b = 无中断 1b = 中断
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.14 ADC\_CHx\_OVRLD 寄存器 ( 地址 = 0x38 ) [复位 = 0x00]

表 7-97 展示了 ADC\_CHx\_OVRLD。

返回到 [汇总表](#)。

该寄存器是 ADC 过载故障检测屏蔽寄存器。

表 7-97. ADC\_CHx\_OVRLD 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6	RESERVED	R	0b	保留位；仅写入复位值
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值

表 7-97. ADC\_CHx\_OVRLD 寄存器字段说明 (续)

位	字段	类型	复位	说明
3	MASK_ADC_CH1_OVRLD_FLAG	R/W	0b	ADC CH1 OVRLD 故障屏蔽。 0b = 不屏蔽 1b = 屏蔽
2	MASK_ADC_CH2_OVRLD_FLAG	R/W	0b	ADC CH2 OVRLD 故障屏蔽。 0b = 不屏蔽 1b = 屏蔽
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.15 INT\_LTCH2 寄存器 (地址 = 0x3B) [复位 = 0x00]

表 7-98 展示了 INT\_LTCH2。

返回到[汇总表](#)。

该寄存器是锁存中断读回寄存器 2。

表 7-98. INT\_LTCH2 寄存器字段说明

位	字段	类型	复位	说明
7	INT_LTCH2	R	0b	GPA 上阈值故障导致的中断 (自行清零位)。 0b = 无中断 1b = 中断
6	INT_LTCH2	R	0b	GPA 低阈值故障导致的中断 (自行清零位) 0b = 无中断 1b = 中断
5	INT_LTCH2	R	0b	VAD 上电检测导致的中断 (自行清零位)。 0b = 无中断 1b = 中断
4	INT_LTCH2	R	0b	VAD 断电检测导致的中断 (自行清零位)。 0b = 无中断 1b = 中断
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.16 INT\_LIVE0 寄存器 (地址 = 0x3C) [复位 = 0x00]

表 7-99 展示了 INT\_LIVE0。

返回到[汇总表](#)。

该寄存器是锁存中断读回寄存器 0。

表 7-99. INT\_LIVE0 寄存器字段说明

位	字段	类型	复位	说明
7	INT_LIVE0	R	0b	时钟错误导致的中断。 0b = 无中断 1b = 中断
6	INT_LIVE0	R	0b	PLL 锁定导致的中断 0b = 无中断 1b = 中断
5	RESERVED	R	0b	保留位；仅写入复位值

表 7-99. INT\_LIVE0 寄存器字段说明 (续)

位	字段	类型	复位	说明
4	RESERVED	R	0b	保留位；仅写入复位值
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.17 INT\_LIVE2 寄存器 (地址 = 0x43) [复位 = 0x00]

表 7-100 展示了 INT\_LIVE2。

返回到 [汇总表](#)。

此寄存器是实时中断读回寄存器 2。

表 7-100. INT\_LIVE2 寄存器字段说明

位	字段	类型	复位	说明
7	INT_LIVE2	R	0b	GPA 上阈值故障导致的中断。 0b = 无中断 1b = 中断
6	INT_LIVE2	R	0b	GPA 低阈值故障导致的中断 0b = 无中断 1b = 中断
5	INT_LIVE2	R	0b	VAD 上电检测导致的中断。 0b = 无中断 1b = 中断
4	INT_LIVE2	R	0b	VAD 断电检测导致的中断。 0b = 无中断 1b = 中断
3	RESERVED	R	0b	保留位；仅写入复位值
2	RESERVED	R	0b	保留位；仅写入复位值
1	RESERVED	R	0b	保留位；仅写入复位值
0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.2.18 DIAG\_CFG8 寄存器 (地址 = 0x4E) [复位 = 0xBA]

表 7-101 展示了 DIAG\_CFG8。

返回到 [汇总表](#)。

此寄存器是输入诊断配置寄存器 8。

表 7-101. DIAG\_CFG8 寄存器字段说明

位	字段	类型	复位	说明
7-0	GPA_UP_THRS_FLT_TH RES[7:0]	R/W	10111010b	通用模拟高阈值 默认值 = ~ 2.6V nd = ((0.9*(N*16)/4095)-0.225)*6 (V)

### 7.1.2.19 DIAG\_CFG9 寄存器 (地址 = 0x4F) [复位 = 0x4B]

表 7-102 展示了 DIAG\_CFG9。

[返回到汇总表。](#)

该寄存器是输入诊断配置寄存器 9。

表 7-102. DIAG\_CFG9 寄存器字段说明

位	字段	类型	复位	说明
7-0	GPA_LOW_THRS_FLT_T HRES[7:0]	R/W	01001011b	通用模拟低阈值 默认值 = ~ 0.2V $nd = ((0.9'(N*16)/4095)-0.225) \times 6$ (V)

### 7.1.3 TAA5212\_B0\_P3 寄存器

表 7-103 列出了 TAA5212\_B0\_P3 寄存器的存储器映射寄存器。表 7-103 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 7-103. TAA5212\_B0\_P3 寄存器

地址	首字母缩写词	寄存器名称	复位值	部分
0x0	PAGE_CFG	器件页寄存器	0x00	节 7.1.3.1
0x1A	SASI_CFG0	SASI TX 配置寄存器 0	0x30	节 7.1.3.2
0x1B	SASI_TX_CFG0	SASI TX 配置寄存器 0	0x00	节 7.1.3.3
0x1C	SASI_TX_CFG1	SASI TX 配置寄存器 1	0x00	节 7.1.3.4
0x1D	SASI_TX_CFG2	SASI TX 配置寄存器 2	0x00	节 7.1.3.5
0x1E	SASI_TX_CH1_CFG	SASI TX 通道 1 配置寄存器	0x00	节 7.1.3.6
0x1F	SASI_TX_CH2_CFG	SASI TX 通道 2 配置寄存器	0x01	节 7.1.3.7
0x20	SASI_TX_CH3_CFG	SASI TX 通道 3 配置寄存器	0x02	节 7.1.3.8
0x21	SASI_TX_CH4_CFG	SASI TX 通道 4 配置寄存器	0x03	节 7.1.3.9
0x22	SASI_TX_CH5_CFG	SASI TX 通道 5 配置寄存器	0x04	节 7.1.3.10
0x23	SASI_TX_CH6_CFG	SASI TX 通道 6 配置寄存器	0x05	节 7.1.3.11
0x24	SASI_TX_CH7_CFG	SASI TX 通道 7 配置寄存器	0x06	节 7.1.3.12
0x32	CLK_CFG12	时钟配置寄存器 12	0x00	节 7.1.3.13
0x33	CLK_CFG13	时钟配置寄存器 13	0x00	节 7.1.3.14
0x34	CLK_CFG14	时钟配置寄存器 14	0x10	节 7.1.3.15
0x35	CLK_CFG15	时钟配置寄存器 15	0x01	节 7.1.3.16
0x36	CLK_CFG16	时钟配置寄存器 16	0x00	节 7.1.3.17
0x37	CLK_CFG17	时钟配置寄存器 17	0x00	节 7.1.3.18
0x38	CLK_CFG18	时钟配置寄存器 18	0x08	节 7.1.3.19
0x39	CLK_CFG19	时钟配置寄存器 19	0x20	节 7.1.3.20
0x3A	CLK_CFG20	时钟配置寄存器 20	0x04	节 7.1.3.21
0x3B	CLK_CFG21	时钟配置寄存器 21	0x00	节 7.1.3.22
0x3C	CLK_CFG22	时钟配置寄存器 22	0x01	节 7.1.3.23
0x3D	CLK_CFG23	时钟配置寄存器 23	0x01	节 7.1.3.24
0x3E	CLK_CFG24	时钟配置寄存器 24	0x01	节 7.1.3.25
0x44	CLK_CFG30	时钟配置寄存器 30	0x00	节 7.1.3.26
0x45	CLK_CFG31	时钟配置寄存器 31	0x00	节 7.1.3.27
0x46	CLKOUT_CFG1	CLKOUT 配置寄存器 1	0x00	节 7.1.3.28
0x47	CLKOUT_CFG2	CLKOUT 配置寄存器 2	0x01	节 7.1.3.29
0x5B	ADC_OVRLD_FLAG	ADC 过载标志寄存器	0x00	节 7.1.3.30

#### 7.1.3.1 PAGE\_CFG 寄存器 ( 地址 = 0x0 ) [复位 = 0x00]

表 7-104 展示了 PAGE\_CFG。

返回到 [汇总表](#)。

器件存储器映射分为多个页面。该寄存器设置页。

**表 7-104. PAGE\_CFG 寄存器字段说明**

位	字段	类型	复位	说明
7-0	PAGE[7:0]	R/W	0000000b	这些位设置器件页。 0d = 第 0 页 1d = 第 1 页 2d 至 254d = 第 2 页至第 254 页 255d = 第 255 页

### 7.1.3.2 SASI\_CFG0 寄存器 ( 地址 = 0x1A ) [复位 = 0x30]

表 7-105 展示了 SASI\_CFG0。

返回到 [汇总表](#)。

该寄存器是 ASI 配置寄存器 0。

**表 7-105. SASI\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7-6	SASI_FORMAT[1:0]	R/W	00b	辅助 ASI 协议格式。 0d = TDM 模式 1d = I <sup>2</sup> S 模式 2d = LJ ( 左平衡 ) 模式 3d = 保留 ; 不使用
5-4	SASI_WLEN[1:0]	R/W	11b	辅助 ASI 字长或时隙长度。 0d = 16 位 ( 建议将此设置与 10k $\Omega$ 输入阻抗配置一起使用 ) 1d = 20 位 2d = 24 位 3d = 32 位
3	SASI_FSYNC_POL	R/W	0b	ASI FSYNC 极性 ( 仅适用于 SASI 协议 ) 。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性
2	SASI_BCLK_POL	R/W	0b	ASI BCLK 极性 ( 仅适用于 SASI 协议 ) 。 0d = 符合标准协议的默认极性 1d = 相对于标准协议的反向极性
1	SASI_BUS_ERR	R/W	0b	ASI 总线错误检测。 0d = 启用总线错误检测 1d = 禁用总线错误检测
0	SASI_BUS_ERR_RCOV	R/W	0b	ASI 总线错误自动恢复。 0d = 启用总线错误恢复后自动恢复 1d = 禁用总线错误恢复后自动恢复，并在主机配置器件之前保持断电状态

### 7.1.3.3 SASI\_TX\_CFG0 寄存器 ( 地址 = 0x1B ) [复位 = 0x00]

表 7-106 展示了 SASI\_TX\_CFG0。

返回到 [汇总表](#)。

该寄存器是 SASI TX 配置寄存器 0。

**表 7-106. SASI\_TX\_CFG0 寄存器字段说明**

位	字段	类型	复位	说明
7	SASI_TX_EDGE	R/W	0b	辅助 ASI 数据输出 ( 在主要和辅助数据引脚上 ) 发送边沿。 0d = 基于 SASI_BCLK_POL 中协议配置设置的默认边沿 1d = 相对于默认边沿设置的反相随后边沿 ( 半个周期延迟 )

表 7-106. SASI\_TX\_CFG0 寄存器字段说明 (续)

位	字段	类型	复位	说明
6	SASI_TX_FILL	R/W	0b	任何未使用周期的辅助 ASI 数据输出 (在主要和辅助数据引脚上) 0d = 针对未使用周期始终发送 0 1d = 针对未使用周期始终使用高阻态
5	SASI_TX_LSB	R/W	0b	用于 LSB 传输的辅助 ASI 数据输出 (在主要和辅助数据引脚上)。 0d = 在一个完整周期内发送 LSB 1d = 在前半个周期内发送 LSB, 在后半个周期内发送高阻态
4-3	SASI_TX_KEEPER[1:0]	R/W	00b	辅助 ASI 数据输出 (在主要和辅助数据引脚上) 总线保持器。 0d = 始终禁用总线保持器 1d = 始终启用总线保持器 2d = 总线保持器仅在 LSB 传输期间启用一个周期 3d = 总线保持器仅在 LSB 传输期间启用一个半周期
2	SASI_TX_USE_INT_FSYNC	R/W	0b	辅助 ASI 使用内部 FSYNC 在控制器模式配置中根据情况生成输出数据。 0d = 使用外部 FSYNC 进行 ASI 协议数据生成 1d = 使用内部 FSYNC 进行 ASI 协议数据生成
1	SASI_TX_USE_INT_BCLK	R/W	0b	辅助 ASI 使用内部 BCLK 在控制器模式配置中生成输出数据。 0d = 使用外部 BCLK 进行 ASI 协议数据生成 1d = 使用内部 BCLK 进行 ASI 协议数据生成
0	SASI_TDM_PULSE_WIDTH	R/W	0b	TDM 格式的辅助 ASI fsync 脉冲宽度。 0d = Fsync 脉冲为 1 个 bclk 周期宽度 1d = Fsync 脉冲为 2 个 bclk 周期宽度

#### 7.1.3.4 SASI\_TX\_CFG1 寄存器 (地址 = 0x1C) [复位 = 0x00]

表 7-107 展示了 SASI\_TX\_CFG1。

返回到 [汇总表](#)。

该寄存器是 SASI TX 配置寄存器 1。

表 7-107. SASI\_TX\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7-5	RESERVED	R	0b	保留位；仅写入复位值
4-0	SASI_TX_OFFSET[4:0]	R/W	00000b	辅助 ASI 输出数据 MSB 时隙 0 偏移 (在主要和辅助数据引脚上)。 0d = ASI 数据 MSB 位置没有偏移，并符合标准协议 1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 偏移 2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 的偏移 3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 偏移 31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置 (TDM 模式是时隙 0 或 I <sup>2</sup> S, LJ 模式是左侧和右侧时隙 0) 偏移

#### 7.1.3.5 SASI\_TX\_CFG2 寄存器 (地址 = 0x1D) [复位 = 0x00]

表 7-108 展示了 SASI\_TX\_CFG2。

返回到 [汇总表](#)。

该寄存器是 SASI TX 配置寄存器 2。

表 7-108. SASI\_TX\_CFG2 寄存器字段说明

位	字段	类型	复位	说明
7	SASI_TX_CH8_SEL	R/W	0b	辅助 ASI 输出通道 8 选择。 0d = 辅助 ASI 通道 8 输出在 DOUT 上 1d = 辅助 ASI 通道 8 输出在 DOUT2 上
6	SASI_TX_CH7_SEL	R/W	0b	辅助 ASI 输出通道 7 选择。 0d = 辅助 ASI 通道 7 输出在 DOUT 上 1d = 辅助 ASI 通道 7 输出在 DOUT2 上
5	SASI_TX_CH6_SEL	R/W	0b	辅助 ASI 输出通道 6 选择。 0d = 辅助 ASI 通道 6 输出在 DOUT 上 1d = 辅助 ASI 通道 6 输出在 DOUT2 上
4	SASI_TX_CH5_SEL	R/W	0b	辅助 ASI 输出通道 5 选择。 0d = 辅助 ASI 通道 5 输出在 DOUT 上 1d = 辅助 ASI 通道 5 输出在 DOUT2 上
3	SASI_TX_CH4_SEL	R/W	0b	辅助 ASI 输出通道 4 选择。 0d = 辅助 ASI 通道 4 输出在 DOUT 上 1d = 辅助 ASI 通道 4 输出在 DOUT2 上
2	SASI_TX_CH3_SEL	R/W	0b	辅助 ASI 输出通道 3 选择。 0d = 辅助 ASI 通道 3 输出在 DOUT 上 1d = 辅助 ASI 通道 3 输出在 DOUT2 上
1	SASI_TX_CH2_SEL	R/W	0b	辅助 ASI 输出通道 2 选择。 0d = 辅助 ASI 通道 2 输出在 DOUT 上 1d = 辅助 ASI 通道 2 输出在 DOUT2 上
0	SASI_TX_CH1_SEL	R/W	0b	辅助 ASI 输出通道 1 选择。 0d = 辅助 ASI 通道 1 输出在 DOUT 上 1d = 辅助 ASI 通道 1 输出在 DOUT2 上

#### 7.1.3.6 SASI\_TX\_CH1\_CFG 寄存器 ( 地址 = 0x1E ) [复位 = 0x00]

表 7-109 展示了 SASI\_TX\_CH1\_CFG。

返回到 [汇总表](#)。

该寄存器是 SASI TX 通道 1 配置寄存器。

表 7-109. SASI\_TX\_CH1\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5	SASI_TX_CH1_CFG	R/W	0b	辅助 ASI 输出通道 1 配置。 0d = 辅助 ASI 通道 1 输出处于三态条件 1d = 辅助 ASI 通道 1 输出对应于 ADC 通道 1 数据
4-0	SASI_TX_CH1_SLOT_NUM[4:0]	R/W	00000b	辅助 ASI 输出通道 1 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

#### 7.1.3.7 SASI\_TX\_CH2\_CFG 寄存器 ( 地址 = 0x1F ) [复位 = 0x01]

表 7-110 展示了 SASI\_TX\_CH2\_CFG。

[返回到汇总表。](#)

该寄存器是 SASI TX 通道 2 配置寄存器。

表 7-110. SASI\_TX\_CH2\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位；仅写入复位值
5	SASI_TX_CH2_CFG	R/W	0b	辅助 ASI 输出通道 2 配置。 0d = 辅助 ASI 通道 2 输出处于三态条件 1d = 辅助 ASI 通道 2 输出对应于 ADC 通道 2 数据
4-0	SASI_TX_CH2_SLOT_NUM[4:0]	R/W	00001b	辅助 ASI 输出通道 2 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

#### 7.1.3.8 SASI\_TX\_CH3\_CFG 寄存器 ( 地址 = 0x20 ) [复位 = 0x02]

表 7-111 展示了 SASI\_TX\_CH3\_CFG。

[返回到汇总表。](#)

该寄存器是 SASI TX 通道 3 配置寄存器。

表 7-111. SASI\_TX\_CH3\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	SASI_TX_CH3_CFG[1:0]	R/W	00b	辅助 ASI 输出通道 3 配置。 0d = 辅助 ASI 通道 3 输出处于三态条件 1d = 辅助 ASI 通道 3 输出对应于 ADC 通道 3 数据 2d = 辅助 ASI 通道 3 输出对应于 VBAT 数据 3d = 保留
4-0	SASI_TX_CH3_SLOT_NUM[4:0]	R/W	00010b	辅助 ASI 输出通道 3 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S, LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S, LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S, LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S, LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S, LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S, LJ 是右侧时隙 15

#### 7.1.3.9 SASI\_TX\_CH4\_CFG 寄存器 ( 地址 = 0x21 ) [复位 = 0x03]

表 7-112 展示了 SASI\_TX\_CH4\_CFG。

[返回到汇总表。](#)

该寄存器是 SASI TX 通道 4 配置寄存器。

表 7-112. SASI\_TX\_CH4\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值

表 7-112. SASI\_TX\_CH4\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
6-5	SASI_TX_CH4_CFG[1:0]	R/W	00b	辅助 ASI 输出通道 4 配置。 0d = 辅助 ASI 通道 4 输出处于三态条件 1d = 辅助 ASI 通道 4 输出对应于 ADC 通道 4 数据 2d = 辅助 ASI 通道 4 输出对应于 TEMP 数据 3d = 保留
4-0	SASI_TX_CH4_SLOT_NU M[4:0]	R/W	00011b	辅助 ASI 输出通道 4 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.3.10 SASI\_TX\_CH5\_CFG 寄存器 (地址 = 0x22) [复位 = 0x04]

表 7-113 展示了 SASI\_TX\_CH5\_CFG。

返回到 [汇总表](#)。

该寄存器是 SASI TX 通道 5 配置寄存器。

表 7-113. SASI\_TX\_CH5\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	SASI_TX_CH5_CFG[1:0]	R/W	00b	辅助 ASI 输出通道 5 配置。 0d = 辅助 ASI 通道 5 输出处于三态条件 1d = 辅助 ASI 通道 5 输出对应于 ASI 通道 1 环回数据 2d = 保留 3d = 保留
4-0	SASI_TX_CH5_SLOT_NU M[4:0]	R/W	00100b	辅助 ASI 输出通道 5 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.3.11 SASI\_TX\_CH6\_CFG 寄存器 (地址 = 0x23) [复位 = 0x05]

表 7-114 展示了 SASI\_TX\_CH6\_CFG。

返回到 [汇总表](#)。

该寄存器是 SASI TX 通道 6 配置寄存器。

表 7-114. SASI\_TX\_CH6\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值

表 7-114. SASI\_TX\_CH6\_CFG 寄存器字段说明 (续)

位	字段	类型	复位	说明
6-5	SASI_TX_CH6_CFG[1:0]	R/W	00b	辅助 ASI 输出通道 6 配置。 0d = 辅助 ASI 通道 6 输出处于三态条件 1d = 辅助 ASI 通道 6 输出对应于 ASI 通道 2 环回数据 2d = 保留 3d = 保留
4-0	SASI_TX_CH6_SLOT_NU M[4:0]	R/W	00101b	辅助 ASI 输出通道 6 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.3.12 SASI\_TX\_CH7\_CFG 寄存器 ( 地址 = 0x24 ) [复位 = 0x06]

表 7-115 展示了 SASI\_TX\_CH7\_CFG。

返回到 [汇总表](#)。

该寄存器是 SASI TX 通道 7 配置寄存器。

表 7-115. SASI\_TX\_CH7\_CFG 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6-5	SASI_TX_CH7_CFG[1:0]	R/W	00b	辅助 ASI 输出通道 7 配置。 0d = 辅助 ASI 通道 7 输出处于三态条件 1d = 保留 2d = 保留 3d = 保留
4-0	SASI_TX_CH7_SLOT_NU M[4:0]	R/W	00110b	辅助 ASI 输出通道 7 时隙分配。 0d = TDM 是时隙 0 或 I <sup>2</sup> S , LJ 是左侧时隙 0 1d = TDM 是时隙 1 或 I <sup>2</sup> S , LJ 是左侧时隙 1 2d 至 14d = 分配的时隙视配置而定 15d = TDM 是时隙 15 或 I <sup>2</sup> S , LJ 是左侧时隙 15 16d = TDM 是时隙 16 或 I <sup>2</sup> S , LJ 是右侧时隙 0 17d = TDM 是时隙 17 或 I <sup>2</sup> S , LJ 是右侧时隙 1 18d 至 30d = 分配的时隙视配置而定 31d = TDM 是时隙 31 或 I <sup>2</sup> S , LJ 是右侧时隙 15

### 7.1.3.13 CLK\_CFG12 寄存器 ( 地址 = 0x32 ) [复位 = 0x00]

表 7-116 展示了 CLK\_CFG12。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 12。

表 7-116. CLK\_CFG12 寄存器字段说明

位	字段	类型	复位	说明
7-6	PDIV_CLKSRC_SEL[1:0]	R/W	00b	PLL PDIV 分频器的源时钟选择。 0d = PLL_PDIV_IN_CLK 是主要 ASI BCLK 1d = PLL_PDIV_IN_CLK 是辅助 ASI BCLK 2d = PLL_PDIV_IN_CLK 是 CCLK 3d = PLL_PDIV_IN_CLK 是内部振荡器时钟 ( 仅在自定义时钟配置中受支持 )
5-3	PASI_BCLK_DIV_CLK_SEL[2:0]	R/W	000b	主要 ASI BCLK 分频器时钟源选择。 0d = 主要 ASI BCLK 分频器时钟源是 PLL 输出 1d = 保留 2d = 主要 ASI BCLK 分频器时钟源是辅助 ASI BCLK 3d = 主要 ASI BCLK 分频器时钟源是 CCLK 4d = 主要 ASI BCLK 分频器时钟源是内部振荡器时钟 ( 仅在自定义时钟配置中受支持 ) 5d = 主要 ASI BCLK 分频器时钟源是 DSP 时钟 6d 至 7d = 保留
2-0	RESERVED	R	0b	保留位 ; 仅写入复位值

#### 7.1.3.14 CLK\_CFG13 寄存器 ( 地址 = 0x33 ) [复位 = 0x00]

表 7-117 展示了 CLK\_CFG13。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 13。

表 7-117. CLK\_CFG13 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位 ; 仅写入复位值
6-4	SASI_BCLK_DIV_CLK_SEL[2:0]	R/W	000b	辅助 ASI BCLK 分频器时钟源选择。 0d = 辅助 ASI BCLK 分频器时钟源是 PLL 输出 1d = 辅助 ASI BCLK 分频器时钟源是主要 ASI BCLK 2d = 保留 3d = 辅助 ASI BCLK 分频器时钟源是 CCLK 4d = 辅助 ASI BCLK 分频器时钟源是内部振荡器时钟 ( 仅在自定义时钟配置中受支持 ) 5d = 辅助 ASI BCLK 分频器时钟源是 DSP 时钟 6d 至 7d = 保留
3-0	RESERVED	R	0b	保留位 ; 仅写入复位值

#### 7.1.3.15 CLK\_CFG14 寄存器 ( 地址 = 0x34 ) [复位 = 0x10]

表 7-118 展示了 CLK\_CFG14。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 14。

表 7-118. CLK\_CFG14 寄存器字段说明

位	字段	类型	复位	说明
7-6	DIG_NM_DIV_CLK_SRC_SEL[1:0]	R/W	00b	DIG NM DIV CLK 时钟的源时钟选择。 0d = DIG NM 分频器输入时钟是主要 ASI BCLK 1d = DIG NM 分频器输入时钟是辅助 ASI BCLK 2d = DIG NM 分频器输入时钟是 CCLK 3d = DIG NM 分频器输入时钟是内部振荡器时钟 ( 仅在自定义时钟配置中受支持 )

表 7-118. CLK\_CFG14 寄存器字段说明 (续)

位	字段	类型	复位	说明
5-4	ANA_NM_DIV_CLK_SRC_SEL[1:0]	R/W	01b	NMDIV CLK 时钟的源时钟选择。 0d = NM 分频器输入时钟是 PLL 输出 1d = NM 分频器输入时钟是 PLL 输出 2d = NM 分频器输入时钟是 DIG NM 分频器时钟源 3d = NM 分频器输入时钟是主要 ASI BCLK ( 低抖动路径 )
3-2	RESERVED	R	0b	保留位；仅写入复位值
1-0	RESERVED	R	0b	保留位；仅写入复位值

### 7.1.3.16 CLK\_CFG15 寄存器 ( 地址 = 0x35 ) [复位 = 0x01]

表 7-119 展示了 CLK\_CFG15。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 15。

表 7-119. CLK\_CFG15 寄存器字段说明

位	字段	类型	复位	说明
7-0	PLL_PDIV[7:0]	R/W	00000001b	PLL 预分频器 P 分频器值 ( 启用自动检测时不用考虑 ) 0d = PLL PDIV 值为 256 1d = PLL PDIV 值为 1 2d = PLL PDIV 值为 2 3d 至 254d = PLL PDIV 值根据配置来确定 255d = PLL PDIV 值为 255

### 7.1.3.17 CLK\_CFG16 寄存器 ( 地址 = 0x36 ) [复位 = 0x00]

表 7-120 展示了 CLK\_CFG16。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 16。

表 7-120. CLK\_CFG16 寄存器字段说明

位	字段	类型	复位	说明
7	PLL_JMUL_MSB	R/W	0b	PLL 整数部分 J 乘法器值 MSB 位。 ( 启用自动检测时不用考虑 )
6	PLL_DIV_CLK_DIG_BY_2	R/W	0b	PLL DIV 时钟 2 分频配置 0d = PLL 内无 2 分频 1d = PLL 进行 2 分频
5-0	PLL_DMUL_MSB[5:0]	R/W	000000b	PLL 小数部分 D 乘法器值 MSB 位。 ( 启用自动检测时不用考虑 )

### 7.1.3.18 CLK\_CFG17 寄存器 ( 地址 = 0x37 ) [复位 = 0x00]

表 7-121 展示了 CLK\_CFG17。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 17。

表 7-121. CLK\_CFG17 寄存器字段说明

位	字段	类型	复位	说明
7-0	PLL_DMUL_LSB[7:0]	R/W	00000000b	PLL 小数部分 D 乘法器值 LSB 字节。上述 D 乘法器值 MSB 位 (PLL_DMUL_MSB) 与此 LSB 字节 (PLL_DMUL_LSB) 连在一起用来确定最终的 D 乘法器值。 ( 启用自动检测时不用考虑 ) 0d = PLL DMUL 值为 0 1d = PLL DMUL 值为 1 2d = PLL DMUL 值为 2 3d 至 9998d = PLL JMUL 值根据配置来确定 9999d = PLL JMUL 值为 9999 10000d 至 16383d = 保留 ; 不使用

### 7.1.3.19 CLK\_CFG18 寄存器 ( 地址 = 0x38 ) [复位 = 0x08]

表 7-122 展示了 CLK\_CFG18。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 18。

表 7-122. CLK\_CFG18 寄存器字段说明

位	字段	类型	复位	说明
7-0	PLL_JMUL_LSB[7:0]	R/W	00001000b	PLL 整数部分 J 乘法器值 LSB 字节。上述 J 乘法器值 MSB 位 (PLL_JMUL_MSB) 与此 LSB 字节 (PLL_JMUL_LSB) 连在一起用来确定最终的 J 乘法器值。 ( 启用自动检测时不用考虑 ) 0d = 保留 ; 不使用 1d = PLL JMUL 值为 1 2d = PLL JMUL 值为 2 3d 至 510d = PLL JMUL 值根据配置来确定 511d = PLL JMUL 值为 511

### 7.1.3.20 CLK\_CFG19 寄存器 ( 地址 = 0x39 ) [复位 = 0x20]

表 7-123 展示了 CLK\_CFG19。

返回到 [汇总表](#)。

该寄存器是时钟配置寄存器 19。

表 7-123. CLK\_CFG19 寄存器字段说明

位	字段	类型	复位	说明
7-5	NDIV[2:0]	R/W	001b	NDIV 分频器值。 ( 启用自动检测时不用考虑 ) 0d = NDIV 值为 8 1d = NDIV 值为 1 2d = NDIV 值为 2 3d 至 6d = NDIV 值根据配置来确定 7d = NDIV 值为 7
4-2	PDM_DIV[2:0]	R/W	000b	PDM 分频器值。 ( 启用自动检测时不用考虑 ) 0d = PDM_DIV 值为 1 1d = PDM_DIV 值为 2 2d = PDM_DIV 值为 4 3d = PDM_DIV 值为 8 4d = PDM_DIV 值为 16 5d-7d 保留
1-0	RESERVED	R	0b	保留位 ; 仅写入复位值

### 7.1.3.21 CLK\_CFG20 寄存器 ( 地址 = 0x3A ) [复位 = 0x04]

表 7-124 展示了 CLK\_CFG20。

返回到[汇总表](#)。

该寄存器是时钟配置寄存器 20。

表 7-124. CLK\_CFG20 寄存器字段说明

位	字段	类型	复位	说明
7-2	MDIV[5:0]	R/W	000001b	MDIV 分频器值。 ( 启用自动检测时不用考虑 ) 0d = MDIV 值为 64 1d = MDIV 值为 1 2d = MDIV 值为 2 3d 至 62d = MDIV 值根据配置来确定 63d = MDIV 值为 63
1-0	DIG_ADC_MODCLK_DIV[1:0]	R/W	00b	ADC 调制器时钟分频器值。 ( 启用自动检测时不用考虑 ) 0d = DIG_ADC_MODCLK_DIV 值为 1 1d = DIG_ADC_MODCLK_DIV 值为 2 2d = DIG_ADC_MODCLK_DIV 值为 4 3d = 保留

### 7.1.3.22 CLK\_CFG21 寄存器 ( 地址 = 0x3B ) [复位 = 0x00]

表 7-125 展示了 CLK\_CFG21。

返回到[汇总表](#)。

该寄存器是时钟配置寄存器 21。

表 7-125. CLK\_CFG21 寄存器字段说明

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位 ; 仅写入复位值
5-4	RESERVED	R	0b	保留位 ; 仅写入复位值
3	RESERVED	R	0b	保留位 ; 仅写入复位值
2	PASI_BDIV_MSB	R/W	0b	主要 ASI BCLK 分频器值 MSB 位。 ( 启用自动检测时不用考虑 )
1	SASI_BDIV_MSB	R/W	0b	辅助 ASI BCLK 分频器值 MSB 位。 ( 启用自动检测时不用考虑 )
0	RESERVED	R	0b	保留位 ; 仅写入复位值

### 7.1.3.23 CLK\_CFG22 寄存器 ( 地址 = 0x3C ) [复位 = 0x01]

表 7-126 展示了 CLK\_CFG22。

返回到[汇总表](#)。

该寄存器是时钟配置寄存器 22。

表 7-126. CLK\_CFG22 寄存器字段说明

位	字段	类型	复位	说明
7-0	PASI_BDIV_LSB[7:0]	R/W	00000001b	辅助 ASI BCLK 分频器值。 ( 启用自动检测时不用考虑 ) 0d = SASI BCLK 分频器值为 512 1d = SASI BCLK 分频器值为 1 2d = SASI BCLK 分频器值为 2 3d 至 62d = SASI BCLK 分频器值根据配置来确定 63d = SASI BCLK 分频器值为 511

### 7.1.3.24 CLK\_CFG23 寄存器 ( 地址 = 0x3D ) [复位 = 0x01]

表 7-127 展示了 CLK\_CFG23。

[返回到汇总表。](#)

该寄存器是时钟配置寄存器 23。

**表 7-127. CLK\_CFG23 寄存器字段说明**

位	字段	类型	复位	说明
7-0	SASI_BDIV_LSB[7:0]	R/W	00000001b	辅助 ASI BCLK 分频器值。 ( 启用自动检测时不用考虑 ) 0d = SASI BCLK 分频器值为 512 1d = SASI BCLK 分频器值为 1 2d = SASI BCLK 分频器值为 2 3d 至 62d = SASI BCLK 分频器值根据配置来确定 63d = SASI BCLK 分频器值为 511

### 7.1.3.25 CLK\_CFG24 寄存器 ( 地址 = 0x3E ) [复位 = 0x01]

表 7-128 展示了 CLK\_CFG24。

[返回到汇总表。](#)

该寄存器是时钟配置寄存器 24。

**表 7-128. CLK\_CFG24 寄存器字段说明**

位	字段	类型	复位	说明
7-6	RESERVED	R	0b	保留位 ; 仅写入复位值
5-0	ANA_NM_DIV[5:0]	R/W	000001b	模拟 N-M DIV 分频器值。 ( 启用自动检测时不用考虑 ) 0d = ANA_NM_DIV 值为 64 1d = ANA_NM_DIV 值为 1 2d = ANA_NM_DIV 值为 2 3d 至 62d = ANA_NM_DIV 值根据配置来确定 63d = ANA_NM_DIV 值为 63

### 7.1.3.26 CLK\_CFG30 寄存器 ( 地址 = 0x44 ) [复位 = 0x00]

表 7-129 展示了 CLK\_CFG30。

[返回到汇总表。](#)

该寄存器是时钟配置寄存器 30。

**表 7-129. CLK\_CFG30 寄存器字段说明**

位	字段	类型	复位	说明
7-3	RESERVED	R	0b	保留位 ; 仅写入复位值
2	NDIV_EN	R/W	0b	NDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用
1	MDIV_EN	R/W	0b	MDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用
0	PDM_DIV_EN	R/W	0b	PDM 分频器启用 0d = 分频器禁用 1d = 分频器启用

### 7.1.3.27 CLK\_CFG31 寄存器 ( 地址 = 0x45 ) [复位 = 0x00]

表 7-130 展示了 CLK\_CFG31。

返回到[汇总表](#)。

该寄存器是时钟配置寄存器 31。

表 7-130. CLK\_CFG31 寄存器字段说明

位	字段	类型	复位	说明
7	RESERVED	R	0b	保留位；仅写入复位值
6	DIG_ADC_MODCLK_DIV_EN	R/W	0b	ADC MODCLK 分频器启用 0d = 分频器禁用 1d = 分频器启用
5	RESERVED	R	0b	保留位；仅写入复位值
4	RESERVED	R	0b	保留位；仅写入复位值
3	PASI_BDIV_EN	R/W	0b	PASI BDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用
2	SASI_BDIV_EN	R/W	0b	SASI BDIV 分频器启用 0d = 分频器禁用 1d = 分频器启用
1	PASI_FSYNC_DIV_EN	R/W	0b	PASI FSYNC DIV 分频器启用 0d = 分频器禁用 1d = 分频器启用
0	SASI_FSYNC_DIV_EN	R/W	0b	SASI FSYNC DIV 分频器启用 0d = 分频器禁用 1d = 分频器启用

### 7.1.3.28 CLKOUT\_CFG1 寄存器 ( 地址 = 0x46 ) [复位 = 0x00]

表 7-131 展示了 CLKOUT\_CFG1。

返回到[汇总表](#)。

该寄存器是 CLKOUT 配置寄存器 1。

表 7-131. CLKOUT\_CFG1 寄存器字段说明

位	字段	类型	复位	说明
7-3	RESERVED	R	0b	保留位；仅写入复位值
2-0	CLKOUT_CLK_SEL[2:0]	R/W	000b	通用 CLKOUT 分频器时钟源选择。 0d = 源时钟是 PLL 输出 1d = 源时钟是主要 ASI BCLK 2d = 源时钟是辅助 ASI BCLK 3d = 源时钟是 CCLK 4d = 源时钟是内部振荡器时钟 ( 仅在自定义时钟配置中受支持 ) 5d = 源时钟是 DSP 时钟 6d 至 7d = 保留

### 7.1.3.29 CLKOUT\_CFG2 寄存器 ( 地址 = 0x47 ) [复位 = 0x01]

表 7-132 展示了 CLKOUT\_CFG2。

返回到[汇总表](#)。

该寄存器是 CLKOUT 配置寄存器 2。

**表 7-132. CLKOUT\_CFG2 寄存器字段说明**

位	字段	类型	复位	说明
7	CLKOUT_DIV_EN	R/W	0b	CLKOUT 分频器使能。 0d = CLKOUT 分频器禁用 1d = CLKOUT 分频器启用
6-0	CLKOUT_DIV[6:0]	R/W	0000001b	CLKOUT DIV 分频器值。 0d = CLKOUT_DIV 值为 128 1d = CLKOUT_DIV 值为 1 2d = CLKOUT_DIV 值为 2 3d 至 126d = CLKOUT_DIV 值根据配置来确定 127d = CLKOUT_DIV 值为 127

### 7.1.3.30 ADC\_OVRLD\_FLAG 寄存器 ( 地址 = 0x5B ) [复位 = 0x00]

表 7-133 展示了 ADC\_OVRLD\_FLAG。

[返回到汇总表。](#)

这是 ADC 过载标志状态寄存器。

**表 7-133. ADC\_OVRLD\_FLAG 寄存器字段说明**

位	字段	类型	复位	说明
7	ADC_CH1_OVRLD_LTCH	R	0b	ADC CH1 OVRLD 故障 ( 自行清零位 )。 0b = 无 ADC CH1 OVRLD 故障 1b = ADC CH1 OVRLD 故障
6	ADC_CH2_OVRLD_LTCH	R	0b	ADC CH2 OVRLD 故障 ( 自行清零位 )。 0b = 无 ADC CH2 OVRLD 故障 1b = ADC CH2 OVRLD 故障
5	ADC_CH1_OVRLD_LIVE	R	0b	ADC CH1 OVRLD 故障 ( 自行清零位 )。 0b = 无 ADC CH1 OVRLD 故障 1b = ADC CH1 OVRLD 故障
4	ADC_CH2_OVRLD_LIVE	R	0b	ADC CH2 OVRLD 故障 ( 自行清零位 )。 0b = 无 ADC CH2 OVRLD 故障 1b = ADC CH2 OVRLD 故障
3-0	RESERVED	R	0b	保留位；仅写入复位值

## 7.2 可编程系数寄存器

本节中的寄存器页面包含器件的可编程系数。TI 建议使用 PPC3 GUI 来配置可编程系数设置；有关更多详细信息，请参阅 [TAC5212EVM-PDK 评估模块 用户指南](#) 和 [PurePath™ 控制台图形开发套件](#)。为了优化本节中寄存器页面的系数寄存器事务时间，该器件还支持（默认情况下）用于 I<sup>2</sup>C 和 SPI 突发写入和读取的自动递增页面。在寄存器地址 0x7F 事务之后，该器件会自动递增到寄存器 0x08 处的下一页，以处理下一个系数值。这些可编程系数是 32 位二进制补码数。要成功执行系数寄存器事务，主机器件必须写入和读取从目标系数寄存器事务的最高有效字节 (BYT1) 开始的全部四个字节。当使用 SPI 来执行系数寄存器读取事务时，器件传输第一个字节作为虚拟读取字节，因此主机必须读取五个字节，其中包括第一个虚拟读取字节，最后四个字节对应于从最高有效字节 (BYT1) 开始的系数寄存器值。

### 7.2.1 可编程系数寄存器：页面 8

表 7-134 所示的该寄存器页面包含双二阶滤波器 1 至双二阶滤波器 6 的可编程系数。

**表 7-134. 页面 8 可编程系数寄存器**

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x08	ADC_BQ1_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 1, N0 系数字节[31:24]

表 7-134. 页面 8 可编程系数寄存器 (续)

0x09	ADC_BQ1_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 1 , N0 系数字节[23:16]
0x0A	ADC_BQ1_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 1 , N0 系数字节[15:8]
0x0B	ADC_BQ1_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 1 , N0 系数字节[7:0]
0x0C	ADC_BQ1_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N1 系数字节[31:24]
0x0D	ADC_BQ1_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N1 系数字节[23:16]
0x0E	ADC_BQ1_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N1 系数字节[15:8]
0x0F	ADC_BQ1_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N1 系数字节[7:0]
0x10	ADC_BQ1_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N2 系数字节[31:24]
0x11	ADC_BQ1_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N2 系数字节[23:16]
0x12	ADC_BQ1_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N2 系数字节[15:8]
0x13	ADC_BQ1_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , N2 系数字节[7:0]
0x14	ADC_BQ1_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D1 系数字节[31:24]
0x15	ADC_BQ1_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D1 系数字节[23:16]
0x16	ADC_BQ1_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D1 系数字节[15:8]
0x17	ADC_BQ1_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D1 系数字节[7:0]
0x18	ADC_BQ1_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D2 系数字节[31:24]
0x19	ADC_BQ1_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D2 系数字节[23:16]
0x1A	ADC_BQ1_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D2 系数字节[15:8]
0x1B	ADC_BQ1_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 1 , D2 系数字节[7:0]
0x1C	ADC_BQ2_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 2 , N0 系数字节[31:24]
0x1D	ADC_BQ2_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 2 , N0 系数字节[23:16]
0x1E	ADC_BQ2_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 2 , N0 系数字节[15:8]
0x1F	ADC_BQ2_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 2 , N0 系数字节[7:0]
0x20	ADC_BQ2_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N1 系数字节[31:24]
0x21	ADC_BQ2_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N1 系数字节[23:16]
0x22	ADC_BQ2_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N1 系数字节[15:8]
0x23	ADC_BQ2_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N1 系数字节[7:0]
0x24	ADC_BQ2_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N2 系数字节[31:24]
0x25	ADC_BQ2_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N2 系数字节[23:16]
0x26	ADC_BQ2_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N2 系数字节[15:8]
0x27	ADC_BQ2_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , N2 系数字节[7:0]
0x28	ADC_BQ2_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D1 系数字节[31:24]
0x29	ADC_BQ2_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D1 系数字节[23:16]
0x2A	ADC_BQ2_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D1 系数字节[15:8]
0x2B	ADC_BQ2_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D1 系数字节[7:0]
0x2C	ADC_BQ2_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D2 系数字节[31:24]
0x2D	ADC_BQ2_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D2 系数字节[23:16]
0x2E	ADC_BQ2_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D2 系数字节[15:8]
0x2F	ADC_BQ2_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 2 , D2 系数字节[7:0]
0x30	ADC_BQ3_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 3 , N0 系数字节[31:24]
0x31	ADC_BQ3_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 3 , N0 系数字节[23:16]
0x32	ADC_BQ3_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 3 , N0 系数字节[15:8]
0x33	ADC_BQ3_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 3 , N0 系数字节[7:0]

**表 7-134. 页面 8 可编程系数寄存器 ( 续 )**

0x34	ADC_BQ3_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N1 系数字节[31:24]
0x35	ADC_BQ3_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N1 系数字节[23:16]
0x36	ADC_BQ3_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N1 系数字节[15:8]
0x37	ADC_BQ3_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N1 系数字节[7:0]
0x38	ADC_BQ3_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N2 系数字节[31:24]
0x39	ADC_BQ3_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N2 系数字节[23:16]
0x3A	ADC_BQ3_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N2 系数字节[15:8]
0x3B	ADC_BQ3_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , N2 系数字节[7:0]
0x3C	ADC_BQ3_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D1 系数字节[31:24]
0x3D	ADC_BQ3_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D1 系数字节[23:16]
0x3E	ADC_BQ3_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D1 系数字节[15:8]
0x3F	ADC_BQ3_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D1 系数字节[7:0]
0x40	ADC_BQ3_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D2 系数字节[31:24]
0x41	ADC_BQ3_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D2 系数字节[23:16]
0x42	ADC_BQ3_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D2 系数字节[15:8]
0x43	ADC_BQ3_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 3 , D2 系数字节[7:0]
0x44	ADC_BQ4_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 4 , N0 系数字节[31:24]
0x45	ADC_BQ4_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 4 , N0 系数字节[23:16]
0x46	ADC_BQ4_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 4 , N0 系数字节[15:8]
0x47	ADC_BQ4_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 4 , N0 系数字节[7:0]
0x48	ADC_BQ4_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N1 系数字节[31:24]
0x49	ADC_BQ4_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N1 系数字节[23:16]
0x4A	ADC_BQ4_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N1 系数字节[15:8]
0x4B	ADC_BQ4_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N1 系数字节[7:0]
0x4C	ADC_BQ4_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N2 系数字节[31:24]
0x4D	ADC_BQ4_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N2 系数字节[23:16]
0x4E	ADC_BQ4_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N2 系数字节[15:8]
0x4F	ADC_BQ4_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , N2 系数字节[7:0]
0x50	ADC_BQ4_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D1 系数字节[31:24]
0x51	ADC_BQ4_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D1 系数字节[23:16]
0x52	ADC_BQ4_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D1 系数字节[15:8]
0x53	ADC_BQ4_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D1 系数字节[7:0]
0x54	ADC_BQ4_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D2 系数字节[31:24]
0x55	ADC_BQ4_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D2 系数字节[23:16]
0x56	ADC_BQ4_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D2 系数字节[15:8]
0x57	ADC_BQ4_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 4 , D2 系数字节[7:0]
0x58	ADC_BQ5_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 5 , N0 系数字节[31:24]
0x59	ADC_BQ5_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 5 , N0 系数字节[23:16]
0x5A	ADC_BQ5_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 5 , N0 系数字节[15:8]
0x5B	ADC_BQ5_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 5 , N0 系数字节[7:0]
0x5C	ADC_BQ5_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 5 , N1 系数字节[31:24]
0x5D	ADC_BQ5_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 5 , N1 系数字节[23:16]
0x5E	ADC_BQ5_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 5 , N1 系数字节[15:8]

表 7-134. 页面 8 可编程系数寄存器 (续)

0x5F	ADC_BQ5_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 5, N1 系数字节[7:0]
0x60	ADC_BQ5_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 5, N2 系数字节[31:24]
0x61	ADC_BQ5_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 5, N2 系数字节[23:16]
0x62	ADC_BQ5_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 5, N2 系数字节[15:8]
0x63	ADC_BQ5_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 5, N2 系数字节[7:0]
0x64	ADC_BQ5_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D1 系数字节[31:24]
0x65	ADC_BQ5_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D1 系数字节[23:16]
0x66	ADC_BQ5_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D1 系数字节[15:8]
0x67	ADC_BQ5_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D1 系数字节[7:0]
0x68	ADC_BQ5_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D2 系数字节[31:24]
0x69	ADC_BQ5_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D2 系数字节[23:16]
0x6A	ADC_BQ5_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D2 系数字节[15:8]
0x6B	ADC_BQ5_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 5, D2 系数字节[7:0]
0x6C	ADC_BQ6_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 6, N0 系数字节[31:24]
0x6D	ADC_BQ6_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 6, N0 系数字节[23:16]
0x6E	ADC_BQ6_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 6, N0 系数字节[15:8]
0x6F	ADC_BQ6_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 6, N0 系数字节[7:0]
0x70	ADC_BQ6_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N1 系数字节[31:24]
0x71	ADC_BQ6_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N1 系数字节[23:16]
0x72	ADC_BQ6_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N1 系数字节[15:8]
0x73	ADC_BQ6_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N1 系数字节[7:0]
0x74	ADC_BQ6_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N2 系数字节[31:24]
0x75	ADC_BQ6_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N2 系数字节[23:16]
0x76	ADC_BQ6_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N2 系数字节[15:8]
0x77	ADC_BQ6_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 6, N2 系数字节[7:0]
0x78	ADC_BQ6_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D1 系数字节[31:24]
0x79	ADC_BQ6_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D1 系数字节[23:16]
0x7A	ADC_BQ6_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D1 系数字节[15:8]
0x7B	ADC_BQ6_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D1 系数字节[7:0]
0x7C	ADC_BQ6_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D2 系数字节[31:24]
0x7D	ADC_BQ6_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D2 系数字节[23:16]
0x7E	ADC_BQ6_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D2 系数字节[15:8]
0x7F	ADC_BQ6_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 6, D2 系数字节[7:0]

### 7.2.2 可编程系数寄存器：页面 9

表 7-135 所示的该寄存器页面包含双二阶滤波器 7 至双二阶滤波器 12 的可编程系数。

表 7-135. 页面 9 可编程系数寄存器

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x08	ADC_BQ7_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 7, N0 系数字节[31:24]
0x09	ADC_BQ7_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 7, N0 系数字节[23:16]
0x0A	ADC_BQ7_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 7, N0 系数字节[15:8]
0x0B	ADC_BQ7_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 7, N0 系数字节[7:0]

表 7-135. 页面 9 可编程系数寄存器 (续)

0x0C	ADC_BQ7_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N1 系数字节[31:24]
0x0D	ADC_BQ7_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N1 系数字节[23:16]
0x0E	ADC_BQ7_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N1 系数字节[15:8]
0x0F	ADC_BQ7_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N1 系数字节[7:0]
0x10	ADC_BQ7_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N2 系数字节[31:24]
0x11	ADC_BQ7_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N2 系数字节[23:16]
0x12	ADC_BQ7_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N2 系数字节[15:8]
0x13	ADC_BQ7_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 7, N2 系数字节[7:0]
0x14	ADC_BQ7_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D1 系数字节[31:24]
0x15	ADC_BQ7_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D1 系数字节[23:16]
0x16	ADC_BQ7_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D1 系数字节[15:8]
0x17	ADC_BQ7_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D1 系数字节[7:0]
0x18	ADC_BQ7_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D2 系数字节[31:24]
0x19	ADC_BQ7_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D2 系数字节[23:16]
0x1A	ADC_BQ7_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D2 系数字节[15:8]
0x1B	ADC_BQ7_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 7, D2 系数字节[7:0]
0x1C	ADC_BQ8_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 8, N0 系数字节[31:24]
0x1D	ADC_BQ8_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 8, N0 系数字节[23:16]
0x1E	ADC_BQ8_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 8, N0 系数字节[15:8]
0x1F	ADC_BQ8_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 8, N0 系数字节[7:0]
0x20	ADC_BQ8_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N1 系数字节[31:24]
0x21	ADC_BQ8_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N1 系数字节[23:16]
0x22	ADC_BQ8_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N1 系数字节[15:8]
0x23	ADC_BQ8_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N1 系数字节[7:0]
0x24	ADC_BQ8_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N2 系数字节[31:24]
0x25	ADC_BQ8_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N2 系数字节[23:16]
0x26	ADC_BQ8_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N2 系数字节[15:8]
0x27	ADC_BQ8_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 8, N2 系数字节[7:0]
0x28	ADC_BQ8_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D1 系数字节[31:24]
0x29	ADC_BQ8_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D1 系数字节[23:16]
0x2A	ADC_BQ8_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D1 系数字节[15:8]
0x2B	ADC_BQ8_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D1 系数字节[7:0]
0x2C	ADC_BQ8_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D2 系数字节[31:24]
0x2D	ADC_BQ8_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D2 系数字节[23:16]
0x2E	ADC_BQ8_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D2 系数字节[15:8]
0x2F	ADC_BQ8_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 8, D2 系数字节[7:0]
0x30	ADC_BQ9_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 9, N0 系数字节[31:24]
0x31	ADC_BQ9_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 9, N0 系数字节[23:16]
0x32	ADC_BQ9_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 9, N0 系数字节[15:8]
0x33	ADC_BQ9_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 9, N0 系数字节[7:0]
0x34	ADC_BQ9_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N1 系数字节[31:24]
0x35	ADC_BQ9_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N1 系数字节[23:16]
0x36	ADC_BQ9_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N1 系数字节[15:8]

表 7-135. 页面 9 可编程系数寄存器 (续)

0x37	ADC_BQ9_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N1 系数字节[7:0]
0x38	ADC_BQ9_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N2 系数字节[31:24]
0x39	ADC_BQ9_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N2 系数字节[23:16]
0x3A	ADC_BQ9_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N2 系数字节[15:8]
0x3B	ADC_BQ9_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 9, N2 系数字节[7:0]
0x3C	ADC_BQ9_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D1 系数字节[31:24]
0x3D	ADC_BQ9_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D1 系数字节[23:16]
0x3E	ADC_BQ9_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D1 系数字节[15:8]
0x3F	ADC_BQ9_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D1 系数字节[7:0]
0x40	ADC_BQ9_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D2 系数字节[31:24]
0x41	ADC_BQ9_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D2 系数字节[23:16]
0x42	ADC_BQ9_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D2 系数字节[15:8]
0x43	ADC_BQ9_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 9, D2 系数字节[7:0]
0x44	ADC_BQ10_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 10, N0 系数字节[31:24]
0x45	ADC_BQ10_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 10, N0 系数字节[23:16]
0x46	ADC_BQ10_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 10, N0 系数字节[15:8]
0x47	ADC_BQ10_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 10, N0 系数字节[7:0]
0x48	ADC_BQ10_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N1 系数字节[31:24]
0x49	ADC_BQ10_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N1 系数字节[23:16]
0x4A	ADC_BQ10_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N1 系数字节[15:8]
0x4B	ADC_BQ10_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N1 系数字节[7:0]
0x4C	ADC_BQ10_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N2 系数字节[31:24]
0x4D	ADC_BQ10_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N2 系数字节[23:16]
0x4E	ADC_BQ10_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N2 系数字节[15:8]
0x4F	ADC_BQ10_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 10, N2 系数字节[7:0]
0x50	ADC_BQ10_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D1 系数字节[31:24]
0x51	ADC_BQ10_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D1 系数字节[23:16]
0x52	ADC_BQ10_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D1 系数字节[15:8]
0x53	ADC_BQ10_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D1 系数字节[7:0]
0x54	ADC_BQ10_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D2 系数字节[31:24]
0x55	ADC_BQ10_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D2 系数字节[23:16]
0x56	ADC_BQ10_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D2 系数字节[15:8]
0x57	ADC_BQ10_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 10, D2 系数字节[7:0]
0x58	ADC_BQ11_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 11, N0 系数字节[31:24]
0x59	ADC_BQ11_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 11, N0 系数字节[23:16]
0x5A	ADC_BQ11_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 11, N0 系数字节[15:8]
0x5B	ADC_BQ11_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 11, N0 系数字节[7:0]
0x5C	ADC_BQ11_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 11, N1 系数字节[31:24]
0x5D	ADC_BQ11_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 11, N1 系数字节[23:16]
0x5E	ADC_BQ11_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 11, N1 系数字节[15:8]
0x5F	ADC_BQ11_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 11, N1 系数字节[7:0]
0x60	ADC_BQ11_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 11, N2 系数字节[31:24]
0x61	ADC_BQ11_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 11, N2 系数字节[23:16]

表 7-135. 页面 9 可编程系数寄存器 ( 续 )

0x62	ADC_BQ11_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , N2 系数字节[15:8]
0x63	ADC_BQ11_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , N2 系数字节[7:0]
0x64	ADC_BQ11_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D1 系数字节[31:24]
0x65	ADC_BQ11_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D1 系数字节[23:16]
0x66	ADC_BQ11_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D1 系数字节[15:8]
0x67	ADC_BQ11_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D1 系数字节[7:0]
0x68	ADC_BQ11_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D2 系数字节[31:24]
0x69	ADC_BQ11_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D2 系数字节[23:16]
0x6A	ADC_BQ11_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D2 系数字节[15:8]
0x6B	ADC_BQ11_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 11 , D2 系数字节[7:0]
0x6C	ADC_BQ12_N0_BYT1[7:0]	0x7F	可编程 ADC 双二阶滤波器 12 , N0 系数字节[31:24]
0x6D	ADC_BQ12_N0_BYT2[7:0]	0xFF	可编程 ADC 双二阶滤波器 12 , N0 系数字节[23:16]
0x6E	ADC_BQ12_N0_BYT3[7:0]	0xFF	可编程 ADC 双二阶滤波器 12 , N0 系数字节[15:8]
0x6F	ADC_BQ12_N0_BYT4[7:0]	0xFF	可编程 ADC 双二阶滤波器 12 , N0 系数字节[7:0]
0x70	ADC_BQ12_N1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N1 系数字节[31:24]
0x71	ADC_BQ12_N1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N1 系数字节[23:16]
0x72	ADC_BQ12_N1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N1 系数字节[15:8]
0x73	ADC_BQ12_N1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N1 系数字节[7:0]
0x74	ADC_BQ12_N2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N2 系数字节[31:24]
0x75	ADC_BQ12_N2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N2 系数字节[23:16]
0x76	ADC_BQ12_N2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N2 系数字节[15:8]
0x77	ADC_BQ12_N2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , N2 系数字节[7:0]
0x78	ADC_BQ12_D1_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D1 系数字节[31:24]
0x79	ADC_BQ12_D1_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D1 系数字节[23:16]
0x7A	ADC_BQ12_D1_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D1 系数字节[15:8]
0x7B	ADC_BQ12_D1_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D1 系数字节[7:0]
0x7C	ADC_BQ12_D2_BYT1[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D2 系数字节[31:24]
0x7D	ADC_BQ12_D2_BYT2[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D2 系数字节[23:16]
0x7E	ADC_BQ12_D2_BYT3[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D2 系数字节[15:8]
0x7F	ADC_BQ12_D2_BYT4[7:0]	0x00	可编程 ADC 双二阶滤波器 12 , D2 系数字节[7:0]

### 7.2.3 可编程系数寄存器：页面 10

如 表 7-136 所示的寄存器页面包含混频器 1 至混频器 4 和一阶 IIR 滤波器的可编程系数。所有通道混频器系数均为使用 1.31 数字格式的 32 位二进制补码数字。值 0x7FFFFFFF 相当于 +1 ( 0dB 增益 )，值 0x00000000 相当于静音 ( 零数据 )，这两者之间的所有值都会相应地设置混频器衰减 ( $hex2dec(value)/2^{31}$ )。如果 MSB 设置为 “1”，则衰减保持不变，但信号相位反转。

表 7-136. 页面 10 可编程系数寄存器

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x08	ADC_MIX1_CH1_BYT1[7:0]	0x7F	数字混频器 1 , ADC 通道 1 系数字节[31:24]
0x09	ADC_MIX1_CH1_BYT2[7:0]	0xFF	数字混频器 1 , ADC 通道 1 系数字节[23:16]
0x0A	ADC_MIX1_CH1_BYT3[7:0]	0xFF	数字混频器 1 , ADC 通道 1 系数字节[15:8]
0x0B	ADC_MIX1_CH1_BYT4[7:0]	0xFF	数字混频器 1 , ADC 通道 1 系数字节[7:0]

表 7-136. 页面 10 可编程系数寄存器 (续)

0x0C	ADC_MIX1_CH2_BYT1[7:0]	0x00	数字混频器 1 , ADC 通道 2 系数字节[31:24]
0x0D	ADC_MIX1_CH2_BYT2[7:0]	0x00	数字混频器 1 , ADC 通道 2 系数字节[23:16]
0x0E	ADC_MIX1_CH2_BYT3[7:0]	0x00	数字混频器 1 , ADC 通道 2 系数字节[15:8]
0x0F	ADC_MIX1_CH2_BYT4[7:0]	0x00	数字混频器 1 , ADC 通道 2 系数字节[7:0]
0x10	ADC_MIX1_CH3_BYT1[7:0]	0x00	数字混频器 1 , ADC 通道 3 系数字节[31:24]
0x11	ADC_MIX1_CH3_BYT2[7:0]	0x00	数字混频器 1 , ADC 通道 3 系数字节[23:16]
0x12	ADC_MIX1_CH3_BYT3[7:0]	0x00	数字混频器 1 , ADC 通道 3 系数字节[15:8]
0x13	ADC_MIX1_CH3_BYT4[7:0]	0x00	数字混频器 1 , ADC 通道 3 系数字节[7:0]
0x14	ADC_MIX1_CH4_BYT1[7:0]	0x00	数字混频器 1 , ADC 通道 4 系数字节[31:24]
0x15	ADC_MIX1_CH4_BYT2[7:0]	0x00	数字混频器 1 , ADC 通道 4 系数字节[23:16]
0x16	ADC_MIX1_CH4_BYT3[7:0]	0x00	数字混频器 1 , ADC 通道 4 系数字节[15:8]
0x17	ADC_MIX1_CH4_BYT4[7:0]	0x00	数字混频器 1 , ADC 通道 4 系数字节[7:0]
0x18	ADC_MIX2_CH1_BYT1[7:0]	0x00	数字混频器 2 , ADC 通道 1 系数字节[31:24]
0x19	ADC_MIX2_CH1_BYT2[7:0]	0x00	数字混频器 2 , ADC 通道 1 系数字节[23:16]
0x1A	ADC_MIX2_CH1_BYT3[7:0]	0x00	数字混频器 2 , ADC 通道 1 系数字节[15:8]
0x1B	ADC_MIX2_CH1_BYT4[7:0]	0x00	数字混频器 2 , ADC 通道 1 系数字节[7:0]
0x1C	ADC_MIX2_CH2_BYT1[7:0]	0x7F	数字混频器 2 , ADC 通道 2 系数字节[31:24]
0x1D	ADC_MIX2_CH2_BYT2[7:0]	0xFF	数字混频器 2 , ADC 通道 2 系数字节[23:16]
0x1E	ADC_MIX2_CH2_BYT3[7:0]	0xFF	数字混频器 2 , ADC 通道 2 系数字节[15:8]
0x1F	ADC_MIX2_CH2_BYT4[7:0]	0xFF	数字混频器 2 , ADC 通道 2 系数字节[7:0]
0x20	ADC_MIX2_CH3_BYT1[7:0]	0x00	数字混频器 2 , ADC 通道 3 系数字节[31:24]
0x21	ADC_MIX2_CH3_BYT2[7:0]	0x00	数字混频器 2 , ADC 通道 3 系数字节[23:16]
0x22	ADC_MIX2_CH3_BYT3[7:0]	0x00	数字混频器 2 , ADC 通道 3 系数字节[15:8]
0x23	ADC_MIX2_CH3_BYT4[7:0]	0x00	数字混频器 2 , ADC 通道 3 系数字节[7:0]
0x24	ADC_MIX2_CH4_BYT1[7:0]	0x00	数字混频器 2 , ADC 通道 4 系数字节[31:24]
0x25	ADC_MIX2_CH4_BYT2[7:0]	0x00	数字混频器 2 , ADC 通道 4 系数字节[23:16]
0x26	ADC_MIX2_CH4_BYT3[7:0]	0x00	数字混频器 2 , ADC 通道 4 系数字节[15:8]
0x27	ADC_MIX2_CH4_BYT4[7:0]	0x00	数字混频器 2 , ADC 通道 4 系数字节[7:0]
0x28	ADC_MIX3_CH1_BYT1[7:0]	0x00	数字混频器 3 , ADC 通道 1 系数字节[31:24]
0x29	ADC_MIX3_CH1_BYT2[7:0]	0x00	数字混频器 3 , ADC 通道 1 系数字节[23:16]
0x2A	ADC_MIX3_CH1_BYT3[7:0]	0x00	数字混频器 3 , ADC 通道 1 系数字节[15:8]
0x2B	ADC_MIX3_CH1_BYT4[7:0]	0x00	数字混频器 3 , ADC 通道 1 系数字节[7:0]
0x2C	ADC_MIX3_CH2_BYT1[7:0]	0x00	数字混频器 3 , ADC 通道 2 系数字节[31:24]
0x2D	ADC_MIX3_CH2_BYT2[7:0]	0x00	数字混频器 3 , ADC 通道 2 系数字节[23:16]
0x2E	ADC_MIX3_CH2_BYT3[7:0]	0x00	数字混频器 3 , ADC 通道 2 系数字节[15:8]
0x2F	ADC_MIX3_CH2_BYT4[7:0]	0x00	数字混频器 3 , ADC 通道 2 系数字节[7:0]
0x30	ADC_MIX3_CH3_BYT1[7:0]	0x7F	数字混频器 3 , ADC 通道 3 系数字节[31:24]
0x31	ADC_MIX3_CH3_BYT2[7:0]	0xFF	数字混频器 3 , ADC 通道 3 系数字节[23:16]
0x32	ADC_MIX3_CH3_BYT3[7:0]	0xFF	数字混频器 3 , ADC 通道 3 系数字节[15:8]
0x33	ADC_MIX3_CH3_BYT4[7:0]	0xFF	数字混频器 3 , ADC 通道 3 系数字节[7:0]
0x34	ADC_MIX3_CH4_BYT1[7:0]	0x00	数字混频器 3 , ADC 通道 4 系数字节[31:24]
0x35	ADC_MIX3_CH4_BYT2[7:0]	0x00	数字混频器 3 , ADC 通道 4 系数字节[23:16]
0x36	ADC_MIX3_CH4_BYT3[7:0]	0x00	数字混频器 3 , ADC 通道 4 系数字节[15:8]

表 7-136. 页面 10 可编程系数寄存器 (续)

0x37	ADC_MIX3_CH4_BYT4[7:0]	0x00	数字混频器 3, ADC 通道 4 系数字节[7:0]
0x38	ADC_MIX4_CH1_BYT1[7:0]	0x00	数字混频器 4, ADC 通道 1 系数字节[31:24]
0x39	ADC_MIX4_CH1_BYT2[7:0]	0x00	数字混频器 4, ADC 通道 1 系数字节[23:16]
0x3A	ADC_MIX4_CH1_BYT3[7:0]	0x00	数字混频器 4, ADC 通道 1 系数字节[15:8]
0x3B	ADC_MIX4_CH1_BYT4[7:0]	0x00	数字混频器 4, ADC 通道 1 系数字节[7:0]
0x3C	ADC_MIX4_CH2_BYT1[7:0]	0x00	数字混频器 4, ADC 通道 2 系数字节[31:24]
0x3D	ADC_MIX4_CH2_BYT2[7:0]	0x00	数字混频器 4, ADC 通道 2 系数字节[23:16]
0x3E	ADC_MIX4_CH2_BYT3[7:0]	0x00	数字混频器 4, ADC 通道 2 系数字节[15:8]
0x3F	ADC_MIX4_CH2_BYT4[7:0]	0x00	数字混频器 4, ADC 通道 2 系数字节[7:0]
0x40	ADC_MIX4_CH3_BYT1[7:0]	0x00	数字混频器 4, ADC 通道 3 系数字节[31:24]
0x41	ADC_MIX4_CH3_BYT2[7:0]	0x00	数字混频器 4, ADC 通道 3 系数字节[23:16]
0x42	ADC_MIX4_CH3_BYT3[7:0]	0x00	数字混频器 4, ADC 通道 3 系数字节[15:8]
0x43	ADC_MIX4_CH3_BYT4[7:0]	0x00	数字混频器 4, ADC 通道 3 系数字节[7:0]
0x44	ADC_MIX4_CH4_BYT1[7:0]	0x7F	数字混频器 4, ADC 通道 4 系数字节[31:24]
0x45	ADC_MIX4_CH4_BYT2[7:0]	0xFF	数字混频器 4, ADC 通道 4 系数字节[23:16]
0x46	ADC_MIX4_CH4_BYT3[7:0]	0xFF	数字混频器 4, ADC 通道 4 系数字节[15:8]
0x47	ADC_MIX4_CH4_BYT4[7:0]	0xFF	数字混频器 4, ADC 通道 4 系数字节[7:0]
0x78	ADC_IIR_N0_BYT1[7:0]	0x7F	可编程 ADC 一阶 IIR 滤波器, N0 系数字节[31:24]
0x79	ADC_IIR_N0_BYT2[7:0]	0xFF	可编程 ADC 一阶 IIR 滤波器, N0 系数字节[23:16]
0x7A	ADC_IIR_N0_BYT3[7:0]	0xFF	可编程 ADC 一阶 IIR 滤波器, N0 系数字节[15:8]
0x7B	ADC_IIR_N0_BYT4[7:0]	0xFF	可编程 ADC 一阶 IIR 滤波器, N0 系数字节[7:0]
0x7C	ADC_IIR_N1_BYT1[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, N1 系数字节[31:24]
0x7D	ADC_IIR_N1_BYT2[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, N1 系数字节[23:16]
0x7E	ADC_IIR_N1_BYT3[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, N1 系数字节[15:8]
0x7F	ADC_IIR_N1_BYT4[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, N1 系数字节[7:0]

#### 7.2.4 可编程系数寄存器：页面 11

该寄存器页面 (如表 7-137 所示) 包含一阶 IIR 滤波器的可编程系数、数字音量控制和通道 1 至 4 的精细增益控制、ADC 辅助混频器和 UAD 滤波器的可编程系数。

表 7-137. 页面 11 可编程系数寄存器

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x08	ADC_IIR_D1_BYT1[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, D1 系数字节[31:24]
0x09	ADC_IIR_D1_BYT2[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, D1 系数字节[23:16]
0x0A	ADC_IIR_D1_BYT3[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, D1 系数字节[15:8]
0x0B	ADC_IIR_D1_BYT4[7:0]	0x00	可编程 ADC 一阶 IIR 滤波器, D1 系数字节[7:0]
0x0C	DEV_BQ_BUFSWAP_FLAG_B YT1[7:0]	0x00	器件双二阶缓冲器交换标志系数字节[31:24]
0x0D	DEV_BQ_BUFSWAP_FLAG_B YT2[7:0]	0x00	器件双二阶缓冲器交换标志系数字节[23:16]
0x0E	DEV_BQ_BUFSWAP_FLAG_B YT3[7:0]	0x00	器件双二阶缓冲器交换标志系数字节[15:8]
0x0F	DEV_BQ_BUFSWAP_FLAG_B YT4[7:0]	0x00	器件双二阶缓冲器交换标志系数字节[7:0]
0x0C	ADC_VOL_CH1_BYT1[7:0]	0x00	数字音量控制, ADC 通道 1 系数字节[31:24]

表 7-137. 页面 11 可编程系数寄存器 (续)

0x0D	ADC_VOL_CH1_BYT2[7:0]	0x80	数字音量控制, ADC 通道 1 系数字节[23:16]
0x0E	ADC_VOL_CH1_BYT3[7:0]	0x00	数字音量控制, ADC 通道 1 系数字节[15:8]
0x0F	ADC_VOL_CH1_BYT4[7:0]	0x00	数字音量控制, ADC 通道 1 系数字节[7:0]
0x10	ADC_VOL_CH2_BYT1[7:0]	0x00	数字音量控制, ADC 通道 2 系数字节[31:24]
0x11	ADC_VOL_CH2_BYT2[7:0]	0x80	数字音量控制, ADC 通道 2 系数字节[23:16]
0x12	ADC_VOL_CH2_BYT3[7:0]	0x00	数字音量控制, ADC 通道 2 系数字节[15:8]
0x13	ADC_VOL_CH2_BYT4[7:0]	0x00	数字音量控制, ADC 通道 2 系数字节[7:0]
0x14	ADC_VOL_CH3_BYT1[7:0]	0x00	数字音量控制, ADC 通道 3 系数字节[31:24]
0x15	ADC_VOL_CH3_BYT2[7:0]	0x80	数字音量控制, ADC 通道 3 系数字节[23:16]
0x16	ADC_VOL_CH3_BYT3[7:0]	0x00	数字音量控制, ADC 通道 3 系数字节[15:8]
0x17	ADC_VOL_CH3_BYT4[7:0]	0x00	数字音量控制, ADC 通道 3 系数字节[7:0]
0x18	ADC_VOL_CH4_BYT1[7:0]	0x00	数字音量控制, ADC 通道 4 系数字节[31:24]
0x19	ADC_VOL_CH4_BYT2[7:0]	0x80	数字音量控制, ADC 通道 4 系数字节[23:16]
0x1A	ADC_VOL_CH4_BYT3[7:0]	0x00	数字音量控制, ADC 通道 4 系数字节[15:8]
0x1F	ADC_VOL_CH4_BYT4[7:0]	0x00	数字音量控制, ADC 通道 4 系数字节[7:0]
0x20	ADC_SF2_CH1_BYT1[7:0]	0x40	数字 SF2 (精细增益) 控制, ADC 通道 1 系数字节[31:24]
0x21	ADC_SF2_CH1_BYT2[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 1 系数字节[23:16]
0x22	ADC_SF2_CH1_BYT3[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 1 系数字节[15:8]
0x23	ADC_SF2_CH1_BYT4[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 1 系数字节[7:0]
0x24	ADC_SF2_CH2_BYT1[7:0]	0x40	数字 SF2 (精细增益) 控制, ADC 通道 2 系数字节[31:24]
0x25	ADC_SF2_CH2_BYT2[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 2 系数字节[23:16]
0x26	ADC_SF2_CH2_BYT3[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 2 系数字节[15:8]
0x27	ADC_SF2_CH2_BYT4[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 2 系数字节[7:0]
0x28	ADC_SF2_CH3_BYT1[7:0]	0x40	数字 SF2 (精细增益) 控制, ADC 通道 3 系数字节[31:24]
0x29	ADC_SF2_CH3_BYT2[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 3 系数字节[23:16]
0x2A	ADC_SF2_CH3_BYT3[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 3 系数字节[15:8]
0x2B	ADC_SF2_CH3_BYT4[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 3 系数字节[7:0]
0x2C	ADC_SF2_CH4_BYT1[7:0]	0x40	数字 SF2 (精细增益) 控制, ADC 通道 4 系数字节[31:24]
0x2D	ADC_SF2_CH4_BYT2[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 4 系数字节[23:16]
0x2E	ADC_SF2_CH4_BYT3[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 4 系数字节[15:8]
0x2F	ADC_SF2_CH4_BYT4[7:0]	0x00	数字 SF2 (精细增益) 控制, ADC 通道 4 系数字节[7:0]
0x30	ADC_AUX_MIX_CH1_BYT1[7:0]	0x00	ADC 辅助混频器 CH1 系数字节[31:24]
0x31	ADC_AUX_MIX_CH1_BYT2[7:0]	0x00	ADC 辅助混频器 CH1 系数字节[23:16]
0x32	ADC_AUX_MIX_CH1_BYT3[7:0]	0x00	ADC 辅助混频器 CH1 系数字节[15:8]
0x33	ADC_AUX_MIX_CH1_BYT4[7:0]	0x00	ADC 辅助混频器 CH1 系数字节[7:0]
0x34	ADC_AUX_MIX_CH2_BYT1[7:0]	0x00	ADC 辅助混频器 CH2 系数字节[31:24]
0x35	ADC_AUX_MIX_CH2_BYT2[7:0]	0x00	ADC 辅助混频器 CH2 系数字节[23:16]
0x36	ADC_AUX_MIX_CH2_BYT3[7:0]	0x00	ADC 辅助混频器 CH2 系数字节[15:8]

表 7-137. 页面 11 可编程系数寄存器 (续)

0x37	ADC_AUX_MIX_CH2_BYT4[7:0]	0x00	ADC 辅助混频器 CH2 系数字节[7:0]
0x68	ADC_UAD_BPF_B0_BYT1[7:0]	0x07	UAD BQ B0 系数[31:24]
0x69	ADC_UAD_BPF_B0_BYT2[7:0]	0xDF	UAD BQ B0 系数[23:16]
0x6A	ADC_UAD_BPF_B0_BYT3[7:0]	0x9E	UAD BQ B0 系数[15:8]
0x6B	ADC_UAD_BPF_B0_BYT4[7:0]	0x1D	UAD BQ B0 系数[7:0]
0x6C	ADC_UAD_BPF_B1_BYT1[7:0]	0x00	UAD BQ B1 系数[31:24]
0x6D	ADC_UAD_BPF_B1_BYT2[7:0]	0x00	UAD BQ B1 系数[23:16]
0x6E	ADC_UAD_BPF_B1_BYT3[7:0]	0x00	UAD BQ B1 系数[15:8]
0x6F	ADC_UAD_BPF_B1_BYT4[7:0]	0x00	UAD BQ B1 系数[7:0]
0x70	ADC_UAD_BPF_B2_BYT1[7:0]	0xF8	UAD BQ B2 系数[31:24]
0x71	ADC_UAD_BPF_B2_BYT2[7:0]	0x20	UAD BQ B2 系数[23:16]
0x72	ADC_UAD_BPF_B2_BYT3[7:0]	0x61	UAD BQ B2 系数[15:8]
0x73	ADC_UAD_BPF_B2_BYT4[7:0]	0xE2	UAD BQ B2 系数[7:0]
0x74	ADC_UAD_BPF_A1_BYT1[7:0]	0x3C	UAD BQ A1 系数[31:24]
0x75	ADC_UAD_BPF_A1_BYT2[7:0]	0x31	UAD BQ A1 系数[23:16]
0x76	ADC_UAD_BPF_A1_BYT3[7:0]	0x2E	UAD BQ A1 系数[15:8]
0x77	ADC_UAD_BPF_A1_BYT4[7:0]	0xF5	UAD BQ A1 系数[7:0]
0x78	ADC_UAD_BPF_A2_BYT1[7:0]	0x70	UAD BQ A2 系数[31:24]
0x79	ADC_UAD_BPF_A2_BYT2[7:0]	0x40	UAD BQ A2 系数[23:16]
0x7A	ADC_UAD_BPF_A2_BYT3[7:0]	0xC3	UAD BQ A2 系数[15:8]
0x7B	ADC_UAD_BPF_A2_BYT4[7:0]	0xC5	UAD BQ A2 系数[7:0]

### 7.2.5 可编程系数寄存器：页面 19

如表 7-138 所示的寄存器页面包含通道 1 至 4 的 DAC MSA 的可编程系数。

表 7-138. 页面 19 可编程系数寄存器

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x58	ADC_CH1_SF1_BYT1[7:0]	0x04	ADC CH1 MSA 系数字节[31:24]
0x59	ADC_CH1_SF1_BYT2[7:0]	0x00	ADC CH1 MSA 系数字节[23:16]
0x5A	ADC_CH1_SF1_BYT3[7:0]	0x00	ADC CH1 MSA 系数字节[15:8]
0x5B	ADC_CH1_SF1_BYT4[7:0]	0x00	ADC CH1 MSA 系数字节[7:0]
0x5C	ADC_CH2_SF1_BYT1[7:0]	0x04	ADC CH2 MSA 系数字节[31:24]
0x5D	ADC_CH2_SF1_BYT2[7:0]	0x00	ADC CH2 MSA 系数字节[23:16]
0x5E	ADC_CH2_SF1_BYT3[7:0]	0x00	ADC CH2 MSA 系数字节[15:8]
0x5F	ADC_CH2_SF1_BYT4[7:0]	0x00	ADC CH2 MSA 系数字节[7:0]
0x60	ADC_CH3_SF1_BYT1[7:0]	0x04	ADC CH3 MSA 系数字节[31:24]
0x61	ADC_CH3_SF1_BYT2[7:0]	0x00	ADC CH3 MSA 系数字节[23:16]
0x62	ADC_CH3_SF1_BYT3[7:0]	0x00	ADC CH3 MSA 系数字节[15:8]
0x63	ADC_CH3_SF1_BYT4[7:0]	0x00	ADC CH3 MSA 系数字节[7:0]
0x64	ADC_CH4_SF1_BYT1[7:0]	0x04	ADC CH4 MSA 系数字节[31:24]
0x65	ADC_CH4_SF1_BYT2[7:0]	0x00	ADC CH4 MSA 系数字节[23:16]
0x66	ADC_CH4_SF1_BYT3[7:0]	0x00	ADC CH4 MSA 系数字节[15:8]

表 7-138. 页面 19 可编程系数寄存器 (续)

0x67	ADC_CH4_SF1_BYT4[7:0]	0x00	ADC CH4 MSA 系数字节[7:0]
------	-----------------------	------	-----------------------

### 7.2.6 可编程系数寄存器：页面 27

如 表 7-139 所示的寄存器页面包含 AGC 的可编程系数。

表 7-139. 页面 27 可编程系数寄存器

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x5C	AGC_NOISE_FLOOR_BYT1[7:0]	0xFF	AGC 本底噪声系数字节[31:24]
0x5D	AGC_NOISE_FLOOR_BYT2[7:0]	0xFE	AGC 本底噪声系数字节[23:16]
0x5E	AGC_NOISE_FLOOR_BYTT3[7:0]	0xB0	AGC 本底噪声系数字节[15:8]
0x5F	AGC_NOISE_FLOOR_BYTT4[7:0]	0x00	AGC 本底噪声系数字节[7:0]
0x60	AGC_TARGET_LEVEL_BYT1[7:0]	0xFF	AGC 目标电平系数字节[31:24]
0x61	AGC_TARGET_LEVEL_BYT2[7:0]	0xFF	AGC 目标电平系数字节[23:16]
0x62	AGC_TARGET_LEVEL_BYTT3[7:0]	0x78	AGC 目标电平系数字节[15:8]
0x63	AGC_TARGET_LEVEL_BYTT4[7:0]	0x00	AGC 目标电平系数字节[7:0]
0x64	AGC_NOISE_COUNT_MAX_BYT1[7:0]	0x00	AGC 本底噪声保持计数系数字节[31:24]
0x65	AGC_NOISE_COUNT_MAX_BYT2[7:0]	0x00	AGC 本底噪声保持计数系数字节[23:16]
0x66	AGC_NOISE_COUNT_MAX_BYT3[7:0]	0x04	AGC 本底噪声保持计数系数字节[15:8]
0x67	AGC_NOISE_COUNT_MAX_BYT4[7:0]	0xB0	AGC 本底噪声保持计数系数字节[7:0]
0x68	AGC_MAX_GAIN_BYT1[7:0]	0x00	AGC 最大增益系数字节[31:24]
0x69	AGC_MAX_GAIN_BYT2[7:0]	0x00	AGC 最大增益系数字节[23:16]
0x6A	AGC_MAX_GAIN_BYTT3[7:0]	0x60	AGC 最大增益系数字节[15:8]
0x6B	AGC_MAX_GAIN_BYTT4[7:0]	0x00	AGC 最大增益系数字节[7:0]
0x6C	AGC_MIN_GAIN_BYT1[7:0]	0xFF	AGC 最小增益系数字节[31:24]
0x6D	AGC_MIN_GAIN_BYT2[7:0]	0xFF	AGC 最小增益系数字节[23:16]
0x6E	AGC_MIN_GAIN_BYTT3[7:0]	0x88	AGC 最小增益系数字节[15:8]
0x6F	AGC_MIN_GAIN_BYTT4[7:0]	0x00	AGC 最小增益系数字节[7:0]
0x70	AGC_NOISE_HYS_BYT1[7:0]	0x00	AGC 噪声门迟滞系数字节[31:24]
0x71	AGC_NOISE_HYS_BYT2[7:0]	0x00	AGC 噪声门迟滞系数字节[23:16]
0x72	AGC_NOISE_HYS_BYTT3[7:0]	0x18	AGC 噪声门迟滞系数字节[15:8]
0x73	AGC_NOISE_HYS_BYTT4[7:0]	0x00	AGC 噪声门迟滞系数字节[7:0]
0x74	AGC_ATTACK_HOLD_COUNT_BYT1[7:0]	0x00	AGC 启动保持计数系数字节[31:24]
0x75	AGC_ATTACK_HOLD_COUNT_BYT2[7:0]	0x00	AGC 启动保持计数系数字节[23:16]
0x76	AGC_ATTACK_HOLD_COUNT_BYTT3[7:0]	0x00	AGC 启动保持计数系数字节[15:8]

**表 7-139. 页面 27 可编程系数寄存器 (续)**

0x77	AGC_ATTACK_HOLD_COUNT_BYTT4[7:0]	0x01	AGC 启动保持计数系数字节[7:0]
0x78	AGC_RELEASE_HOLD_COUN_T_BYT1[7:0]	0x00	AGC 释放保持计数系数字节[31:24]
0x79	AGC_RELEASE_HOLD_COUN_T_BYT2[7:0]	0x00	AGC 释放保持计数系数字节[23:16]
0x7A	AGC_RELEASE_HOLD_COUN_T_BYTT3[7:0]	0x04	AGC 释放保持计数系数字节[15:8]
0x7B	AGC_RELEASE_HOLD_COUN_T_BYTT4[7:0]	0xB0	AGC 释放保持计数系数字节[7:0]
0x7C	AGC_RELEASE_HYST_BYT1[7:0]	0x00	AGC 释放迟滞系数字节[31:24]
0x7D	AGC_RELEASE_HYST_BYT2[7:0]	0x00	AGC 释放迟滞系数字节[23:16]
0x7E	AGC_RELEASE_HYST_BYTT3[7:0]	0x08	AGC 释放迟滞系数字节[15:8]
0x7F	AGC_RELEASE_HYST_BYTT4[7:0]	0x00	AGC 释放迟滞系数字节[7:0]

### 7.2.7 可编程系数寄存器：页面 28

如 [节 7.2.7](#) 所示的寄存器页面包含 AGC 的可编程系数。

**表 7-140. 页面 28 可编程系数寄存器**

地址	寄存器	复位	说明
0x00	PAGE[7:0]	0x00	器件页寄存器
0x08	AGC_ATTACK_RATE_BYT1[7:0]	0x50	AGC 启动速率系数字节[31:24]
0x09	AGC_ATTACK_RATE_BYT2[7:0]	0xFC	AGC 启动速率系数字节[23:16]
0x0A	AGC_ATTACK_RATE_BYTT3[7:0]	0x64	AGC 启动速率系数字节[15:8]
0x0B	AGC_ATTACK_RATE_BYTT4[7:0]	0x5C	AGC 启动速率系数字节[7:0]
0x0C	AGC_RELEASE_RATE_BYT1[7:0]	0x7F	AGC 释放速率系数字节[31:24]
0x0D	AGC_RELEASE_RATE_BYT2[7:0]	0xC4	AGC 释放速率系数字节[23:16]
0x0E	AGC_RELEASE_RATE_BYTT3[7:0]	0x0E	AGC 释放速率系数字节[15:8]
0x0F	AGC_RELEASE_RATE_BYTT4[7:0]	0x57	AGC 释放速率系数字节[7:0]

## 8 应用和实施

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

### 8.1 应用信息

TAA5212 是一款立体声、高性能音频 ADC，支持高达 768kHz 的采样速率。该器件总共支持 4 个麦克风进行同时录制，可以从多达 2 个模拟麦克风或 4 个数字脉冲密度调制 (PDM) 麦克风中进行选择。

TAA5212 支持使用 I<sup>2</sup>C 或 SPI 接口与进行通信以进行控制寄存器配置。该器件支持高度灵活的音频串行接口 (TDM、I<sup>2</sup>S 和 LJ)，可在系统中跨设备无缝传输音频数据。

### 8.2 典型应用

#### 8.2.1 应用

图 8-1 展示了 TAA5212 的典型配置，适用于使用两个模拟 ECM 麦克风，通过 I<sup>2</sup>C 控制接口和时分多路复用 (TDM) 音频数据目标接口进行同步录音的应用。为了获得出色的失真性能，请使用具有低电压系数的输入交流耦合电容器。




图 8-1. 立体声差分麦克风方框图

#### 8.2.2 设计要求

表 8-1 列出了此应用的设计参数。

**表 8-1. 设计参数**

参数	值
AVDD	1.8V 或 3.3V
IOVDD	1.2V、1.8V 或 3.3V
AVDD 电源电流消耗	12mA、AVDD = 3.3V ( PLL 开启、双通道录音、 $f_s = 48\text{kHz}$ )
IOVDD 电源电流消耗	0.1mA，IOVDD = 3.3V
最大 MICBIAS 电流	5mA

### 8.2.3 详细设计过程

本节介绍了为此特定应用配置 TAA5212 的必要步骤。以下步骤提供了从器件上电到从器件读取数据或从一种工作模式转换到另一种工作模式之间必须执行的一系列项。


1. 为器件通电：
  - a. 为 IOVDD 和 AVDD 电源上电
  - b. 等待至少 2ms，让器件初始化内部寄存器。
  - c. 器件现在进入睡眠模式 ( 低功耗模式 < 10 $\mu\text{A}$  )
2. 每次操作需要时，从睡眠模式切换到工作模式：
  - a. 通过写入 P0\_R2 以禁用睡眠模式来唤醒器件
  - b. 等待至少 2ms，让器件完成内部唤醒序列
  - c. 根据需要覆盖默认配置寄存器或可编程系数值 ( 这一步是可选操作 )
  - d. 通过写入 P0\_R118 来启用所有需要的输入通道
  - e. 通过写入 ADC 的 P0\_R30 至 P0\_R37 来启用所有需要的音频串行接口输入/输出通道
  - f. 通过写入 P0\_R120 来为 ADC 和 MICBIAS 加电
  - g. 施加具有所需输出采样速率和 BCLK 与 FSYNC 之比的 FSYNC 和 BCLK

该特定步骤可以在步骤 a 后序列的任意时间点完成。


有关支持的采样速率和 BCLK 与 FSYNC 之比，请参阅 [节 6.3.2](#)。
- h. 现在使用 TDM 音频串行数据总线将器件记录数据发送到主机处理器，并且来自 TDM 的回放数据现在通过线路输出进行播放
3. 根据系统的低功耗运行要求，从工作模式 ( 再次 ) 转换到睡眠模式：
  - a. 通过写入 P0\_R2 以启用睡眠模式来进入睡眠模式
  - b. 等待至少 10ms ( FSYNC = 48kHz 时 )，让音量下降并让所有模块断电
  - c. 读取 P0\_R122 以检查器件关断和睡眠模式状态
  - d. 如果器件 P0\_R122\_D[7:5] 状态位为 3'b100，则停止系统中的 FSYNC 和 BCLK
  - e. 器件现在进入睡眠模式 ( 低功耗模式 < 10 $\mu\text{A}$  ) 并保留所有寄存器值
4. 根据录音操作需要，从睡眠模式 ( 再次 ) 转换到工作模式：
  - a. 通过写入 P0\_R2 以禁用睡眠模式来唤醒器件
  - b. 等待至少 2ms，让器件完成内部唤醒序列
  - c. 施加具有所需输出采样速率和 BCLK 与 FSYNC 之比的 FSYNC 和 BCLK
  - d. 现在使用 TDM 音频串行数据总线将器件记录数据发送到主机处理器，并且来自 TDM 的回放数据现在通过线路输出进行播放
5. 针对不同的器件配置和工作模式，根据需要重复这些步骤

### 8.2.4 应用性能曲线图

$T_A = 25^\circ\text{C}$ 、AVDD = 3.3V、IOVDD = 3.3V、 $f_{IN} = 1\text{kHz}$  正弦信号、 $f_s = 48\text{kHz}$ 、32 位音频数据、BCLK = 256  $\times$   $f_s$ 、TDM 目标模式和线性相位抽取滤波器、差分交流耦合线路输入配置和其他默认配置；测量时无滤波器，使用 Audio Precision 在 20Hz 至 20kHz 未加权带宽下测量 ( 除非另有说明 )



交流耦合差分线路输入



差分输出, -60dBFS 输入

图 8-2. ADC THD + N 级别与输入间的关系

图 8-3. 具有-60dBFS 输入的 ADC FFT

### 8.2.5 EVM 设置的器件寄存器配置脚本示例

本节为各种应用提供了典型的 EVM I<sup>2</sup>C 寄存器控制脚本。

#### 双通道差分交流耦合模拟录音

```

# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xxx, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device. Note that there are
# other valid sequences depending on which features are used.
#
#
# Differential 2-channel ADC: INP1/INM1 - Ch1, INP2/INM2 - Ch2
# FSYNC = 48 kHz (输出数据采样率), BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V; IOVDD = 3.3 V
#####
#
# 第 0 页寄存器写入
w a0 00 00
w a0 01 01      #SW 复位
d 01

# 第 0 页寄存器写入
w a0 00 00
w a0 02 09      #在 DREG 和 VREF 启用的情况下退出睡眠模式

w a0 1a 30      #32 位字长的 TDM 协议

w a0 4d 00      #VREF 设置为 2.75V, 用于 2Vrms 差分满量程输入

w a0 50 00      #ADC 通道 1 经配置用于交流耦合差分输入, 输入阻抗和音频带宽为 5kΩ

w a0 55 00      #ADC 通道 2 经配置用于交流耦合差分输入, 输入阻抗和音频带宽为 5kΩ

w a0 76 c0      #输入通道 1、2 已启用

w a0 78 80      #ADC

# 应用 FSYNC = 48 kHz 和 BCLK = 12.288 MHz 并且
# 主机开始在 ASI 总线上用 TDM 协议 32 位通道字长记录数据

```

## 四通道 PDM 麦克风录音

```

# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xXX, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device. Note that there are
# other valid sequences depending on which features are used.
#
#
# GPIO1 - PDMCLK @ 3.072MHz
# GPIO2 上的 PDM Ch1/2
# GPIO1 上的 PDM Ch3/4
# FSYNC = 48 kHz (输出数据采样率), BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V; IOVDD = 3.3 V
#####
#
# 第 0 页寄存器写入
w a0 00 00
w a0 01 01      #SW 复位

# 第 0 页寄存器写入
w a0 00 00
w a0 02 09      #在 DREG 和 VREF 启用的情况下退出睡眠模式

w a0 0a 41      #将 GPIO1 配置为 PDMCLK, 具有高电平有效/低电平有效驱动
w a0 35 00      #PDMCLK 频率 = 3.072 MHz

w a0 0b 10      #将 GPIO2 配置为 GPIO 输入
w a0 0d 02      #将 GPIO1 配置为 GPIO 输入

w a0 13 cb      #将通道 1 和通道 2 配置为 PDM; GPIO2 上的 PDM1/2 数据输入; GPIO1 上的 PDM3/4 数据输入

w a0 1a 30      #32 位字长的 TDM 协议

w a0 1e 20      #TDM 时隙 0 上的通道 1 数据
w a0 1f 21      #TDM 时隙 1 上的通道 2 数据
w a0 20 22      #TDM 时隙 2 上的通道 3 数据
w a0 21 23      #TDM 时隙 3 上的通道 4 数据

w a0 76 f0      #启用输入通道 1-4

w a0 78 80      #ADC 路径通电

# 提供与 48kSPS 对应的 BCLK、FSYNC, 并使用 32 位 TDM 总线进行录音

```

### 8.3 电源相关建议

IOVDD 和 AVDD 电源轨之间的电源序列可以按任何顺序应用。然而，在所有电源稳定后，只有启动 I<sup>2</sup>C 或 SPI 事务才能初始化器件。

对于电源上电要求，t<sub>1</sub>、t<sub>2</sub> 必须至少为 2ms 才能让器件初始化内部寄存器。有关器件电源稳定至建议的工作电压电平后，该器件如何在各种模式下运行的详细信息，请参阅节 6.4 部分。对于电源断电要求，t<sub>3</sub>、t<sub>4</sub> 必须至少为 10ms。该时序（如图 8-4 所示）让器件可以慢慢降低录音数据的音量，关闭模拟和数字块，以及将器件置于关断模式。还可以通过降低电源电压来立即将器件置于关断模式，但这样会导致突然关断。




图 8-4. 电源时序要求时序图

确保电源斜坡速率低于  $0.1V/\mu s$ ，并且断电和上电事件之间的等待时间至少为  $100ms$ 。对于低于  $0.1V/ms$  的电源斜坡速率，主机器件必须在进行任何器件配置之前将软件复位作为第一个事务应用。确保所有数字输入引脚均处于有效的输入电平，并且在电源时序控制期间不会进行切换。

TAA5212 通过集成片上数字稳压器、DREG 和集成式模拟稳压器，支持单 AVDD 电源运行。确保为 AVDD 1.8V 运行以及 IOVDD 1.8V 和 1.2V 运行正确设置 AVDD\_MODE (P0\_R2\_D[1]) 寄存器 (P0\_R2\_D[2])，如节 8.3.1 和节 8.3.2 所述。

### 8.3.1 适合 1.8V 运行的 AVDD\_模式

在电源稳定后，每当使用 AVDD 1.8V 运行时，务必在上电后立即将 AVDD\_模式 (P0\_R2\_D[2]) 设置为 1'b1，以便设置正确的模拟稳压器 (AREG) 电压。使用 AVDD 3.3V 运行时，不需要该设置。

### 8.3.2 适用于 1.8V 和 1.2V 运行的 IOVDD\_IO\_MODE

电源稳定后，器件的默认寄存器配置对最大时钟速度有一个速度限制，该最大时钟速度在具有默认配置（首次写入操作除外）的器件首次上电时可支持  $IOVDD = 1.8V$  或  $1.2V$ 。每次使用  $IOVDD 1.8V$  和  $1.2V$  运行时，用户的首次操作应始终是在上电或复位后将 IOVDD\_IO\_MODE (P0\_R2\_D[1]) 设置写入 1'b1，然后器件的后续运行没有速度限制。使用  $IOVDD 3.3V$  运行时，不需要或不适用该设置。

## 8.4 布局

### 8.4.1 布局指南

每个系统设计和印刷电路板 (PCB) 布局布线都是独一无二的。必须在特定 PCB 设计的背景下仔细审查布局。但是，以下指南可以优化器件性能：

- 将散热焊盘连接至地。使用过孔布局将器件散热焊盘（即器件正下方的区域）连接到接地平面。该连接有助于散发器件产生的热量。
- 在 VSS 和 VSSD 之间使用相同的接地，以避免它们之间存在任何电势电压差。
- 电源的去耦电容器必须放置在靠近器件引脚的位置。
- 在 PCB 上以差分方式路由模拟差分音频信号，以获得更好的抗噪性。避免数字和模拟信号交叉，以防止出现不良串扰。
- 尽可能避免在 INxx 引脚附近运行高频时钟和控制信号。
- 必须使用外部电容器对器件内部基准电压进行滤波。将滤波电容器放置在 VREF 引脚附近以获得良好性能。
- 在为多个麦克风布线偏置或电源引线时，直接分接 MICBIAS 引脚以避免公共阻抗，从而避免麦克风之间的耦合。
- 提供从 VREF 和 MICBIAS 外部电容器接地端子到 VSS 引脚的直接连接。
- 将 MICBIAS 电容器（具有低等效串联电阻）放置在靠近具有最小引线阻抗的器件处。
- 使用接地平面为器件和去耦电容器之间的电源和信号电流提供最低阻抗。将器件正下方的区域视为器件的中心接地区域，所有器件接地必须直接连接到该区域。

### 8.4.2 布局示例




图 8-5. 示例布局

## 9 器件和文档支持

### 9.1 文档支持

#### 9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI) , [TAx5x12EVM-K 评估模块 用户指南](#)
- 德州仪器 (TI) , [TAX5X1X 同步采样速率转换 应用报告](#)
- 德州仪器 (TI) , [器件的时钟配置和 TAx5x1x 系列的灵活时钟 应用报告](#)
- 德州仪器 (TI) , [TAx5x1x 系列支持的时钟错误配置、检测和模式 应用报告](#)
- 德州仪器 (TI) , [TAx5x1x 器件的模拟输入配置、混合和多路复用 应用报告](#)
- 德州仪器 (TI) , [TAC5x1x 和 TAC5x1x-Q1 可编程双二阶滤波器 - 配置和应用 应用报告](#)
- 德州仪器 (TI) , [如何使用 TAx511x 和 TAx521x 中的语音活动检测功能 应用报告](#)

### 9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 9.3 支持资源

[TI E2E™ 中文支持论坛](#)是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 9.5 静电放电警告

 静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

## 10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

<b>Changes from Revision * (January 2024) to Revision A (April 2024)</b>	<b>Page</b>
• 将器件状态更新为量产数据。 .....	1

## 11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">TAA5212IRGER</a>	Active	Production	VQFN (RGE)   24	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TAA5212
TAA5212IRGER.A	Active	Production	VQFN (RGE)   24	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	TAA5212

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TAA5212IRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TAA5212IRGER	VQFN	RGE	24	3000	367.0	367.0	35.0

## GENERIC PACKAGE VIEW

RGE 24

**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.


4204104/H

**RGE0024R**

## PACKAGE OUTLINE

### VQFN - 1 mm max height

## PLASTIC QUAD FLATPACK-NO LEAD



4225246/A 08/2019

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

**RGE0024R**

## EXAMPLE BOARD LAYOUT

## **VQFN - 1 mm max height**


## PLASTIC QUAD FLATPACK-NO LEAD



## LAND PATTERN EXAMPLE

### EXPOSED METAL SHOWN

SCALE: 15X



4225246/A 08/2019

#### NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
  5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

## EXAMPLE STENCIL DESIGN

## VQFN - 1 mm max height

## PLASTIC QUAD FLATPACK-NO LEAD

**RGE0024R**



## SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
80% PRINTED COVERAGE BY AREA  
SCALE: 15X

4225246/A 08/2019

**NOTES: (continued)**

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月