

SN74LV14B-EP 增强型产品 2V 至 5.5V 低噪声六路施密特触发反相器

1 特性

- 2V 至 5.5V V_{CC} 运行
- 5V 时 t_{pd} 最大值为 14 ns
- 所有端口上均支持以混合模式电压运行
- I_{off} 支持局部断电模式运行
- 闩锁性能超过 250mA，符合 JESD 17 规范
- 工作环境温度：-55°C 至 +125°C
- 支持国防、航空航天和医疗应用：
 - 受控基线
 - 一个组装和测试基地
 - 一个制造基地
 - 延长了产品生命周期
 - 产品可追溯性

2 应用

- 同步反相时钟输入
- 对开关进行去抖
- 对数字信号进行反相

3 说明

SN74LV14B-EP 器件包含六个具有施密特触发输入的独立反相器，旨在 2V 至 5.5V V_{CC} 下运行。每个逻辑门以正逻辑执行布尔函数 $Y = \bar{A}$ 。


该器件专用于使用 I_{off} 的局部断电应用。 I_{off} 电路会禁用输出，从而在器件断电时防止电流回流损坏器件。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
SN74LV14B-EP	PW (TSSOP, 14)	5mm × 6.4mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性.....	1	8.1 概述.....	8
2 应用.....	1	8.2 功能方框图.....	8
3 说明.....	1	8.3 特性说明.....	8
4 修订历史记录.....	2	8.4 器件功能模式.....	9
5 引脚配置和功能.....	3	9 应用和实施.....	10
6 规格.....	4	9.1 应用信息.....	10
6.1 绝对最大额定值.....	4	9.2 典型应用.....	10
6.2 ESD 等级.....	4	9.3 电源相关建议.....	12
6.3 建议运行条件.....	4	9.4 布局.....	13
6.4 热性能信息.....	5	10 器件和文档支持.....	14
6.5 电气特性.....	5	10.1 文档支持.....	14
6.6 开关特性, $V_{CC} = 3.3V \pm 0.3V$	6	10.2 接收文档更新通知.....	14
6.7 开关特性, $V_{CC} = 5V \pm 0.5V$	6	10.3 支持资源.....	14
6.8 噪声特性.....	6	10.4 商标.....	14
6.9 工作特性.....	6	10.5 静电放电警告.....	14
6.10 典型特性.....	6	10.6 术语表.....	14
7 参数测量信息.....	7	11 机械、封装和可订购信息.....	14
8 详细说明.....	8		

4 修订历史记录

日期	修订版本	说明
2023 年 8 月	*	初始发行版

5 引脚配置和功能




图 5-1. SN74LV14B-EP: PW 封装, 14 引脚 TSSOP (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
1A	1	I	通道 1, 输入
1Y	2	O	通道 1, 输出
2A	3	I	通道 2, 输入
2Y	4	O	通道 2, 输出
3A	5	I	通道 3, 输入
3Y	6	O	通道 3, 输出
GND	7	G	接地
4Y	8	O	通道 4, 输出
4A	9	I	通道 4, 输入
5Y	10	O	通道 5, 输出
5A	11	I	通道 5, 输入
6Y	12	O	通道 6, 输出
6A	13	I	通道 6, 输入
V _{CC}	14	P	正电源

(1) I = 输入, O = 输出, I/O = 输入或输出, G = 接地, P = 电源。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压	-0.5	7	V
V _I	输入电压 ⁽²⁾	-0.5	7	V
V _O	在高阻抗或断电状态对任一输出施加的电压范围 ⁽²⁾	-0.5	7	V
V _O	输出电压 ⁽²⁾ ⁽³⁾	-0.5	V _{CC} +0.5	V
I _{IK}	输入钳位电流	V _I < 0		-20 mA
I _{OK}	输出钳位电流	V _O < 0		-50 mA
I _O	持续输出电流	V _O = 0 至 V _{CC}		±25 mA
	通过 V _{CC} 或 GND 的持续电流			±50 mA
T _{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件、但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 如果遵守输入和输出电流额定值，则可能会超过输入和输出负电压额定值。
- (3) 该值被限制为最大 5.5V。

6.2 ESD 等级

		值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V _{CC}	电源电压	2	5.5	V
V _{IH}	高电平输入电压	V _{CC} = 2V	1.5	V
		V _{CC} = 2.3V 至 5.5V	V _{CC} × 0.7	
V _{IL}	低电平输入电压	V _{CC} = 2V	0.5	V
		V _{CC} = 2.3V 至 5.5V	V _{CC} × 0.3	
V _I	输入电压	0	5.5	V
V _O	输出电压	0	V _{CC}	V
I _{OH}	高电平输出电流	V _{CC} = 2V	-50	μA
		V _{CC} =2.3V 至 2.7V	-2	
		V _{CC} =3V 至 3.6V	-6	
		V _{CC} = 4.5V 至 5.5V	-12	
I _{OL}	低电平输出电流	V _{CC} = 2V	50	μA
		V _{CC} =2.3V 至 2.7V	2	
		V _{CC} =3V 至 3.6V	6	
		V _{CC} = 4.5V 至 5.5V	12	
T _A	自然通风条件下的工作温度范围	-55	125	°C

- (1) 器件所有的未使用输入必须保持在 V_{CC} 或 GND 以确保器件正常运行。请参阅 [CMOS 输入缓慢变化或悬空的影响](#)。

6.4 热性能信息

热指标 ⁽¹⁾		SN74LV14B-EP	单位
		PW (TSSOP)	
		14 引脚	
$R_{\theta JA}$	结至环境热阻	151	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	80	°C/W
$R_{\theta JB}$	结至电路板热阻	94.2	°C/W
ψ_{JT}	结至顶部特征参数	28	°C/W
ψ_{JB}	结至电路板特征参数	93.6	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	—	°C/W

(1) 有关新旧热性能指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#)。

6.5 电气特性

在自然通风条件下的工作温度范围内测得 (除非另有说明)。

参数		V _{CC}	最小值	典型值	最大值	单位
V _{T+}	正向阈值	2.5V			1.78	V
		3.3V			2.31	
		5V			3.5	
V _{T-}	负向阈值	2.5V	0.75			V
		3.3V	0.97			
		5V	1.5			
ΔV_T	迟滞 (V _{T+} - V _{T-})	2.5V	0.25		1	V
		3.3V	0.33		1.37	
		5V	0.5		2	
V _{OH}	I _{OH} = -50mA	2V 至 5.5V	V _{CC} - 0.1			V
	I _{OH} = -2mA	2.3V	2			
	I _{OH} = -6mA	3V	2.48			
	I _{OH} = -12mA	4.5V	3.8			
V _{OL}	I _{OL} = 50mA	2V 至 5.5V			0.1	V
	I _{OL} = 2mA	2.3V			0.4	
	I _{OL} = 6mA	3V			0.44	
	I _{OL} = 12mA	4.5V			0.55	
I _I	V _I = 5.5V 或 GND	0V 至 5.5V			±1	μA
I _{CC}	V _I = V _{CC} 或 GND, I _O = 0	5.5V			20	μA
I _{off}	V _I 或 V _O = 0V 至 5.5V	0V			5	μA
C _i	V _I = V _{CC} 或 GND	3.3V		2.3		pF

6.6 开关特性, $V_{CC} = 3.3V \pm 0.3V$

在自然通风条件下的工作温度范围内测得 (除非另有说明, 请参阅图 7-1)

参数	从 (输入)	到 (输出)	负载 电容	25°C			-55°C 至 125°C			单位
				最小值	典型值	最大值	最小值	典型值	最大值	
t_{pd}	A	Y	$C_L = 50pF$		9.6	16.3	1		20.4	ns

6.7 开关特性, $V_{CC} = 5V \pm 0.5V$

在自然通风条件下的建议工作温度范围内测得 (除非另有说明) (请参阅图 7-1)

参数	从 (输入)	到 (输出)	负载 电容	25°C			-55°C 至 125°C			单位
				最小值	典型值	最大值	最小值	典型值	最大值	
t_{pd}	A	Y	$C_L = 50pF$		6.7	10.6	1		14	ns

6.8 噪声特性

$V_{CC} = 3.3V$, $C_L = 50pF$, $T_A = 25^\circ C^{(1)}$

		SN74LV14A			单位
		最小值	典型值	最大值	
$V_{OL(P)}$	安静输出, 最大动态		0.2	0.8	V
$V_{OL(V)}$	安静输出, 最小动态		-0.1	-0.8	V
$V_{OH(V)}$	安静输出, 最小动态		3.1		V
$V_{IH(D)}$	高电平动态输入电压	2.31			V
$V_{IL(D)}$	低电平动态输入电压			0.99	V



(1) 特性仅适用于表面贴装封装。

6.9 工作特性


$T_A = 25^\circ C$

参数		测试条件		V_{CC}	典型值	单位
C_{pd}	功率耗散电容	$C_L = 50pF$	$f = 10MHz$	3.3V	8.8	pF
				5V	9.6	

6.10 典型特性



7 参数测量信息



- A. C_L 包括探头和夹具电容。
- B. 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。
波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
- C. 所有输入脉冲均由具有以下特性的发生器提供：PRR $\leq 1\text{ MHz}$ ， $Z_O = 50\ \Omega$ ， $t_r \leq 3\text{ ns}$ 且 $t_f \leq 3\text{ ns}$ 。
- D. 一次测量一个输出，每次测量一个输入转换。
- E. t_{PLZ} 和 t_{PHZ} 与 t_{dis} 一样。
- F. t_{PZL} 和 t_{PZH} 与 t_{en} 一样。
- G. t_{PHL} 和 t_{PLH} 与 t_{pd} 一样。
- H. 并非所有参数和波形都适用于所有器件。

图 7-1. 负载电路和电压波形


8 详细说明

8.1 概述

SN74LV14B-EP 器件包含六个具有施密特触发输入的独立反相器，旨在 2V 至 5.5V V_{CC} 下运行。每个逻辑门以正逻辑执行布尔函数 $Y = \overline{A}$ 。

该器件专用于使用 I_{off} 的局部断电应用。 I_{off} 电路会禁用输出，从而在器件断电时防止电流回流损坏器件。

8.2 功能方框图



8.3 特性说明

8.3.1 CMOS 施密特触发输入

此器件包括具有施密特触发架构的输入。这些输入为高阻抗，通常建模为从输入到接地的电阻器并与输入电容并联，如 *电气特性* 表中所示。最坏情况下的电阻是根据 *绝对最大额定值* 表中给出的最大输入电压和 *电气特性* 表中给出的最大输入漏电流，使用欧姆定律 ($R = V \div I$) 计算得出的。

施密特触发输入架构可提供由 *电气特性* 表中的 ΔV_T 定义的迟滞，因而此器件能够很好地耐受慢速或高噪声输入。虽然输入的驱动速度可能比标准 CMOS 输入慢得多，但仍建议正确端接未使用的输入。用缓慢的转换信号驱动输入会增加设备的动态电流消耗。有关施密特触发输入的更多信息，请参阅 [了解施密特触发](#)。

8.3.2 平衡 CMOS 推挽式输出

该器件包括平衡 CMOS 推挽输出。术语 *平衡* 表示器件可以灌入和拉出相似的电流。此器件的驱动能力可能在轻负载时产生快速边缘，因此应考虑布线和负载条件以防止振铃。此外，该器件的输出能够驱动的电流比此器件能够承受的电流更大，而不会损坏器件。务必限制器件的输出功率，以避免因过电流而损坏器件。必须始终遵守 *绝对最大额定值* 中规定的电气和热限值。

未使用的推挽 CMOS 输出应保持断开状态。

8.3.3 局部断电 (I_{off})

该器件包含在电源引脚保持在 0V 时用于禁用所有输出的电路。输出被禁用后，将不会拉出和灌入电流，无论施加何种输入电压。每个输出端的漏电流大小由 *电气特性* 表中的 I_{off} 规格定义。

8.3.4 钳位二极管结构

图 8-1 展示了该器件的输入和输出仅布置负钳位二极管。

CAUTION

电压超出 *绝对最大额定值* 表中规定的值可能会损坏器件。如果遵守输入和输出钳制电流额定值，输入和输出电压可超过额定值。




图 8-1. 每个输入和输出的钳位二极管的电气布置

8.4 器件功能模式

**表 8-1. 函数表
(每个反相器)**

输入 ⁽¹⁾ A	输出 ⁽²⁾ Y
H	L
L	高电平

- (1) H = 高电压电平, L = 低电压电平, X = 不用考虑
(2) H = 高电平驱动, L = 低电平驱动, Z = 高阻抗状态

9 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

9.1 应用信息

SN74LV14B-EP 可用于通过外部触发器向计数器添加一个附加级。由于计数器使用负边沿触发，因此触发器的时钟输入必须反相才能提供此功能。在此应用中，施密特触发输入非常重要，可消除任何可能影响计数功能的噪声问题，以免导致分频错误。此功能仅需要 SN74LV14B-EP 器件中的一个反相器（共六个），因此剩余的通道可用于其他需要反相信号或提高信号完整性的应用。未使用的输入必须在 V_{CC} 或 GND 端接。未使用的输出可以保持悬空状态。

9.2 典型应用




图 9-1. 典型应用框图

9.2.1 电源注意事项

确保所需电源电压在 *建议运行条件* 中规定的范围内。电源电压按照 *电气特性* 部分所述设置器件的电气特性。

正电压电源必须能够提供的电流等于 **SN74LV14B-EP** 所有输出端拉出的总电流加上最大静态电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能拉出与正电源提供的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 V_{CC} 的最大总电流。

地必须能够灌入的电流等于 **SN74LV14B-EP** 所有输出端灌入的总电流加上最大电源电流 I_{CC} (在 *电气特性* 中列出) 以及开关所需的任何瞬态电流之和。逻辑器件只能灌入其所接的地可灌入的大小相同的电流。确保不要超过 *绝对最大额定值* 中列出的通过 **GND** 的最大总电流。

SN74LV14B-EP 可以驱动总电容小于或等于 **50pF** 的负载, 同时仍满足所有数据表规格。可以施加更大的容性负载; 但建议不要超过 **50pF**。

SN74LV14B-EP 可以驱动由 $R_L \geq V_O/I_O$ 描述的总电阻负载, 输出电压和电流在 *电气特性* 表中用 V_{OH} 和 V_{OL} 定义。在高电平状态下输出时, 公式中的输出电压定义为测量的输出电压与 V_{CC} 引脚处的电源电压之间的差值。

总功耗可以使用 *CMOS 功耗与 Cpd 计算* 中提供的信息进行计算。

可以使用 *标准线性和逻辑 (SLL) 封装和器件的热特性* 中提供的信息计算热增量。

CAUTION

绝对最大额定值 中列出的最高结温 $T_{J(max)}$ 是防止损坏器件的附加限制。请勿违反 *绝对最大额定值* 中列出的任何值。提供这些限制是为了防止损坏器件。

9.2.2 输入注意事项

输入信号必须超过 $V_{t(min)}$ 才能被视为逻辑低电平, 超过 $V_{t(max)}$ 才能被视为逻辑高电平。不要超过 *绝对最大额定值* 中的最大输入电压范围。

未使用的输入必须端接至 V_{CC} 或地。如果输入完全不使用, 则可以直接端接未使用的输入, 如果有时要使用输入, 但并非始终使用, 则可以使用上拉或下拉电阻器连接输入。上拉电阻用于默认高电平状态, 下拉电阻用于默认低电平状态。控制器的驱动电流、进入 **SN74LV14B-EP** 的漏电流 (如 *电气特性* 中所规定) 以及所需输入转换率会限制电阻大小。由于这些因素, 通常使用 **10k Ω** 的电阻值。

SN74LV14B-EP 由于具有施密特触发输入, 因而没有输入信号转换速率要求。

具有施密特触发输入的另一个优势是能够抑制噪声。振幅足够大的噪声仍然会导致问题。要了解噪声大到什么程度才是过大, 请参考 *电气特性* 中的 $\Delta V_{T(min)}$ 。此迟滞值将提供峰峰值限制。

与标准 **CMOS** 输入不同, 施密特触发输入可以保持在任何有效值, 而不会导致功耗大幅增加。将输入保持在 V_{CC} 或地以外的值所导致的典型附加电流绘制在 *典型特性* 中。

有关此器件的输入的附加信息, 请参阅 *特性描述* 部分。

9.2.3 输出注意事项

正电源电压用于产生输出高电平电压。根据 *电气特性* 中 V_{OH} 规范的规定，从输出端汲取电流将降低输出电压。接地电压用于产生输出低电平电压。根据 *电气特性* 中 V_{OL} 规范的规定，向输出端灌入电流将提高输出电压。

可能处于相反状态的推挽输出始终不应直接连接在一起，即使时间很短也不例外。否则可能会导致电流过大并损坏器件。

同一器件内具有相同输入信号的两个通道可以并联，以获得额外的输出驱动强度。

未使用的输出可以保持悬空状态。不要将输出直接连接到 V_{CC} 或地。

有关此器件的输出的附加信息，请参阅 *特性描述* 部分。

9.2.4 详细设计过程

1. 在 V_{CC} 至 GND 之间添加一个去耦电容器。此电容器需要在物理上靠近器件，在电气上靠近 V_{CC} 和 GND 引脚。 *布局* 部分中显示了示例布局。
2. 确保输出端的容性负载 $\leq 50\text{pF}$ 。这不是硬性限制；但这将优化性能。这可以通过从 SN74LV14B-EP 向一个或多个接收器件提供适当大小的短布线来实现。
3. 确保输出端的电阻负载大于 $(V_{CC} / I_{O(max)})\Omega$ ，以便不会超过 *绝对最大额定值* 中规定的最大输出电流。大多数 CMOS 输入具有以 $M\Omega$ 为单位的电阻负载；远大于之前计算的最小值。
4. 逻辑门很少关注热问题；然而，可以使用应用报告 [CMOS 功耗与 Cpd 计算](#) 中提供的步骤计算功耗和热增量。

9.2.5 应用曲线




图 9-2. 应用时序图

9.3 电源相关建议

电源可以是 *绝对最大额定值* 部分中最小与最大电源电压额定值之间的任何电压。每个 V_{CC} 端子都必须具有一个良好的旁路电容器，以防止功率干扰。对于单电源器件，TI 建议使用 $0.1\mu\text{F}$ 电容器；如果有多个 V_{CC} 端子，则 TI 建议为每个电源端子使用 $0.01\mu\text{F}$ 或 $0.022\mu\text{F}$ 电容器。可以并联多个旁路电容器以抑制不同的噪声频率。 $0.1\mu\text{F}$ 和 $1\mu\text{F}$ 频率通常并联使用。为了获得最佳效果，旁路电容器必须尽可能靠近电源端子安装。

9.4 布局

9.4.1 布局指南

当使用多位逻辑器件时，输入不应悬空。在许多情况下，数字逻辑器件的功能或部分功能未被使用。举两个例子：仅使用三输入与门的 2 个输入；仅使用四缓冲器门中的 3 个门。此类未使用的输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的操作状态。数字逻辑器件的所有未使用输入必须连接到由输入电压规范定义的逻辑高电平电压或逻辑低电平电压，以防止其悬空。必须应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常，输入连接到 **GND** 或 **V_{CC}**，以对逻辑功能更有意义或更方便者为准。

9.4.2 布局示例




图 9-3. 采用 PW 封装的 SN74LV14B-EP 布局示例

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI), [CMOS 功耗与 Cpd 计算](#)
- 德州仪器 (TI), [逻辑器件简介](#)
- 德州仪器 (TI), [标准线性和逻辑 \(SLL\) 封装和器件的热特性](#)
- 德州仪器 (TI), [了解施密特触发](#)

10.2 接收文档更新通知

要接收文档更新通知 (包括器件勘误表), 请转至 ti.com 上您的器件对应的产品文件夹。单击右上角的 *提醒我* 按钮。点击注册后, 即可收到产品信息更改每周摘要 (如有)。有关更改的详细信息, 请查阅已修订文档的修订历史记录。

10.3 支持资源

TI E2E™ 支持论坛是工程师的重要参考资料, 可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的《使用条款》。

10.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

10.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序, 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级, 大至整个器件故障。精密的集成电路可能更容易受到损坏, 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更, 恕不另行通知, 且不会对此文档进行修订。有关此数据表的浏览器版本, 请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LV14BMPWREP	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	LV14BEP
SN74LV14BMPWREP.A	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	LV14BEP
V62/23623-01XE	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	LV14BEP

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


PW0014A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月