


RES60A-Q1 汽车级、1400V_{DC} 精密电阻分压器

1 特性


- 符合面向汽车应用的 AEC-Q200 标准：
 - 温度等级 1：-40°C 至 +125°C
- 高额定电压：
 - 在 4000V_{DC} 下可耐受超过 3 次 HiPot 测试 (60s)
 - HVIN 和 LVIN 之间支持 1700V_{DC} 爬电距离和间隙 (IEC-61010 PD 2)
- 高直流精度以及低偏移和低漂移：
 - 初始比率匹配精度：±0.1% (最大值)
 - 低温漂：±1ppm/°C (典型值)
 - 整个老化和温度范围内的精度为 ±0.2%
- 低热噪声 (1kHz) 薄膜电阻器：
 - 30nV/√Hz (210:1 比率)
 - 25nV/√Hz (310:1 比率)
 - 22nV/√Hz (410:1 比率)
 - 20nV/√Hz (500:1 比率)
 - 18nV/√Hz (610:1 比率)
 - 14nV/√Hz (1000:1 比率)

2 应用

- 高压总线和电池电压监控
 - 混合动力汽车/电动汽车电池管理系统 (BMS)
 - 混合动力汽车/电动汽车直流/直流转换器
 - 混合动力汽车/电动汽车车载充电器 (OBC)
 - 混合动力汽车/电动汽车逆变器和电机控制
- 非隔离式、同一接地端、常开型分压器
- 高共模范围放大器



功能方框图



典型电路原理图

3 说明

RES60A-Q1 是一款匹配电阻分压器，采用德州仪器 (TI) 的现代、高性能模拟晶圆工艺和薄膜 SiCr。高质量 SiO₂ 绝缘层封装了电阻器，可在极高的电压下使用，该电压在持续运行时高达 1400V_{DC}，在进行 HiPot 测试时高达 4000V_{DC} (60s)。该器件具有 R_{HV} = 12.5MΩ 的标称输入电阻，并提供多种标称比率以满足各种系统需求。

RES60A-Q1 系列具有高比率匹配精度，所测量的每个分压器的比率处于标称值的 ±0.1% (最大值) 以内。该精度在额定温度范围内和老化期间保持不变，累积漂移仅为 ±0.2% (最大值)。因此，未经校准的 RES60A-Q1 在使用寿命内的容差保持在 ±0.3% (最大值) 范围内。

RES60A-Q1 符合汽车 AEC-Q200 温度 1 级标准，额定温度范围为 -40°C 至 +125°C。该器件采用 8 引脚 SOIC 封装，标称封装尺寸为 7.5mm × 5.85mm，在高压引脚和低压引脚之间具有至少 8.5mm 的爬电距离和间隙距离。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
RES60A-Q1	DWV (SOIC, 8)	5.85mm × 11.5mm

(1) 有关更多信息，请参阅节 10。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

器件信息

器件型号	标称比率 (R _{HV} :R _{LV})
RES60A210-Q1 ⁽¹⁾	210:1
RES60A310-Q1	310:1
RES60A410-Q1	410:1
RES60A500-Q1	500:1
RES60A610-Q1 ⁽¹⁾	610:1
RES60A100-Q1	1000:1

(1) 预发布信息 (非预告信息)。



内容

1 特性.....	1	7 应用和实施.....	9
2 应用.....	1	7.1 应用信息.....	9
3 说明.....	1	7.2 典型应用.....	11
4 引脚配置和功能.....	2	7.3 电源相关建议.....	12
5 规格.....	3	7.4 布局.....	13
5.1 绝对最大额定值.....	3	8 器件和文档支持.....	14
5.2 ESD 等级.....	3	8.1 器件支持.....	14
5.3 建议运行条件.....	4	8.2 文档支持.....	15
5.4 热性能信息.....	4	8.3 接收文档更新通知.....	15
5.5 电气特性.....	5	8.4 支持资源.....	15
6 详细说明.....	7	8.5 商标.....	15
6.1 概述.....	7	8.6 静电放电警告.....	15
6.2 功能方框图.....	7	8.7 术语表.....	15
6.3 特性说明.....	7	9 修订历史记录.....	15
6.4 器件功能模式.....	8	10 机械、封装和可订购信息.....	15

4 引脚配置和功能




图 4-1. DWV 封装，8 引脚 SOIC (顶视图)

表 4-1. 引脚功能

引脚		类型	说明
名称	编号		
HVIN	4	输入	分压器的高压输入
LVIN	5	输入	分压器的低压输入
MID	6	输出	分压器的中心抽头
NC	1、2、3	—	高压侧的非内部连接引脚。焊接到 PCB 上以实现最佳的板级可靠性。在计算爬电距离和间隙时，必须考虑这些引脚的外露金属面积。
NC	7、8	—	低压侧的非内部连接引脚。焊接到 PCB 上以实现最佳的板级可靠性。在计算爬电距离和间隙时，必须考虑这些引脚的外露金属面积。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

			最小值	最大值	单位
	每个分压器的最大短期过载电压 $\Delta V = V_{HVIN} - V_{LVIN}$ (100ms, $T_A = 25^\circ\text{C}$) ^{(2) (3)}	RES60A210		2700	V
		RES60A310		2700	
		RES60A410		2700	
		RES60A500		2700	
		RES60A610		2700	
		RES60A100		2700	
	瞬态高电势电压, 交流 (50Hz, $T_A = 25^\circ\text{C}$) ^{(4) (5) (6)}	RES60A210		3000	V_{RMS}
		RES60A310		2500	
		RES60A410		2500	
		RES60A500		3000	
		RES60A610		3000	
		RES60A100		3000	
	瞬态高电势电压, 直流 ($T_A = 25^\circ\text{C}$) ^{(4) (5) (6)}	RES60A210		4000	V_{DC}
		RES60A310		3500	
		RES60A410		3500	
		RES60A500		4000	
		RES60A610		4000	
		RES60A100		4000	
T_A	环境温度		-55	150	$^\circ\text{C}$
T_J	结温		-55	150	$^\circ\text{C}$
T_{stg}	贮存温度		-55	175	$^\circ\text{C}$

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 瞬态条件下允许的不会降低性能的最大短期电压。避免在这些电压电平或更高的电压电平下持续工作, 尤其是在所造成的自发热导致 T_J 超过 150°C 时。
- (3) 经过量产测试。
- (4) 封装的高压域 (引脚 1-4) 至低压域 (引脚 5-8) 的差分电压。
- (5) 总应力持续时间为 180s, 在使用寿命内以不超过 60s 的增量累积, 占空比 $< 10\%$ 。重复的瞬态高电势电压测试可能导致性能下降或器件损坏。
- (6) 额定值仅适用于预告信息和预发布器件。“量产数据”器件的最终值待定。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾ , 除 5 和 6 以外的所有引脚	± 4000	V
		人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾ , 引脚 5 和 6	± 2000	
			± 1500	
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	± 1500	

- (1) AEC Q100-002 指示必须按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

			最小值	标称值	最大值	单位
	每个分压器的最大持续直流电压（HVIN 引脚至 LVIN 引脚， $T_A = 25^\circ\text{C}$ 下 10 年） ⁽¹⁾	RES60A210			1400	V_{DC}
		RES60A310			1400	
		RES60A410			1400	
		RES60A500			1400	
		RES60A610			1400	
		RES60A100			1400	
	每个分压器的最大持续 50Hz 交流电压（HVIN 引脚至 LVIN 引脚， $T_A = 25^\circ\text{C}$ 下 10 年） ⁽¹⁾	RES60A210			760	V_{RMS}
		RES60A310			760	
		RES60A410			760	
		RES60A500			760	
		RES60A610			760	
		RES60A100			760	
T_A	环境温度		-40		125	$^\circ\text{C}$

(1) 假设 $R_{\theta JA} = 111.2^\circ\text{C/W}$ 。

5.4 热性能信息

热性能指标 ⁽¹⁾		RES60A-Q1	单位
		DWV (SOIC)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	117.1	$^\circ\text{C/W}$
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	59.2	$^\circ\text{C/W}$
$R_{\theta JB}$	结至电路板热阻	63.2	$^\circ\text{C/W}$
ψ_{JT}	结至顶部特征参数	41.7	$^\circ\text{C/W}$
ψ_{JB}	结至电路板特征参数	61.5	$^\circ\text{C/W}$
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	不适用	$^\circ\text{C/W}$

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

$\Delta V = 1000V$, $T_A = 25^\circ C$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
电阻							
R _{HV}	输入电阻			12.5			M Ω
R _{LV}	比率相关的电阻	RES60A210		59.5		k Ω	
		RES60A310		40.3			
		RES60A410		30.5			
		RES60A500		25			
		RES60A610		20.5			
		RES60A100		12.5			
G _{nom}	标称比率	R _{HV} /R _{LV}	RES60A210	210			
			RES60A310	310			
			RES60A410	410			
			RES60A500 ⁽¹⁾	499.1			
			RES60A610	610			
			RES60A100 ⁽²⁾	997.6			
t _D	初始比率容差 ⁽³⁾	(R _{HV} /R _{LV})/G _{nom} - 1 ⁽⁴⁾	RES60A210	±0.1		%	
			RES60A310	±0.03 ±0.1			
			RES60A410	±0.02 ±0.1			
			RES60A500	±0.02 ±0.1			
			RES60A610	±0.1			
			RES60A100	±0.02 ±0.1			
	整个工作寿命内的比率容差漂移 ⁽⁵⁾	10 年, T _A = - 40°C 至 +85°C , ΔV = 1000V , (G _{INITIAL} - G _{FINAL})/G _{INITIAL} ⁽⁴⁾		±0.2		%	
t _{abs}	绝对容差 (每电阻) ⁽⁶⁾			±15		%	
TCR _{ratio}	电阻比的温度系数 ^{(3) (5)}	T _A = -40°C 至 +85°C		±1	±5	ppm/°C	
		T _A = -40°C 至 +125°C		±1			
TCR _{abs}	电阻的绝对温度系数 (每个电阻器) ^{(6) (5)}	T _A = -40°C 至 +125°C		±20		ppm/°C	
VCR _{ratio}	电阻比的电压系数			±2		ppm/V	

5.5 电气特性 (续)

 $\Delta V = 1000V$, $T_A = 25^\circ C$ (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
阻抗							
C _{IN}	引脚电容 ⁽⁷⁾	HVIN 至 LVIN		待定		pF	
		MID 至 LVIN		待定			
	-3dB 带宽	C _{MID to LVIN} = 10pF	RES60A210	268		kHz	
			RES60A310	395			
			RES60A410	521			
			RES60A500	637			
			RES60A610	776			
			RES60A100	1270			
t _s	稳定时间 ⁽⁵⁾	至 0.1% , 10V 阶跃	RES60A210	待定		μs	
			RES60A310	待定			
			RES60A410	待定			
			RES60A500	待定			
			RES60A610	待定			
			RES60A100	待定			
		至 0.01% , 10V 阶跃	RES60A210	待定		μs	
			RES60A310	待定			
			RES60A410	待定			
			RES60A500	待定			
			RES60A610	待定			
			RES60A100	待定			
e _N	热噪声密度 ⁽⁷⁾	f = 1kHz	RES60A210	30		nV/ √ Hz	
			RES60A310	25			
			RES60A410	22			
			RES60A500	20			
			RES60A610	18			
			RES60A100	14			


- (1) 对于预告信息器件, 典型值为 499.1。对于量产数据器件, 该值将为 500。
(2) 对于预告信息器件, 典型值为 997.6。对于量产数据器件, 该值将为 1000。
(3) R_{HV}/R_{LV} 与标称比率。
(4) 规格是该表达式的结果, 以百分比 (乘以 100%) 的形式给出
(5) 根据特征确定。
(6) R_{HV} 和 R_{LV} 与标称值。
(7) 根据设计确定。

6 详细说明

6.1 概述

RES60A-Q1 包含两个精密的薄膜 SiCr 电阻器，这两个电阻器排列形成一个匹配的分压器，并覆有绝缘 SiO₂ 层。该器件包含一个标称值为 12.5MΩ 的输入电阻器 R_{HV}。该器件还包含一个增益电阻器 R_{LV}，其阻值取决于 RES60A-Q1 的标称比率 (R_{HV}/R_{LV})。

6.2 功能方框图



6.3 特性说明

6.3.1 比例匹配

RES60A-Q1 的电阻器通过以下两个公式来描述：

$$R_{HV} = R_{HVnom} \times (1 \pm t_{abs}) = R_{HVnom} \times (1 \pm t_{RHV}) \times (1 \pm t_{SiCr}) \quad (1)$$

$$R_{LV} = R_{LVnom} \times (1 \pm t_{RLV}) \times (1 \pm t_{SiCr}) \quad (2)$$

其中

- R_{HVnom} 和 R_{LVnom} 是每个电阻器的标称值。
- t_{abs} 是误差项，用于描述 RES60A-Q1 的电阻器的绝对容差，使得 |t_{abs}| ≤ 15%。
- t_{SiCr} 是晶圆的 SiCr 电阻率变化，决定了给定电阻器的绝对容差。给定 RES60A-Q1 的两个电阻器呈叉指状，并且来自相同的晶圆区域；因此，t_{SiCr} 对于两个电阻器而言实际上是相同的，但 t_{SiCr} 因器件而异。当从比例角度考虑分压器时，这些误差项会消失；请参阅以下公式。
- t_{RHV} 和 t_{RLV} 是针对每个电阻器的局部变化或失调电压误差项。这些项描述了给定 RES60A-Q1 器件在考虑通用 t_{SiCr} 后相应电阻器的剩余有效容差。

$$\frac{R_{HV}}{R_{LV}} = \frac{R_{HVnom} \times (1 \pm t_{RHV}) \times (1 \pm t_{SiCr})}{R_{LVnom} \times (1 \pm t_{RLV}) \times (1 \pm t_{SiCr})} = \frac{R_{HVnom} \times (1 \pm t_{RHV})}{R_{LVnom} \times (1 \pm t_{RLV})} = G_{nom} \times \frac{(1 \pm t_{RHV})}{(1 \pm t_{RLV})} = G \quad (3)$$

$$\begin{aligned} \frac{R_{HV}}{R_{LV} + R_{HV}} &= \frac{R_{HVnom} \times (1 \pm t_{RHV}) \times (1 \pm t_{SiCr})}{R_{LVnom} \times (1 \pm t_{RLV}) \times (1 \pm t_{SiCr}) + R_{HVnom} \times (1 \pm t_{RHV}) \times (1 \pm t_{SiCr})} \\ &= \frac{R_{HVnom} \times (1 \pm t_{RHV})}{R_{LVnom} \times (1 \pm t_{RLV}) + R_{HVnom} \times (1 \pm t_{RHV})} \end{aligned} \quad (4)$$

RES60A-Q1 的规定最大初始分压器分压比容差为 0.1%，这意味着对于给定的分压器，实际分压器分压比 G 和标称分压器分压比 G_{nom} 之间的关系描述如下：

$$G = G_{nom} \times (1 \pm t_D) \quad (5)$$

使得 t_D ≤ 0.1%。由于在最终测试阶段时会筛除所有不符合这些标准的器件，因此这些公式可以与前面的公式一起用来证明 t_{RHV} 和 t_{RLV} 的有效界限。因此，尽管器件的绝对端到端容差界限为 ±15%，但每个电阻器的有效误差容差（对于比率应用）大约在 ±0.05% 范围内（最坏情况 t_{RHV} 和 t_{RIV}）。

6.3.2 超低噪声

电阻中的噪声可在两个单独的区域中进行评估：低频闪烁噪声和宽带热噪声。对于需要频率低于 100Hz 的信号增益的系统，闪烁（或 1/f 噪声）非常重要。薄膜电阻器（包括 RES60A-Q1）的闪烁噪声低于厚膜电阻器工艺的闪

噪声。在大于 1kHz 的区域中，通常以热噪声为主，该噪声会随着电阻幅度的增加而增加。噪声被建模为与电阻串联的电压源。

对于 RES60A-Q1 等电阻分压器，在 R_{HV} 和 R_{LV} 两个电阻器的中心抽头位置测量的热噪声等同于值为 $R_{HV} \parallel R_{LV}$ 的电阻器的热噪声：

$$e_N = \sqrt{(4k_B T R)} \quad (6)$$

其中：

- e_N 是以 $nV/\sqrt{Hz}$ 为单位的热噪声密度
- T 是以开尔文 (K) 为单位的绝对温度
- k_B 是玻尔兹曼常数 $1.381 \times 10^{-23} J/K$
- $R = R_{HV} \parallel R_{LV}$

$R_{HV} \gg R_{LV}$ ；因此 $R \approx R_{LV}$ 。例如，对于 RES60A610-Q1：

$$e_N = \sqrt{(4k_B T R)} = \sqrt{4 \times 1.38E^{-23} \frac{J}{K} \times 278K \times (12.5M\Omega \parallel 20.49k\Omega)} = 18nV/\sqrt{Hz} \quad (7)$$

6.4 器件功能模式

RES60A-Q1 具有单个用于 HVIN 引脚的焊盘和两个用于 MID 和 LVIN 引脚的焊盘，所有其他焊盘和引脚都处于电气悬空状态。将 MID 和 LVIN 引脚分别连接至系统的低电压域，例如微控制器 ADC 输入和机箱接地。将 HVIN 引脚偏置至被测系统的高电势，如电池组的高侧。

HVIN 和 LVIN 可用于直接在电池的高侧和低侧之间进行测量。但是，为避免出现过压情况，请验证由 MID 驱动的下游电路是否正确地以低侧 (LVIN) 为基准。

7 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

7.1.1 电池组测量

RES60A-Q1 可与汽车精密放大器（如 OPA192-Q1）配合使用，以对电动汽车电池的高侧（BAT+）进行单端测量（相对于固定电势）。对于 BAT- 和 GND 等效的系统（如图 7-1 (a) 所示），图 7-2 中显示的配置适用。另一种方法是直接测量电池 BAT+ 和 BAT- 之间的电压，如图 7-3 所示。此方法对于以电池低侧 BAT- 为基准的系统非常有用，如图 7-1 (b) 所示。




图 7-1. 常见电池和系统配置




图 7-2. 单端测量，BAT+ 至 GND




图 7-3. 单端测量，BAT+ 至 BAT-

对于某些系统架构，BAT- 相对于机箱 GND 悬空；另请参阅图 7-1 (c)。例如，如果以机箱接地端为基准的微控制器需要测量整个电池组上的电压，则可以使用两个 RES60A-Q1 器件和一个 OPA192-Q1 构建一个差分放大

器。图 7-4 展示了该方法。如果有两个 ADC 通道，则可以使用两个 RES60A-Q1 器件和一个 OPA2192-Q1 执行两个单端测量。




图 7-4. 差分测量，BAT+ 至 BAT -

系统漏电流和放大器输入的静态电流会降低测量精度。在某些情况下，可以使用保护缓冲器来减小漏电流。遵循最佳实践来减少电路板污染并减小泄漏。

对于 800V 单端电池测量（另请参阅图 7-2），流过分压器的静态电流为：

$$I_{\text{STATIC}} = \frac{V_{\text{BATT}}}{(R_{\text{HV}} + R_{\text{LV}})} = \frac{800\text{V}}{(12.5\text{M}\Omega + 20.49\text{k}\Omega)} = 63.9\mu\text{A} \quad (8)$$

因此，使用的缓冲放大器必须具有低偏置电流，以便 $I_B \ll I_{\text{STATIC}}$ 。OPA192-Q1 的低偏置电流（25°C 下的典型值为 5pA，-40°C 至 +125°C 的最大值为 5nA）使该器件成为此角色的理想选择。

7.2 典型应用

RES60A-Q1 可配置为与隔离式放大器 (例如 [AMC1311B-Q1](#)) 配合使用, 以进行需要增强型隔离的测量。图 7-5 显示了此类应用的示例电路配置, 其中 RES60A-Q1 衰减输入电压, AMC1311B-Q1 穿过隔离栅。采用 RES11A-Q1 和 OPA388-Q1 的分立式差分放大器用于调整 AMC1311B-Q1 的差分输出电压, 以便与单端 5V ADC 配合使用。




图 7-5. 采用 RES60A-Q1 和 AMC1311B-Q1 的直流总线测量

7.2.1 设计要求

参数	设计目标
直流总线电压范围	0V 至 1000V
输出 (V_{ADC}) 满标量程	0V 至 5V
衰减 (标称比率)	500:1
未经校准的初始测量误差	$\pm 0.5\%$ FSR

7.2.2 详细设计过程

此设计将总线的高共模电压衰减到 AMC1311B-Q1 线性输入范围内的电平。可以考虑下面一些关键的可能电路误差源：

- AMC1311B-Q1 的典型输入偏置电流为 3.5nA。当 $R_{LV} = 25k\Omega$ 时, 此输入偏置电流在 MID 表现为 88 μ V 的失调电压误差。当此失调电压以平方和根与 AMC1311B-Q1 的 400 μ V 典型输入失调电压进行计算时, 会得到 410 μ V 的失调电压。此失调电压代表 2V 满标量程的 0.0205%, 通常不是主要的误差因子。
- 可以使用 [隔离式放大器电压检测 Excel 计算器](#) 近似计算 AMC1311B-Q1 的增益误差和积分非线性误差。在本例中, 典型 FSR 计算为 0.06%。
- RES60A500-Q1 的典型初始比例增益容差为 0.02%, 该容差以平方和根方式与前面提到的 AMC1311B-Q1 误差相加, 可得出总典型 FSR 误差为 0.066%。
- 电平转换电路会引入额外的误差, 并对前面讨论的误差应用增益系数。但是, 由于 OPA388-Q1 的低失调电压和 RES11A-Q1 的高精度、这些误差 (0.012% FSR) 足够低, 不会显著影响最终的典型误差。

0.068% 典型 FSR 误差的最终计算结果表示 1σ 值, 因此 $\pm 6\sigma$ 估算得出 $\pm 0.41\%$ 的 FSR 误差。结果表明电路符合 $\pm 0.5\%$ FSR 应用要求, 并具有裕度。

7.2.3 应用曲线




图 7-6. 传递函数

7.3 电源相关建议

RES60A-Q1 是一款不包含有源电路或保护二极管的高压电阻分压器。除了遵守绝对最大额定值和建议运行条件中所述的限制外，没有任何特定的电源连接要求。要针对高边沿速率瞬态事件提供额外的保护，请在器件输入端使用高压电容器。请注意，额外的输入电容会延长阶跃响应稳定时间。如有必要，MID 引脚上的 TVS 二极管可以为下游低压电路提供额外的快速瞬态保护。

7.4 布局

7.4.1 布局指南

为了实现器件的最佳运行性能，应使用良好的印刷电路板 (PCB) 布局规范，包括：

- 通过尽可能远离电源或输出引线来布设敏感的引线（例如 MID 连接），从而减少寄生耦合。如果这些布线无法保持分离，则敏感布线与有噪声布线垂直相交比平行更好。
- 尽可能缩短输入布线的长度。切记，输入布线是电路中最敏感的部分。
- 确保对电源电压进行充分滤波。
- RES60A-Q1 中耗散的功率会导致结温升高。为了实现可靠运行，结温必须被限制为最高 150°C。保持较低的结温可以实现较高的可靠性。
 - 封装热阻 $R_{\theta JA}$ 受安装技术和环境的影响。空气循环不良会显著增加对周围环境的热阻。通过将 RES60A-Q1 焊接到具有宽印刷电路引线的电路板上（尤其是对于 LVIN 连接），以便更好地通过器件引线进行传导，可以实现出色的热性能。
- 在组装 PCB 板之后对其进行清洁，以获得最佳性能。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。在执行任何 PCB 水清洁流程之后，将 PCB 组件烘干，以去除清洁时渗入器件封装中的湿气。
 - 在大多数情形下，清洗后在 85°C 下低温烘烤 30 分钟即可。
- 使用保形涂层或灌封，即绝缘聚合物或其他材料层沉积在组装的 PCB 上，以降低 RES60A-Q1 周围的污染等级。该过程通过消除或减少污染物的影响来降低爬电距离和间隙距离要求。
- 使用坡口切槽来实现更短的 PCB 爬电距离。对于宽度超过 1mm 的坡口，有效爬电距离是现有爬电距离加上坡口的宽度和坡口深度的两倍。该总和必须等于或超过所需的爬电距离。坡口不得将基板削弱到无法满足机械测试要求的程度。坡口下方的所有层都必须没有布线、过孔和焊盘，以保持最大的爬电距离。

7.4.2 布局示例




图 7-7. 布局示例

8 器件和文档支持

8.1 器件支持

8.1.1 开发支持

8.1.1.1 PSpice® for TI

PSpice® for TI 是可帮助评估模拟电路性能的设计和仿真环境。在进行布局和制造之前创建子系统设计和原型解决方案，可降低开发成本并缩短上市时间。

8.1.1.2 TINA-TI™ 仿真软件 (免费下载)

TINA-TI™ 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA™ 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从[设计和仿真工具网页](#)免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

必须安装 TINA 软件或者 TINA-TI 软件后才能使用这些文件。请从 [TINA-TI™ 软件文件夹](#) 中下载免费的 TINA-TI 仿真软件。

8.1.1.3 TI 参考设计

TI 参考设计是由 TI 的精密模拟应用专家创建的模拟解决方案。TI 参考设计提供了许多实用电路的工作原理、组件选择、仿真、完整印刷电路板 (PCB) 电路原理图和布局布线、物料清单以及性能测量结果。TI 参考设计可在线获取，网址为 <https://www.ti.com/reference-designs>。

8.1.1.4 模拟滤波器设计器

[设计和仿真工具网页](#)以基于网络的工具形式提供[模拟滤波器设计器](#)，用户可以利用该设计器在短时间内完成多级有源滤波器解决方案的设计、优化和仿真。

8.2 文档支持

8.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[什么是爬电距离和间隙？TI 高精度实验室视频](#)
- 德州仪器 (TI)，[RES11A-Q1 汽车级、低噪声、精密匹配薄膜电阻器对数据表](#)
- 德州仪器 (TI)，[RES60EVM 评估模块](#)

8.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

8.5 商标

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
September 2024	*	初稿

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
XRES60A100QDWVRQ1	Active	Preproduction	SOIC (DWV) 8	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XRES60A100QDWVRQ1.B	Active	Preproduction	SOIC (DWV) 8	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XRES60A410QDWVRQ1	Active	Preproduction	SOIC (DWV) 8	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XRES60A410QDWVRQ1.B	Active	Preproduction	SOIC (DWV) 8	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XRES60A500QDWVRQ1	Active	Preproduction	SOIC (DWV) 8	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XRES60A500QDWVRQ1.B	Active	Preproduction	SOIC (DWV) 8	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

DWV0008A



SOIC - 2.8 mm max height


SOIC




4218796/A 09/2013

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
9.1 mm NOMINAL CLEARANCE/CREEPAGE
SCALE:6X




SOLDER MASK DETAILS

4218796/A 09/2013

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL
 SCALE:6X

4218796/A 09/2013

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司