


OPA859 1.8GHz 单位增益带宽、 $3.3\text{nV}/\sqrt{\text{Hz}}$ 、FET 输入放大器

1 特性

- 高单位带宽增益积：1.8GHz
- 增益带宽积：900MHz
- 超低偏置电流 MOSFET 输入：10pA
- 低输入电压噪声： $3.3\text{nV}/\sqrt{\text{Hz}}$
- 压摆率： $1150\text{V}/\mu\text{s}$
- 低输入电容：
 - 共模：0.6pF
 - 差分：0.2pF
- 宽输入共模范围：
 - 与正电源相差 1.4V
 - 包括负电源
- TIA 配置下的输出摆幅为 2.5V_{pp}
- 电源电压范围：3.3V 至 5.25V
- 静态电流：20.5mA
- 封装：8 引脚 WSON
- 温度范围： -40°C 至 $+125^{\circ}\text{C}$

2 应用

- 光时域反射计 (OTDR)
- 3D 扫描仪
- 激光测距
- 固态扫描激光雷达
- 光学 ToF 位置传感器
- 无人机视觉
- 工业机器人激光雷达
- 扫地机器人激光雷达
- 硅光电倍增器 (SiPM) 缓冲放大器
- 光电倍增管后置放大器



3 说明

OPA859 是一款具有 CMOS 输入的宽带低噪声运算放大器，适用于宽带跨阻和电压放大器。当将该器件配置为跨阻放大器 (TIA) 时，0.9GHz 增益带宽积 (GBWP) 能够在低电容光电二极管应用中实现高闭环带宽。


下图展示了将 OPA859 配置为 TIA 时，该放大器的带宽和噪声性能与光电二极管电容的函数关系。计算总噪声时的带宽范围为从直流到左轴上计算得出的频率 (f)。OPA859 封装具有反馈引脚 (FB)，可简化输入和输出之间的反馈网络连接。

OPA859 经过优化，可在光学飞行时间 (ToF) 系统中运行，在该系统中，OPA859 与时数转换器 (如 TDC7201) 配合使用。使用 OPA859 驱动高分辨率激光雷达系统中高速模数转换器 (ADC)，其配备了差分输出放大器，例如 THS4541 或 LMH5401 器件。

封装信息

器件型号 ⁽¹⁾	封装 ⁽²⁾	封装尺寸 ⁽³⁾
OPA859	DSG (WSON, 8)	2mm × 2mm
	裸片	0.751mm × 0.705mm

- (1) 请参阅 [器件比较表](#)。
- (2) 有关更多信息，请参阅 [节 12](#)。
- (3) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



内容

1 特性	1	8.4 器件功能模式	20
2 应用	1	9 应用和实施	20
3 说明	1	9.1 应用信息.....	21
4 器件比较表	2	9.2 典型应用.....	21
5 引脚配置和功能	3	9.3 电源相关建议.....	24
6 规格	5	9.4 布局.....	25
6.1 绝对最大额定值	5	10 器件和文档支持	26
6.2 ESD 等级.....	5	10.1 器件支持.....	26
6.3 建议运行条件	5	10.2 文档支持.....	26
6.4 热性能信息	5	10.3 接收文档更新通知.....	26
6.5 电气特性	6	10.4 支持资源.....	26
6.6 典型特性.....	8	10.5 商标.....	26
7 参数测量信息	15	10.6 静电放电警告.....	26
8 详细说明	16	10.7 术语表.....	26
8.1 概述.....	16	11 修订历史记录	26
8.2 功能方框图.....	16	12 机械、封装和可订购信息	27
8.3 特性说明.....	17		

4 器件比较表

器件	输入类型	最小稳定增益	电压噪声 (nV/√Hz)	输入电容 (pF)	增益带宽 (GHz)
OPA859	CMOS	1V/V	3.3	0.8	0.9
OPA858	CMOS	7V/V	2.5	0.8	5.5
OPA855	双极	7V/V	0.98	0.8	8
LMH6629	双极	10V/V	0.69	5.7	4

5 引脚配置和功能




图 5-1. DSG 封装，
 8 引脚 WSON (带有外露散热焊盘)
 (顶视图)

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
FB	1	输入	反馈连接到放大器输出
IN -	3	输入	反相输入
IN+	4	输入	同相输入
NC	2	—	不连接
OUT	6	输出	放大器输出
PD	8	输入	断电连接。 $\overline{\text{PD}}$ = 逻辑低电平 = 断电模式； PD = 逻辑高电平 = 正常运行。
VS -	5	—	负电压电源
VS+	7	—	正电压电源
散热焊盘		—	将散热焊盘连接至 VS -




图 5-2. 裸片封装

表 5-2. 接合焊盘功能

PAD		类型	说明
名称	编号		
FB	1	输入	反馈连接到放大器输出
IN -	3	输入	反相输入
IN+	4	输入	同相输入
NC	2,5,6,13	—	不连接
OUT	9	输出	放大器输出
PD	12	输入	断电连接。 $\overline{\text{PD}}$ = 逻辑低电平 = 断电模式； $\overline{\text{PD}}$ = 逻辑高电平 = 正常运行。
VS -	7,8	—	负电压电源
VS+	10,11	—	正电压电源
背面		—	连接至 VS -

表 5-3. 裸片信息

芯片厚度	背面光洁度	背面电势	接合焊盘金属化合物
381 μm	硅片减薄	晶圆背面以电气方式连接到 VS -	铝铜

表 5-4. 裸片版本的接合焊盘坐标 (以微米为单位)

焊盘号码	焊盘名称	X 最小值	Y 最小值	X 最大值	Y 最大值
1	FB	14.5	537.4	79.5	602.4
2	NC	14.5	379	79.5	444
3	IN -	14.5	227	79.5	292
4	IN+	14.5	68.6	79.5	133.6
5	NC	296.725	34.825	361.725	99.825
6	NC	421.725	34.825	486.725	99.825
7	VS -	545.5	93.8	610.5	158.8
8	VS -	545.5	178.8	610.5	243.8
9	OUT	545.5	303	610.5	368
10	VS+	545.5	427.2	610.5	492.2
11	VS+	545.5	512.2	610.5	577.2
12	PD	421.325	571.175	486.325	636.175
13	NC	297.125	571.175	362.125	636.175

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V_S	总电源电压 ($V_{S+} - V_{S-}$)		5.5	V
V_{IN+}, V_{IN-}	输入电压	$(V_{S-}) - 0.5$	$(V_{S+}) + 0.5$	V
V_{ID}	差分输入电压		1	V
V_{OUT}	输出电压	$(V_{S-}) - 0.5$	$(V_{S+}) + 0.5$	V
I_{IN}	连续输入电流		± 10	mA
I_{OUT}	连续输出电流 ⁽²⁾		± 100	mA
T_J	结温		150	°C
T_A	自然通风条件下的工作温度范围	-40	125	°C
T_{stg}	贮存温度	-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件能够在该等条件下或在任何超出建议运行条件的其他条件下正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用，此器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 用于电迁移限制的长期连续输出电流。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	± 1000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	± 1500	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_S	总电源电压 ($V_{S+} - V_{S-}$)	3.3	5	5.25	V
T_A	自然通风条件下的工作温度范围	-40		125	°C

6.4 热性能信息

热指标 ⁽¹⁾		OPA859	单位
		DSG (WSON)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	80.1	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	100	°C/W
$R_{\theta JB}$	结至电路板热阻	45	°C/W
Ψ_{JT}	结至顶部特征参数	6.8	°C/W
Ψ_{JB}	结至电路板特征参数	45.2	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	22.7	°C/W

- (1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

6.5 电气特性

测试条件： $V_{S+} = 5V$ 、 $V_{S-} = 0V$ 、在 $1/2V_S$ 处偏置的输入共模、单位增益配置、 $R_L = 200\ \Omega$ 、输出负载以 $1/2V_S$ 为基准并且 $T_A \approx +25^\circ C$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
交流性能						
SSBW	小信号带宽	$V_{OUT} = 100\text{ mV}_{PP}$		1.8		GHz
LSBW	大信号带宽	$V_{OUT} = 2\text{ V}_{PP}$		400		MHz
GBWP	增益带宽积			900		MHz
	0.1dB 平坦度带宽			140		MHz
SR	压摆率 (10% - 90%)	$V_{OUT} = 2\text{-V}$ 阶跃		1150		V/ μs
t_r	上升时间	$V_{OUT} = 100\text{mV}$ 阶跃		0.3		ns
t_f	下降时间	$V_{OUT} = 100\text{mV}$ 阶跃		0.3		ns
	精度达 0.1% 的稳定时间	$V_{OUT} = 2\text{-V}$ 阶跃		8		ns
	精度达 0.001% 的稳定时间	$V_{OUT} = 2\text{-V}$ 阶跃		3000		ns
	过冲/下冲	$V_{OUT} = 2\text{-V}$ 阶跃		7%		
HD2	二阶谐波失真	$f = 10\text{MHz}$, $V_{OUT} = 2V_{PP}$		90		dBc
		$f = 100\text{MHz}$, $V_{OUT} = 2V_{PP}$		60		
HD3	三阶谐波失真	$f = 10\text{MHz}$, $V_{OUT} = 2V_{PP}$		86		dBc
		$f = 100\text{MHz}$, $V_{OUT} = 2V_{PP}$		64		
e_n	输入基准电压噪声	$f = 1\text{MHz}$		3.3		nV/ $\sqrt{\text{Hz}}$
Z_{OUT}	闭环输出阻抗	$f = 1\text{MHz}$		0.15		Ω
直流性能						
A_{OL}	开环电压增益 ⁽¹⁾		60	65		dB
V_{OS}	输入失调电压 ⁽¹⁾	$T_A = 25^\circ C$	-5	± 0.9	5	mV
$\Delta V_{OS} / \Delta T$	输入失调电压漂移	$T_A = -40^\circ C$ 至 $+125^\circ C$		-2		$\mu V/^\circ C$
I_{BN} , I_{BI}	输入偏置电流 ⁽¹⁾	$T_A = 25^\circ C$	-5	± 0.5	5	pA
I_{BOS}	输入失调电流 ⁽¹⁾	$T_A = 25^\circ C$	-5	± 0.1	5	pA
CMRR	共模抑制比 ⁽¹⁾	$V_{CM} = \pm 0.5V$	70	84		dB
输入						
	共模输入电阻			1		G Ω
C_{CM}	共模输入电容			0.62		pF
	差分输入电阻			1		G Ω
C_{DIFF}	差分输入电容			0.2		pF
V_{IH}	共模输入电压 (高位) ⁽¹⁾	$V_{S+} = 3.3V$, CMRR > 66dB	1.7	1.9		V
V_{IL}	共模输入电压 (低位) ⁽¹⁾	$V_{S+} = 3.3V$, CMRR > 66dB		0	0.4	V
V_{IH}	共模输入电压 (高位) ⁽¹⁾	CMRR > 66dB	3.4	3.6		V
		$T_A = -40^\circ C$ 至 $+125^\circ C$, CMRR > 66dB		3.4		
V_{IL}	共模输入电压 (低位) ⁽¹⁾	CMRR > 66dB		0	0.4	V
		$T_A = -40^\circ C$ 至 $+125^\circ C$, CMRR > 66dB		0.35	0.45	

6.5 电气特性 (续)


测试条件： $V_{S+} = 5V$ 、 $V_{S-} = 0V$ 、在 $1/2V_s$ 处偏置的输入共模、单位增益配置、 $R_L = 200\Omega$ 、输出负载以 $1/2V_s$ 为基准并且 $T_A \approx +25^\circ C$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输出						
V _{OH}	输出电压 (高电平)	V _{S+} = 3.3V , T _A = 25°C	2.3	2.4		V
		T _A = 25°C	3.95	4.1		
		T _A = -40°C 至 +125°C		3.9		
V _{OL}	输出电压 (低电平)	V _{S+} = 3.3V , T _A = 25°C		1.05	1.15	V
		T _A = 25°C		1.1	1.15	
		T _A = -40°C 至 +125°C		1.2		
I _{O_LIN}	线性输出驱动 (拉电流和灌电流) ⁽¹⁾	R _L = 10 Ω , A _{OL} > 52dB	65	76		mA
		T _A = - 40°C 至 +125°C、R _L = 10 Ω 、A _{OL} > 52dB		64		
I _{SC}	输出短路电流 ⁽¹⁾		85	105		mA
电源						
I _Q	静态电流	V _{S+} = 5V	18	20.5	24	mA
		V _{S+} = 3.3V	17.5	20	23.5	
		V _{S+} = 5.25V	18	21	24	
		T _A = 125°C		24.5		
		T _A = -40°C		18.5		
PSRR+	正电源抑制比 ⁽¹⁾		66	74		dB
PSRR -	负电源抑制比 ⁽¹⁾		64	72		
断电						
	禁用电压阈值	在小于该电压时放大器关闭	0.65	1		V
	启用电压阈值	在大于此电压时放大器打开		1.5	1.8	V
	关断静态电流			70	140	μA
	PD 偏置电流			70	200	μA
	开通延时时间	V _{OUT} = 最终值的 90% 时的时间		25		ns
	关断延时时间			120		ns

(1) 最小和最大限值不适用于裸片。


6.6 典型特性

测试条件为： $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\ \Omega$ 、 $R_L = 200\ \Omega$ ，并且输出负载以 $1/2V_S$ 为基准（除非另有说明）




$V_{OUT} = 100\text{mV}_{PP}$ ；有关电路配置，请参阅节 7

图 6-1. 小信号频率响应与增益间的关系




$V_{OUT} = 100\text{mV}_{PP}$

图 6-2. 小信号频率响应与电源电压间的关系




$V_{OUT} = 100\text{mV}_{PP}$

图 6-3. 微小信号频率响应与输出负载间的关系



$V_{OUT} = 100\text{mV}_{PP}$


图 6-4. 小信号频率响应与环境温度间的关系



增益 = 20V/V

$R_F = 453\ \Omega$

图 6-5. 增益 = 20V/V 时的频率响应



$V_{OUT} = 100\text{mV}_{PP}$ ，有关电路配置，请参阅图 7-4

图 6-6. 小信号频率响应与电容负载间的关系

6.6 典型特性 (续)

测试条件为: $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\Omega$ 、 $R_L = 200\Omega$ ，并且输出负载以 $1/2V_S$ 为基准 (除非另有说明)




图 6-7. 大信号频率响应与增益间的关系




图 6-8. 0.1dB 增益平坦度的大信号响应




图 6-9. 闭环输出阻抗与频率间的关系




图 6-10. 开环幅度和相位与频率间的关系




图 6-11. 电压噪声密度与频率间的关系




图 6-12. 电压噪声密度与环境温度间的关系

6.6 典型特性 (续)

测试条件为： $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\ \Omega$ 、 $R_L = 200\ \Omega$ ，并且输出负载以 $1/2V_S$ 为基准（除非另有说明）




图 6-13. 谐波失真 (HD2) 与输出摆幅之间的关系




图 6-14. 谐波失真 (HD3) 与输出摆幅之间的关系




图 6-15. 谐波失真 (HD2) 与输出负载间的关系




图 6-16. 谐波失真 (HD3) 与输出负载间的关系




图 6-17. 谐波失真 (HD2) 与增益间的关系





图 6-18. 谐波失真 (HD3) 与增益间的关系


6.6 典型特性 (续)

测试条件为： $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\Omega$ 、 $R_L = 200\Omega$ ，并且输出负载以 $1/2V_S$ 为基准（除非另有说明）




平均上升和下降时间 (10% - 90%) = 450ps

图 6-19. 小信号瞬态响应




压摆率：下降 = $1160\text{V}/\mu\text{s}$ 、上升 = $1400\text{V}/\mu\text{s}$

图 6-20. 大信号瞬态响应



有关电路配置，请参阅图 7-4

图 6-21. 小信号瞬态响应与电容负载间的关系



增益 = 5V/V 、 $R_F = 453\Omega$ 、 $2 \times$ 输出过驱

图 6-22. 输出过载响应




图 6-23. 导通瞬态响应




图 6-24. 关闭瞬态响应

6.6 典型特性 (续)

测试条件为： $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\ \Omega$ 、 $R_L = 200\ \Omega$ ，并且输出负载以 $1/2V_S$ 为基准（除非另有说明）




图 6-25. 共模抑制比与频率间的关系




图 6-26. 电源抑制比与频率间的关系




图 6-27. 静态电流与电源电压间的关系




图 6-28. 静态电流与环境温度间的关系




图 6-29. 静态电流（禁用放大器）与环境温度间的关系




图 6-30. 失调电压与电源电压间的关系

6.6 典型特性 (续)

测试条件为： $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\Omega$ 、 $R_L = 200\Omega$ ，并且输出负载以 $1/2V_S$ 为基准（除非另有说明）




图 6-31. 失调电压与环境温度间的关系




图 6-32. 失调电压与输入共模电压间的关系




图 6-33. 失调电压与输入共模电压以及与环境温度间的关系




图 6-34. 失调电压与输出摆幅间的关系




图 6-35. 失调电压、输出摆幅与环境温度间的关系




图 6-36. 输入偏置电流与环境温度间的关系

6.6 典型特性 (续)

测试条件为： $T_A = 25^\circ\text{C}$ 、 $V_{S+} = 2.5\text{V}$ 、 $V_{S-} = -2.5\text{V}$ 、 $V_{IN+} = 0\text{V}$ 、增益 = 1V/V 、 $R_F = 0\Omega$ 、 $R_L = 200\Omega$ ，并且输出负载以 $1/2V_S$ 为基准（除非另有说明）




图 6-37. 输入偏置电流与输入共模电压间的关系




图 6-38. 输出摆幅与灌电流间的关系




图 6-39. 输出摆幅与拉电流间的关系




图 6-40. 静态电流分布




图 6-41. 失调电压分布图




图 6-42. 输入偏置电流分布

7 参数测量信息

OPA859 的各种测试设置配置如下图所示。将 OPA859 配置为增益小于 3V/V 的同相放大器时，请设置 $R_F = 150\ \Omega$ 。将 OPA859 配置为增益为 4V/V 及更高的同相放大器时，请设置 $R_F = 453\ \Omega$ 。




图 7-1. 单位增益缓冲器配置




图 7-2. 同相配置




图 7-3. 反相配置 (增益 = -1V/V)




图 7-4. 容性负载驱动器配置

8 详细说明

8.1 概述

OPA859 的超宽 900MHz 增益带宽积 (GBWP) 与 3.3nV/√Hz 的宽带电压噪声相结合, 可为宽带跨阻应用、高速数据采集系统以及需要低噪声和高增益前端的弱信号输入应用提供可行的放大器。OPA859 将多种特性组合在一起以优化动态性能。除了小信号宽带宽外, OPA859 还具有 400MHz ($V_{OUT} = 2V_{PP}$) 的大信号带宽和 1150V/μs 的压摆率。

8.2 功能方框图

OPA859 是一款具有两个高阻抗输入和一个低阻抗输出的经典电压反馈运算放大器 (op amp)。支持标准应用电路, 例如 图 8-1 和 图 8-2 中的两个基本选项。每个配置的直流工作点由参考电压 (V_{REF}) 进行电平位移, 在单电源供电运行时, 参考电压通常设置为 $1/2V_S$ 。 V_{REF} 通常在分体式电源应用中设置为接地。




图 8-1. 同相放大器




图 8-2. 反相放大器

8.3 特性说明

8.3.1 输入和ESD保护

OPA859 采用低电压和高速 BiCMOS 工艺制造。对于这些小几何尺寸器件，内部结击穿电压较低，因此所有器件引脚都由连接到电源的内部 ESD 保护二极管提供保护，如图 8-3 所示。放大器输入端之间有两个反并联二极管，可在超出范围或故障情况下钳制输入。




图 8-3. 内部 ESD 结构

8.3.2 反馈引脚

OPA859 引脚布局经过优化可更大限度地减少寄生电感和电容，这是高速模拟设计中的一个关键问题。FB 引脚（引脚 1）从内部连接到放大器的输出端。FB 引脚与放大器的反相输入（引脚 3）由无连接 (NC) 引脚（引脚 2）隔开。该 NC 引脚必须保持悬空。此引脚布局有两个优点：

1. 反馈电阻 (R_F) 可以连接在封装同一侧的 FB 和 IN- 引脚之间（请参阅图 8-4），而不是绕过封装。
2. NC 引脚产生的隔离通过增加引脚之间的物理隔离来最大限度地减少 FB 和 IN- 引脚之间的电容耦合。






图 8-4. FB 和 IN- 引脚之间的 R_F 连接

8.3.3 宽增益带宽积

图 6-10 显示了 OPA859 的开环幅度和相位响应。通过确定 A_{OL} 为 40dB 的频率并将该频率乘以系数 100 来计算任何运算放大器的增益带宽积。开环响应显示将 OPA859 配置为单位增益缓冲器时，其相位裕度大约为 63° 。

图 8-5 展示了 OPA859 的开环幅度 (A_{OL}) 作为温度函数的情况。结果表明，在整个温度范围内，相位裕度变化约为 5° 。半导体工艺变化是晶体管（早期电压， β ，通道长度和宽度）和其他无源元件（电阻器和电容器）在装配到集成电路中时自然发生的属性变化。工艺变化可能发生在单个晶圆上的器件之间，也可能发生在多个晶圆批次上的器件之间。通常，单个晶圆上的变化受到严格控制。图 8-6 展示了 OPA859 的 A_{OL} 幅度作为随时间变化的工艺函数。结果显示了标称工艺角的 A_{OL} 曲线且其变化与标称值相差一个标准差。仿真结果显示，当放大器配置为单位增益缓冲器时，在工艺变化的标准偏差内，相位裕度差小于 2° 。



8.3.4 压摆率与输出级之间的关系

除了宽带宽外，OPA859 还具备 $1150\text{V}/\mu\text{s}$ 的高压摆率。在窄脉冲低于 10ns 的高速脉冲应用，压摆率是一个关键参数，例如在光学时域反射法 (OTDR) 和激光雷达中。OPA859 的高压摆率意味着该器件可以准确地重现 2V 和低于 ns 的脉冲边沿；另请参阅图 6-20。宽带宽和压摆率使 OPA859 成为高速信号链前端的出色放大器。

图 8-7 展示了 OPA859 的开环输出阻抗作为频率函数时的情况。为了在整个频率范围内实现高压摆率和低输出阻抗，OPA859 的输出摆幅限制为大约 3V 。OPA859 通常与输入范围有限的高速流水线 ADC 和闪存 ADC 结合使用。因此，此 OPA859 输出摆幅范围与针对 CMOS 放大器的出色电压噪声技术规格相结合，能大大增加了信号链的总体动态范围。




图 8-7. 开环输出阻抗 (Z_{OL}) 与频率间的关系

8.3.5 电流噪声

CMOS 和 JFET 输入放大器在低频时的输入阻抗超过几 $\text{G}\Omega$ 。但在较高的频率下，晶体管到漏极、源极和基板的寄生电容会降低阻抗。低频下的高阻抗可消除任何偏置电流和相关的散粒噪声。在较高频率下，由于 CMOS 栅极氧化物和底层晶体管通道之间的电容耦合，输入电流噪声增加（请参阅图 8-8）这种现象是晶体管结构中的自然干扰，是不可避免的。




图 8-8. 输入电流噪声 (I_{BN} 和 I_{BI}) 与频率间的关系

8.4 器件功能模式

8.4.1 分立式电源和单电源供电

OPA859 可以使用单侧电源或分立式电源配置；另请参阅图 9-4。在输入共模设置为接地的情况下，使用平衡电源的分立式电源供电有助于简化实验室测试（因为大多数信号发生器、网络分析器、频谱分析仪和其他实验室设备通常将输入和输出作为接地基准）。在分立式电源供电中，将散热焊盘连接到负电源。

新系统使用单电源来提高效率和降低额外电源的成本。OPA859 可由正向单电源供电运行（负极电源设置为接地），如果输入和输出偏置在器件的线性运行范围内，则性能不会发生任何变化。在单电源供电时，直流输入和输出基准电压的电平位移为电源轨之间差值的一半。该配置将输入共模和输出负载基准保持在 $1/2V_s$ 。为了消除增益误差，驱动基准输入共模电压的源必须在所需的频率范围内具有低输出阻抗。在本例中，将散热焊盘接地。

8.4.2 断电模式

OPA859 具有断电模式，可减少静态电流以节省功耗。和展示了 OPA859 当 $\overline{PD}$ 引脚在禁用和启用状态之间切换时的瞬态响应。

$\overline{PD}$ 禁用和启用阈值电压以负电源为基准。如果放大器配置为 3.3V 的正电源和接地的负电源，则禁用阈值电压为 0.65V，使能阈值电压为 1.8V。如果放大器配置为 $\pm 1.65V$ 电源，则禁用阈值电压为 -1V，使能阈值电压为 0.15V。如果放大器配置为 $\pm 2.5V$ 电源，则禁用阈值电压为 -1.85V，使能阈值电压为 -0.7V。

图 8-9 显示了 $\overline{PD}$ 引脚从启用状态下被扫描到禁用状态时典型放大器的切换行为。同样，图 8-10 显示了 $\overline{PD}$ 引脚从禁用状态被扫描到启用状态时典型放大器的切换行为。下扫描和上扫描之间的切换阈值差异很小，这是由于放大器中设计了磁滞能提高 $\overline{PD}$ 上的抗噪性。




图 8-9. 开关阈值
($\overline{PD}$ 引脚从高电平被扫描至低电平)




图 8-10. 开关阈值
($\overline{PD}$ 引脚从低电平被扫描至高电平)

将 $\overline{PD}$ 引脚连接为低电平会禁用放大器，并将输出置于高阻抗状态。当放大器配置为同相放大器时，反馈 (R_F) 和增益 (R_G) 电阻器网络将形成与放大器输出并联的负载。为保护放大器的输入级，OPA859 在反相和同相输入引脚之间使用内部的背对背保护二极管；另请参阅图 8-3。在断电状态下，如果放大器输入引脚之间的差分电压超过二极管压降，则会在同相输入引脚和输出引脚之间创建一条额外的低阻抗路径。

9 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

在高达 100MHz 频率下，OPA859 可提供高输入阻抗、极高带宽、高压摆率和低噪声以及优于 -60dBc 的失真性能。得益于这些特性，该器件成为高速数据采集系统中性能出色的前端缓冲器。宽带宽也使得该放大器非常适合高增益有源滤波器系统。

9.2 典型应用

9.2.1 光学前端系统中的 TIA

图 9-1 所示的是将 OPA859 配置为宽带宽光学前端系统中的跨阻放大器 (U1)。另一个 OPA859 配置为单位增益缓冲器 (U2)，其能为 THS4520 设置直流失调电压。THS4520 能将 OPA859 的单端跨阻输出转换为差分输出信号。THS4520 驱动 ADS54J64 的输入，ADS54J64 是一个 14 位 1GSPS 模数转换器 (ADC)，能对模拟信号进行数字化处理。




图 9-1. OPA859 同时作为光学前端系统中的 TIA 和缓冲器

9.2.1.1 设计要求

目标是使用 OPA859 作为跨阻放大器来设计一个低噪声和宽带光学前端系统。设计要求包括：

- 放大器电源电压：5V
- TIA 共模电压：3.5V
- THS4520 增益：1V/V
- ADC 输入共模电压：1.3V
- ADC 模拟差分输入范围：1.1V_{PP}

9.2.1.2 详细设计过程

OPA859 满足对宽带和低噪声光电二极管放大器日益增多的需求。跨阻放大器的闭环带宽是以下函数：

1. 总输入电容 (C_{IN})。该总电容包括光电二极管电容，放大器的输入电容（共模和差模电容）以及 PCB 中的任何杂散电容。
2. 运算放大器增益带宽积 (GBWP)。
3. 跨阻增益 (R_F)。

图 9-1 显示的是 OPA859 配置为跨阻放大器 (TIA)，其中雪崩光电二极管 (APD) 反向偏置，以便 APD 阴极连接到较大的正偏置电压。在此配置中，APD 向运算放大器反馈环路输送电流，以便输出在相对于输入共模电压反向进行摆动。为了尽可能提高反向输出摆幅，OPA859 的共模电压设置为接近正限值；仅与正电源轨相差 1.5V。反馈电阻 (R_F) 和输入电容 (C_{IN}) 在噪声增益中产生零点，如果不进行校验，则会导致不稳定。为了抵消零点的影响，通过添加反馈电容器 (C_F)，在噪声增益传输功能中插入一个极点。

高速放大器跨阻注意事项应用报告讨论了理论和公式，展示了如何针对特定跨阻增益和输入电容补偿跨阻放大器。Excel® 计算器提供了应用报告中的带宽和补偿公式。跨阻放大器须知 - 第 1 部分中提供了指向该计算器的链接。

参考应用报告和博文中的公式和计算器用于对配置为 TIA 的带宽 (f_{-3dB}) 和噪声 (I_{RN}) 性能 OPA859 进行建模。图 9-2 和图 9-3 中显示了实现的性能。左侧 Y 轴显示了闭环带宽性能，而右侧图显示了以输入为基准的积分噪声。在固定的 R_F 和 C_{PD} 中，用于计算 I_{RN} 的噪声带宽设置为等于 f_{-3dB} 频率。图 9-2 显示了当 $R_F = 10k\Omega$ 和 $20k\Omega$ 时，放大器性能是光电二极管电容 (C_{PD}) 的函数。增加 C_{PD} 会降低闭环带宽。为了更最大限度地提高带宽，请确保减少 PCB 中的任何杂散寄生电容。OPA859 设计为具有 0.8pF 的总输入电容，以尽可能地降低杂散电容对系统性能的影响。图 9-3 显示了当 $C_{PD} = 1pF$ 和 $2pF$ 时，放大器性能是 R_F 的函数。增加 R_F 会降低带宽。为了在光学前端系统中更最大限度地提高信噪比 (SNR)，请更最大限度地提高 TIA 级中的增益。将 R_F 增大 X 倍会使信号电平增加 X 倍，但只会使电阻器的噪声成分增加 $\sqrt{X}$ ，从而提高 SNR。

OPA859 配置为单位增益缓冲器，可将 2.95V 的直流失调电压驱动到 THS4520 的下半部分。为了更最大限度地扩大 ADC 的动态范围，两个 OPA859 放大器可将 3.5V 和 2.95V 的差分共模驱动到 THS4520 中。缓冲放大器的直流失调电压可以使用方程式 1 推导出。



$$V_{BUF_DC} = V_{TIA_CM} - \left(\frac{1}{2} \times \frac{V_{ADC_DIFF_IN}}{\left(\frac{R_F}{R_G} \right)} \right) \quad (1)$$

其中

- V_{TIA_CM} 是 TIA 的共模电压 (3.5V)
- $V_{ADC_DIFF_IN}$ 是 ADC 的差分输入电压范围 (1.1V_{PP})
- R_F 和 R_G 是 THS4520 差分放大器的反馈电阻 (499 Ω) 和增益电阻 (499 Ω)

THS4520 和 ADC54J64 之间的低通滤波器可更最大限度地降低高频噪声并更最大限度地提高 SNR。ADC54J64 配有一个内部缓冲器。该缓冲器将 THS4520 的输出与 ADC 采样电容器输入隔离，因此不需要传统的电荷桶滤波器。

9.2.1.3 应用曲线



9.3 电源相关建议

OPA859 可在 3.3V 至 5.25V 的电源电压范围内运行。OPA859 由单侧电源，分立平衡式双极电源和不平衡双极电源供电运行。由于 OPA859 不具备轨到轨输入或输出，因此输入共模和输出摆幅范围限制在 3.3V 电源。




图 9-4. 分立式单电源电路配置，增益 = 7V/V

9.4 布局

9.4.1 布局指南

为了使用 OPA859 等高频放大器实现出色性能，需要特别注意电路板布局布线寄生效应和外部组件类型。优化性能的建议包括：

- **最大限度减小从信号 I/O 引脚到交流接地的寄生电容。** 输出和反相输入引脚上的寄生电容可能会导致不稳定。为了减少不必要的电容，切断信号输入和输出引脚下的电源和接地布线。否则，接地平面和电源平面必须在电路板上的其他地方完好无损。将放大器配置为 TIA 时，如果所需的反馈电容器小于 $0.15\mu\text{F}$ ，请考虑使用两个串联电阻器，每个电阻器的值均为反馈环路中单个电阻器值的一半，以便尽可能减小电阻器的寄生电容。
- **应尽可能减小从电源引脚到高频旁路电容器之间的距离（小于 0.25 英寸）。** 使用额定电压至少比放大器最大电源电压大三倍的高质量 100pF 至 $0.1\mu\text{F}$ ，C0G 和 NPO 型去耦电容器。该配置可确保在放大器增益带宽规格范围内到放大器电源引脚的路径具有低阻抗。在器件引脚上，不要将接地平面和电源平面布局到靠近信号 I/O 引脚。避免电源布线和接地布线过于狭窄，以便尽可能减小引脚和去耦电容器之间的电感。每个电源连接始终与这些电容器去耦合。必须在电源引脚上使用较大的（ $2.2\mu\text{F}$ 至 $6.8\mu\text{F}$ ）在较低频率下有效的去耦电容器。将这些去耦电容器放置在离器件较远的位置。在印刷电路板 (PCB) 同一区域内的多个器件之间共享去耦电容器。
- **谨慎选择和放置外部器件有助于确保 OPA859 的高频性能。** 使用低电抗电阻器。表面贴装式电阻器最适合，并可实现更紧密的总体布局。切勿在高频应用中使用绕线式电阻器。由于输出引脚和反相输入引脚对寄生电容最为敏感，因此务必将反馈和串联输出电阻器（如有）尽可能放置在靠近输出引脚的位置。将其他网络组件（例如同相输入终端电阻器）放置在封装附近。即使很小的寄生电容对外部电阻器进行分流，过高的电阻值也会产生明显的时间常数，从而降低性能。当 OPA859 配置为电压放大器时，应尽可能降低电阻值，并满足负载驱动注意事项的要求。减小电阻值可使电阻器噪声项保持较低水平，并更大限度地减小寄生电容的影响。但是，较低电阻值会增加动态功耗，因为 R_F 和 R_G 是放大器输出负载网络的一部分。

9.4.2 布局示例




图 9-5. 布局建议

10 器件和文档支持

10.1 器件支持

10.1.1 开发支持

- [激光雷达脉冲飞行时间参考设计](#)
- [使用高速数据转换器的激光雷达脉冲飞行时间参考设计](#)
- [宽带宽光学前端参考设计](#)

10.2 文档支持

10.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [OPA858EVM 用户指南](#)
- 德州仪器 (TI), [培训视频：高速跨阻放大器设计流程](#)
- 德州仪器 (TI), [培训视频：如何设计跨阻放大器电路](#)
- 德州仪器 (TI), [培训视频：如何将 TINA-TI 模型转换为通用 SPICE 模型](#)
- 德州仪器 (TI), [高速放大器跨阻注意事项应用报告](#)
- 德州仪器 (TI), [跨阻放大器须知 - 第 1 部分](#)
- 德州仪器 (TI), [跨阻放大器须知 - 第 2 部分](#)

10.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

10.5 商标

TI E2E™ is a trademark of Texas Instruments.

Excel® is a registered trademark of Microsoft Corporation.

所有商标均为其各自所有者的财产。

10.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

10.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

11 修订历史记录

Changes from Revision * (September 2018) to Revision A (May 2025)

Page

- | Changes from Revision * (September 2018) to Revision A (May 2025) | Page |
|---|------|
| • 向数据表添加了裸片封装和相关内容..... | 1 |

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA859IDSGR	Active	Production	WSO (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	859
OPA859IDSGR.B	Active	Production	WSO (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	859
OPA859IDSGT	Active	Production	WSO (DSG) 8	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	859
OPA859IDSGT.B	Active	Production	WSO (DSG) 8	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	859
OPA859YR	Active	Production	DIESALE (Y) 0	3000 LARGE T&R	Yes	Call TI	N/A for Pkg Type	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF OPA859 :

- Automotive : [OPA859-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA859IDSGR	WSO	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
OPA859IDSGT	WSO	DSG	8	250	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
OPA859YR	DIESALE	Y	0	3000	180.0	8.4	0.74	0.78	0.45	4.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA859IDSGR	WSON	DSG	8	3000	210.0	185.0	35.0
OPA859IDSGT	WSON	DSG	8	250	210.0	185.0	35.0
OPA859YR	DIESALE	Y	0	3000	210.0	185.0	35.0

GENERIC PACKAGE VIEW


DSG 8

WSON - 0.8 mm max height



2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A



4218900/E 08/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



DSG0008A

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4218900/E 08/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司