

OPAx314-Q1 3MHz、低功耗、低噪声、RRIO、1.8V CMOS 运算放大器

1 特性

- 符合汽车类应用的标准
- 具有符合 AEC-Q100 标准的下列特性：
 - 器件温度等级：环境运行温度范围为 -40°C 至 $+125^{\circ}\text{C}$
 - 人体放电模型 (HBM) 分类等级 2
 - 器件组件充电模式 (CDM) 分类等级 C6
- 低 I_Q ：每通道 $150\mu\text{A}$
- 宽电源电压：1.8V 至 5.5V
- 低噪声：1kHz 下为 $14\text{nV}/\sqrt{\text{Hz}}$
- 增益带宽：3MHz
- 低输入偏置电流：0.2pA
- 低失调电压：0.5mV
- 单位增益稳定
- 内部射频 (RF) 和电磁干扰 (EMI) 滤波器
- 特定温度范围： -40°C 至 $+125^{\circ}\text{C}$

2 应用

- 汽车标准：
 - 高级驾驶员辅助系统 (ADAS)
 - 车身电子装置和照明
 - 电流感测
 - 电池监测

3 说明

OPAx314-Q1 系列是单通道、双通道和四通道运算放大器系列，是新一代的低功耗通用 CMOS 放大器的代表。轨至轨输入和输出摆幅、低静态电流 ($V_{CC} = 5\text{V}$ 时的典型值为 $150\mu\text{A}$)、3MHz 的较宽带宽以及超低噪声 (1kHz 时为 $14\text{nV}/\sqrt{\text{Hz}}$) 等特性使得该器件系列对于需要在成本与性能间实现良好平衡的各类电池供电应用极具吸引力。低输入偏置电流支持源阻抗高达兆欧级的应用。

OPAx314-Q1 系列器件采用稳健耐用的设计，方便电路设计人员使用。该器件具有单位增益稳定性、容性负载高达 300pF ，集成 RF 和 EMI 抑制滤波器，在过驱条件下不会出现反相并且具有高静电放电 (ESD) 保护 (4kV 人体模型 (HBM))。

该器件经优化可在低至 1.8V ($\pm 0.9\text{V}$) 和高达 5.5V ($\pm 2.75\text{V}$) 的低压下工作，指定工作温度范围为整个扩展级温度范围 -40°C 至 $+125^{\circ}\text{C}$ 。


单通道器件 OPA314-Q1 采用小外形尺寸晶体管 (SOT)-23 封装，而双通道器件 OPA2314-Q1 采用超薄小外形尺寸 (VSSOP) (8) 封装。四通道 OPA4314-Q1 采用 14 引脚薄型小外形尺寸 (TSSOP) 封装。

器件信息⁽¹⁾

器件编号	封装	封装尺寸 (标称值)
OPA314-Q1	SOT-23 (5)	2.90mm × 1.60mm
OPA2314-Q1	VSSOP (8)	4.90mm × 3.91mm
OPA4314-Q1	TSSOP (14)	5.00mm × 4.40mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

EMIRR 与频率间的关系



目录

1	特性	1	7.2	功能框图	19
2	应用	1	7.3	特性说明	19
3	说明	1	7.4	器件功能模式	20
4	修订历史记录	2	8	应用和实施	21
5	引脚配置和功能	3	8.1	应用信息	21
6	规格	6	8.2	典型应用	22
6.1	绝对最大额定值	6	9	电源建议	25
6.2	ESD 额定值	6	10	布局	26
6.3	建议运行条件	6	10.1	布局指南	26
6.4	热性能信息: OPA314-Q1	7	10.2	布局示例	26
6.5	热性能信息: OPA2314-Q1	8	11	器件和文档支持	27
6.6	热性能信息: OPA4314-Q1	9	11.1	文档支持	27
6.7	电气特性	10	11.2	商标	27
6.8	典型特性	12	11.3	静电放电警告	27
7	详细说明	19	11.4	术语表	27
7.1	概述	19	12	机械、封装和可订购信息	27


4 修订历史记录

Changes from Revision A (January 2015) to Revision B	Page
• 已添加 部件编号 OPA4314-Q1 至文档	1
• 已添加 部件编号 OPA4314-Q1 至器件信息表	1
• 已更改 OPA2314-Q1 封装“SOIC (8)”至“VSSOP (8)”（位于器件信息表中）	1
• Added 在整个文档内添加 OPA314-Q1（SOT-23 封装）	3
• Added 在引脚配置和功能 部分中添加 OPA4314-Q1 器件的引脚图	5
• Added 在引脚配置和功能 部分中添加“引脚功能: OPA4314-Q1”表	5
• Changed 所有热性能信息 表注的格式	7
• Added 为所有热性能信息 表添加脚注	7
• Added 热性能信息: OPA4314-Q1 表	9
• 已更改 EMI 易感性和输入滤波 部分中的应用报告参考的格式	20
• 已更改 封装图以反映 5 引脚 SOT-23 封装的示例（布局示例 部分）	26
• 已更改 相关文档部分的格式	27
• 已添加 部件编号 OPA4314-Q1 至相关链接表	27

Changes from Original (December 2014) to Revision A	Page
• 已更改 器件状态，从产品预览更改为量产数据	1

5 引脚配置和功能

**OPA314-Q1 DBV 封装
5 引脚 SOT-23
俯视图**




引脚功能：OPA314-Q1

引脚		I/O	说明
名称	编号		
-IN	4	I	反相输入
+IN	3	I	同相输入
OUT	1	O	输出
V-	2	—	负电源或接地（对于单电源供电）。
V+	5	—	正电源


OPA314-Q1, OPA2314-Q1, OPA4314-Q1

ZHCSDD7B – DECEMBER 2014 – REVISED JANUARY 2017

www.ti.com.cn
**OPA2314-Q1 DGK 封装
8 引脚 VSSOP
俯视图**

引脚功能：OPA2314-Q1

引脚		I/O	说明
名称	编号		
-IN A	2	I	反相输入，通道 A
+IN A	3	I	同相输入，通道 A
-IN B	6	I	反相输入，通道 B
+IN B	5	I	同相输入，通道 B
OUT A	1	O	输出，通道 A
OUT B	7	O	输出，通道 B
V-	4	—	负电源或接地（对于单电源供电）。
V+	8	—	正电源

OPA4314-Q1 DKG 封装
14 引脚 TSSOP
俯视图



引脚功能 : OPA4314-Q1

引脚		I/O	说明
名称	编号		
-IN A	2	I	反相输入, 通道 A
+IN A	3	I	同相输入, 通道 A
-IN B	6	I	反相输入, 通道 B
+IN B	5	I	同相输入, 通道 B
-IN C	9	I	反相输入, 通道 C
+IN C	10	I	同相输入, 通道 C
-IN D	13	I	反相输入, 通道 D
+IN D	12	I	同相输入, 通道 D
OUT A	1	O	输出, 通道 A
OUT B	7	O	输出, 通道 B
OUT C	8	O	输出, 通道 C
OUT D	14	O	输出, 通道 D
V-	11	—	负电源或接地 (对于单电源供电)。
V+	4	—	正电源

6 规格

6.1 绝对最大额定值

在自然通风温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电源电压			7	V
电压 ⁽²⁾	信号输入端子	(V ₋) - 0.5	(V ₊) + 0.5	V
电流 ⁽²⁾	信号输入端子		±10	mA
输出短路 ⁽³⁾			连续	mA
运行温度, T _A		-40	150	°C
结温, T _J			150	°C
贮存温度, T _{stg}		-65	150	°C

(1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。在绝对最大额定值条件下长时间运行可能会影响器件可靠性。

(2) 输入端子被二极管钳制至电源轨。摆幅超过电源轨 0.5V 的输入信号的电流必须限制在 10mA 或者更少。

(3) 对地短路，每个封装对应一个放大器。

6.2 ESD 额定值

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 ⁽¹⁾	±2000	V
		充电器件模型 (CDM)，符合 AEC Q100-011	±1000	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

自然通风工作温度范围内（除非另有说明）

		最小值	标称值	最大值	单位
V _S	电源电压	1.8 (±0.9)		5.5 (±2.75)	V
T _A	环境工作温度	-40		125	°C

6.4 热性能信息：OPA314-Q1

热指标 ⁽¹⁾		OPA314-Q1	单位
		DBV (SOT-23)	
		5 引脚	
$R_{\theta JA}$	结至环境热阻 ⁽²⁾	221.7	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻 ⁽³⁾	144.7	°C/W
$R_{\theta JB}$	结至电路板热阻 ⁽⁴⁾	49.7	°C/W
Ψ_{JT}	管结至顶部的特征参数 ⁽⁵⁾	26.1	°C/W
Ψ_{JB}	管结至电路板的特征参数 ⁽⁶⁾	49	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻 ⁽⁷⁾	不适用	°C/W

- (1) 有关传统和最新热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》应用报告。
- (2) 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- (3) 通过在封装顶部进行冷板测试仿真来获得结至外壳 (顶部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- (4) 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- (5) 结点至顶部特性参数 Ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (6) 结点至电路板特性参数 Ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a (第 6 节和第 7 节) 介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (7) 通过在外露 (电源) 焊盘上进行冷板测试仿真来获得结至外壳 (底部) 热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.5 热性能信息：OPA2314-Q1

热指标 ⁽¹⁾		OPA2314-Q1	单位
		DGK (VSSOP)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻 ⁽²⁾	138.4	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻 ⁽³⁾	89.5	°C/W
$R_{\theta JB}$	结至电路板热阻 ⁽⁴⁾	78.6	°C/W
Ψ_{JT}	管结至顶部的特征参数 ⁽⁵⁾	29.9	°C/W
Ψ_{JB}	管结至电路板的特征参数 ⁽⁶⁾	78.1	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻 ⁽⁷⁾	不适用	°C/W

- (1) 有关传统和最新热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》应用报告。
- (2) 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- (3) 通过在封装顶部进行冷板测试仿真来获得结至外壳（顶部）热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- (4) 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- (5) 结点至顶部特性参数 Ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a（第 6 节和第 7 节）介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (6) 结点至电路板特性参数 Ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a（第 6 节和第 7 节）介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (7) 通过在外露（电源）焊盘上进行冷板测试仿真来获得结至外壳（底部）热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.6 热性能信息：OPA4314-Q1

热指标 ⁽¹⁾		OPA4314-Q1	单位
		PW (TSSOP)	
		14 引脚	
$R_{\theta JA}$	结至环境热阻 ⁽²⁾	121	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻 ⁽³⁾	49.4	°C/W
$R_{\theta JB}$	结至电路板热阻 ⁽⁴⁾	62.8	°C/W
Ψ_{JT}	管结至顶部的特征参数 ⁽⁵⁾	5.9	°C/W
Ψ_{JB}	管结至电路板的特征参数 ⁽⁶⁾	62.2	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻 ⁽⁷⁾	不适用	°C/W

- (1) 有关传统和最新热指标的更多信息，请参阅《[半导体和 IC 封装热指标](#)》应用报告。
- (2) 在 JESD51-2a 描述的环境中，按照 JESD51-7 的规定，在一个 JEDEC 标准高 K 电路板上进行仿真，从而获得自然对流条件下的结至环境热阻。
- (3) 通过在封装顶部进行冷板测试仿真来获得结至外壳（顶部）热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。
- (4) 结至板热阻，可按照 JESD51-8 中的说明在使用环形冷板夹具来控制 PCB 温度的环境中进行仿真来获得。
- (5) 结点至顶部特性参数 Ψ_{JT} 估算器件在实际系统中的结温，可通过 JESD51-2a（第 6 节和第 7 节）介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (6) 结点至电路板特性参数 Ψ_{JB} 估算器件在实际系统中的结温，可通过 JESD51-2a（第 6 节和第 7 节）介绍的步骤从获得 $R_{\theta JA}$ 的仿真数据中获取该温度。
- (7) 通过在外露（电源）焊盘上进行冷板测试仿真来获得结至外壳（底部）热阻。JEDEC 标准中没有相关测试的描述，但可在 ANSI SEMI 标准 G30 - 88 中找到相应的说明。

6.7 电气特性

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$ (连接至 $V_S / 2$), $V_{CM} = V_S / 2$, $V_{OUT} = V_S / 2$, $V_S = 1.8\text{V}$ 至 5.5V (除非另有说明)。过热 一词表示温度值超出 $T_A = -40^\circ\text{C}$ 至 125°C 的额定温度范围。⁽¹⁾

参数	测试条件	最小值	典型值	最大值	单位
失调电压					
V_{OS} 输入失调电压	$V_{CM} = (V_S +) - 1.3\text{V}$		0.5	2.5	mV
dV_{OS}/dT 输入失调电压与温度间的关系			1		$\mu\text{V}/^\circ\text{C}$
电源抑制比 (PSRR)	与电源间的关系	$V_{CM} = (V_S +) - 1.3\text{V}$	78	92	dB
	输入失调电压, 过热	74			dB
	通道分离, 直流		10		$\mu\text{V}/\text{V}$
输入电压范围					
V_{CM} 共模电压范围		$(V_-) - 0.2$		$(V_+) + 0.2$	V
CMRR 共模抑制比	$V_S = 1.8\text{V}$ 至 5.5V , $(V_S -) - 0.2\text{V} < V_{CM} < (V_S +) - 1.3\text{V}$	75	96		dB
	$V_S = 5.5\text{V}$, $V_{CM} = -0.2\text{V}$ 至 5.7V ⁽²⁾	66	80		dB
	$V_S = 1.8\text{V}$, $(V_S -) - 0.2\text{V} < V_{CM} < (V_S +) - 1.3\text{V}$	70	86		dB
	$V_S = 5.5\text{V}$, $(V_S -) - 0.2\text{V} < V_{CM} < (V_S +) - 1.3\text{V}$	73	90		dB
共模抑制比, 过热	$V_S = 5.5\text{V}$, $V_{CM} = -0.2\text{V}$ 至 5.7V ⁽²⁾	60			dB
输入偏置电流					
I_B 输入偏置电流			± 0.2	± 10	pA
	输入偏置电流, 过热			± 600	pA
I_{OS} 输入失调电流			± 0.2	± 10	pA
	输入失调电流, 过热			± 600	pA
噪声					
	输入电压噪声 (峰峰值)	$f = 0.1\text{Hz}$ 至 10Hz	5		μV_{PP}
e_n 输入电压噪声密度	$f = 10\text{kHz}$		13		$\text{nV}/\sqrt{\text{Hz}}$
	$f = 1\text{kHz}$		14		$\text{nV}/\sqrt{\text{Hz}}$
i_n 输入电流噪声密度	$f = 1\text{kHz}$		5		$\text{fA}/\sqrt{\text{Hz}}$

(1) 除非另外注明, 否则具有最大或最小规格限值的参数均在 25°C 下经过 100% 生产检测。过热限值基于特性和统计分析。

(2) 由设计和特性指定; 未经生产测试。

电气特性 (continued)

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$ (连接至 $V_S / 2$), $V_{CM} = V_S / 2$, $V_{OUT} = V_S / 2$, $V_S = 1.8\text{V}$ 至 5.5V (除非另有说明)。过热一词表示温度值超出 $T_A = -40^\circ\text{C}$ 至 125°C 的额定温度范围。⁽¹⁾

参数		测试条件	最小值	典型值	最大值	单位
输入电容						
C_{IN}	差分电压	$V_S = 5\text{V}$		1		pF
	共模	$V_S = 5\text{V}$		5		pF
开环增益						
A_{OL}	开环电压增益	$V_S=1.8\text{V}$, $0.2\text{V}<V_O<(V_+)-0.2\text{V}$, $R_L=10\text{k}\Omega$	90	115		dB
		$V_S=5.5\text{V}$, $0.2\text{V}<V_O<(V_+)-0.2\text{V}$, $R_L=10\text{k}\Omega$	100	128		dB
		$V_S=1.8\text{V}$, $0.5\text{V}<V_O<(V_+)-0.5\text{V}$, $R_L=2\text{k}\Omega^{(2)}$	90	100		dB
		$V_S=5.5\text{V}$, $0.5\text{V}<V_O<(V_+)-0.5\text{V}$, $R_L=2\text{k}\Omega^{(2)}$	94	110		dB
	开环电压增益, 过热	$V_S=5.5\text{V}$, $0.2\text{V}<V_O<(V_+)-0.2\text{V}$, $R_L=10\text{k}\Omega$	90	110		dB
		$V_S=5.5\text{V}$, $0.5\text{V}<V_O<(V_+)-0.2\text{V}$, $R_L=2\text{k}\Omega$		100		dB
	相位裕量	$V_S = 5\text{V}$, $G = 1$, $R_L = 10\text{k}\Omega$		65		度
频率响应						
GBW	带宽增益产品	$V_S=1.8\text{V}$, $R_L=10\text{k}\Omega$, $C_L=10\text{pF}$		2.7		MHz
		$V_S = 5\text{V}$, $R_L = 10\text{k}\Omega$, $C_L = 10\text{pF}$		3		MHz
SR	压摆率 ⁽³⁾	$V_S = 5\text{V}$, $G = 1$		1.5		V/ μs
t_S	建立时间	精度达到 0.1%, $V_S = 5\text{V}$, 2V 阶跃, $G = 1$		2.3		μs
		精度达到 0.01%, $V_S = 5\text{V}$, 2V 阶跃, $G = 1$		3.1		μs
	过载恢复时间	$V_S = 5\text{V}$, $V_{IN} \times \text{增益} > V_S$		5.2		μs
THD+N	总谐波失真 + 噪声 ⁽⁴⁾	$V_S = 5\text{V}$, $V_O = 1V_{RMS}$, $G = 1$, $f = 1\text{kHz}$, $R_L = 10\text{k}\Omega$		0.001%		
输出						
V_O	自电源轨的电压输出摆幅	$V_S=1.8\text{V}$, $R_L=10\text{k}\Omega$		5	15	mV
		$V_S=5.5\text{V}$, $R_L=10\text{k}\Omega$		5	20	mV
		$V_S=1.8\text{V}$, $R_L=2\text{k}\Omega$		15	30	mV
		$V_S=5.5\text{V}$, $R_L=2\text{k}\Omega$		22	40	mV
	相对于电源轨的电压输出摆幅, 过热	$V_S=5.5\text{V}$, $R_L=10\text{k}\Omega$			30	mV
		$V_S=5.5\text{V}$, $R_L=2\text{k}\Omega$		60		mV
I_{SC}	短路电流	$V_S = 5\text{V}$		± 20		mA
R_O	开环输出阻抗	$V_S=5.5\text{V}$, $f=100\text{Hz}$		570		Ω
电源						
V_S	额定电压范围		1.8		5.5	V
I_Q	每个放大器的静态电流	$V_S = 1.8\text{V}$, $I_O = 0\text{mA}$		130	180	μA
		$V_S = 5\text{V}$, $I_O = 0\text{mA}$		150	190	μA
	每个放大器的静态电流, 过热	$V_S = 5\text{V}$, $I_O = 0\text{mA}$			220	μA
	加电时间	$V_S = 0\text{V}$ 至 5V , 精度达到 90% I_Q 电平		44		μs
温度						
	额定温度范围		-40		125	$^\circ\text{C}$
	工作范围		-40		150	$^\circ\text{C}$
	储存温度		-65		150	$^\circ\text{C}$

(3) 表示正或负转换率的较低值。

(4) 三阶滤波器; -3dB 时的带宽 = 80kHz。

6.8 典型特性

$T_A = 25^\circ\text{C}$, $R_L = 10\text{k}\Omega$ (连接至 $V_S / 2$), $V_{CM} = V_S / 2$, $V_{OUT} = V_S / 2$ (除非另有说明)

表 1. 特征性能测量

标题	图表
开环增益和相位与频率间的关系	图 1
开环增益与温度间的关系	图 2
静态电流与电源电压间的关系	图 3
静态电流与温度间的关系	图 4
失调电压产生分布图	图 5
失调电压漂移分布图	图 6
失调电压与共模电压间的关系 (最大电源)	图 7
失调电压与温度间的关系	图 8
CMRR 和电源抑制比 (PSRR) 与频率间的关系 (RTI)	图 9
CMRR 和 PSRR 与温度间的关系	图 10
0.1Hz 至 10Hz 输入电压噪声 (5.5V)	图 11
输入电压噪声频谱密度与频率间的关系 (1.8V, 5.5V)	图 12
输入电压噪声与共模电压间的关系 (5.5V)	图 13
输入偏置和失调电流与温度间的关系	图 14
开环输出阻抗与频率间的关系	图 15
最大输出电压与频率和电源电压间的关系	图 16
输出电压摆幅与输出电流间的关系 (过温)	图 17
$G=1, -1, 10$ 时闭环增益与频率间的关系 (1.8V)	图 18
$G=1, -1, 10$ 时闭环增益与频率间的关系 (5.5V)	图 19
小信号过冲与负载电容间的关系	图 20
小信号阶跃响应, 同相 (1.8V)	图 21
小信号阶跃响应, 同相 (5.5V)	图 22
大信号阶跃响应, 同相 (1.8V)	图 23
大信号阶跃响应, 同相 (5.5V)	图 24
正过载恢复	图 25
负过载恢复	图 26
无相位反转	图 27
通道分离与频率间的关系 (双路)	图 28
THD+N 与幅度间的关系 ($G = 1, 2\text{k}\Omega, 10\text{k}\Omega$)	图 29
THD+N 与幅度间的关系 ($G = -1, 2\text{k}\Omega, 10\text{k}\Omega$)	图 30
THD+N 与频率之间的关系 ($0.5V_{RMS}, G = 1, 2\text{k}\Omega, 10\text{k}\Omega$)	图 31
EMIRR	图 32




图 1. 开环增益和相位与频率间的关系




图 2. 开环增益与温度间的关系




图 3. 静态电流与电源间的关系




图 4. 静态电流与温度间的关系




图 5. 失调电压产生分布图




图 6. 失调电压漂移分布图




图 7. 失调电压与共模电压间的关系




图 8. 失调电压与温度间的关系




图 9. CMRR 和 PSRR 与频率间的关系 (以输入为参考)




图 10. CMRR 和 PSRR 与温度间的关系




图 11. 0.1Hz 至 10Hz 输入电压噪声




图 12. 输入电压噪声频谱密度与频率间的关系




图 13. 电压噪声与共模电压间的关系




图 14. 输入偏置和失调电流与温度间的关系




图 15. 开环输出阻抗与频率间的关系




图 16. 最大输出电压与频率和电源电压间的关系




图 17. 输出电压摆幅与输出电流间的关系 (过热)




图 18. 闭环增益与频率间的关系




图 19. 闭环增益与频率间的关系




图 20. 小信号过冲与负载电容间的关系




图 21. 小信号脉冲响应 (同相)




图 22. 小信号脉冲响应 (反相)




图 23. 大信号脉冲响应 (同相)




图 24. 大信号脉冲响应 (反相)




图 25. 正过载恢复




图 26. 负过载恢复




图 27. 无相位反转




图 28. 通道分离与频率间的关系




图 29. THD+N 与输出幅度间的关系 ($G = 1V/V$)




图 30. THD+N 与输出幅度间的关系 ($G = -1V/V$)

OPA314-Q1, OPA2314-Q1, OPA4314-Q1

ZHCSD7B – DECEMBER 2014 – REVISED JANUARY 2017

www.ti.com.cn




图 31. THD+N 与频率间的关系





图 32. 以同相输入为参考的电磁干扰抑制比 (EMIRR IN+) 与频率间的关系

7 详细 说明

7.1 概述

OPAx314-Q1 是一系列具有低功耗、轨至轨输入和输出的运算放大器。这些器件的工作电压范围为 1.8V 至 5.5V，具有单位增益稳定特性，并且适用于各种通用 应用。。AB 类输出级能够驱动连接至 $V+$ 和接地间任一点的小于或等于 $10k\Omega$ 的负载。输入共模电压范围包括两个电源轨，并支持将 OPAx314-Q1 系列器件用于几乎任何单电源应用。轨至轨输入和输出摆幅可大幅扩大动态范围（尤其在低电源 应用中），因此这些器件成为了驱动采样模数转换器 (ADC) 的理想之选。

7.2 功能框图



Copyright © 2017, Texas Instruments Incorporated

7.3 特性 说明

7.3.1 工作电压

OPAx314-Q1 运算放大器系列在 1.8V 至 5.5V 的额定电压范围内可保证运行。此外，许多规格在 -40°C 至 $+125^{\circ}\text{C}$ 温度下适用。[典型特性](#) 部分中显示了随工作电压或温度的变化而显著变化的参数。必须使用 $0.01\mu\text{F}$ 陶瓷电容器将电源引脚旁路掉。

7.3.2 轨至轨输入

OPAx314-Q1 系列器件的输入共模电压范围在电源轨基础上向外扩展了 200mV。此性能由一个互补输入级实现：一个 N 沟道输入差分对一个 P 沟道差分对并联。当输入电压接近正电源轨，通常比正电源高 $(V+) - 1.3\text{V}$ 到 200mV 时，N 沟道对有效。当输入电压为低于负电源轨 200mV 至大约 $(V+) - 1.3\text{V}$ 时，P 沟道对处于打开状态。存在一个小转换区域，通常为 $(V+) - 1.4\text{V}$ 至 $(V+) - 1.2\text{V}$ ，在该区域中两个差分对都处于打开状态。借助于过程变化，这个 200mV 转换区域的变化可高达 300mV。因此，此转换区域（两个级都打开）在低端上的范围介于 $(V+) - 1.7\text{V}$ 至 $(V+) - 1.5\text{V}$ 之间，在高端上的范围高达 $(V+) - 1.1\text{V}$ 至 $(V+) - 0.9\text{V}$ 之间。在这个转换区域内，相对于这个区域外的器件运行，PSRR，CMRR，失调电压，偏移移和 THD 有可能降级。

特性说明 (接下页)

7.3.3 输入和 ESD 保护

OPAx314-Q1 系列在所有引脚上均整合了内部静电放电 (ESD) 保护电路。就输入和输出引脚而言, 这种保护主要包括输入引脚和电源引脚之间连接的导流二极管。只要电流如**绝对最大额定值**表中所述限制为 10mA, 这些 ESD 保护二极管还能提供电路内的输入过驱保护。图 33 显示了如何通过将串联输入电阻器添加到被驱动的输入端来限制输入电流。添加的电阻器会增加放大器输入端的热噪声; 在对噪声敏感的应用中, 该值必须保持在最低值中, 该值应保持在最低值。




图 33. 输入电流保护

7.3.4 共模抑制比 (CMRR)

OPAx314-Q1 系列器件的 CMRR 是以多种方式指定的, 因此对于给定应用可以使用最佳匹配项; 请参阅**电气特性**表。首先, 给出了低于转换区域 [$V_{CM} \leq (V+) - 1.3V$] 的共模范围内器件的 CMRR。当应用需要使用差分输入对中的一个时, 这个技术规格是器件功能的最好指示。其次, 指定了在 ($V_{CM} = -0.2V$ 至 $5.7V$) 时整个共模范围内的 CMRR。最后的这个值包含转换区域内的变化, 如图 7 所示。

7.3.5 EMI 易感性和输入滤波

各种运算放大器对于电磁干扰 (EMI) 的易感性会有所不同。如果传导 EMI 进入运算放大器, 放大器输出中观察到的直流失调值在有 EMI 时可能偏离标称值。这个偏离是内部半导体结相关的信号整流引起的。虽然所有的运算放大器引脚功能都可能受到 EMI 的影响, 但是信号输入引脚可能是最易受影响的。OPAx314-Q1 系列整合了内部输入低通滤波器, 可降低放大器对 EMI 的响应。这个滤波器提供共模和差分模式滤波。此滤波器针对大约 80MHz (-3dB) 的截止频率而设计, 具有每十倍频 20dB 的下降率。

德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 扩展宽频谱范围内准确测量和量化运算放大器抗扰度的功能。EMI 抑制比 (EMIRR) 度量可实现运算放大器与 EMI 抗扰度的直接比较。图 32 显示了对 OPAx314-Q1 系列执行此测试的结果。如需了解详细信息, 也可参阅《**运算放大器的 EMI 抑制比**》应用报告, 下载地址为 www.ti.com。

7.3.6 轨至轨输出

OPAx314-Q1 系列器件设计为一种低功耗、低噪声运算放大器, 可提供强大的输出驱动能力。一个具有共源晶体管 AB 类输出级被用于实现完全轨到轨输出摆幅功能。对于高达 $10k\Omega$ 的电阻负载, 无论施加的电源电压是多少, 输出摆幅通常两个电源轨的 5mV 以内。不同的负载情况会改变放大器在靠近电源轨范围内摆动的能力; 请参阅图 17。

7.4 器件功能模式

OPAx314-Q1 系列器件会在连接电源时通电。该器件可根据应用情况作为单电源运算放大器或双电源放大器使用。

8 应用和实施

注

以下应用部分中的 信息 不属于 TI 组件规格的范围, TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计实施, 以确认系统功能正常。


8.1 应用信息

OPAx314-Q1 系列器件是专为便携式应用而设计的低功耗、轨至轨输入和输出运算 放大器。该器件的工作电压范围为 1.8V 至 5.5V, 具有单位增益稳定特性, 适用于各种通用 应用。AB 类输出级能够驱动连接至 V+ 和接地间任一点的小于或等于 10kΩ 的负载。输入共模电压范围包括两个电源轨, 并支持将 OPAx314-Q1 系列器件用于几乎任何单电源应用。轨至轨输入和输出摆幅可大幅扩大动态范围 (尤其在低电源 应用中), 因此该器件是驱动采样模数转换器 (ADC) 的理想器件。

OPAx314-Q1 系列 具有 3MHz 带宽和 1.5V/μs 压摆率, 且每个通道仅有 150μA 的电源电流, 从而在功耗极低的情况下提供良好的交流性能。在直流 应用 中也具有良好性能, 其输入噪声电压极低 (在 1kHz 时为 14nV/√Hz), 输入偏置电流低 (0.2pA), 且输入失调电压为 0.5mV (典型值)。

8.1.1 一般配置

当接收到低电平信号时, 通常需要限制即将进入系统的信号的带宽。建立这个受限带宽的最简单的方法是在放大器的同相端子上放置一个 RC 滤波器, 如 图 34 中所示。




$$f_{-3\text{ dB}} = \frac{1}{2\pi R_1 C_1}$$

$$\frac{V_{\text{OUT}}}{V_{\text{IN}}} = \left(1 + \frac{R_F}{R_G}\right) \left(\frac{1}{1 + sR_1 C_1}\right)$$

图 34. 单极点低通滤波器

如果需要更多的衰减, 则需要多极点滤波器。对于此任务, 可使用 Sallen-Key 滤波器, 如 图 35 中所示。为了获得最佳结果, 放大器的带宽必须是滤波器频率带宽的八到十倍。不遵守这一准则可能导致放大器出现相移。



$$\begin{aligned} R_1 &= R_2 = R \\ C_1 &= C_2 = C \\ Q &= \text{Peaking factor} \\ &(\text{Butterworth } Q = 0.707) \end{aligned}$$

$$f_{-3\text{ dB}} = \frac{1}{2\pi RC}$$

$$R_G = \frac{R_F}{\left(2 - \frac{1}{Q}\right)}$$

图 35. 两极点低通 Sallen-Key 滤波器

应用信息 (接下页)

8.1.2 容性负载和稳定性

OPAx314-Q1 系列器件旨在用于 需要驱动 容性负载的应用。与所有运算放大器一样，在某些特定情况下，OPAx314-Q1 可能会变得不稳定。当确定放大器在运行中能否保持稳定时，需要考虑特定运算放大器电路配置、布局、增益和输出负载等因素。与在更高噪声增益下工作的放大器相比，采用单位增益 (1V/V) 缓冲器配置并驱动容性负载的运算放大器更容易出现不稳定的情况。容性负载与运算放大器输出电阻相结合后，在反馈环路内产生一个使相位裕度降级的极点。相位裕量的减小随着容性负载的增加而增加。在单位增益配置下运行时，OPAx314-Q1 在纯容性负载高达大约 1nF 时仍然保持稳定。某些超大电容器 (C_L 大于 1 μ F) 的等效串联电阻足够改变反馈环路内的相位特性，从而使放大器保持稳定。增加放大器闭环增益使得放大器能够驱动更大的电容。如果在电压增益更高时观察放大器的过冲响应，可发现此能力的增长十分明显；请参阅图 20。

一个增加运行在单位增益配置中的放大器电容负载驱动能力的技巧是插入一个小电阻器，通常为 10 Ω 至 20 Ω ，与输出串联，如图 36 中所示。这个电阻器大大减少了与大电容负载相关的过冲和振铃。然而，这个技巧的一个可能问题是这个增加的串联电阻和任一与负载电容并联的连接电阻会生成一个分压器。此分压器在输出上引入一个减少输出摆幅的增益误差。




图 36. 增强容性负载驱动能力

8.2 典型应用

有些 应用 需要差分信号。图 37 显示，简单电路可利用一个 2.7V 的电源将 0.1V 至 2.4V 的单端输入转换为 $\pm 2.3V$ 的差分输出。本示例特意限制输出范围以最大限度提高线性度。此电路由两个放大器构成。一个放大器充当缓冲器并产生电压 (V_{OUT+})。另一个放大器反转输入并添加参考电压以生成 V_{OUT-} 。 V_{OUT+} 和 V_{OUT-} 范围为 0.1V 至 2.4V。差分电压 V_{DIFF} 是指 V_{OUT+} 和 V_{OUT-} 之间的差异。此差异将形成一个 2.3V 的差分输出电压范围。

典型应用 (接下页)




图 37. 单端输入到差分输出的转换原理图

8.2.1 设计要求

设计要求如下：

- 电源电压：2.7V
- 基准电压：2.5V
- 输入：0.1V 至 2.4V
- 输出差分：±2.3V
- 输出共模电压：1.25V
- 小信号带宽：1MHz

8.2.2 详细设计流程

在图 37 中，电路接受单端输入信号 V_{IN} ，并产生两个输出信号 V_{OUT+} 和 V_{OUT-} ，其中使用两个放大器和基准电压 V_{REF} 。 V_{OUT+} 是第一个放大器的输出，并且是输入信号 V_{IN} 的缓冲版本（如公式 1 所示）。 V_{OUT-} 是第二个放大器的输出，该放大器使用 V_{REF} 将失调电压添加至 V_{IN} 和反馈以添加反相增益。 V_{OUT-} 的传递函数如公式 2 所示。

$$V_{OUT+} = V_{IN} \quad (1)$$

$$V_{OUT-} = V_{REF} \times \left(\frac{R_4}{R_3 + R_4} \right) \times \left(1 + \frac{R_2}{R_1} \right) - V_{IN} \times \frac{R_2}{R_1} \quad (2)$$

差分输出信号 (V_{DIFF}) 是两个单端输出信号 (V_{OUT+} 和 V_{OUT-}) 之间的差异。公式 3 显示了 V_{DIFF} 的传递函数。通过应用 $R_1 = R_2$ 和 $R_3 = R_4$ 两种条件，传递函数简化为公式 6。使用此配置，最大输入信号等于基准电压，每个放大器的最大输出等于 V_{REF} 。差分输出范围为 $2 \times V_{REF}$ 。此外，共模电压是 V_{REF} 的一半（请参阅公式 7）。

$$V_{DIFF} = V_{OUT+} - V_{OUT-} = V_{IN} \times \left(1 + \frac{R_2}{R_1} \right) - V_{REF} \times \left(\frac{R_4}{R_3 + R_4} \right) \times \left(1 + \frac{R_2}{R_1} \right) \quad (3)$$

典型应用 (接下页)

$$V_{OUT+} = V_{IN} \quad (4)$$

$$V_{OUT-} = V_{REF} - V_{IN} \quad (5)$$

$$V_{DIFF} = 2 \times V_{IN} - V_{REF} \quad (6)$$

$$V_{CM} = \left(\frac{V_{OUT+} + V_{OUT-}}{2} \right) = \frac{1}{2} V_{REF} \quad (7)$$

8.2.2.1 放大器选择

输入范围的线性是实现良好直流精度的关键。共模输入范围和输出摆幅限制决定了线性度。通常情况下，需要采用具有轨至轨输入和输出摆幅的放大器。宽带是此设计的主要考虑因素，因此选择了 OPAX314-Q1 系列，因为它的宽带高于 1MHz 的目标带宽。带宽和功耗比可使该器件实现低功耗，且低失调和低漂移可确保精度适中的应用实现良好精度。

8.2.2.2 无源组件选择

由于 V_{OUT-} 的传递函数高度依赖于电阻器 (R_1 、 R_2 、 R_3 和 R_4)，因此应使用低容差的电阻器来最大限度提高性能并最大限度减小误差。此设计使用电阻值为 49.9kΩ 且容差为 0.1% 的电阻器。但是，如果系统噪声是关键参数，可以选择较低电阻值 (6kΩ 或更低) 以使整个系统保持低噪声。这样可以确保电阻器噪声低于放大器噪声。

8.2.3 应用曲线




图 38. V_{OUT+} 与输入电压间的关系




图 39. V_{OUT-} 与输入电压间的关系




图 40. V_{DIFF} 与输入电压间的关系

9 电源建议

OPAx314-Q1 系列的额定工作电压范围是 1.8V 至 5.5V ($\pm 0.9\text{V}$ 至 $\pm 2.75\text{V}$) ; 许多规格在 -40°C 至 $+125^{\circ}\text{C}$ 的温度下适用。 [典型特性](#) 部分提供的参数可能随工作电压或温度的变化而出现显著变化。

CAUTION

电源电压大于 7V 可能对器件造成永久损坏 (请参阅 [绝对最大额定值](#) 表) 。

将 $0.1\mu\text{F}$ 旁路电容器置于电源引脚附近 , 提供低阻态回路降低电源从噪声源等耦合来的噪声。有关旁路电容位置的详细信息 , 请参阅 [布局指南](#) 部分。


10 布局

10.1 布局指南

为了实现器件的最佳运行性能，应使用良好的 PCB 布局规范，包括：

- 噪声可通过全部电路电源引脚以及运算放大器传入模拟电路。旁路电容为局部模拟电路提供低阻抗电源，用于降低耦合噪声。
 - 在每个电源引脚和接地端之间连接低 ESR 0.1 μ F 陶瓷旁路电容器，放置位置尽量靠近器件。从 V+ 到接地端的单个旁路电容器适用于单通道电源应用。
- 将电路的模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 中通常将一层或多层专门作为接地层。接地平面有助于散热和降低 EMI 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。
- 为了减少寄生耦合，请让输入走线尽可能远离电源或输出走线。如果这些走线不能保持分离状态，让敏感走线与有噪声的走线垂直相交比平行相交好得多。
- 外部组件的位置应尽量靠近器件。使 R_F 和 R_G 接近反相输入可最大限度地减小寄生电容（如图 41 所示）。
- 尽可能缩短输入迹线。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的泄漏电流。

10.2 布局示例



Copyright © 2017, Texas Instruments Incorporated

图 41. 同相配置的运算放大器电路板布局

11 器件和文档支持

11.1 文档支持

11.1.1 相关文档

请参阅如下相关文档：

- [《运算放大器的电磁干扰 \(EMI\) 抑制比》](#)

11.1.2 相关链接

[表 2](#) 列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件以及申请样片或购买产品的快速访问链接。

表 2. 相关链接

部件	产品文件夹	立即订购	技术文档	工具和软件	支持和社区
OPA314-Q1	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
OPA2314-Q1	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
OPA4314-Q1	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处

11.2 商标

11.3 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

11.4 术语表

[SLYZ022](#) — TI 术语表。

这份术语表列出并解释术语、缩写和定义。

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此产品说明书的浏览器版本，请参阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA2314AQDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	O2314Q
OPA2314AQDRQ1.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	O2314Q
OPA314AQDBVRQ1	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	14ZD
OPA314AQDBVRQ1.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	14ZD
OPA314AQDBVTQ1	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	14ZD
OPA314AQDBVTQ1.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	14ZD
OPA4314AQPWRQ1	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	4314Q1
OPA4314AQPWRQ1.B	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	4314Q1

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF OPA2314-Q1, OPA314-Q1, OPA4314-Q1 :

- Catalog : [OPA2314](#), [OPA314](#), [OPA4314](#)
- Enhanced Product : [OPA2314-EP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2314AQDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA314AQDBVRQ1	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
OPA314AQDBVTQ1	SOT-23	DBV	5	250	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
OPA4314AQPWRQ1	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2314AQDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
OPA314AQDBVRQ1	SOT-23	DBV	5	3000	180.0	180.0	18.0
OPA314AQDBVTQ1	SOT-23	DBV	5	250	180.0	180.0	18.0
OPA4314AQPWRQ1	TSSOP	PW	14	2000	353.0	353.0	32.0




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司