


OPAx189 精密、低噪声 36V 零漂移 14MHz 多路复用器友好型轨到轨输出运算放大器

1 特性

- 超高精度：
 - 零漂移：0.005 $\mu\text{V}/^\circ\text{C}$ (OPA189)
 - 超低失调电压：最大值 3 μV (OPA189)
- 出色的直流精度：
 - CMRR：168dB
 - 开环增益：170dB
- 低噪声：
 - 1kHz 时， e_n 为：5.2 nV/ $\sqrt{\text{Hz}}$
 - 0.1Hz 至 10Hz 噪声：0.1 μV_{PP}
- 出色的动态性能：
 - 增益带宽：14 MHz
 - 压摆率：20V/ μs
 - 快速稳定：10V 阶跃，0.01%，1.1 μs
- 强大设计：
 - 多路复用器友好型输入
 - RFI/EMI 滤波输入
- 宽电源电压范围：4.5V 至 36V
- 静态电流：1.7 mA (最大值)
- 轨到轨输出
- 输入包括负电源轨

2 应用

- 电池测试
- 模拟输入模块
- 称重计
- 直流电源、交流电源、电子负载
- 多功能继电器



OPAx189 在开关或多路复用应用中保持 R-C 建立时间性能

3 说明


OPA189、OPA2189 和 OPA4189 (OPAx189) 高精度运算放大器是超低噪声、快速稳定、零漂移器件，提供轨到轨输出，并具有独特的多路复用器友好型架构和受控启动系统。这些功能和出色的交流性能，再加上单通道版本仅 0.4 μV 的失调电压和 0.005 $\mu\text{V}/^\circ\text{C}$ 的温漂，使 OPAx189 成为精密仪器、信号测量和有源滤波应用的理想选择。此外，多路复用器友好型输入架构可在施加较大输入差分电压时防止浪涌电流的产生，从而提高了多通道系统中的建立时间性能，同时还可在运输、操作和组装期间提供强大的 ESD 保护。

所有器件版本的额定工作温度范围为 -40°C 至 $+125^\circ\text{C}$ 。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
OPA189	SOIC (8)	4.90mm × 3.90mm
	SOT-23 (5)	2.90mm × 1.60mm
	VSSOP (8)	3.00mm × 3.00mm
OPA2189	SOIC (8)	4.90mm × 3.90mm
	VSSOP (8)	3.00mm × 3.00mm
OPA4189	TSSOP (14)	5.00mm × 4.40mm
	SOIC (14)	8.65mm × 3.91mm

(1) 如需了解所有可用封装，请参阅数据表末尾的封装选项附录。



OPAx189 MUX 友好型输入在开关状态时具有快速建立时间性能并维持高输入阻抗



内容

1 特性	1	8.4 器件功能模式	27
2 应用	1	9 应用和实施	28
3 说明	1	9.1 应用信息.....	28
4 修订历史记录	2	9.2 典型应用.....	28
5 器件比较表	4	9.3 系统示例.....	33
6 引脚配置和功能	5	10 电源建议	34
7 规格	7	11 布局	35
7.1 绝对最大额定值.....	7	11.1 布局指南.....	35
7.2 ESD 等级.....	7	11.2 布局示例.....	35
7.3 建议运行条件.....	7	12 器件和文档支持	36
7.4 热性能信息：OPA189.....	8	12.1 器件支持.....	36
7.5 热性能信息：OPA2189.....	8	12.2 文档支持.....	36
7.6 热性能信息：OPA4189.....	8	12.3 接收文档更新通知.....	36
7.7 电气特性.....	9	12.4 支持资源.....	36
7.8 典型特性.....	12	12.5 商标.....	37
8 详细说明	20	12.6 静电放电警告.....	37
8.1 概述.....	20	12.7 术语表.....	37
8.2 功能方框图.....	20	13 机械、封装和可订购信息	37
8.3 特性说明.....	21		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision H (August 2021) to Revision I (September 2021)	Page
• 将 OPA4189 从预告信息（预发布）更改为量产数据（正在供货）.....	1
Changes from Revision G (April 2021) to Revision H (August 2021)	Page
• 添加了采用 SOIC-14 (D) 封装的 OPA4189，作为预告信息（预发布）.....	1
• 将 OPA4189IPW 热性能信息更改为最终值.....	8
Changes from Revision F (July 2020) to Revision G (April 2021)	Page
• 添加了采用 TSSOP-14 (PW) 封装的 OPA4189，作为预告信息（预发布）.....	1
Changes from Revision E (May 2019) to Revision F (July 2020)	Page
• 将 OPA2189 VSSOP-8 (DGK) 封装从预发布更改为量产数据（正在供货）.....	1
• 为 OPA2189IDGK 添加了输入失调电压.....	9
• 为 OPA2189IDGK 添加了输入温漂.....	9
Changes from Revision D (December 2018) to Revision E (May 2019)	Page
• 将 OPA189 SOT-23 (DBV) 封装从预发布更改为量产数据（正在供货）.....	1
• 更改了图 3 输入偏置电流产生分布图，以显示更新的数据.....	12
• 更改了图 4 输入失调电流产生分布图，以显示更新的数据.....	12
• 更改了图 8 开环增益和相位与频率间的关系，以明确说明.....	12
• 更改了图 9 闭环增益与频率间的关系，以明确说明.....	12
• 添加了新图 39 OPA2189 长期漂移.....	12

Changes from Revision C (October 2018) to Revision D (November 2018)	Page
• 将 OPA2189 SOIC (D) 封装从预发布更改为量产数据.....	1
• 为 OPA2189ID 添加了输入偏置电流.....	9
• 为 OPA2189ID 添加了输入失调电流.....	9
• 向 OPA2189ID 添加了串扰.....	9
• 更改了最大输出电压幅度与频率的关系以反映不失真的工作范围.....	12
• 添加了 OPA189 长期漂移和 OPA2189 通道隔离曲线.....	12
Changes from Revision B (October 2018) to Revision C (October 2018)	Page
• 首次发布 OPA189IDGK 量产数据表.....	1
Changes from Revision A (November 2017) to Revision B (October 2018)	Page
• 为 OPA2189ID 添加了输入失调电压.....	9
• 为 OPA2189ID 添加了输入温漂.....	9
Changes from Revision * (September 2017) to Revision A (October 2017)	Page
• 首次发布 OPA189ID 器件量产数据表.....	1

5 器件比较表

产品	特性
OPA188	25 μ V、0.085 μ V/ $^{\circ}$ C、8.8nV/ $\sqrt{\text{Hz}}$ 、轨到轨输出、36V、零漂移 CMOS
OPA388	5 μ V、0.05 μ V/ $^{\circ}$ C、7nV/ $\sqrt{\text{Hz}}$ 、10MHz、真正轨到轨输入/输出、5.5V、零漂移 CMOS
OPA333	10 μ V、0.05 μ V/ $^{\circ}$ C、25 μ A、轨到轨输入/输出、5.5V、零漂移 CMOS
OPA192	25 μ V、0.8 μ V/ $^{\circ}$ C、1mA、10MHz、轨到轨输入/输出、36V、电子修整 CMOS
OPA140	120 μ V、10MHz、5.1nV/ $\sqrt{\text{Hz}}$ 、36V JFET 输入工业运算放大器
OPA209	采用 SOT-23 封装的 2.2nV/ $\sqrt{\text{Hz}}$ 、150 μ V、18MHz、36V 双极运算放大器

6 引脚配置和功能




图 6-1. OPA189 D (8 引脚 SOIC) 和 DGK (8 引脚 VSSOP) 封装，顶视图




图 6-2. OPA189 DBV (5 引脚 SOT-23) 封装，顶视图

表 6-1. 引脚功能：OPA189

引脚			I/O	说明
名称	D (SOIC) DGK (VSSOP)	DBV (SOT-23)		
- IN	2	4	I	反相输入
+IN	3	3	I	同相输入
NC	1、5、8	—	—	未进行内部电路连接 (可以悬空)
OUT	6	1	O	输出
V -	4	2	—	负电源 (最低)
V+	7	5	—	正 (最高) 电源




图 6-3. OPA2189 D (8 引脚 SOIC) 和 DGK (8 引脚 VSSOP) 封装，顶视图

表 6-2. 引脚功能：OPA2189

引脚		I/O	说明
名称	编号		
- IN A	2	I	反相输入通道 A
+IN A	3	I	同相输入通道 A
- IN B	6	I	反相输入通道 B
+IN B	5	I	同相输入通道 B
OUT A	1	O	输出通道 A
OUT B	7	O	输出通道 B
V -	4	—	负电源
V+	8	—	正电源




图 6-4. OPA4189 D (14 引脚 SOIC) 和 PW (14 引脚 TSSOP) 封装，顶视图

表 6-3. 引脚功能：OPA4189

引脚		I/O	说明
名称	编号		
- IN A	2	I	反相输入通道 A
+IN A	3	I	同相输入通道 A
- IN B	6	I	反相输入通道 B
+IN B	5	I	同相输入通道 B
- IN C	9	I	反相输入通道 C
+IN C	10	I	同相输入通道 C
- IN D	13	I	反相输入通道 D
+IN D	12	I	同相输入通道 D
OUT A	1	O	输出通道 A
OUT B	7	O	输出通道 B
OUT C	8	O	输出通道 C
OUT D	14	O	输出通道 D
V -	11	—	负电源
V+	4	—	正电源

7 规格

7.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

			最小值	最大值	单位
电源电压	$V_S = (V+) - (V-)$	单电源		40	V
		双电源		±20	
信号输入引脚	电压	共模	$(V-) - 0.5$	$(V+) + 0.5$	
		差分		$(V+) - (V-) + 0.2$	
	电流			±10	mA
输出短路 ⁽²⁾			持续	持续	
温度	温度, T_A		-55	150	°C
	结温, T_J			150	
	贮存温度, T_{stg}		-65	150	

- (1) 应力超出绝对最大额定值下列出的值可能会对器件造成损坏。这些列出的值仅仅是应力等级，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间在最大绝对额定条件下运行会影响器件可靠性。
- (2) 接地短路，每个封装对应一个放大器。

7.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±4000	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1000	

- (1) JEDEC 文档 JEP155 指出：500V HBM 能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 指出：250V CDM 能够在标准 ESD 控制流程下安全生产。

7.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
电源电压, $V_S = (V+) - (V-)$	单电源	4.5		36	V
	双电源	±2.25		±18	
额定温度		-40		125	°C

7.4 热性能信息：OPA189

热指标 ⁽¹⁾		OPA189			单位
		D (SOIC)	DGK (VSSOP)	DBV (SOT)	
		8 引脚	8 引脚	5 引脚	
$R_{\theta JA}$	结至环境热阻	122.0	166.4	134.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	57.6	54.2	90.5	°C/W
$R_{\theta JB}$	结至电路板热阻	67.3	87.9	41.9	°C/W
Ψ_{JT}	结至顶部特征参数	12.7	5.5	22.5	°C/W
Ψ_{JB}	结至电路板特征参数	66.2	86.4	41.6	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

7.5 热性能信息：OPA2189

热指标 ⁽¹⁾		OPA2189		单位
		D (SOIC)	DGK (VSSOP)	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	115.7	150.2	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	51.1	43.9	°C/W
$R_{\theta JB}$	结至电路板热阻	60.8	71.4	°C/W
Ψ_{JT}	结至顶部特征参数	9.8	2.9	°C/W
Ψ_{JB}	结至电路板特征参数	59.7	70	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

7.6 热性能信息：OPA4189

热指标 ⁽¹⁾		OPA4189		单位
		D (SOIC)	PW (TSSOP)	
		14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	73.4	106.4	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	29.0	22.7	°C/W
$R_{\theta JB}$	结至电路板热阻	30.2	52.0	°C/W
Ψ_{JT}	结至顶部特征参数	3.5	1.0	°C/W
Ψ_{JB}	结至电路板特征参数	29.8	50.8	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体](#)和[IC 封装热指标](#)应用报告。

7.7 电气特性

在 $T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, 且 $R_{LOAD} = 10\text{k}\Omega$, 连接到 $V_S/2$ (除非另外说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入失调电压, OPA189			±0.4	±3	μV	
		T _A = - 40°C 至 125°C			±4		
	输入失调电压, OPA2189IDGK 和 OPA4189IPW	V _S = ±2.25V		±0.5	±3	μV	
		V _S = ±18V		±0.8	±5	μV	
		T _A = - 40°C 至 125°C, V _S = ±18V			±8	μV	
	输入失调电压, OPA2189ID			±1.5	±5	μV	
T _A = - 40°C 至 125°C					±8	μV	
dV _{OS} /dT	输入失调电压漂移, OPA189	T _A = - 40°C 至 125°C		±0.005	±0.02	μV/°C	
	输入失调电压漂移, OPA2189IDGK 和 OPA4189IPW	T _A = 0°C 至 85°C		±0.006	±0.015	μV/°C	
		T _A = -40°C 至 125°C		±0.01	±0.03	μV/°C	
	输入失调电压漂移, OPA2189ID	T _A = 0°C 至 85°C		±0.007	±0.03	μV/°C	
		T _A = - 40°C 至 125°C		±0.01	±0.05	μV/°C	
	PSRR	电源抑制比	T _A = - 40°C 至 125°C		±0.005	±0.05	μV/V
输入偏置电流							
I _B	输入偏置电流, OPA189	Z _{IN} = 100 kΩ 500 pF		±70	±300	pA	
			T _A = 0°C 至 85°C		±1	nA	
			T _A = - 40°C 至 125°C		±10		
	输入偏置电流, OPA2189			±70	±300	pA	
			T _A = 0°C 至 85°C		±1.5	nA	
			T _A = - 40°C 至 125°C		±10		
	输入偏置电流, OPA4189			±70	±500	pA	
			T _A = 0°C 至 85°C		±2	nA	
T _A = - 40°C 至 125°C			±15				
I _{OS}	输入失调电流, OPA189	Z _{IN} = 100 kΩ 500 pF		±140	±600	pA	
			T _A = 0°C 至 85°C		±1.6	nA	
			T _A = - 40°C 至 125°C		±3		
	输入失调电流, OPA2189			±140	±600	pA	
			T _A = 0°C 至 85°C		±2.5	nA	
			T _A = - 40°C 至 125°C		±5		
	输入失调电流, OPA4189			±140	±1	pA	
			T _A = 0°C 至 85°C		±2.5	nA	
T _A = - 40°C 至 125°C			±5				
噪声							
E _n	输入电压噪声	f = 0.1Hz 至 10Hz		17		nV _{RMS}	
				0.1		μV _{PP}	
e _n	输入电压噪声密度	f = 10Hz		5.2		nV/ √ Hz	
		f = 100Hz		5.2			
		f = 1kHz		5.2			
		f = 10kHz		5.2			
i _n	输入电流噪声密度	f = 1kHz		165		fA/ √ Hz	

7.7 电气特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, 且 $R_{LOAD} = 10\text{k}\Omega$, 连接到 $V_S/2$ (除非另外说明)

参数		测试条件		最小值	典型值	最大值	单位
输入电压							
V _{CM}	共模电压范围			(V ⁻) - 0.1		(V ⁺) - 2.5	V
CMRR	共模抑制比	(V ⁻) - 0.1V ≤ V _{CM} ≤ (V ⁺) - 2.5V	V _S = ±2.25V	120	140		dB
			V _S = ±18V	146	168		
		(V ⁻) - 0.1V ≤ V _{CM} ≤ (V ⁺) - 2.5V, T _A = -40°C 至 125°C	V _S = ±18V	120			
			V _S = ±2.25V	110			
输入阻抗							
Z _{id}	差分输入阻抗			0.1 5.5			G Ω pF
Z _{ic}	共模输入阻抗			60 1.7			T Ω pF
开环增益							
A _{OL}	开环电压增益	V _S = ±18V	(V ⁻) + 0.3V < V _O < (V ⁺) - 0.3V , R _{LOAD} = 10k Ω	150	170		dB
			(V ⁻) + 0.3V < V _O < (V ⁺) - 0.3V , R _{LOAD} = 10k Ω , T _A = -40°C 至 125°C	140			
			(V ⁻) + 0.6V < V _O < (V ⁺) - 0.6V , R _{LOAD} = 2k Ω	150	170		
			(V ⁻) + 0.6V < V _O < (V ⁺) - 0.6V , R _{LOAD} = 2k Ω , T _A = -40°C 至 125°C	140			
频率响应							
UGB	单位增益带宽	A _V = 1		8			MHz
GBW	增益带宽积	A _V = 1000		14			
SR	压摆率	G = 1 , 10V 阶跃		20			V/μs
THD+N	总谐波失真 + 噪声	G = 1 , f = 1kHz , V _O = 3.5V _{RMS}		0.00006%			
	串扰	OPA2189ID , 直流时		150			dB
		OPA2189ID , f = 100kHz		120			
t _S	建立时间	达 0.1%	V _S = ±18V , G = 1 , 10V 阶跃	0.8			μs
		达 0.01%	V _S = ±18V , G = 1 , 10V 阶跃	1.1			
t _{OR}	过载恢复时间	V _{IN} × G = V _S		320			ns

7.7 电气特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S/2$, 且 $R_{LOAD} = 10\text{k}\Omega$, 连接到 $V_S/2$ (除非另外说明)

参数		测试条件		最小值	典型值	最大值	单位
输出							
V _O	自电源轨的电压输出摆幅	正电源轨	无负载		5	15	mV
			R _{LOAD} = 10k Ω		20	110	
			R _{LOAD} = 2k Ω		80	500	
		负电源轨	无负载		5	15	
			R _{LOAD} = 10k Ω		20	110	
			R _{LOAD} = 2k Ω		80	500	
		T _A = - 40°C 至 125°C，两个轨， R _{LOAD} = 10k Ω	OPA189 和 OPA2189		20	120	
			OPA4189		20	140	
I _{SC}	短路电流				±65		mA
C _{LOAD}	容性负载驱动	请参阅 小信号过冲与容性负载间的关系					
Z _O	开环输出阻抗	f = 1MHz，I _O = 0A，请参阅 开环输出阻抗与频率间的关系			380		Ω
电源							
I _Q	每个放大器的静态电流	V _S = ±2.25V 至 ±18V (V _S = 4.5V 至 36 V)	T _A = 25°C		1.3	1.7	mA
			T _A = - 40°C 至 125°C			1.8	

7.8 典型特性

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)

表 7-1. 典型特性图

说明	图表
失调电压产生分布	图 7-1
-40°C 至 125°C 的失调电压漂移分布	图 7-2
输入偏置电流产生分布图	图 7-3
输入失调电流产生分布	图 7-4
失调电压与温度间的关系	图 7-5
失调电压与共模电压间的关系	图 7-6
偏移电压与电源电压间的关系	图 7-7
开环增益和相位与频率间的关系	图 7-8
闭环增益与频率间的关系	图 7-9
输入偏置电流与共模电压间的关系	图 7-10
输入偏置电流和失调电流与温度间的关系	图 7-11
输出电压摆幅与输出电流 (拉电流) 间的关系	图 7-12
输出电压摆幅与输出电流 (灌电流) 间的关系	图 7-13
CMRR 和 PSRR 与频率间的关系	图 7-14
CMRR 与温度间的关系	图 7-15
PSRR 与温度间的关系	图 7-16
0.1Hz 至 10Hz 电压噪声	图 7-17
输入电压噪声频谱密度与频率间的关系	图 7-18
THD+N 比与频率间的关系	图 7-19
THD+N 与输出幅度间的关系	图 7-20
静态电流与电源电压间的关系	图 7-21
静态电流与温度间的关系	图 7-22
开环增益与温度间的关系 (10k Ω)	图 7-23
开环增益与温度间的关系 (2k Ω)	图 7-24
开环输出阻抗与频率间的关系	图 7-25
小信号过冲与容性负载间的关系 (10mV 阶跃)	图 7-26
无相位反转	图 7-27
正过载恢复	图 7-28
负过载恢复	图 7-29
小信号阶跃响应 (10mV 阶跃)	图 7-30, 图 7-31
大信号阶跃响应 (10V 阶跃)	图 7-32, 图 7-33
稳定时间	图 7-34
短路电流与温度间的关系	图 7-35
最大输出电压与频率间的关系	图 7-36
EMIRR 与频率之间的关系	图 7-37
OPA189 长期漂移	图 7-38
OPA2189 长期漂移	图 7-39
通道分离	图 7-40

7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)




图 7-1. 失调电压生产分配




图 7-2. 失调电压漂移分配




图 7-3. 输入偏置电流产生分布图




图 7-4. 输入失调电流产生分布




图 7-5. 失调电压与温度间的关系




图 7-6. 失调电压与共模电压间的关系

7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)




图 7-7. 偏移电压与电源电压间的关系




图 7-8. 开环增益和相位与频率间的关系




图 7-9. 闭环增益与频率间的关系




图 7-10. 输入偏置电流与共模电压间的关系





图 7-11. 输入偏置电流和失调电流与温度间的关系



拉电流

图 7-12. 输出电压摆幅与输出电流间的关系

7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)




图 7-13. 输出电压摆幅与输出电流间的关系




图 7-14. CMRR 和 PSRR 与频率间的关系




图 7-15. CMRR 与温度间的关系




图 7-16. PSRR 与温度间的关系




图 7-17. 0.1Hz 至 10Hz 电压噪声




图 7-18. 输入电压噪声频谱密度与频率间的关系

7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)




图 7-19. THD+N 比与频率间的关系




图 7-20. THD+N 与输出幅度间的关系




图 7-21. 静态电流与电源电压间的关系




图 7-22. 静态电流与温度间的关系




图 7-23. 开环增益与温度间的关系




图 7-24. 开环增益与温度间的关系

7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)





图 7-25. 开环输出阻抗与频率间的关系



10mV 阶跃

图 7-26. 小信号过冲与容性负载间的关系




图 7-27. 无相位反转




图 7-28. 正过载恢复





图 7-29. 负过载恢复




10mV 阶跃

$G = +1$

图 7-30. 小信号阶跃响应


7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)




10mV 阶跃 $G = -1$

图 7-31. 小信号阶跃响应




10V 阶跃 $G = -1$

图 7-32. 大信号阶跃响应



10V 阶跃 $G = +1$

图 7-33. 大信号阶跃响应



10V 阶跃

图 7-34. 稳定时间




图 7-35. 短路电流与温度间的关系




图 7-36. 最大输出电压幅度与频率间的关系

7.8 典型特性 (续)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ 连接至 $V_S/2$, 且 $C_L = 100\text{pF}$ (除非另外说明)




图 7-37. EMIRR 与频率之间的关系




图 7-38. OPA189 长期漂移




图 7-39. OPA2189 长期漂移




图 7-40. OPA2189 通道隔离

8 详细说明


8.1 概述

OPAx189 运算放大器兼具精密的温漂与出色的总体性能，使这些器件成为许多精密应用的理想选择。仅 $0.005\mu\text{V}/^\circ\text{C}$ 的精密温漂可在整个温度范围内提供稳定性。此外，这些器件还提供出色的线性性能（具有高 CMRR、PSRR 和 A_{OL} ）。与所有放大器一样，具有嘈杂或者高阻抗电源的应用需要放置在靠近器件引脚的去耦合电容器。在大多数情况下， $0.1\mu\text{F}$ 电容器已足够满足需求。有关详细信息和布局示例，请参阅 [布局指南](#) 部分。

OPAx189 是支持多路复用器的零漂移轨到轨输出运算放大器系列的一部分。这些器件的工作电压范围为 4.5V 至 36V，具有单位增益稳定特性，并且适用于各种通用应用和精密应用。零漂移架构提供超低输入失调电压，并且随温度变化和时间推移实现接近于零的输入失调电压漂移。该架构选项还提供出色的交流性能，如超低宽带噪声、零闪烁噪声和在斩波频率以下运行时优秀的失真性能。

8.2 功能方框图

[功能方框图](#) 显示了专有 OPAx189 架构的表示形式。



8.3 特性说明

OPAx189 系列运算放大器可使用单电源或双电源，工作范围为 $V_S = 4.5V (\pm 2.25V)$ 至 $V_S = 36V (\pm 18V)$ 。这些器件不需要对称电源；它们需要的最小电源电压为 $4.5V (\pm 2.25V)$ 。对于小于 $\pm 2.5V$ 的 V_S ，共模输入范围不包括 $1/2 V_S$ 。电源电压高于 $40V$ 会对器件造成损坏；请参阅 [绝对最大额定值](#) 表，以了解详细信息。[电气特性](#) 表中给出了额定温度范围 $T_A = -40^\circ C$ 至 $+125^\circ C$ 内的关键参数。[典型特性](#) 部分显示了随电源电压、温度范围或频率而变化的主要参数。

OPAx189 具有单位增益稳定特性，并且不会出现意外输出相位反转。该器件使用专用的周期性自动校准技术来提供低输入失调电压，并且在一定时间和温度范围内具有极低的输入失调电压漂移。要获得最低的失调电压和精密性能，需要优化电路布局和机械条件。避免在因连接异种导体形成的热电偶结中产生热电（塞贝克）效应的温度梯度。通过确保两个输入引脚上的电势相等，消除这些热产生的电势。其他布局和设计注意事项包括：

- 使用低热电系数条件（避免异种金属）。
- 将组件与电源或其他热源进行热隔离。
- 将运算放大器和输入电路与气流（如冷却风扇气流）隔离。

遵循这些准则可降低在不同温度下产生结的可能性，这些结可能导致 $0.1\mu V/^\circ C$ 或更高的热电电压，具体取决于所使用的材料。有关详细信息和布局示例，请参阅 [布局指南](#) 部分。

8.3.1 工作特性

OPAx189 的额定工作电压范围是 $4.5V$ 至 $36V (\pm 2.25V$ 至 $\pm 18V)$ 。许多规格在 $-40^\circ C$ 至 $+125^\circ C$ 的温度下适用。[典型特性](#) 部分中显示了可能会随工作电压或温度的变化而显著变化的参数。

8.3.2 相位反转保护

OPAx189 具有内部相位反转保护功能。当输入驱动超出线性共模范围时，许多运算放大器会发生相位反转。这是同相电路中输入驱动超出额定共模电压范围时的最常见的现象，会导致输出反向进入相对的电源轨。OPAx189 输入采用过大的共模电压来防止相位反转。或者，输出被限制至适当的电源轨。[图 8-1](#) 显示了这个特性。




图 8-1. 无相位反转

8.3.3 输入偏置电流时钟馈通

零漂移放大器 (如 OPAx189) 在输入端使用开关来校正放大器的固有失调和漂移。来自输入端集成开关的电荷注入可能会在放大器的输入偏置电流中引入短时瞬态。这些脉冲极短的持续时间可以防止放大, 但是这些脉冲可通过反馈网络与放大器的输出进行耦合。要防止输入偏置电流中的瞬态在放大器的输入端产生额外噪声, 最有效方法是使用低通滤波器 (如 RC 网络)。

8.3.4 EMI 抑制

OPAx189 使用集成电磁干扰 (EMI) 滤波来降低干扰源 (如无线通信设备以及混合使用模拟信号链和数字组件的高密度电路板) 产生的 EMI 干扰。利用电路设计技术可以提高 EMI 抗扰度; OPAx189 从这些设计改进中受益。德州仪器 (TI) 已经开发出在 10MHz 至 6GHz 扩展宽频谱范围内准确测量和量化运算放大器抗扰度的功能。图 8-2 显示了对 OPAx189 执行此测试的结果。表 8-1 列出了 OPAx189 在实际应用中常见特定频率下的 EMIRR IN+ 值。表 8-1 中列出的应用可在下图所示的特定频率或其近似频率下运行。有关详细信息也可参阅 [运算放大器的 EMI 抑制比应用报告](#), 可从 www.ti.com 下载此报告。




图 8-2. EMIRR 测试

表 8-1. OPAx189 在目标频率下的 EMIRR IN+

频率	应用和分配	EMIRR IN+
400MHz	移动无线广播、移动卫星、太空操作、气象、雷达、超高频 (UHF) 应用	48.4dB
900MHz	全球移动通信系统 (GSM) 应用、无线电通信、导航、GPS (最高可达 1.6GHz) 、GSM、航空移动通信及 UHF 应用	52.8dB
1.8GHz	GSM 应用、个人移动通信、宽带、卫星和 L 波段 (1GHz 至 2GHz)	69.1dB
2.4GHz	802.11b、802.11g、802.11n、蓝牙®、个人移动通信、工业、科学和医疗 (ISM) 无线频段、业余无线电通信和卫星、S 波段 (2GHz 至 4GHz)	88.9dB
3.6GHz	无线电定位、航空通信和导航、卫星、移动通信、S 波段	82.5dB
5GHz	802.11a、802.11n、航空通信和导航、移动通信、太空和卫星运行、C 波段 (4GHz 至 8GHz)	95.5dB

电磁干扰 (EMI) 抑制比 (EMIRR) 可用来描述运算放大器的 EMI 抗扰性。对许多运算放大器来说, 射频信号整流会导致失调电压变化这一常见不利影响。如果一个运算放大器能更有效地抑制由 EMI 引起的失调电压变化, 则需要该放大器会具有较高的 EMIRR (其大小通过分贝值来量化)。测量 EMIRR 的方法有很多种, 但本节提供的是 EMIRR +IN, 它专门描述了当射频信号施加到运算放大器的同相输入引脚时的 EMIRR 性能。一般来说, 出于以下三个原因, 仅对同相输入进行 EMIRR 测试:

- 众所周知, 运算放大器输入引脚对 EMI 最为敏感, 通常比电源引脚或输出引脚能更好地校正射频信号。
- 同相和反相运算放大器输入具有对称的物理布局, 并表现出近乎匹配的 EMIRR 性能。
- 在同相引脚上测量 EMIRR 比在其他引脚上测量更简单, 因为在 PCB 上可以隔离同相输入端子。这种隔离使得射频信号可以直接施加到同相输入端子上, 而不会与其他组件或连接性 PCB 走线之间发生复杂的相互作用。

传导或辐射到运算放大器任何引脚的高频信号可能会导致不利影响，因为放大器将没有足够的环路增益来校正具有带宽外频谱内容的信号。在输入端、电源或输出端上传导或辐射的 EMI 可能会导致意想不到的直流偏置、瞬态电压或其他未知的行为。应小心地将敏感的模拟节点与具有噪声的无线电信号以及数字时钟和接口隔离开来。

OPAx189 的 EMIRR +IN 与频率间的关系图如图 8-2 所示。任何双路和四路运算放大器器件版本（如果可用）具有几乎相似的 EMIRR +IN 性能。OPAx189 单位增益带宽为 14MHz。低于该频率的 EMIRR 性能表示存在位于运算放大器带宽内的干扰信号。

8.3.5 EMIRR +IN 测试配置

图 8-3 显示了用于测试 EMIRR +IN 的电路配置。射频源用传输线连接到运算放大器同相输入端子。该运算放大器采用单位增益缓冲器拓扑，其输出端连接到低通滤波器 (LPF) 和数字万用表 (DMM)。该运算放大器输入端的大阻抗失配会导致电压反射；但是，在确定 EMIRR IN+ 时会表征和考虑这种效应。万用表用于采样并测量产生的直流失调电压。LPF 将万用表与可能干扰万用表精度的残余射频信号隔离开。





图 8-3. EMIRR +IN 测试配置

8.3.6 电气过应力

设计人员经常会问到关于运算放大器承受电气过载能力的问题。这些问题的重点在于器件输入，但同时也会涉及电源引脚甚至是输出引脚。这些不同引脚功能的每一个功能具有由独特的半导体制造工艺和连接到引脚的特定电路确定的电气过载限值。此外，这些电路均内置内部静电放电 (ESD) 保护功能，可在产品组装之前和组装过程中保护电路不受意外 ESD 事件的影响。

能够充分了解该基本 ESD 电路以及与电气过载事件的关联性会有所帮助。请参阅图 8-4 了解 OPAx189 中包含的 ESD 电路的图示 (用虚线区域指示)。ESD 保护电路涉及多个电流驱动二极管。这些二极管从输入和输出引脚方向连接回内部供电线路，并且均连接到运算放大器的内部吸收器件。该保护电路在电路正常工作时处于未激活状态。



(1) $V_{IN} = V_{+} + 500\text{mV}$ 。

(2) TVS : $40\text{V} > V_{TVSBR}(\text{min}) > V_{+}$; 其中 $V_{TVSBR}(\text{min})$ 是瞬态电压抑制器击穿电压的最小额定值。

(3) 过压条件下的建议值为约 $5\text{k}\Omega$ 。

图 8-4. 与典型电路应用相关的等效内部 ESD 电路

ESD 事件可产生短时高电压脉冲，随后在通过半导体器件放电时转换为短时高电流脉冲。ESD 保护电路设计在运算放大器核心周围，旨在为其提供电流路径，以防止造成损坏。保护电路吸收的能量将以热量形式耗散。

当 ESD 电压作用于两个或多个放大器引脚时，电流将流经一个或多个驱动二极管。根据电流所选路径，吸收器件可能会激活。吸收器件具有触发或阈值电压，该电压介于 OPAx189 的正常工作电压和器件击穿电压水平之间。超出该阈值后，吸收器件会迅速激活并将电源轨两端电压稳定在安全水平。

当运算放大器接入某个电路 (如图 8-4 中所示) 时，ESD 保护组件将保持未激活状态并且不会介入应用电路的运行。不过，如果施加的电压超出指定引脚的工作电压范围，可能会引起一些问题。如果出现这种情况，则存在部分内部 ESD 保护电路可能被偏置并传导电流的风险。任何此类电流都将流经导流二极管路径，但很少涉及吸收器件。

图 8-4 给出了一个具体示例，其中输入电压 (V_{IN}) 高于正电源电压 (V_{+}) 500mV 甚至更多。电路中将发生的大多数情况取决于电源特性。如果 V_{+} 能够灌入电流，那么上面的一个输入导流二极管就会导通，并将电流传导至 $+V_{S}$ 。越来越高的 V_{IN} 会带来过高的电流。因此，数据表规范建议将应用的输入电流限制为 10mA。

如果电源无法吸收电流， V_{IN} 就会将电流拉至运算放大器，然后将其用作正电源。这种情况比较危险，因为该电压可能会超出运算放大器的绝对最大额定值。

另一个常见问题是，如果在电源 $V+$ 或 $V-$ 为 0V 时向输入端施加输入信号，放大器如何响应。同样，这个问题取决于电源在 0V 或低于输入信号幅度时的特性。如果电源呈现高阻抗状态，则运算放大器电源电流可由输入源通过导流二极管进行提供。但该状态并非正常偏置条件，放大器极有可能无法正常工作。如果电源表现为低阻态，则通过钳位二极管的电流将变得非常大。电流水平取决于输入源的供电能力以及输入路径中的所有电阻。

如果不确定电源对该电流的吸收能力，则必须在电源引脚处添加外部齐纳二极管，如图 8-4 中所示。必须正确选择齐纳电压，以便二极管不会在正常工作期间导通。不过，齐纳电压必须足够低，以便齐纳二极管在电源引脚电压上升至超过安全工作电源电压水平时导通。

8.3.7 支持多路复用器的输入

OPAx189 采用专有的输入级设计，允许在保持高输入阻抗的同时施加输入差分电压。通常情况下，高电压 CMOS 或双极结输入放大器具有反向并联二极管，可保护输入晶体管以承受可能超过半导体工艺最大值的高 V_{GS} 电压，并防止损坏器件。当施加较大的输入阶跃、在通道之间切换或试图使用放大器作为比较器时，可以强制实施高 V_{GS} 电压。

OPAx189 通过开关输入技术解决了这些问题，该技术可防止在施加较大的差分电压时出现较大的输入偏置电流。这解决了开关或多路复用应用中出现的许多问题，其中 RC 滤波网络的较大中断是由较高电势之间的快速切换引起的。借助这些设计创新以及内置的压摆率提升和宽带宽，OPAx189 可提供出色的趋稳性能。OPAx189 也可以用作比较器。差分与共模绝对最大额定值仍然适用（相对于电源）。


8.3.8 噪声性能

图 8-5 显示了采用单位增益配置的运算放大器在使用不同源阻抗时的总电路噪声（无反馈电阻器网络，因此不产生额外的噪声）。图中显示了 OPAx189 和 OPA211，并计算了总电路噪声。运算放大器本身能够产生电压噪声分量和电流噪声分量。电压噪声通常按失调电压时变分量建模。电流噪声则按输入偏置电流时变分量建模，并根据不同的源阻抗生成一个噪声电压分量。因此，特定应用中运算放大器的最低噪声取决于源阻抗。源阻抗较低时，电流噪声可忽略不计，电压噪声占主导。由于运算放大器采用 CMOS 输入，OPAx189 系列同时具有低电压噪声和低电流噪声。因此，OPAx189 系列的电流噪声贡献对于任何实际源阻抗而言都可以忽略不计，这使得该器件成为高源阻抗应用的更好选择。

图 8-5 所示为总电路噪声计算公式，相关参数如下：

- e_n = 电压噪声
- i_n = 电流噪声
- R_S = 源阻抗
- k = 玻尔兹曼常数 = 1.38×10^{-23} J/K
- T = 开氏温度 (K)

有关计算噪声的更多详细信息，请参阅 [基本噪声计算](#) 部分。



注： $R_S = 3.6\text{ k}\Omega$ （如图 8-5 所示）。在此源阻抗的基础上，OPAx189 比 OPA211 具有更低噪声。

图 8-5. 采用单位增益缓冲器配置的 OPAx189 和 OPA211 的噪声性能

8.3.9 基本噪声计算


低噪声电路设计需要仔细分析所有噪声源。外部噪声源在很多情况下可能占主导地位；应考虑源阻抗对整体运算放大器噪声性能的影响。电路总噪声是所有噪声分量的平方和根值。

源阻抗的电阻部分产生的热噪声与电阻的方根成正比。图 8-5 显示了该函数。源阻抗通常为固定值；因此，需通过选择运算放大器和反馈电阻来最大限度降低总噪声的相应分量。

图 8-6 显示了同相 (A) 和反相 (B) 运算放大器的增益配置电路。在增益配置电路中，反馈网络电阻也会产生噪声。通常情况下，运算放大器的电流噪声会与反馈电阻器产生反应，进而产生额外的噪声分量。但是，OPAx189 极低的电流噪声意味着电流噪声贡献可以忽略不计。

一般可通过选择合适的反馈电阻值使这些噪声源降低至忽略不计。低阻抗反馈电阻可负载放大器的输出。以下为两种配置的总噪声计算公式。有关噪声计算的其他资源，请访问 [TI 高精度实验室系列](#)

(A) Noise in Noninverting Gain Configuration



Noise at the output is given as E_O , where:

$$(1) \quad E_O = \left(1 + \frac{R_2}{R_1}\right) \cdot \sqrt{(e_S)^2 + (e_N)^2 + (e_{R_1 \parallel R_2})^2 + (i_N \cdot R_S)^2 + \left(i_N \cdot \left[\frac{R_1 \cdot R_2}{R_1 + R_2}\right]\right)^2} \quad [V_{RMS}]$$


$$(2) \quad e_S = \sqrt{4 \cdot k_B \cdot T(K) \cdot R_S} \quad \left[\frac{V}{\sqrt{Hz}}\right] \quad \text{Thermal noise of } R_S$$

$$(3) \quad e_{R_1 \parallel R_2} = \sqrt{4 \cdot k_B \cdot T(K) \cdot \left[\frac{R_1 \cdot R_2}{R_1 + R_2}\right]} \quad \left[\frac{V}{\sqrt{Hz}}\right] \quad \text{Thermal noise of } R_1 \parallel R_2$$

$$(4) \quad k_B = 1.38065 \cdot 10^{-23} \quad \left[\frac{J}{K}\right] \quad \text{Boltzmann Constant}$$

$$(5) \quad T(K) = 273.15 + T(^{\circ}C) \quad [K] \quad \text{Temperature in kelvins}$$

(B) Noise in Inverting Gain Configuration



Noise at the output is given as E_O , where:

$$(6) \quad E_O = \left(1 + \frac{R_2}{R_S + R_1}\right) \cdot \sqrt{(e_N)^2 + (e_{R_1 + R_S \parallel R_2})^2 + \left(i_N \cdot \left[\frac{(R_S + R_1) \cdot R_2}{R_S + R_1 + R_2}\right]\right)^2} \quad [V_{RMS}]$$

$$(7) \quad e_{R_1 + R_S \parallel R_2} = \sqrt{4 \cdot k_B \cdot T(K) \cdot \left[\frac{(R_S + R_1) \cdot R_2}{R_S + R_1 + R_2}\right]} \quad \left[\frac{V}{\sqrt{Hz}}\right] \quad \text{Thermal noise of } (R_1 + R_S) \parallel R_2$$

$$(8) \quad k_B = 1.38065 \cdot 10^{-23} \quad \left[\frac{J}{K}\right] \quad \text{Boltzmann Constant}$$

$$(9) \quad T(K) = 273.15 + T(^{\circ}C) \quad [K] \quad \text{Temperature in kelvins}$$

其中：

- e_n 是放大器的电压噪声频谱密度。对于 OPAx189 系列运算放大器， $e_n = 5.2\text{nV}/\sqrt{\text{Hz}}$ (1kHz 时)。
- i_n 是放大器的电流噪声频谱密度。对于 OPAx189 系列运算放大器， $i_n = 165\text{fA}/\sqrt{\text{Hz}}$ (1kHz 时)。

图 8-6. 增益配置中的噪声计算

8.4 器件功能模式

OPA189 具有单一功能模式，可在电源电压大于 4.5V ($\pm 2.25\text{V}$) 时工作。OPA189 的最大电源电压为 36V ($\pm 18\text{V}$)。

9 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。


9.1 应用信息

OPAx189 运算放大器兼具精密的失调电压和漂移与出色的总体性能，因此是许多精密应用的理想选择。仅 $0.005\mu\text{V}/^\circ\text{C}$ 的精密温漂可在整个温度范围内提供稳定性。此外，该器件还集出色的 CMRR、PSRR 和 A_{OL} 直流性能与出色的低噪声运行于一体。与所有放大器一样，具有嘈杂或者高阻抗电源的应用需要放置在靠近器件引脚的去耦合电容器。在大多数情况下， $0.1\mu\text{F}$ 电容器已足够满足需求。

以下应用示例仅突出少数几个可以使用 OPAx189 的电路。

9.2 典型应用

9.2.1 25kHz 低通滤波器



Copyright © 2017, Texas Instruments Incorporated

图 9-1. 25kHz 低通滤波器

9.2.1.1 设计要求

低通滤波器通常用于在信号处理应用中降低噪声并防止混叠。OPAx189 器件用于构建高速、高精度的有源滤波器。图 9-1 显示了信号处理应用中常见的二阶低通滤波器。

本设计示例使用以下参数：

- 增益 = 5V/V (反相增益)
- 低通截止频率 = 25kHz
- 通带中增益峰值为 3dB 的二阶切比雪夫滤波器响应

9.2.1.2 详细设计流程

图 9-1 展示了用于低通网络功能的无限增益多反馈电路。使用 [方程式 1](#) 计算电压传递函数。

$$\frac{\text{Output}}{\text{Input}}(s) = \frac{-1/R_1 R_3 C_2 C_5}{s^2 + (s/C_2)(1/R_1 + 1/R_3 + 1/R_4) + 1/R_3 R_4 C_2 C_5} \quad (1)$$

该电路将产生信号反转。对于该电路，直流增益和低通截止频率可通过 [公式 2](#) 计算得出：

$$\begin{aligned} \text{Gain} &= \frac{R_4}{R_1} \\ f_c &= \frac{1}{2\pi} \sqrt{1/R_3 R_4 C_2 C_5} \end{aligned} \quad (2)$$

可使用软件工具简化滤波器设计。**WEBENCH®** 滤波设计器是一款简单、功能强大且易于使用的有源滤波器设计程序。借助 [WEBENCH® 滤波设计器](#)，用户可使用精选 TI 运算放大器和 TI 供应商合作伙伴提供的无源器件来打造出色的滤波器设计方案。

WEBENCH 设计中心以基于网络的工具形式提供 **WEBENCH** 滤波器设计器，让板级设计师能够通过该工具在几分钟内创建、优化和仿真完整的多级有源滤波器解决方案。

9.2.1.3 应用曲线





图 9-2. OPAx189 二阶 25kHz 切比雪夫低通滤波器

9.2.2 采用 3.3V 电源且适用于 ADC 的分立式 INA + 衰减

备注

以下几部分中显示的 TINA-TI™ 软件文件需要安装 TINA™ 软件 (来自 DesignSoft™) 或 TINA-TI 仿真软件。有关更多信息, 请参阅节 12.1.1.1。

图 9-3 显示了 OPAx189 如何用作精密分立式仪表放大器 (具有衰减功能) 的高电压、高阻抗前端的示例。INA159 提供了使该电路与 3.3V 或 5V 模数转换器 (ADC) 轻松连接的衰减功能。请点击以下链接来下载 TINA-TI 软件文件: [分立式 INA](#)。




Copyright © 2017, Texas Instruments Incorporated

$$(1) V_{OUT} = V_{DIFF} \times (41/5) + (Ref\ 1)/2.$$

图 9-3. 采用 3.3V 电源且适用于 ADC 的分立式 INA + 衰减

9.2.3 桥式放大器

图 9-4 显示了桥式放大器的基本配置。请点击以下链接来下载 TINA-TI 软件文件：[桥式放大器电路](#)。




Copyright © 2017, Texas Instruments Incorporated

图 9-4. 桥式放大器

9.2.4 低侧电流监控器

图 9-5 显示了低侧电流感应应用中配置的 OPAX189。负载电流 (I_{LOAD}) 在分流电阻器 (R_{SHUNT}) 上产生压降。此电压由 OPAX189 以 201 倍的增益放大。在本示例中，负载电流的设置范围为 0A 至 500mA，对应于 0V 至 10V 的输出电压范围。该输出范围可通过更改分流电阻器或配置的增益进行调整。请点击以下链接来下载 TINA-TI 软件文件：[电流检测电路](#)。




Copyright © 2017, Texas Instruments Incorporated

图 9-5. 低侧电流监控器

9.2.5 可编程电源

图 9-6 展示了 OPAx189 可配置为精密可编程电源 (使用 16 位电压输出 DAC8581 和 OPA548 高电流放大器)。该应用将数模转换器 (DAC) 电压放大五倍, 并处理多种容性负载和电流负载。前端中的 OPAx189 在各种输入和条件下提供高精度并实现低漂移。请点击以下链接来下载 TINA-TI 软件文件: [可编程电源电路](#)。




Copyright © 2017, Texas Instruments Incorporated

图 9-6. 可编程电源

9.2.6 具有线性化功能的 RTD 放大器

有关对图 9-7 的深度分析, 请参阅 [电阻式温度检测器的模拟线性化](#)。请点击以下链接来下载 TINA-TI 软件文件: [具有线性化功能的 RTD 放大器](#)。



Copyright © 2017, Texas Instruments Incorporated

(1) R₅ 提供正变化激励以使输出线性化。


图 9-7. 具有线性化功能的 RTD 放大器

9.3 系统示例

9.3.1 24 位 Δ - Σ 差分称重传感器或应变仪传感器信号调节

OPAx189 随 ADS1225 一起用于 24 位差分称重传感器或应变仪传感器信号调节系统中。一对 OPAx189 放大器采用两放仪表放大器 (IA) 配置，并且具有带限功能以降低噪声并实现高电容驱动。称重传感器由 5V 的激励电压 (表示为 V_{EX}) 供电，并提供与施力成比例的差分电压。该差分电压可能非常小，并且两个输出都偏置到 $V_{EX} / 2$ 。

本示例中采用 OPAx189 的原因是其具有出色的输入失调电压 ($0.4\mu V$) 和输入失调电压漂移 ($0.005\mu V/^\circ C$)、低宽带噪声 ($5.2nV/\sqrt{Hz}$) 和零闪烁噪声以及出色的线性度和高输入阻抗。双放大器 IA 配置消除了直流偏置并放大了目标差分信号，而且能驱动 24 位 Δ - Σ ADS1225 模数转换器 (ADC) 进行采集和转换。ADS1225 具有 100-SPS 数据速率、单周期趋稳能力，以及使用专用 START 引脚进行简单转换控制的功能。



Copyright © 2017, Texas Instruments Incorporated

图 9-8. 24 位差分称重传感器或应变仪传感器信号调节原理图

10 电源建议

OPAx189 的额定工作电压为 4.5V 至 36V ($\pm 2.25\text{V}$ 至 $\pm 18\text{V}$) ; 多种规格适用于

- 40°C 至 +125°C 的温度范围。 [典型特性](#) 部分介绍了可能会随工作电压或温度而显著变化的参数。

小心

电源电压大于 40V 会对器件造成损坏 (请参阅 [绝对最大额定值](#) 表。)

将 0.1 μF 旁路电容器置于电源引脚附近, 可减少从高噪声电源或

高阻抗电源中耦合进来的误差。有关旁路电容器位置的更多详细信息, 请参阅 [布局](#) 部分。


11 布局

11.1 布局指南

为了实现器件的最佳工作性能，应使用良好的 PCB 布局实践，包括：

- 噪声可通过全部电路电源引脚及运算放大器本身传入模拟电路。旁路电容器通过提供模拟电路的本地低阻抗电源来减少耦合噪声。
 - 在每个电源引脚和接地端之间连接低 ESR 0.1 μ F 陶瓷旁路电容器，放置位置尽量靠近器件。针对单电源应用，V+ 与接地端之间可以接入单个旁路电容器。
- 将电路中模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地层有助于散热和减少电磁干扰 (EMI) 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流的流动。有关更多详细信息，请参阅[运算放大器设计组件 PCB 技术简报](#)。
- 为了减少寄生耦合，请让输入走线尽可能远离电源走线或输出走线。如果这些走线不能保持分离，则敏感走线与有噪声走线垂直相交比平行更好。
- 外部组件的位置应尽量靠近器件。如图 11-1 所示，保持 RF 和 RG 接近反相输入可以最大限度地减少寄生电容。
- 尽可能缩短输入走线的长度。切记：输入走线是电路中最敏感的部分。
- 考虑在关键走线周围设定驱动型低阻抗保护环。这样可显著减少附近走线在不同电势下产生的漏电流。
- 为获得最佳性能，TI 建议在组装 PCB 板后对其进行清洁。
- 任何精密集成电路都可能因湿气渗入塑料封装中而出现性能变化。请遵循所有的 PCB 水清洁流程，TI 建议将 PCB 组装烘干，以去除清洁时渗入器件封装中的湿气。大多数情形下，清洗后在 85°C 下低温烘干 30 分钟即可。

11.2 布局示例



Copyright © 2017, Texas Instruments Incorporated

图 11-1. 差分放大器配置的运算放大器电路板布局

12 器件和文档支持

12.1 器件支持

12.1.1 开发支持

12.1.1.1 TINA-TI™ 仿真软件 (免费下载)

TINA-TI 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从 Analog eLab Design Center (模拟电子实验室设计中心) [免费下载](#)。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

备注

必须安装 TINA 软件 (从 DesignSoft) 或者 TINA-TI 软件后才能使用这些文件。请从 [TINA-TI 文件夹](#) 中下载免费的 TINA-TI 仿真软件。

12.1.1.2 TI 精密设计

欲获取 TI 高精度设计，请访问 <http://www.ti.com/ww/en/analog/precision-designs/>。TI 精密设计是由 TI 公司的精密模拟应用专家创建的模拟解决方案，提供了许多实用电路的工作原理、元件选择、模拟、完整 PCB 电路原理图和布局布线、物料清单以及性能测量结果。

12.2 文档支持

12.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [零漂移放大器：特性和优势 应用简报](#)
- 德州仪器 (TI), [PCB 是一个运算放大器设计的组件 技术简报](#)
- 德州仪器 (TI), [运算放大器增益稳定性，第 3 部分：交流增益误差分析 技术简报](#)
- 德州仪器 (TI), [运算放大器增益稳定性，第 2 部分：直流增益误差分析 技术简报](#)
- 德州仪器 (TI), [在全差分有源滤波器中使用无限增益、MFB 滤波器拓扑 技术简报](#)
- 德州仪器 (TI), [运算放大器性能分析 应用简报](#)
- 德州仪器 (TI), [运算放大器的单电源操作 应用简报](#)
- 德州仪器 (TI), [调优放大器 应用简报](#)
- 德州仪器 (TI), [无铅组件涂层的货架期评估 应用报告](#)
- 德州仪器 (TI), [反馈曲线图定义运算放大器交流性能 应用简报](#)
- 德州仪器 (TI), [运算放大器的 EMI 抑制比 \(以 OPA333 和 OPA333-Q1 为例\) 应用报告](#)
- 德州仪器 (TI), [电阻式温度检测器的模拟线性化 技术简报](#)
- 德州仪器 (TI), [TI 精密设计 TIPD102 高侧电压电流 \(V-I\) 转换器 参考指南](#)

12.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.4 支持资源

[TI E2E™ 支持论坛](#) 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

12.5 商标

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.
TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.
蓝牙® is a registered trademark of Bluetooth SIG, Inc.
WEBENCH® is a registered trademark of Texas Instruments.
所有商标均为其各自所有者的财产。

12.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.7 术语表

TI 术语表 本术语表列出并解释了术语、首字母缩略词和定义。

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA189ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA189
OPA189ID.B	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA189
OPA189IDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1CTV
OPA189IDBVR.B	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1CTV
OPA189IDBVT	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1CTV
OPA189IDBVT.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1CTV
OPA189IDBVTG4.B	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	1CTV
OPA189IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	1CS6
OPA189IDGKR.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	1CS6
OPA189IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	1CS6
OPA189IDGKT.B	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	1CS6
OPA189IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA189
OPA189IDR.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA189
OPA189IDRG4.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	OPA189
OPA2189ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OP2189
OPA2189ID.B	Active	Production	SOIC (D) 8	75 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OP2189
OPA2189IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	1VQQ
OPA2189IDGKR.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	1VQQ
OPA2189IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	1VQQ
OPA2189IDGKT.B	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	1VQQ
OPA2189IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OP2189
OPA2189IDR.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OP2189
OPA4189IDR	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189
OPA4189IDR.B	Active	Production	SOIC (D) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189
OPA4189IDT	Active	Production	SOIC (D) 14	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189
OPA4189IDT.B	Active	Production	SOIC (D) 14	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189
OPA4189IPWR	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189
OPA4189IPWR.B	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189
OPA4189IPWT	Active	Production	TSSOP (PW) 14	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA4189IPWT.B	Active	Production	TSSOP (PW) 14	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	OPA4189

- ⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).
- ⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- ⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- ⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- ⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- ⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA189IDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
OPA189IDBVT	SOT-23	DBV	5	250	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
OPA189IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA189IDGKT	VSSOP	DGK	8	250	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA189IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2189IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2189IDGKT	VSSOP	DGK	8	250	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2189IDR	SOIC	D	8	2500	330.0	12.8	6.4	5.2	2.1	8.0	12.0	Q1
OPA4189IDR	SOIC	D	14	3000	330.0	16.4	6.5	9.5	2.1	8.0	16.0	Q1
OPA4189IDT	SOIC	D	14	250	330.0	16.4	6.5	9.5	2.1	8.0	16.0	Q1
OPA4189IPWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
OPA4189IPWT	TSSOP	PW	14	250	180.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA189IDBVR	SOT-23	DBV	5	3000	213.0	191.0	35.0
OPA189IDBVT	SOT-23	DBV	5	250	213.0	191.0	35.0
OPA189IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA189IDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA189IDR	SOIC	D	8	2500	356.0	356.0	35.0
OPA2189IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2189IDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA2189IDR	SOIC	D	8	2500	366.0	364.0	50.0
OPA4189IDR	SOIC	D	14	3000	366.0	364.0	50.0
OPA4189IDT	SOIC	D	14	250	366.0	364.0	50.0
OPA4189IPWR	TSSOP	PW	14	3000	356.0	356.0	35.0
OPA4189IPWT	TSSOP	PW	14	250	210.0	185.0	35.0

TUBE




*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
OPA189ID	D	SOIC	8	75	506.6	8	3940	4.32
OPA189ID.B	D	SOIC	8	75	506.6	8	3940	4.32
OPA2189ID	D	SOIC	8	75	517	7.87	635	4.25
OPA2189ID.B	D	SOIC	8	75	517	7.87	635	4.25

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT

**NOTES:**


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:



1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司