

LMV55x 3MHz 低功耗 RRO 放大器

1 特性

- 在 3V 和 5V 电压下具有额定性能
- 高单位增益带宽: 3MHz
- 电源电流 (每个放大器): 37 μ A
- CMRR 93 dB
- PSRR 90 dB
- 转换速率为 1V/ μ s
- 100k Ω 负载下以电源轨为基准的输出摆幅为 70mV
- 总谐波失真: 1kHz、2k Ω 时为 0.003%
- 温度范围: -40 $^{\circ}$ C 至 125 $^{\circ}$ C

2 应用

- 有源滤波器
- 便携式设备
- 汽车
- 电池供电型系统
- 传感器和仪表

3 说明

LMV55x 是采用 TI 先进的 VIP50 工艺的高性能、低功耗运算放大器。这些器件具有 3MHz 带宽, 并且电流消耗仅为 37 μ A (每个放大器), 其带宽功率比是同类运算放大器中较为出色的。这些超低功耗放大器具有单位增益稳定性, 可为需要宽带宽的超低功耗应用提供出色的解决方案。

LMV55x 具有一个轨至轨输出级和一个低至低于接地值的扩展输入共模范围。


LMV55x 的工作电源电压范围为 2.7V 至 5.5V。这些放大器可在宽温度范围 (-40 $^{\circ}$ C 至 125 $^{\circ}$ C) 内工作, 是汽车应用、传感器应用以及便携式仪表应用的理想选择。LMV551 采用超小型 5 引脚 SC70 和 5 引脚 SOT-23 封装。LMV552 采用 8 引脚 VSSOP 封装。LMV554 采用 14 引脚 TSSOP 封装。

器件信息(1)

| 器件型号 | 封装 | 封装尺寸 (标称值) |
|--------|------------|-----------------|
| LM551 | SOT-23 (5) | 2.90mm x 1.60mm |
| | SC70 (5) | 2.00mm x 1.25mm |
| LMV552 | VSSOP (8) | 3.00mm x 3.00mm |
| LMV554 | TSSOP (14) | 5.00mm x 4.40mm |


(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。

典型应用原理图



Copyright © 2016, Texas Instruments Incorporated

开环增益和相位与频率间的关系



目录

| | | | | | |
|----------|----------------|-----------|-----------|-------------------|-----------|
| 1 | 特性 | 1 | 8 | 以下一些应用中 | 18 |
| 2 | 应用 | 1 | 8.1 | 应用信息 | 18 |
| 3 | 说明 | 1 | 8.2 | 典型应用 | 18 |
| 4 | 修订历史记录 | 2 | 8.3 | 注意事项 | 20 |
| 5 | 引脚配置和功能 | 3 | 9 | 电源相关建议 | 20 |
| 6 | 规格 | 5 | 10 | 布局 | 20 |
| 6.1 | 绝对最大额定值 | 5 | 10.1 | 布局指南 | 20 |
| 6.2 | ESD 额定值 | 5 | 10.2 | 布局示例 | 21 |
| 6.3 | 建议运行条件 | 5 | 11 | 器件和文档支持 | 22 |
| 6.4 | 热性能信息 | 5 | 11.1 | 器件支持 | 22 |
| 6.5 | 电气特性: 3V | 6 | 11.2 | 文档支持 | 22 |
| 6.6 | 电气特性: 5V | 7 | 11.3 | 相关链接 | 22 |
| 6.7 | 典型特性 | 9 | 11.4 | 接收文档更新通知 | 22 |
| 7 | 详细 说明 | 14 | 11.5 | 社区资源 | 22 |
| 7.1 | 概述 | 14 | 11.6 | 商标 | 22 |
| 7.2 | 功能框图 | 14 | 11.7 | 静电放电警告 | 22 |
| 7.3 | 特性 说明 | 14 | 11.8 | 术语表 | 23 |
| 7.4 | 器件功能模式 | 15 | 12 | 机械、封装和可订购信息 | 23 |

4 修订历史记录


注: 之前版本的页码可能与当前版本有所不同。

| Changes from Revision G (February 2013) to Revision H | Page |
|--|-------------|
| • 已添加 <i>ESD 额定值表</i> 、 <i>特性说明</i> 部分, <i>器件功能模式</i> , <i>应用和实施</i> 部分, <i>电源建议</i> 部分, <i>布局</i> 部分, <i>器件和文档支持</i> 部分以及 <i>机械、封装和可订购信息</i> 部分 | 1 |
| • Changed <i>热性能信息</i> 表中的值以便与 JEDEC 标准一致。 | 5 |


| Changes from Revision F (February 2013) to Revision G | Page |
|--|-------------|
| • Changed 将美国国家半导体产品说明书的布局更改成了 TI 格式。 | 18 |

5 引脚配置和功能


DBV 和 DCK 封装
5 引脚 SOT-23 和 SC70
俯视图



DGK 封装
8 引脚 VSSOP
俯视图



PW 封装
14 引脚 TSSOP
俯视图



SOT-23 的 : LMV551

| 引脚 | | 类型 ⁽¹⁾ | 说明 |
|-----|--------|-------------------|------|
| 名称 | LMV551 | | |
| | | SOT-23、SC70 | |
| +IN | 1 | I | 同相输入 |
| -IN | 3 | I | 反相输入 |
| OUT | 4 | O | 输出 |
| V- | 2 | P | 负电源 |
| V+ | 5 | P | 正电源 |

(1) I = 输入 ; O = 输出 ; P = 电源

引脚功能 : LMV552 和 LMV554

| 引脚 | | | 类型 ⁽¹⁾ | 说明 |
|-------|--------|------------|-------------------|------------|
| 名称 | LMV552 | LMV554 | | |
| | | SOIC、VSSOP | SOIC、TSSOP | |
| +IN A | 3 | 3 | I | 同相输入, 通道 A |
| +IN B | 5 | 5 | I | 同相输入, 通道 B |
| +IN C | — | 10 | I | 同相输入, 通道 C |
| +IN D | — | 12 | I | 同相输入, 通道 D |
| -IN A | 2 | 2 | I | 反相输入, 通道 A |
| -IN B | 6 | 6 | I | 反相输入, 通道 B |
| -IN C | — | 9 | I | 反相输入, 通道 C |
| -IN D | — | 13 | I | 反相输入, 通道 D |
| OUT A | 1 | 1 | O | 输出, 通道 A |
| OUT B | 7 | 7 | O | 输出, 通道 B |
| OUT C | — | 8 | O | 输出, 通道 C |
| OUT D | — | 14 | O | 输出, 通道 D |
| V+ | 8 | 4 | P | 正电源 (最高) |
| V- | 4 | 11 | P | 负电源 (最低) |

(1) I = 输入 ; O = 输出 ; P = 电源

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内 (除非另有说明) ⁽¹⁾⁽²⁾

| | 最小值 | 最大值 | 单位 |
|--------------------------------|-------------|-------------|----|
| V_{IN} 差分电压 ($V^+ = 5V$ 时) | | ±2.5 | V |
| 电源电压 ($V^+ - V^-$) | | 6 | V |
| 输入/输出引脚电压 | $V^- - 0.3$ | $V^+ + 0.3$ | V |
| 结温, T_J ⁽³⁾ | | 150 | °C |
| 贮存温度, T_{stg} | -65 | 150 | °C |

- (1) 应力超出绝对最大额定值下列的值可能会对器件造成永久损坏。这些仅为在极端额定值下的工作情况，这不表示在这些条件下以及其它在超出推荐的操作条件下的任何其它操作时，器件能够功能性运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 如果需要军用/航天专用器件，请与德州仪器 (TI) 销售办事处/分销商联系以了解供货情况和技术规格。
- (3) 最大功耗是 $T_{J(MAX)}$ 、 θ_{JA} 的函数。任何环境温度下允许的最大功耗为 $P_D = (T_{J(MAX)} - T_A) / \theta_{JA}$ 。所有数字均适用于直接焊接到 PCB 的封装。

6.2 ESD 额定值

| | | 值 | 单位 | |
|------------------|-----------------------------|---------------|----|------|
| $V_{(ESD)}$ 静电放电 | 人体放电模型 (HBM) ⁽¹⁾ | ±2000 | V | |
| | 机器放电模型 (MM) ⁽²⁾ | LMV551 | | ±100 |
| | | LMV552/LMV554 | | ±250 |

- (1) 人体放电模型，适用标准 MIL-STD-883，Method 3015.7。
- (2) 机器放电模型，适用标准 JESD22-A115-A (JEDEC 的 ESD MM 标准) 电场诱导充电器件模型，适用标准 JESD22-C101-C (JEDEC 的 ESD FICDM 标准)。

6.3 建议运行条件

在自然通风条件下的工作温度范围内 (除非另有说明)

| | 最小值 | 标称值 | 最大值 | 单位 |
|----------------------|-----|-----|-----|----|
| 温度 ⁽¹⁾ | -40 | | 125 | °C |
| 电源电压 ($V^+ - V^-$) | 2.7 | | 5.5 | V |

- (1) 最大功耗是 $T_{J(MAX)}$ 、 θ_{JA} 的函数。任何环境温度下允许的最大功耗为 $P_D = (T_{J(MAX)} - T_A) / \theta_{JA}$ 。所有数字均适用于直接焊接到 PCB 的封装。

6.4 热性能信息

| 热度量 ⁽¹⁾ | LMV551 | | LMV552 | LMV554 | 单位 |
|-------------------------------------|--------------|------------|-------------|------------|------|
| | DBV (SOT-23) | DCK (SC70) | DGK (VSSOP) | PW (TSSOP) | |
| | 5 引脚 | 5 引脚 | 8 引脚 | 14 引脚 | |
| $R_{\theta JA}$ 结至环境热阻 | 213.6 | 303.5 | 200.3 | 134.9 | °C/W |
| $R_{\theta JC(top)}$ 结至外壳 (顶部) 热阻 | 174.8 | 135.5 | 89.1 | 60.9 | °C/W |
| $R_{\theta JB}$ 结至电路板热阻 | 72.6 | 81.1 | 120.9 | 77.3 | °C/W |
| Ψ_{JT} 结至顶部特征参数 | 56.6 | 8.4 | 21.7 | 11.5 | °C/W |
| Ψ_{JB} 结至电路板特征参数 | 72.2 | 80.4 | 119.4 | 76.7 | °C/W |
| $R_{\theta JC(bot)}$ 结至外壳 (底部) 热阻 | 不适用 | 不适用 | 不适用 | 不适用 | °C/W |

- (1) 有关传统和最新热指标的更多信息，请参阅 [半导体和 IC 封装热指标应用报告](#)。

6.5 电气特性：3V

 除非另有说明，否则所有限值均基于以下条件： $T_A = 25^\circ\text{C}$ ， $V^+ = 3\text{V}$ ， $V^- = 0\text{V}$ ， $V_{\text{CM}} = V^+/2 = V_{\text{O}}$ 。(1)

| 参数 | | 测试条件 | | 最小值 ⁽²⁾ | 典型值 ⁽²⁾ | 最大值 ⁽²⁾ | 单位 | |
|----------------------------|-----------------------|--|---|---|--------------------|------------------------|------------------------------|----|
| V_{OS} | 输入失调电压 | $T_A = 25^\circ\text{C}$ | | | 1 | 3 | mV | |
| | | $T_A = -40^\circ\text{C}$ 至 125°C | | | | 4.5 | | |
| $\text{TC } V_{\text{OS}}$ | 输入失调平均漂移 | $T_A = -40^\circ\text{C}$ 至 125°C | | | 3.3 | | $\mu\text{V}/^\circ\text{C}$ | |
| I_{B} | 输入偏置电流 ⁽³⁾ | $T_A = 25^\circ\text{C}$ | | | 20 | 38 | nA | |
| I_{OS} | 输入失调电流 | $T_A = 25^\circ\text{C}$ | | | 1 | 20 | nA | |
| CMRR | 共模抑制比 | $0\text{V} \leq V_{\text{CM}} \leq 2\text{V}$ | $T_A = 25^\circ\text{C}$ | | 74 | 92 | dB | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 72 | | | |
| PSRR | 电源抑制比 | $3\text{V} \leq V^+ \leq 5\text{V}$ ， $V_{\text{CM}} = 0.5\text{V}$ | LMV551 和 LMV552 | $T_A = 25^\circ\text{C}$ | | 80 | 92 | dB |
| | | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 78 | | |
| | | | LMV554 | $T_A = 25^\circ\text{C}$ | | 78 | 92 | |
| | | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 76 | | |
| | | $2.7\text{V} \leq V^+ \leq 5.5\text{V}$ ， $V_{\text{CM}} = 0.5\text{V}$ | LMV551 和 LMV552 | $T_A = 25^\circ\text{C}$ | | 80 | 92 | |
| | | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 78 | | |
| | | | LMV554 | $T_A = 25^\circ\text{C}$ | | 78 | 92 | |
| | | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 76 | | |
| CMVR | 输入共模电压 | $\text{CMRR} \geq 68\text{dB}$ | $T_A = 25^\circ\text{C}$ | | 0 | 2.1 | V | |
| | | $\text{CMRR} \geq 60\text{dB}$ | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 0 | 2.1 | | |
| A_{VOL} | 大信号电压增益 | $0.4\text{V} \leq V_{\text{O}} \leq 2.6\text{V}$ ， $R_{\text{L}} = 100\text{k}\Omega$ (连接至 $V^+/2$) | LMV551 和 LMV552 | $T_A = 25^\circ\text{C}$ | | 81 | 90 | dB |
| | | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 78 | | |
| | | | LMV554 | $T_A = 25^\circ\text{C}$ | | 79 | 90 | |
| | | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 77 | | |
| | | $0.4\text{V} \leq V_{\text{O}} \leq 2.6\text{V}$ ， $R_{\text{L}} = 10\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | | | 71 | 80 | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 68 | | |
| V_{O} | 输出摆幅高 | $R_{\text{L}} = 100\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | | 40 | 48 | mV (相对于电源轨) | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 58 | | |
| | | $R_{\text{L}} = 10\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | | 85 | 100 | | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 120 | | |
| | 输出摆幅低 | $R_{\text{L}} = 100\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | | 50 | 65 | | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 77 | | |
| | | $R_{\text{L}} = 10\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | | 95 | 110 | | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 130 | | |
| I_{SC} | 输出短路电流 | 拉电流 ⁽⁴⁾ | | | 10 | mA | | |
| | | 灌电流 ⁽⁴⁾ | | | 25 | | | |
| I_{S} | 电源电流 (每个放大器) | $T_A = 25^\circ\text{C}$ | | | 34 | 42 | μA | |
| | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | | 52 | | |
| SR | 压摆率 | $A_{\text{V}} = +1$ ， 10% 至 90% ⁽⁵⁾ | | | 1 | $\text{V}/\mu\text{s}$ | | |
| ϕ_{m} | 相位裕度 | $R_{\text{L}} = 10\text{k}\Omega$ ， $C_{\text{L}} = 20\text{pF}$ | | | 75 | $^\circ$ | | |

(1) 电气表的值仅适用于所示温度下的工厂测试条件。工厂测试条件会使器件的自发热大受限制，使得 $T_{\text{J}} = T_{\text{A}}$ 。在 $T_{\text{J}} = T_{\text{A}}$ 的内部自发热条件下，某些参数性能规格（如电气表中所示）无法得到保证。

(2) 限值均在 25°C 下经过 100% 生产检测。使用统计质量控制 (SQC) 方法通过关联确保工作温度范围的限值。

(3) 正电流相当于流入器件的电流。

(4) 此部件不受短路保护，所以不建议在重阻性负载下运行。

(5) 压摆率是上升压摆率和下降压摆率的平均值。

电气特性：3V (continued)

除非另有说明，否则所有限值均基于以下条件： $T_A = 25^\circ\text{C}$ ， $V^+ = 3\text{V}$ ， $V^- = 0\text{V}$ ， $V_{\text{CM}} = V^+/2 = V_{\text{O}}$ 。(1)

| 参数 | 测试条件 | 最小值 ⁽²⁾ | 典型值 ⁽²⁾ | 最大值 ⁽²⁾ | 单位 |
|----------------|---|--------------------|--------------------|--------------------|------------------------------|
| GBW 增益带宽积 | | | 3 | | MHz |
| e_n 输入基准电压噪声 | $f = 100\text{kHz}$ | | 70 | | $\text{nV}/\sqrt{\text{Hz}}$ |
| | $f = 1\text{kHz}$ | | 70 | | |
| i_n 输入基准电流噪声 | $f = 100\text{kHz}$ | | 0.1 | | $\text{pA}/\sqrt{\text{Hz}}$ |
| | $f = 1\text{kHz}$ | | 0.15 | | |
| THD 总谐波失真 | $f = 1\text{kHz}$ ， $A_V = 2$ ， $R_L = 2\text{k}\Omega$ | | 0.003% | | |

6.6 电气特性：5V

除非另有说明，否则所有限值均基于以下条件： $T_A = 25^\circ\text{C}$ ， $V^+ = 5\text{V}$ ， $V^- = 0\text{V}$ ， $V_{\text{CM}} = V^+/2 = V_{\text{O}}$ 。(1)

| 参数 | 测试条件 | 最小值 ⁽²⁾ | 典型值 ⁽³⁾ | 最大值 ⁽²⁾ | 单位 | |
|-----------------------------|---|--|--|--------------------|------------------------------|-------------|
| V_{OS} 输入失调电压 | $T_A = 25^\circ\text{C}$ | | 1 | 3 | mV | |
| | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 4.5 | | |
| TC V_{OS} 输入失调平均漂移 | $T_A = 25^\circ\text{C}$ | | 3.3 | | $\mu\text{V}/^\circ\text{C}$ | |
| I_B 输入偏置电流 ⁽⁴⁾ | $T_A = 25^\circ\text{C}$ | | 20 | 38 | nA | |
| I_{OS} 输入失调电流 | | | 1 | 20 | nA | |
| CMRR 共模抑制比 | $T_A = 25^\circ\text{C}$ | | 76 | 93 | nA | |
| | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 74 | | | |
| PSRR 电源抑制比 | $3\text{V} \leq V^+ \leq 5\text{V}$ ， $V_{\text{CM}} = 0.5\text{V}$ | $T_A = 25^\circ\text{C}$ | 78 | 90 | dB | |
| | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | 75 | | | |
| | $2.7\text{V} \leq V^+ \leq 5.5\text{V}$ ， $V_{\text{CM}} = 0.5\text{V}$ | $T_A = 25^\circ\text{C}$ | 78 | 90 | | |
| | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | 75 | | | |
| CMVR 输入共模电压 | CMRR $\geq 68\text{dB}$ | $T_A = 25^\circ\text{C}$ | 0 | 4.1 | V | |
| | CMRR $\geq 60\text{dB}$ | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | 0 | 4.1 | | |
| A_{VOL} 大信号电压增益 | $0.4\text{V} \leq V_{\text{O}} \leq 4.6\text{V}$ ， $R_L = 100\text{k}\Omega$ (连接至 $V^+/2$) | | 78 | 90 | dB | |
| | | | 75 | | | |
| | $0.4\text{V} \leq V_{\text{O}} \leq 4.6\text{V}$ ， $R_L = 10\text{k}\Omega$ (连接至 $V^+/2$) | | 75 | 80 | | |
| V_{O} | 输出摆幅高 | $R_L = 100\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | 70 | 92 | mV (相对于电源轨) |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 122 | |
| | | $R_L = 10\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | 125 | 155 | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 210 | |
| | 输出摆幅低 | $R_L = 100\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | 60 | 70 | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 82 | |
| | | $R_L = 10\text{k}\Omega$ (连接至 $V^+/2$) | $T_A = 25^\circ\text{C}$ | 110 | 130 | |
| | | | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | 155 | |
| I_{SC} 输出短路电流 | 拉电流 ⁽⁵⁾ | | 10 | | mA | |
| | 灌电流 ⁽⁵⁾ | | 25 | | | |
| I_S 电源电流 (每个放大器) | $T_A = 25^\circ\text{C}$ | | 37 | 46 | μA | |
| | $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ | | | 54 | | |
| SR 压摆率 | $A_V = +1$ ， $V_{\text{O}} = 1V_{\text{PP}}$ 10% 至 90% ⁽⁶⁾ | | 1 | | V/ μs | |
| Φ_m 相位裕度 | $R_L = 10\text{k}\Omega$ ， $C_L = 20\text{pF}$ | | 75 | | ° | |
| GBW 增益带宽积 | | | 3 | | MHz | |

- 电气表的值仅适用于所示温度下的工厂测试条件。工厂测试条件会使器件的自发热大受限制，使得 $T_J = T_A$ 。在 $T_J = T_A$ 的内部自发热条件下，某些参数性能规格（如电气表中所示）无法得到保证。
- 限值均在 25°C 下经过 100% 生产检测。使用统计质量控制 (SQC) 方法通过关联确保工作温度范围的限值。
- 典型值表示评定特性时确定的最有可能达到的参数标准。实际典型值可能会随时间推移而变化，而且还取决于应用和配置。已发货生产材料未进行这些典型值测试，无法确保符合这些典型值。
- 正电流相当于流入器件的电流。
- 此部件不受短路保护，所以不建议在重阻性负载下运行。
- 压摆率是上升压摆率和下降压摆率的平均值。

LMV551, LMV552, LMV554

ZHCSI74H – FEBRUARY 2007 – REVISED AUGUST 2016

www.ti.com.cn
电气特性：5V (continued)

 除非另有说明，否则所有限值均基于以下条件： $T_A = 25^\circ\text{C}$ ， $V^+ = 5\text{V}$ ， $V^- = 0\text{V}$ ， $V_{CM} = V^+/2 = V_O$ 。(1)

| 参数 | | 测试条件 | 最小值 ⁽²⁾ | 典型值 ⁽³⁾ | 最大值 ⁽²⁾ | 单位 |
|-------|----------|---|--------------------|--------------------|--------------------|------------------------------|
| e_n | 输入基准电压噪声 | $f = 100\text{kHz}$ | | 70 | | $\text{nV}/\sqrt{\text{Hz}}$ |
| | | $f = 1\text{kHz}$ | | 70 | | |
| i_n | 输入基准电流噪声 | $f = 100\text{kHz}$ | | 0.1 | | $\text{pA}/\sqrt{\text{Hz}}$ |
| | | $f = 1\text{kHz}$ | | 0.15 | | |
| THD | 总谐波失真 | $f = 1\text{kHz}$ ， $A_V = 2$ ， $R_L = 2\text{k}\Omega$ | | 0.003% | | |

6.7 典型特性




Figure 1. 开环增益和相位随容性负载的变化




Figure 2. 开环增益和相位随阻性负载的变化




Figure 3. 开环增益和相位随阻性负载的变化




Figure 4. 开环增益和相位随阻性负载的变化




Figure 5. 开环增益和相位随阻性负载的变化










Figure 6. 压摆率与电源电压间的关系

典型特性 (continued)



典型特性 (continued)




Figure 13. THD+N 与幅度间的关系




Figure 14. THD+N 与幅度间的关系




Figure 15. 电源电流与电源电压间的关系




Figure 16. V_{OS} 与 V_{CM} 间的关系




Figure 17. V_{OS} 与 V_{CM} 间的关系




Figure 18. V_{OS} 与电源电压间的关系

典型特性 (continued)




Figure 19. I_{BIAS} 与 V_{CM} 间的关系




Figure 20. I_{BIAS} 与 V_{CM} 间的关系




Figure 21. I_{BIAS} 与电源电压间的关系




Figure 22. 正输出摆幅与电源电压间的关系




Figure 23. 负输出摆幅与电源电压间的关系




Figure 24. 正输出摆幅与电源电压间的关系

典型特性 (continued)





Figure 25. 负输出摆幅与电源电压间的关系

7 详细 说明

7.1 概述

LMV55x 是采用 TI 先进的 VIP50 工艺的高性能、低功耗运算放大器。这些器件具有 3MHz 带宽，并且电流消耗仅为 37 μ A（每个放大器），其带宽功率比是同类运算放大器中较为出色的。此类放大器具有单位增益稳定性，可为需要宽带低功耗的应用提供出色的解决方案。

7.2 功能框图



（每个放大器）

7.3 特性 说明

此放大器的差分输入包含一个同相输入 (+IN) 和一个反相输入 (-IN)。放大器仅放大两个输入之间的电压差，这称为差分输入电压。运算放大器的输出电压 V_{OUT} 由 Equation 1 给出：

$$V_{OUT} = A_{OL} (IN^+ - IN^-)$$

其中

- A_{OL} 是放大器的开环增益，通常约为 100dB (100,000x，或 10uV/V)。 (1)

7.3.1 低电压和低功耗运行

在电源电压为 3V 和 5V 时，LMV55x 的性能能够得到保证，并可保证在 2.7V 至 5.5V 之间的所有电源电压下正常工作。在此电源电压范围内，LMV55x 消耗的电源电流极低，小于 37 μ A（每个放大器）。

7.3.2 宽带宽

每个放大器的带宽功率比为 3MHz : 37 μ A，是有史以来实现的最佳带宽功率比之一。因此，这些器件非常适合低功耗信号处理应用，如便携式媒体播放器和仪表。

7.3.3 低输入参考噪声

LMV55x 提供的平带输入基准电压噪声密度为 70nV/ $\sqrt{\text{Hz}}$ ，这显著优于超低功耗运算放大器的预期噪声性能。此类运算放大器还具有非常低的 1/f 噪声转角频率 (4Hz)。此噪声规格使得 LMV55x 非常适合低功耗应用如，PDA 和便携式传感器。

7.3.4 接地感应和轨至轨输出

LMV55x 每个器件均具有一个轨至轨输出级，这可提供尽可能最大的输出动态范围。这对于需要大输出摆幅的应用尤其重要。此器件的输入共模范围包括负电源轨，允许在单电源供电时直接感应地面。

7.3.5 小型尺寸

LMV55x 小尺寸封装可以节省印刷电路板空间，从而打造出更小、更紧凑的电子产品设计。信号源和运算放大器之间的较长迹线使得信号路径易受噪声的影响。通过使用物理上更小的封装，可将放大器放置在更靠近信号源的位置，从而降低噪声拾取、增强信号完整性。

7.4 器件功能模式

7.4.1 运算放大器电路的稳定性

7.4.1.1 稳定性和容性负载

如“相位裕度与容性负载间的关系”图所示，在 C_L 大于 100pF 的情况下，相位裕度显著减小。这是因为，运算放大器旨在为低电源电流提供尽可能最大的带宽。如果要稳定放大器以获得更高的容性负载，则需要急剧增加电源电流，或需要高容值内部补偿电容，而这会减少运算放大器带宽。因此，如果要使用 LMV55x 来驱动更高的容性负载，必须对其进行外部补偿。





Figure 26. 运算放大器的增益与频率间的关系

理想情况下，运算放大器的主极点应接近直流，从而使其增益相对于频率以 20dB/十倍频的速率衰减。如果此衰减率（又称为接近率（ROC））在运算放大器的单位增益带宽之前保持不变，则说明此运算放大器是稳定的。但是，如果将大电容添加至运算放大器的输出端，则它将结合运算放大器的输出阻抗，从而在其单位增益频率之前在其频率响应中形成另一个极点（Figure 26）。这样一来，ROC 会提高至 40dB/十倍频，并引起不稳定。

在这种情况下，可以使用一些技术来恢复电路的稳定性。所有这些方案背后的理念都是更改频率响应，以便可将 ROC 恢复到 20dB/十倍频，从而确保稳定性。

7.4.1.1.1 环路内补偿

Figure 27 展示了一种称为“环路内”补偿的补偿技术，此技术在反馈环路中采用 RC 反馈电路来稳定同相放大器配置。一个低阻值串联电阻 R_S 用于隔离放大器输出和负载电容 C_L ，同时还有一个低容值电容 C_F 插入到反馈电阻器上以便在出现较高频率时旁路掉 C_L 。



Copyright © 2016, Texas Instruments Incorporated

Figure 27. 环路内补偿

器件功能模式 (continued)

确定 R_S 和 C_F 的方法是确保影响 C_F 的零点与影响 C_L 的极点处于同一频率。这可以确保通过零点的存在来补偿第二个极点对传递函数的影响，并且将 ROC 维持在 20dB/十倍频。对于 Figure 27 中显示的电路， R_S 和 C_F 的值都由 Equation 2 给定。维持 C_L 不同值的稳定性所需的 R_S 和 C_F 的值，以及获得的相位裕度都显示在 Table 1 中。 R_F 、 R_{IN} 和 R_L 将为 $10k\Omega$ ，而 R_{OUT} 为 340Ω 。

$$R_S = \frac{R_{OUT}R_{IN}}{R_F}$$

$$C_F = \left(1 + \frac{1}{A_{CL}}\right) \left(\frac{R_F + 2R_{IN}}{R_F^2}\right) C_L R_{OUT} \quad (2)$$


Table 1. 相位裕度

| C_L (pF) | R_S (Ω) | C_F (pF) | 相位裕度 ($^\circ$) |
|------------|--------------------|------------|-------------------|
| 50 | 340 | 8 | 47 |
| 100 | 340 | 15 | 42 |
| 150 | 340 | 22 | 40 |

尽管此方法可以为任何负载电容提供电路稳定性，但却以带宽为代价。电路的闭环带宽现在受限于 R_F 和 C_F 。

7.4.1.1.2 外部电阻器补偿

在某些应用中，在不影响带宽的情况下驱动容性负载至关重要。在这种情况下，环路补偿不是可行方案。[Figure 28](#) 中显示了更简单的补偿方案。将电阻器 R_{ISO} 串联在负载电容和输出之间。这在电路传递函数中引入一个零点，可以抵消负载电容形成的极点的影响，并确保稳定性。确定要使用的 R_{ISO} 的值时应依据 C_L 的大小和需要的性能水平。从 5Ω 到 50Ω 的值通常都足以确保稳定性。较大的 R_{ISO} 值会让系统出现较少的振铃和过冲，但也会限制电路的输出摆幅和短路电流。



Copyright © 2016, Texas Instruments Incorporated

Figure 28. 隔离电阻器补偿

8 以下一些应用中

NOTE

的应用和实现 信息 部分的信息不属于 TI 规格范围, TI 不承担其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计是否能够实现, 以确保系统功能。

8.1 应用信息

LMV55x 的工作电源电压范围为 2.7V 至 5.5V。这些放大器可在宽温度范围 (-40°C 至 125°C) 内工作, 是汽车应用、传感器应用 以及便携式仪表 应用的理想选择。

凭借 3MHz 的宽单位增益带宽、低输入参考噪声密度和出色的带宽/电源电流比等特性, LMV55x 非常适合低功耗滤波应用。有源滤波器拓扑结构 (如Figure 29 中所示的 Sallen-Key 低通滤波器) 具有广泛用途, 可用于设计各种滤波器 (切比雪夫、巴特沃斯或贝塞耳)。为了获得最佳结果, 放大器的带宽必须是滤波器频率带宽的八到十倍。不遵守这一准则可能导致放大器出现相移和过早滚降。特别是 Sallen-Key 拓扑结构可用于通过使用正反馈来抑制不需要的频率范围, 从而获得大范围的 Q。

8.2 典型应用




Figure 29. 两极 Sallen-Key 低通滤波器

8.2.1 设计要求

作为一个设计示例：

要求： $A_{LP} = 10$ ，带通纹波小于 1dB，且截止频率为 1kHz。

8.2.2 详细设计流程

讨论 Sallen-Key 低通滤波器拓扑的资源有很多。

德州仪器 (TI) 通过提供联机和单机版设计工具 (如 Webench Filter Designer 和 Filter Pro Desktop)，使滤波器设计变得更加简单。

在此设计中，我们使用单机版 Filter Pro Desktop。

对于此设计，将以下参数输入到 Filterpro 软件中：

1. 滤波器类型 = 低通
2. 增益 = 10V/V (20dB)
3. 通带频率 = 1kHz
4. 允许的纹波 = 1dB
5. 滤波器阶数 = 选中并设置为 2
6. 响应类型 = 巴特沃斯

典型应用 (continued)

7. 滤波器拓扑 = Sallen-Key
8. 组件容差 - 电阻器 = E96 1%
9. 组件容差 - 电容器 = E6 20%

输入这些值后，FilterPro 返回以下建议值：

1. $R1 = 44.2k\Omega$
2. $R2 = 38.3k\Omega$
3. $R3 = 2.49k\Omega$
4. $R4 = 22.6k\Omega$
5. $C1 = 10nF$
6. $C2 = 1.5nF$

LMV55x 的目标是低功耗运行。上述电阻值是针对标准 功耗应用而设定的。为了同时降低静态功耗和动态功耗，可增大电阻值。

最大功率消耗者是增益设置反馈电阻器 $R3$ 和 $R4$ ，因为它们是直流耦合的，并且代表着放大器的恒定直流负载。如果输出偏置于 2.5V，则流过反馈网络的电流为 $2.5V / (22.6k + 2.49k) = 99.6\mu A$ 。这远远超过放大器独自的 37uA 静态电流！反馈电阻器的大小从 22.6k 增大十倍到 226k，反馈网络中的电流可降至 9.9uA。

增大电阻值需要电容值按比例减小。如果电阻值增大 10 倍，则相应的电容值必须减小到 1/10。但是请注意，增大电阻值会增大贡献的噪声，而且将电容值减小到较小值会提高对杂散电容的敏感度。

此外还需要作出关于缩放滤波器组件 ($R1$ 、 $R2$ 、 $C1$ 和 $C2$) 的决定。 $R1$ 和 $R2$ 以交流耦合方式连接到输出端，所以只有流过这些电阻器的直流电流是 LMV55x 的输入偏置电流 (通常为 20nA)。然而，在大信号摆动期间，较大的交流电流可能会流过 $C2$ 和 $C1$ 。缩放滤波器组件也会降低峰值交流信号电流。如果预计交流信号很大 (几个 V_{pp}) 并且较频繁，那么缩放滤波器值可能有利于整体功耗。如果预计交流信号很小，可能不值得为了缩放这些值而在噪声方面进行折衷。

由于 LMV55x 具有双极性输入，为了保持直流精度，每个放大器输入端所见的等效电阻应相等以便消除偏置电流的影响。

为了通过消除偏置电流来保持直流精度，应保持以下关系：

$$(R1 + R2) = (R3 // R4) \quad (3)$$

幸运的是，Filter Pro 软件可以轻松更改和重新计算这些值。通过更改原理图选项卡中的任何滤波器组件 ($R1$ 、 $R2$ 、 $C1$ 和 $C2$) 的值，程序会自动重新计算和缩放这些组件。反过来，改变增益反馈组件 ($R3$ 或 $R4$) 也会使另一个反馈电阻器缩放。但是，Filter Pro 不会保持上面 Equation 3 所示的反馈元件和滤波器元件之间的关系。只要原始反馈电阻比保持不变，就可以适当“催长”和缩放反馈电阻值。




Figure 30. 1kHz Sallen-Key 低通滤波器及相应值

典型应用 (continued)

8.2.3 应用曲线

Figure 31 显示了 1KHz Sallen-Key 低通滤波器示例的仿真结果。




Figure 31. 1KHz 两极 Sallen-Key 低通滤波器结果

8.3 注意事项

应正确旁路掉电源。

在驱动容性负载（尤其是电缆、多路复用器和 ADC 输入）时，应向输出端添加串联电阻。

如果输入电压预计会超过电源电压，则应添加串联限流电阻器和外部肖特基钳位二极管。将电流限制为 1mA 或更小 (1kΩ/V)。

9 电源相关建议

为了正确运行，必须适当地对电源进行去耦。为了对电源线进行去耦，TI 建议将 10nF 电容器尽可能靠近运算放大器电源引脚放置。对于单电源，应在 V⁺ 和 V⁻ 电源引线之间放置一个电容器。对于双电源，应在 V⁺ 和接地端之间放置一个电容器，并在 V⁻ 和接地端之间放置一个电容器。

10 布局

10.1 布局指南

应使用低 ESR 电容器将 V⁺ 引脚旁路至接地引脚。

放置位置越靠近 V⁺ 引脚和接地引脚越好。

请注意，应最大限度减小由 V⁺ 引脚和接地引脚之间的旁路电容器连接形成的环路区域。

应将接地引脚连接至 PCB 接地平面的器件引脚。

应将反馈组件放置在尽可能靠近器件的位置，以最大限度减少杂散。

10.2 布局示例




Figure 32. SOT-23 布局示例

11 器件和文档支持

11.1 器件支持

11.1.1 开发支持

[LMV551 PSPICE 模型 \(SNOM060\)](#)

[LMV552 PSPICE 模型 \(SNOM061\)](#)

[LMV554 PSPICE 模型 \(SNOM062\)](#)

[《基于 SPICE 的 TINA-TI 模拟仿真程序》](#)

[DIP 适配器评估模块](#)

[TI 通用运算放大器评估模块](#)

[TI Filterpro 软件](#)

11.2 文档支持

11.2.1 相关文档

有关其他 应用, 请参阅以下文档: [《AN-31 运算放大器电路集合》 \(SNLA140\)](#)

11.3 相关链接

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件以及申请样片或购买产品的快速访问链接。

表 2. 相关链接

| 器件 | 产品文件夹 | 样片与购买 | 技术文档 | 工具和软件 | 支持和社区 |
|--------|----------------------|----------------------|----------------------|----------------------|----------------------|
| LMV551 | 单击此处 | 单击此处 | 单击此处 | 单击此处 | 单击此处 |
| LMV552 | 单击此处 | 单击此处 | 单击此处 | 单击此处 | 单击此处 |
| LMV554 | 单击此处 | 单击此处 | 单击此处 | 单击此处 | 单击此处 |

11.4 接收文档更新通知

要接收文档更新通知, 请导航至 TI.com.cn 上的器件产品文件夹。单击右上角的 [通知我](#) 进行注册, 即可每周接收产品信息更改摘要。有关更改的详细信息, 请查阅已修订文档中包含的修订历史记录。

11.5 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范, 并且不一定反映 TI 的观点; 请参阅 TI 的 [《使用条款》](#)。

TI E2E™ 在线社区 [TI 的工程师对工程师 \(E2E\) 社区](#)。此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中, 您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 [TI 参考设计支持](#) 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

11.6 商标

E2E is a trademark of Texas Instruments.

All other trademarks are the property of their respective owners.

11.7 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时, 应将导线一起截短或将装置放置于导电泡棉中, 以防止 MOS 门极遭受静电损伤。

11.8 术语表

[SLYZ022](#) — *TI* 术语表。

这份术语表列出并解释术语、缩写和定义。

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请参阅左侧的导航栏。

PACKAGING INFORMATION

| Orderable part number | Status (1) | Material type (2) | Package Pins | Package qty Carrier | RoHS (3) | Lead finish/ Ball material (4) | MSL rating/ Peak reflow (5) | Op temp (°C) | Part marking (6) |
|--------------------------------|---------------|----------------------|------------------|-----------------------|-------------|--------------------------------------|-----------------------------------|--------------|---------------------|
| LMV551MF/NOPB | Active | Production | SOT-23 (DBV) 5 | 1000 SMALL T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AF3A |
| LMV551MF/NOPB.A | Active | Production | SOT-23 (DBV) 5 | 1000 SMALL T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AF3A |
| LMV551MFX/NOPB | Active | Production | SOT-23 (DBV) 5 | 3000 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AF3A |
| LMV551MFX/NOPB.A | Active | Production | SOT-23 (DBV) 5 | 3000 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AF3A |
| LMV551MG/NOPB | Active | Production | SC70 (DCK) 5 | 1000 SMALL T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | A94 |
| LMV551MG/NOPB.A | Active | Production | SC70 (DCK) 5 | 1000 SMALL T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | A94 |
| LMV551MGX/NOPB | Active | Production | SC70 (DCK) 5 | 3000 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | A94 |
| LMV551MGX/NOPB.A | Active | Production | SC70 (DCK) 5 | 3000 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | A94 |
| LMV552MM/NOPB | Active | Production | VSSOP (DGK) 8 | 1000 SMALL T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AH3A |
| LMV552MM/NOPB.A | Active | Production | VSSOP (DGK) 8 | 1000 SMALL T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AH3A |
| LMV552MMX/NOPB | Active | Production | VSSOP (DGK) 8 | 3500 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AH3A |
| LMV552MMX/NOPB.A | Active | Production | VSSOP (DGK) 8 | 3500 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | AH3A |
| LMV554MT/NOPB | Active | Production | TSSOP (PW) 14 | 94 TUBE | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | LMV55 4MT |
| LMV554MT/NOPB.A | Active | Production | TSSOP (PW) 14 | 94 TUBE | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | LMV55 4MT |
| LMV554MTX/NOPB | Active | Production | TSSOP (PW) 14 | 2500 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | LMV55 4MT |
| LMV554MTX/NOPB.A | Active | Production | TSSOP (PW) 14 | 2500 LARGE T&R | Yes | SN | Level-1-260C-UNLIM | -40 to 125 | LMV55 4MT |

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LMV551 :

- Automotive : [LMV551-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadrant |
|----------------|--------------|-----------------|------|------|--------------------|--------------------|---------|---------|---------|---------|--------|---------------|
| LMV551MF/NOPB | SOT-23 | DBV | 5 | 1000 | 178.0 | 8.4 | 3.2 | 3.2 | 1.4 | 4.0 | 8.0 | Q3 |
| LMV551MFX/NOPB | SOT-23 | DBV | 5 | 3000 | 178.0 | 8.4 | 3.2 | 3.2 | 1.4 | 4.0 | 8.0 | Q3 |
| LMV551MG/NOPB | SC70 | DCK | 5 | 1000 | 178.0 | 8.4 | 2.25 | 2.45 | 1.2 | 4.0 | 8.0 | Q3 |
| LMV551MGX/NOPB | SC70 | DCK | 5 | 3000 | 178.0 | 8.4 | 2.25 | 2.45 | 1.2 | 4.0 | 8.0 | Q3 |
| LMV552MM/NOPB | VSSOP | DGK | 8 | 1000 | 178.0 | 12.4 | 5.3 | 3.4 | 1.4 | 8.0 | 12.0 | Q1 |
| LMV552MMX/NOPB | VSSOP | DGK | 8 | 3500 | 330.0 | 12.4 | 5.3 | 3.4 | 1.4 | 8.0 | 12.0 | Q1 |
| LMV554MTX/NOPB | TSSOP | PW | 14 | 2500 | 330.0 | 12.4 | 6.95 | 5.6 | 1.6 | 8.0 | 12.0 | Q1 |

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Length (mm) | Width (mm) | Height (mm) |
|----------------|--------------|-----------------|------|------|-------------|------------|-------------|
| LMV551MF/NOPB | SOT-23 | DBV | 5 | 1000 | 208.0 | 191.0 | 35.0 |
| LMV551MFX/NOPB | SOT-23 | DBV | 5 | 3000 | 208.0 | 191.0 | 35.0 |
| LMV551MG/NOPB | SC70 | DCK | 5 | 1000 | 208.0 | 191.0 | 35.0 |
| LMV551MGX/NOPB | SC70 | DCK | 5 | 3000 | 208.0 | 191.0 | 35.0 |
| LMV552MM/NOPB | VSSOP | DGK | 8 | 1000 | 208.0 | 191.0 | 35.0 |
| LMV552MMX/NOPB | VSSOP | DGK | 8 | 3500 | 367.0 | 367.0 | 35.0 |
| LMV554MTX/NOPB | TSSOP | PW | 14 | 2500 | 367.0 | 367.0 | 35.0 |

TUBE


*All dimensions are nominal

| Device | Package Name | Package Type | Pins | SPQ | L (mm) | W (mm) | T (μm) | B (mm) |
|-----------------|--------------|--------------|------|-----|--------|--------|--------|--------|
| LMV554MT/NOPB | PW | TSSOP | 14 | 94 | 495 | 8 | 2514.6 | 4.06 |
| LMV554MT/NOPB.A | PW | TSSOP | 14 | 94 | 495 | 8 | 2514.6 | 4.06 |

DCK0005A



PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

- 7. Publication IPC-7351 may have alternate designs.
- 8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE: 18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

PW0014A



PACKAGE OUTLINE
TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




DBV0005A

PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司