

LM644A2-Q1 适用于双侧冷却并具有热增强型封装和多相堆叠功能的 3V 至 36V 低 I_Q 双路 6A 汽车级降压转换器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 器件温度等级 1：-40°C 至 +125°C 环境温度范围
 - 工作结温高达 150°C
 - 热增强型封装提供外露的顶部和底部散热焊盘，并实现双侧冷却
- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 可实现低 EMI
 - 对地间隙大于 1mm 的对称输入电压引脚
 - 引脚可选展频选项
 - 引脚可选 FPWM 或自动模式运行
 - 具有可湿性侧面的增强型 HotRod™ QFN (25) 封装
 - 开关频率范围为 100kHz 至 2.2MHz
 - 符合 CISPR 25 5 类 EMI 要求
- 单路和双路输出功能
 - 3V 至 36V 的宽输入电压范围
 - 1% 精度、3.3V/5V 固定或 0.8V 至 20V 可调输出电压
 - 具有迟滞功能的断续模式过流保护和热关断保护
 - 精密 ENABLE 和 PGOOD 功能
 - 50ns $t_{ON(min)}$ 可实现高 V_{IN}/V_{OUT} 比
 - 80ns $t_{OFF(min)}$ 可实现低降压
- 多功能双路输出运行
 - 关断模式电流：0.5μA (典型值)
 - 空载待机电流：9μA (典型值)
 - 内置补偿和 3ms 软启动
 - 独立的精密 ENABLE 和 PGOOD
- 可调节单路输出运行
 - 在 8A 负载、单路输出、 $V_{IN} = 12V$ 、 $V_{OUT} = 5V$ 时效率大于 95%
 - 外部补偿和可调软启动
 - PGOOD、SYNCIN 和 SYNCOUT 功能
- 与 LM644A2-Q1 引脚对引脚兼容

2 应用

- 汽车驾驶舱和显示屏
- 汽车 ADAS 和中央计算
- 车身电子装置和照明
- 通用双通道降压转换器

3 说明

LM644A2-Q1 是一款 36V 同步降压直流/直流转换器，可提供高电流单路或双路输出。该器件使用交错式可堆叠电流模式控制架构，可实现简单环路补偿、快速瞬态响应、出色的负载调整率和线性调整率以及精确的电流共享，输出时钟支持多达六相（电流高达 36A）。50ns 的高侧开关最短导通时间可实现大降压比，支持从 12V、24V 或汽车输入到低电压轨的直接转换，从而降低系统复杂性和设计成本。


LM644A2-Q1 采用具有可湿性侧面的优化增强型 HotRod QFN 封装，增加了展频功能，并使用低电感输入旁路配置，用于最大限度降低 EMI。双随机展频 (DRSS) 跳频设置为 $\pm 10\%$ (典型值)，通过三角和假随机调制的组合大幅降低发射。偏置引脚通过使用转换器输出为 LM644A2-Q1 供电，可降低器件功耗，实现 9μA 的空载静态电流，从而延长在电池供电系统中的运行时间。LM644A2-Q1 即使在堆叠多个器件时也能保持高效率轻负载运行，从而在整个负载范围内实现高效率。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
LM644A2-Q1	VBG (WQFN-FCRLF , 24)	5mm × 4mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



CISPR 25 传导发射， $V_{OUT} = 3.3V$ ，2.1MHz，12A



内容

1 特性	1	7.4 器件功能模式	29
2 应用	1	8 应用和实施	34
3 说明	1	8.1 应用信息.....	34
4 器件比较表	3	8.2 典型应用.....	34
5 引脚配置和功能	4	8.3 电源相关建议.....	51
5.1 可润湿侧翼.....	6	8.4 布局.....	51
6 规格	8	9 器件和文档支持	54
6.1 绝对最大额定值.....	8	9.1 器件支持.....	54
6.2 ESD 等级.....	8	9.2 文档支持.....	54
6.3 建议运行条件.....	8	9.3 接收文档更新通知.....	54
6.4 热性能信息.....	8	9.4 支持资源.....	54
6.5 电气特性.....	9	9.5 商标.....	54
6.6 典型特性.....	12	9.6 静电放电警告.....	54
7 详细说明	13	9.7 术语表.....	54
7.1 概述.....	13	10 修订历史记录	54
7.2 功能方框图.....	14	11 机械、封装和可订购信息	55
7.3 特性说明.....	15		

4 器件比较表

器件	可订购器件型号	额定输出电流	封装	结温范围
LM644A2-Q1	LM644A2QVBGRQ1	双路 6A/6A 或可堆叠 12A	VBG (WQFN , 24)	-40°C 至 150°C

5 引脚配置和功能

VGB 封装，24 引脚 VQFN-FCRLF (带可湿性侧面)




图 5-1. 双路输出 (顶视图)




图 5-2. 单路输出初级 (顶视图)




图 5-3. 单路输出次级 (顶视图)

表 5-1. 引脚功能

引脚			类型 ⁽¹⁾	说明
编号	名称			
	双路输出	单路输出		
1	VIN2	VIN2	I	到稳压器的输入电源。将优质旁路电容器从该引脚连接到 PGND2。必须为 VIN1 提供低阻抗连接。
2	BOOT2	BOOT2	I/O	通道 2 高侧驱动器上部电源轨。在 SW2 和 BOOT2 之间连接一个 100nF 电容器。当 SW2 为低电平时，内部二极管为电容器充电。
3	SW2	SW2	P	通道 2 开关节点，在内部连接到高侧 NMOS 降压开关的源极和低侧 NMOS 同步整流器的漏极。连接到功率电感器的开关节点。
4	PGND3	PGND3	G	内部低侧 MOSFET 的电源地。连接到系统地。必须为 PGND1、PGND2 和外露焊盘提供低阻抗连接。
5	SW1	SW1	P	通道 1 开关节点，在内部连接到高侧 NMOS 降压开关的源极和低侧 NMOS 同步整流器的漏极。连接到功率电感器的开关节点。
6	BOOT1	BOOT1	I/O	通道 1 高侧驱动器上部电源轨。在 SW1 和 BOOT1 之间连接一个 100nF 电容器。当 SW1 为低电平时，内部二极管为电容器充电。
7	VIN1	VIN1	I	到稳压器的输入电源。将优质旁路电容器从该引脚连接到 PGND1。必须为 VIN2 提供低阻抗连接。
8	SERIES CAP1	SERIES CAP1	NC	这个引脚不是内部连接。该引脚用于实现与 LMQ644xx 系列的引脚兼容，在该系列中，此引脚连接到引脚 VIN1 与 PGND1 之间两个串联电容器的中点。如果最终应用需要，则该引脚可以保持悬空，也可以连接到串联配置中的附加旁路电容器的中点。
9	PGND1	PGND1	G	内部低侧 MOSFET 的电源地。连接到系统地。必须为 PGND2 和 PGND3 提供低阻抗连接。将优质旁路电容器从该引脚连接到 VIN1。
10	SYNC	SYNC	I	多功能引脚。SYNC 选择强制脉宽调制 (FPWM) 或二极管仿真模式。将 SYNC 连接到 AGND 以启用二极管仿真模式。将 SYNC 连接到 VCC 会使 LM644A2-Q1 在轻载条件下以持续导通在 FPWM 模式下运行。SYNC 还可以用作同步输入，以将内部振荡器同步到外部时钟。当在单路输出配置中用作次级器件时，SYNC 引脚连接到初级的 SYNC_OUT 用于时钟计时。

表 5-1. 引脚功能 (续)

编号	引脚		类型 ⁽¹⁾	说明
	名称			
	双路输出	单路输出		
11	PG1	MODE	O	双功能引脚。一个开漏输出，如果 VOSNS1 在双路输出和单路输出初级配置中超出指定的调节窗口，则转换为低电平。在单路输出次级模式配置中，该引脚充当模式引脚，用于在强制 PWM (FPWM) 模式和二极管仿真模式 (DEM) 之间进行选择。将单路输出次级的 MODE 连接到单路输出初级的 SYNC 引脚，将其置于相同的运行模式。对于 FPWM，通过 10kΩ 电阻器将 MODE 连接到 VCC。对于 DEM，请接地。
12	EN1	EN1	I	高电平有效输入 LM644A2-Q1 ($V_{OH} > 1.375V$) 在双路输出运行中启用输出 1。在单路输出运行中，高电平有效输入将启用系统中的所有相位。禁用时，LM644A2-Q1 处于关断模式。EN1 绝不能保持悬空。
13	BIAS 和 VOSNS1	BIAS 和 VOSNS1	I	输出电压检测和内部稳压器的输入。连接到电感器的非开关侧。在该引脚和 AGND 之间连接一个可选的优质 0.1μF 电容器，以获得出色的性能。
14	FB1	FB1	I	在双路输出运行中向 LM644A2-Q1 的通道 1 提供反馈输入，在单路输出运行中向所有通道提供反馈输入。通过 10kΩ 电阻器将 FB1 连接到 VCC 以获得 5V 输出，或者将 FB1 连接到 AGND 以获得 3.3V 输出。从电感器的非开关侧到 FB1 的电阻分压器将输出电压电平设置在 0.8V 和 20V 之间。FB1 的调节阈值为 0.8V。对于较低的输出电压，在电阻分压器顶部至少使用一个 10kΩ 电阻器。
15	VCC	VCC	O	内部稳压器输出。用作内部控制电路的电源。不要连接到任何外部负载。在该引脚和 AGND 之间连接一个 1μF 优质电容器。
16	AGND	AGND	G	模拟地连接。内部电压基准和模拟电路的接地回路。
17	RT	RT	I	频率编程引脚。在 RT 与 AGND 之间连接的一个电阻器会将振荡器频率设置在 100kHz 和 2.2MHz 之间。
18	FB2	SS	I	双功能引脚。当处于双路输出运行时，该引脚用作 FB2，即 LM644A2-Q1 通道 2 的反馈输入。通过 10kΩ 电阻器将 FB2 连接到 VCC 以获得 5V 输出，或者将 FB2 连接到 AGND 以获得 3.3V 输出。从电感器的非开关侧到 FB2 的电阻分压器将输出电压电平设置在 0.8V 和 20V 之间。对于较低的输出电压，在电阻分压器顶部至少使用一个 10kΩ 电阻器。在单路输出模式下，此引脚用作 SS。必须在 SS 和 AGND 之间放置一个外部电容器，以实现输出的外部软启动。连接初级和次级的 SS 引脚，用于器件之间的故障通信。
19	VOSNS2	COMP	I	双功能引脚。在双路输出运行中，该引脚在固定 3.3V 和 5V 以及可调输出条件下用作 VOSNS2。在单路输出运行中，该引脚是内部误差放大器的输出端。
20	EN2	EN2	I	高电平有效输入 ($V_{OH} > 1.375V$) 在双路输出运行中启用输出 2。在单路输出模式下，所有 LM644A2-Q1 的 EN2 必须连接在一起。高电平有效输入启用系统中的所有次级相位。禁用后，初级 LM644A2-Q1 中只有一个通道处于活动状态，而所有其余相均处于关断模式。EN2 绝不能保持悬空。
21	CONFIG	CONFIG	I	单路或双路输出选择。将特定电阻值连接到引脚（请参阅表 7-3）以选择相位数、初级和次级以及抖动选项。
22	PG2	SYNC_OUT	O	双功能引脚。在双路输出运行中，该引脚充当 PG2，这是一个开漏输出，如果 VOSNS2 超出指定的调节窗口，则它将转换为低电平。在单路输出模式下，该引脚用作 SYNC_OUT，并提供从初级到次级的时钟信息。
23	PGND2	PGND2	G	内部低侧 MOSFET 的电源地。连接到系统地。必须为 PGND1、PGND3 和 PGND4 提供低阻抗连接。将优质旁路电容器从该引脚连接到 VIN2。
24	SERIES CAP2	SERIES CAP2	NC	这个引脚不是内部连接。该引脚用于实现与 LMQ644xx 系列的引脚兼容，在该系列中，此引脚连接到引脚 VIN1 与 PGND1 之间两个串联电容器的中点。如果最终应用需要，则该引脚可以保持悬空，也可以连接到串联配置中的附加旁路电容器的中点。
25	PGND4	PGND4	G	电源地和散热器连接。直接焊接到系统接地层。必须为 PGND1、PGND2 和 PGND3 提供低阻抗连接。

(1) I = 输入，O = 输出，P = 电源，G = 接地

5.1 可润湿侧翼

为了满足高可靠性和稳健性方面的要求，通常需要执行 100% 组装后自动视觉检查 (AVI)。经优化的 QFN 封装没有方便查看的可焊接或外露引脚和端子。因此，目视判断封装是否已成功焊接到印刷电路板 (PCB) 上非常困难。

可润湿侧翼工艺的开发就是为了解决无引线封装侧引线的润湿性问题。LM644A2-Q1 采用具有可湿性侧面的 24 引脚增强型 HotRod QFN 封装，可提供可焊性的直观指示，从而缩短检查时间并降低制造成本。

6 规格

6.1 绝对最大额定值

在工作结温范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
引脚电压	VIN1、VIN2 至 PGND (瞬态值)	-0.3	42	V
引脚电压	SW1、SW2 至 PGND (小于 10ns 瞬态值)	-6	42.3	V
引脚电压	SW1、SW2 至 PGND (瞬态值)	-0.3	42.3	V
引脚电压	BOOT1 - SW1, BOOT2 - SW2	-0.3	5.5	V
引脚电压	EN1、EN2 至 AGND	-0.3	42	V
引脚电压	PG1、SYNC_OUT/PG2 至 AGND	-0.3	20	V
引脚电压	SYNC/MODE、FB1、FB2/SS、CONFIG 至 AGND	-0.3	5.5	V
引脚电压	BIAS/VOSNS1、COMP/VOSNS2 至 AGND	-0.3	22	V
引脚电压	RT、VCC 至 AGND	-0.3	5.5	V
引脚电压	PGND1/2/3 至 AGND 电压差分	-1	2	V
灌电流	PG1、PG2		10	mA
T _J	工作结温	-40	150	°C
T _{stg}	贮存温度	-55	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	±750	
		转角引脚 (VIN1、VIN2、EN1 和 EN2) 其他引脚	±750	

(1) AEC Q100-002 指示必须按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在工作结温范围内测得 (除非另有说明)

			最小值	标称值	最大值	单位
V _{VOSNS1/2}	输出电压范围		0.8		20	V
V _{IN1/2}	输入电源电压范围	VIN1、VIN2	3		36	V
F _{SW}	频率	开关频率范围	100		2200	kHz
I _{OUT1/2}	输出电流范围	LM644A2 的每个相位	0		6	A
T _J	工作结温		-40		150	°C

6.4 热性能信息

热指标 ⁽¹⁾		LM644XX-Q1	单位
		VBG (WQFN-FCRLF)	
		24 引脚	
R _{θJA}	结至环境热阻 (JESD 51-7)	34	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	5.5	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	0.36	°C/W
R _{θJB}	结至电路板热阻	7.1	°C/W
ψ _{JT}	结至顶部特征参数	0.3	°C/W
ψ _{JB}	结至电路板特征参数	7	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [spra953](#) 应用报告

6.5 电气特性

$T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$ 。典型值在 $T_J = 25^{\circ}\text{C}$ 和 $V_{IN} = 13.5\text{V}$ 条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
电源						
I _Q (VIN-DT3p3)	VIN 静态电流，双路输出模式，BIAS = 3.3V	非开关，V _{EN} = 2V，V _{BIAS} = V _{VOSNS1} = 3.3V + 10%，V _{VOSNS2} = 5V + 10%	7	30		μA
I _Q (VIN-ST5p0)	VIN 静态电流，单路输出模式	非开关，V _{EN} = 2V，V _{BIAS} = V _{VOSNS1} = 5V + 10%	29	55		μA
I _Q (VIN-ST3p3)	VIN 静态电流，单路输出模式	非开关，V _{EN} = 2V，V _{BIAS} = V _{VOSNS1} = 3.3V + 10%	18	43		μA
I _{SD} (VIN)	VIN 关断电源电流	V _{EN} = 0V，仅限 +25°C 结果，所有角落（n、w、s）	0.5	8		μA
UVLO						
V _{INUVLO(R)}	VIN UVLO 上升阈值	V _{IN} 上升	3.5	3.80		V
V _{INUVLO(F)}	VIN UVLO 下降阈值	V _{IN} 下降	2.5			V
V _{INUVLO(H)}	VIN UVLO 迟滞		0.75	1	1.25	V
ENABLE						
V _{EN(R)}	EN1/2 电压上升阈值	EN1/2 上升，启用开关	1.125	1.25	1.375	V
V _{EN(F)}	EN1/2 电压下降阈值	EN1/2 下降，禁用开关	0.8	0.9	1.0	V
V _{EN(H)}	EN1/2 电压迟滞		0.25	0.325	0.55	V
V _{EN(W)}	EN1/2 电压唤醒阈值		0.4			V
I _{EN}	EN1/2 引脚拉电流后 EN 上升阈值	V _{EN1/2} = V _{IN} = 13.5V	1	400		nA
内部 LDO						
V _{VCC}	内部 LDO 输出电压	V _{BIAS} ≥ 3.4V，I _{VCC} ≤ 100mA	2.7	3.1	3.7	V
I _{VCC}	内部 LDO 短路电流限制	V _{IN} = 13.5V	100	360	880	mA
V _{VCC(UVLO-R)}	启动时的 VCC UVLO 上升阈值		3.3	3.5	3.75	V
V _{VCC(UVLO-F)}	关断时的 VCC UVLO 下降阈值		2.5	3		V
基准电压						
V _{FB1/2}	可调输出配置中的双路输出 FB 电压		788	800	812	mV
V _{FB1_so}	可调输出配置中的单路输出模式 FB 电压		788	800	812	mV
I _{FB1/2(LKG)}	双路输出配置中的 FB 输入漏电流	V _{FB1/2} = 0.8V		10	250	nA
I _{FB1_so(LKG)}	单路输出配置中的 FB 输入漏电流	V _{FB} = 0.8V		10	250	nA
FB _{Sel-5v0}	固定 5.0V 设置的电压阈值		VCC-0.5			V
FB _{Sel-3v0}	用于固定 3.3V 设置的电阻器				300	Ω
FB _{Sel-ext}	用于选择可调输出电压的外部 FB 分压器选项的最小戴维南等效电阻。		4			kΩ
误差放大器						
g _{m-S1}	EA 跨导 - 单路输出模式	V _{FB1} = V _{COMP}	625	1000	1300	μS
I _{COMP(src)}	EA 拉电流 - 单路输出模式	V _{COMP} = 1V，V _{FB1} = 0.4V	100	200	400	μA
I _{COMP(sink)}	EA 灌电流 - 单路输出模式	V _{COMP} = 1V，V _{FB1} = 0.8V	100	200	500	μA
开关频率						
f _{SW1(FPWM)}	开关频率，FCCM 运行	R _{RT} = 7.15k Ω 至 AGND	1.9	2.1	2.3	MHz
f _{SW2(FPWM)}	开关频率，FCCM 运行	R _{RT} = 39.2k Ω 至 AGND	360	410	450	kHz
f _{ADJ(FCCM)}	可调开关频率范围	R _{RT} 电阻器，从 6.81k Ω 至 158k Ω 至 AGND	0.1		2.2	MHz
f _{SS(int)}	展频开关频率范围	R _{RT} = 7.15k Ω，R _{CONFIG} = 73.2kΩ	+~10%			
同步						
V _{IH(sync)}	SYNCIN 高电平阈值		1.35	1.6		V
V _{IL(sync)}	SYNCIN 低电平阈值		0.65	0.95		V
V _{OH(sync)}	同步输出高电压最小值	10mA 负载	1.6	2.6		V

6.5 电气特性 (续)

$T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$ 。典型值在 $T_J = 25^{\circ}\text{C}$ 和 $V_{IN} = 13.5\text{V}$ 条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
$V_{OL(sync)}$	同步输出低电压最大值	10mA 负载		0.35	0.68	V
$f_{SYNC-2p1}$	频率同步范围约为 2.1MHz	$R_{RT} = 7.15\text{k}\Omega$ 至 AGND	1.7	2.1	2.4	MHz
$f_{SYNC-0p4}$	频率同步范围约为 400kHz	$R_{RT} = 39.2\text{k}\Omega$ 至 AGND	320	400	480	kHz
$t_{SYNC(min)}$	高于 $V_{IH(sync)}$ 的外部同步信号的脉冲宽度		100			ns
$t_{SYNC(max)}$	低于 $V_{IL(sync)}$ 的低外部同步信号的脉冲宽度		100			ns
$t_{SYNC-SW(delay)}$	从 SYNC 上升沿到 SW 上升沿的延迟 - 单路输出模式 - 次级				120	ns
启动						
$t_{SS(R)}$	内部固定软启动时间 - 双路输出模式	从 $V_{VOSNS1/2} = 0\%$ (第一个 SW 脉冲) 到 $V_{VOSNS1/2} = 90\%$	2.7	4.5	7	ms
$t_{SS_Lockout(R)}$	如果输出未处于稳压状态, 则从第一个 SW1/2 脉冲到启用 FPWM 模式的时间 - 双路输出模式		7	13	32	ms
$I_{SS(R)}$	软启动充电电流 - 单路输出模式	$V_{SS} = 0\text{V}$	15	20	25	μA
$R_{SS(F)}$	软启动放电电阻 - 单路输出模式			10	27	Ω
t_{EN}	EN1 (单路输出模式) 或 EN1/EN2 (以双路输出模式中先发生者为准) 高电平至开关延迟开始			600	900	μs
功率级						
$R_{DS(on)(HS)}$	高侧 MOSFET 导通电阻	$V_{BOOT-SW} = 3.3\text{V}$, $I_{OUT} = 1\text{A}$		37	75	m Ω
$R_{DS(on)(LS)}$	低侧 MOSFET 导通电阻	$V_{VCC} = 3.3\text{V}$, $I_{OUT} = 1\text{A}$		23.9	50	m Ω
$t_{ON(min)}$	最小 ON 脉冲宽度	$V_{IN} = 20\text{V}$, $I_{OUT} = 2\text{A}$		50	65	ns
$t_{ON(max)}$	最大 ON 脉冲宽度 (双路输出, 单路输出初级)	$R_{RT} = 7.15\text{k}\Omega$	5	8	12	μs
$t_{ON(max)}$	最大 ON 脉冲宽度 (单路输出次级)	$R_{RT} = 7.15\text{k}\Omega$		16	25	μs
$t_{OFF(min)}$	最小 OFF 脉冲宽度	$V_{IN} = 4\text{V}$		80	110	ns
升压电路						
过流保护						
$I_{HS(OC3)}$	高侧峰值电流限值 LM644A2	占空比接近 0% 时 HS FET 上的峰值电流限值	8.99	11	13.9	A
$I_{LS(OC3)}$	低侧谷值电流限值 LM644A2	LS FET 上的谷值电流限值	6.2	7.7	9.27	A
$I_{LS3(NOC)}$	低侧负电流限值 LM644A2	LS FET 上的灌电流限值		5		A
$I_{LPEAK3(min-0)}$	最小占空比下的最小峰值电感器电流 LM644A2	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \leq 100\text{ns}$		1.5		A
$I_{LPEAK3(min-100)}$	最大占空比下的最小峰值电感器电流 LM644A2	$V_{VCC} = 3.3\text{V}$, $t_{pulse} \geq 1\mu\text{s}$		0.4		A
$V_{Hiccup-FB}$	引脚上的断续阈值 - 双路输出模式, 可调输出选项	LS FET 导通时间 $> 165\text{ns}$	0.25	0.3	0.35	V
$t_{Hiccup-1}$	进入断续前的等待时间 - 单路和双路输出模式		126	128	130	电流限制周期
$t_{Hiccup-2}$	重启之前的断续时间		50	88		ms
电源正常						
V_{PGTH-1}	电源正常阈值 (PG1/2)	PGOOD 低电平, $V_{VOSNS1/2}$ 上升	93%	95%	97%	
V_{PGTH-2}	电源正常阈值 (PG1/2)	PGOOD 高电平, $V_{VOSNS1/2}$ 下降	92%	94%	96%	
V_{PGTH-3}	电源正常阈值 (PG1/2)	PGOOD 高电平, $V_{VOSNS1/2}$ 上升	105%	107%	110%	
V_{PGTH-4}	电源正常阈值 (PG1/2)	PGOOD 低电平, $V_{VOSNS1/2}$ 下降	104%	106%	109%	
$t_{PGOOD(R)}$	启动期间 PG1/2 从 $V_{VOSNS1/2}$ 有效到 PGOOD 高电平的延迟	$V_{VOSNS1/2} = 3.3\text{V}$		2.3		ms
$t_{PGOOD(F)}$	从 $V_{VOSNS1/2}$ 无效到 PGOOD 低电平的 PG1/2 延迟	$V_{VOSNS1/2} = 3.3\text{V}$		45		μs
$I_{PG(LKG)}$	开漏输出为高电平时的 PG1/2 引脚漏电流	$V_{PG} = 3.3\text{V}$			0.1	μA

6.5 电气特性 (续)

$T_J = -40^{\circ}\text{C}$ 至 $+150^{\circ}\text{C}$ 。典型值在 $T_J = 25^{\circ}\text{C}$ 和 $V_{IN} = 13.5\text{V}$ 条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
$V_{PG-D(LOW)}$	两个通道的 PG 引脚输出低电平电压 $I_{PG} = 1\text{mA}$, $V_{EN} = 0\text{V}$ 。			400	mV
R_{PG-1}	下拉 MOSFET 电阻 $I_{PG} = 1\text{mA}$, $V_{EN} = 3.3\text{V}$ 。		30	90	Ω
$V_{IN(PG_VALID)}$	有效 PG 输出的最小 V_{IN} PG 上的上拉电阻 - $R_{PG} = 10\text{k}\Omega$, PG 上的电压上拉 - $V_{PULLUP_PG} = 3\text{V}$, $V_{PG-D(LOW)} = 0.4\text{V}$	0.45		1.2	V
热关断					
$T_{J(SD)}$	热关断阈值 温度上升		168		$^{\circ}\text{C}$
$T_{J(HYS)}$	热关断迟滞		10		$^{\circ}\text{C}$

6.6 典型特性

除非另有说明，否则 $V_{IN} = 13.5V$ 。





图 6-1. 反馈电压



EN = 0V

图 6-2. 关断电源电流




图 6-3. 高侧和低侧开关 R_{DS_ON}




图 6-4. 高侧和低侧电流限值 LM644A2

7 详细说明

7.1 概述

LM644A2-Q1 是一款宽输入同步直流/直流降压转换器，用于提供高电流单路或双路输出。该器件采用交错式可堆叠电流模式控制架构，可实现简单环路补偿、快速瞬态响应、出色的负载调整率和线性调整率以及精确的电流共享，最多可堆叠 6 个相位，从而实现高达 36A 的更高输出电流。

50ns 的高侧开关最短导通时间可实现大降压比，支持从 12V、24V 或汽车输入到低电压轨的直接转换，从而降低系统复杂性和设计成本。LM644A2-Q1 支持低至 3V 的输入电压骤降，占空比接近 100%。如果最短导通时间或最短关断时间不支持所需的转换比，则频率会降低。该操作可自动支持在负载突降期间保持调节，并且在启动期间保持非常低的压降。

从转换器输出为 LM644A2-Q1 的辅助电源供电，用于实现更低的输入静态电流和功率损耗。在双路输出配置中实现 9 μ A 空载静态电流，可延长电池供电系统的运行时间。

LM644A2-Q1 采用低 EMI 设计。该器件包含以下特性：

- 通过交错降低基本开关频率下的噪声
 - 为了减小输入电容器纹波电流和 EMI 滤波器尺寸，可以将该器件配置为两相、四相或六相运行，并根据相位数进行相应的相移交错运行。例如，在四相设置中，90° 异相时钟输出设置非常适合级联、多通道或多相功率级。在轻负载运行时会保持相位关系，以实现低输出电压纹波。
- 引脚启用的双随机展频 (DRSS)
 - 双随机展频 (DRSS) 跳频设置为 $\pm 10\%$ (典型值)，通过三角和假随机调制的组合大幅降低峰值发射。
- 可实现低输入电感的对称 V_{IN} 引脚排列
- 在高于和低于 AM 无线电频带的频率范围内运行
 - 可通过电阻器调节的 100kHz 至 2.2MHz 开关频率范围，可同步至外部时钟源，以消除噪声敏感应用中的拍频。


通过结合使用这些特性，就无需采用屏蔽和其他昂贵的 EMI 缓解措施。

该器件还包含以下特性：

- 使用外部电容器的内部固定软启动或可调软启动，可单调启动至预偏置负载
- 开漏电源正常状态标志以及内置延迟释放功能，用于故障报告和输出监测
- 独立的使能输入
- 集成 VCC 辅助电源稳压器
- 断续模式过载保护
- 具有自动恢复功能的热关断

LM644A2-Q1 采用 5mm $\times$ 4mm 增强型 HotRod QFN 24 引脚封装，该封装具有更大的转角端子，以改进 BLR 和可湿性侧面，能够进行光学检查并允许在可靠性敏感型环境中使用

7.2 功能方框图



7.3 特性说明

7.3.1 输入电压范围 (V_{IN})

LM644A2-Q1 可在 3.5V 至 36V 电压下启动。启动后，输入电压范围可向下扩展至 3V。该器件用于从 12V 和 24V 汽车级电源轨进行降压转换。应用电路展示了实现基于 LM644A2-Q1 且采用单电源的宽 V_{IN} 双路输出降压稳压器所需的所有元件。LM644A2-Q1 使用内部 LDO 子稳压器为栅极驱动和控制电路提供 VCC 辅助电源轨。




图 7-1. 输入电压工作范围为 6V 至 36V 时的双路输出稳压器原理图

在高输入电压应用中，请格外注意，确保 VIN 和 SW 引脚在线路或负载瞬态事件下不超过 42V 的绝对最大额定电压。如果电压偏移超过最大额定值，则可能会损坏 IC。在进行 PCB 电路板布局布线时要小心谨慎，并使用高质量的输入旁路电容器，以最大限度地减少电压过冲和振铃。

7.3.2 使能 EN 引脚和 V_{IN} UVLO 用途

向 EN1 引脚施加小于 0.25V 的电压，可将 LM644A2-Q1 置于关断模式。在关断模式下，静态电流降至 0.5μA（典型值）。高于该电压但低于 EN 阈值下限时，VCC 处于活动状态，但 SW1 和 SW2 上的开关保持非活动状态。当 EN1 高于 V_{EN} 后，SW1 变为活动状态。EN2 控制第二个输出 SW2 的开关。在双路输出配置中，EN2 可用于独立关断第二个输出电压，但不控制进入关断模式。在单路输出多相配置中，初级和次级上的 EN1 必须连接在一起。在单路输出配置中，EN1 不得用于禁用次级器件进行切相。初级和次级的 EN2 必须连接在一起，并且可用于关断次级相位。器件在 PFM 工作模式下的效率非常高，因此在大多数设计中不再需要进行切相，因为即使在 PFM 工作模式下，也可以控制次级的相位。

EN 端子不能悬空。启用运行的最简单方法是将 EN 引脚连接至 VIN。当 VIN 将内部 VCC 驱动至高于 UVLO 电平时，此操作允许器件自启动。但是，许多应用受益于采用使能分压器串，而使能分压器串可建立精密输入欠压锁定 (UVLO)。精密 UVLO 可用于实现以下功能：

- 时序控制
- 使用长输入电缆时防止器件重新触发

- 减少电池电源深度放电的发生

请注意，EN 阈值是准确的。上升使能阈值有 10% 的容差。迟滞足以防止负载关断时重新触发（大概 38%）。另一个 IC 的外部逻辑输出也可用于驱动 EN 端子，从而实现系统电源时序。




图 7-2. 使用 EN 引脚时的 VIN UVLO

可以使用以下公式计算电阻值：

$$R_{ENB} = R_{ENT} \times \left(\frac{V_{EN(R)}}{V_{IN(on)} - V_{EN(R)}} \right) \quad (1)$$

$$V_{OFF} = V_{IN(on)} \times (1 - V_{EN(H)}) \quad (2)$$

其中

- $V_{ON} = V_{IN}$ 导通电压
- $V_{OFF} = V_{IN}$ 关断电压

7.3.3 输出电压选择和软启动

输出电压和 FB1 引脚之间的分压器用于为第一个降压转换器生成 0.8V 至 20V 的可调输出电压。分压器的戴维南阻抗必须大于 4kΩ 才能正确进入可调输出电压配置。对于较低的输出电压，TI 建议 R_{FBT} 至少为 10kΩ 以满足该要求。对于固定 5V 输出，通过一个 10kΩ 电阻器将 FB1 连接到 VCC。对于固定 3.3V 电压，将 FB1 连接到 AGND。对于固定输出电压配置，在引脚 13 BIAS/VOSNS1 上检测第一个通道输出电压。

对于双路输出电压配置， $R_{CONFIG} = 0$ (禁用展频) 或 121kΩ (启用展频)。

FB2 的配置方式与 FB1 相同。输出电压和 FB2 引脚之间的分压器用于为第二个降压转换器生成 0.8V 至 20V 的可调输出电压。分压器的戴维南阻抗必须大于 4kΩ 才能正确进入可调输出电压配置。对于较低的输出电压，TI 建议 R_{FBT} 的阻值为 10kΩ 以满足该要求。对于固定 5V 输出，通过一个 10kΩ 电阻器将 FB2 连接到 VCC。对于固定 3.3V 电压，将 FB2 连接到 AGND。对于固定输出电压配置，在引脚 19 (即 VOSNS2) 上检测第二个通道输出电压。

多个降压通道之间的电流共享会增加电流。对于一个器件，单输出多相操作可以将单个降压电流加倍，提供高达 12A 的电流。使用三个器件允许将电流增加至原来的六倍，高达 36A。当器件配置为单输出多相操作 ($9.53k\Omega < R_{CONFIG} < 93.1k\Omega$) 时，FB2 经过重新配置，可提供可调软启动 (SS)。可以在该引脚与接地端之间放置一个外部电容器，以延长内部软启动时间。可以通过使用 20μA (典型值) 软启动电流将外部电容器充电至 0.8V (典型值) 基准电压来计算该时间。例如，220nF 电容器在器件初始化后提供 8ms 的软启动。该引脚还必须连接到所有其他 LM 堆叠器件的 FB2/SS，以实现初级器件和次级器件之间的故障通信。通过将该引脚拉至低电平并停止所有器件的开关来传递热关断等故障。




图 7-3. 设置可调版本的输出电压

LM644A2-Q1 使用 0.8V 基准。以下公式可用于针对所需的输出电压和给定的 R_{FBT} 确定 R_{FBB} 。通常， R_{FBT} 被限制在 $100\text{k}\Omega$ 的最大值，以防止在严苛条件下由于 PCB 泄漏而引起漂移。为了提高轻载效率，可以在较清洁的环境中采用高达 $1\text{M}\Omega$ 的更大电阻，或者在更恶劣的条件下采用固定输出电压选项。

$$R_{FBB}[\text{k}\Omega] = \frac{0.8 \times R_{FBT}[\text{k}\Omega]}{(V_{OUT} - 0.8)} \quad (3)$$

此外，可以使用一个前馈电容器 C_{FF} 来优化瞬态响应。应用部分中提供了典型值，这些值是根据顶部反馈电阻器选择的，以便将零点放置在略高于交叉频率的位置。

7.3.4 SYNC 允许时钟同步和模式选择

SYNC 引脚可用于选择强制脉宽调制 (FPWM) 或脉冲频率调制 (PFM)。在 FPWM 下，开关频率在较轻的输出电流下保持恒定。在 PFM 下，当电感器电流变为负值时，低侧 FET 关断，并且频率降低以提高轻负载条件下的效率。将 SYNC 连接到 AGND 可启用 PFM。将 SYNC 连接到 VCC 会使 LM644A2-Q1 在轻载条件下以持续导通在 FPWM 模式下运行。

SYNC 引脚还可用于将内部振荡器与外部时钟进行同步。当与外部时钟同步时，LM644A2-Q1 在 FPWM 下运行。内部振荡器可以同步到 SYNC 引脚的正边沿。SYNC 引脚上的耦合边沿电压必须超过 SYNC 振幅阈值 V_{SYNCDH} ，才能触发内部同步脉冲检测器。最小 SYNC 上升脉冲和下降脉冲持续时间必须分别长于 t_{PULSE_H} 和 t_{PULSE_L} 。LM644A2-Q1 开关操作可同步至频率为 200kHz 至 2.2MHz 的外部时钟。当与外部时钟同步时，必须使用 R_T 引脚将内部频率设置为与外部时钟频率接近的值。此操作可防止同步丢失时出现较大的频率变化。此操作还用于设置次级器件的斜率补偿。

在单路输出两相运行中，由于时钟信息在内部共享，因此初级的 PG2/SYNC-OUT 端子可以保持悬空。

在单路输出四相运行中，初级的 PG2/SYNC-OUT 端子必须连接到次级的 SYNC 引脚，以便对所有四个相位进行 90 度异相计时。

在单路输出六相运行中，初级的 PG2/SYNC-OUT 端子必须连接到次级器件的 SYNC 引脚。次级的 PG2/SYNC-OUT 端子必须连接到三级器件的 SYNC 引脚。这样，器件就能以 60 度异相运行所有六个相位。





图 7-4. 允许使用 **SYNC/MODE** 引脚实现同步的典型实现方案



该图显示了检测同步信号所需的条件。

图 7-5. 典型 **SYNC/MODE** 波形

7.3.5 时钟锁定

在初级或双路输出转换器上检测到有效的同步信号后，将启动时钟锁定程序。在大约 32 个脉冲之后，时钟频率突然变为同步信号的频率。频率突然调整时，相位保持不变，因此默认频率下运行与同步频率下运行之间的时钟周期为中间长度。没有非常长或非常短的脉冲。频率调整后，相位会在几十个周期内进行调整，以便上升同步边沿与上升的 SW 节点脉冲相对应。

7.3.6 可调开关频率

使用 RT 引脚上的电阻器设置频率。可使用连接到 AGND 的电阻器来设置可调工作频率。有关电阻器阻值，请参阅下表。请注意，超出建议范围的电阻器阻值可能会导致器件停止开关。请勿向该引脚施加脉冲信号以强制同步。如果需要同步，请参阅 SYNC 引脚。

$$R_T[k\Omega] = \left(\frac{16.4}{f_{SW}[MHz]} - 0.633 \right) \quad (4)$$

例如，对于 $f_{SW} = 400kHz$ ， $R_T = (16.4/0.4) - 0.633 = 40.37$ ，因此选择 40.2k Ω 电阻器作为最接近的选项。

表 7-1. 典型 R_T 值

R_T (k Ω)	频率 (kHz)
6.81	2206
7.15	2106
15.4	1005
31.6	497.4
39.2	402
158	101




图 7-6. 设置时钟频率

7.3.7 电源正常输出电压监控

虽然 LM644A2-Q1 的 PG1/PG2 类似于标准电源正常功能，但该功能旨在替代分立式复位 IC，从而降低 BOM 成本。在大多数稳压器中，PG 功能与普通的电源正常功能之间存在三个主要区别：

- 为释放复位添加了延迟。请参阅表 7-2。
- 当此器件被禁用时，PG 输出发出故障信号（将输出拉至接地）。
- PG 在低至 1.2V 的输入电压条件下继续运行。低于此输入电压时，PG 输出可处于高阻抗状态。

对于双路输出配置（ $R_{\text{CONFIG}} = 0$ 或 $121\text{k}\Omega$ ），PG1 是一个开漏极，必须通过电阻器连接到外部电压，如果 FB1 或 VOSNS1 上的监视器跳闸，则 PG1 会拉至低电平。PG2 标志的配置方式与 PG1 相同，并监控 FB2 或 VOSNS2 的第二个输出。

对于单路输出多相运行（ $9.53\text{k}\Omega < R_{\text{CONFIG}} < 93.1\text{k}\Omega$ ），PG2 会重新配置为 SYNC-OUT，以向次级器件提供相移时钟。在该配置中，初级器件的 PG2/SYNC-OUT 端子可以保持悬空以实现双相运行，也可以连接到次级器件的 SYNC 引脚以实现四相以上的相位。对于六相运行，次级器件的 PG2/SYNC-OUT 引脚连接到三级器件的 SYNC 引脚。




图 7-7. PG 静态电压阈值




图 7-8. PG 时序图 (不包括 OV 事件)

表 7-2. 导致 PG 发出故障信号 (拉至低电平) 的条件

故障条件启动	故障条件结束 (在此之后, 必须经过 $t_{\text{RESET_ACT}}$ 才能释放复位输出)
FB 低于 $V_{\text{RESET_UV}}$ 的持续时间超过 $t_{\text{RESET_FILTER}}$	FB 高于 $V_{\text{RESET_UV}} + V_{\text{RESET_HYST}}$ 的持续时间超过 $t_{\text{RESET_FILTER}}$
FB 高于 $V_{\text{RESET_OV}}$ 的持续时间超过 $t_{\text{RESET_FILTER}}$	FB 低于 $V_{\text{RESET_OV}} - V_{\text{RESET_HYST}}$ 的持续时间超过 $t_{\text{RESET_FILTER}}$
结温超过 $T_{\text{SD_R}}$	结温降至 $T_{\text{SD_F}}$ 以下 ⁽¹⁾
EN 低电平	在 EN 变为高电平后经过 t_{EN} ⁽¹⁾
VIN 下降到足够低, 使得 VCC 降至低于 $V_{\text{CC_UVLO}} - V_{\text{CC_UVLO_HYST}}$ 。此值称为 $V_{\text{IN_OPERATE}}$ 。	VIN 上的电压足够高, 使得 VCC 引脚超过 $V_{\text{CC_UVLO}}$ ⁽¹⁾

(1) 作为额外的运行检查, PG 在软启动期间保持低电平。软启动定义为直到达到完整输出电压或者自启动以来经过 t_{SS2} (以较小者为准)。即使满足此表中的所有其他条件并且已经过 $t_{\text{RESET_ACT}}$, 也是如此。软启动期间的锁定不需要经过 $t_{\text{RESET_ACT}}$, 即可释放 PG。

指定 PG 功能的阈值电压是为了充分利用 PG 电路的内部反馈阈值的可用性。这样, 就可以同时指定所选输出电压的 96.5% 的最大阈值和实际工作点的 96%。最终结果是在扩大系统瞬态响应裕度的同时, 实现了更准确的复位功能。请参阅图 7-9 中的输出电压误差堆叠比较。

除了在检测到过压 (FB 高于 $V_{\text{RESET_OV}}$) 时发出故障信号之外, 开关节点也会关断, 并向 SW 施加大概 1mA 的小下拉电流。




图 7-9. 复位阈值电压堆叠

7.3.8 内部 LDO、VCC UVLO 和 BIAS 输入

LM644A2-Q1 使用 VCC 作为其内部电源。VCC 又由 VIN 或 VOSNS1/BIAS 供电。在该器件处于运行状态后, 如果 BIAS 低于约 3.1V, 则电源来自 VIN。如果 BIAS 大于 3.1V, 则电源来自 BIAS。大多数情况下, VCC 通常为 3V 至 3.3V, 但如果 VIN 非常低, 则 VCC 可以更低。为了防止不安全运行, VCC 具有 UVLO, 可在内部电压过低时防止进行开关操作。请参阅 $V_{\text{CC_UVLO}}$ 和 $V_{\text{CC_UVLO_HYST}}$ 。启动期间, VCC 会瞬间超过其正常工作电压, 直到超过 $V_{\text{CC_UVLO}}$, 然后降至正常工作电压。在为 LM644A2-Q1 供电时, 这些 UVLO 值与 LDO 的压降相结合, 用于获得最小输入工作电压。

7.3.9 自举电压和 $V_{\text{CBOOT-UVLO}}$ (CB1 和 CB2 引脚)

当 HS 开关导通时, 电源开关 (HS 开关) 的驱动器需要高于 VIN 的偏置。连接在 CB1 和 SW1 之间以及 CB2 和 SW2 之间的电容器作为电荷泵用于将 CB 端子上的电压升高至 (SW + VCC)。自举二极管集成在 LM644A2-Q1 芯片上, 可最大程度地减小物理设计尺寸。TI 建议对 CBOOT 电容器使用额定电压为 10V、采用 X7R 或更佳电介质的 100nF 电容器。引导 (CB1 和 CB2) 电源轨具有 UVLO 功能, 用于保护芯片不受偏置过小操作的影响。该

UVLO 具有 V_{BOOT_UVLO} ，通常为 2.1V。如果 CBOOT 电容器电压降至 V_{BOOT_UVLO} 以下，则器件会在尝试导通高侧器件之前，启动一个使用低侧 FET 的充电序列。

7.3.10 CONFIG 器件配置引脚

包括几项特性，以轻松满足 CISPR 25 和汽车 EMI 要求。为了减小输入电容器纹波电流和 EMI 滤波器尺寸，可以将该器件配置为在两相、四相或六相运行，并根据相位数进行相应的相移交错运行。例如，在四相设置中，90° 异相时钟输出设置非常适合级联、多通道或多相功率级。高达 2.2MHz 的可通过电阻器调节的开关频率可同步至外部时钟源，以消除噪声敏感应用中的拍频。可选展频调制技术可进一步改善 EMI 签名。

CONFIG 端子用于设置器件以进行双路输出或单路输出多相运行。也可以使用不同的电阻值来开启和关闭展频。

表 7-3. R_{CONFIG} 电阻器选择

R_{CONFIG} (k Ω)	模式	展频
0	双路输出	否
9.53	两相初级	否
19.1	四相初级	否
29.4	六相初级	否
41.2	辅助	不适用
56.2	两相初级	是
73.2	四相初级	是
93.1	六相初级	是
121	双路输出	是

当配置为单路输出多相运行时，VOSNS2 引脚成为误差放大器 (COMP) 的输出端，并且该引脚需要一个电阻器和电容器来补偿控制环路。 $R_C = 11k\Omega$ 、 $C_C = 2.2nF$ 可用于许多设计的初始评估。增大电阻会导致环路增益增大，并且往往需要成比例更大的输出电容器。减小电容会增加器件的环路响应，从而导致更快的瞬态，但可能降低交叉频率处的相位裕度，并且可能需要调整输出电容。下表包含针对不同输出配置的几种设置。

表 7-4. 典型物料清单

模式	V_{OUT1}	V_{OUT2}	频率	每相位的 C_{OUT}	每相位的 $C_{IN} + C_{HF}$	L1、L2	R_C	C_C
双路	3.3V	5V	400kHz	47 + 22 μ F	2 $\times$ 10 μ F + 1 $\times$ 100nF	3.3 μ H	内部	内部
双路	3.3V	5V	2200kHz	47 + 22 μ F	1 $\times$ 10 μ F + 1 $\times$ 100nF	0.68 μ H	内部	内部
SINGLE	3.3V	3.3V	400kHz	47 + 22 μ F	2 $\times$ 10 μ F + 1 $\times$ 100nF	3.3 μ H	11k Ω	2.2nF
SINGLE	5V	5V	2200kHz	47 + 22 μ F	1 $\times$ 10 μ F + 1 $\times$ 100nF	1 μ H	11k Ω	2.2nF




图 7-10. 高效单路输出两相降压转换器





图 7-11. 高效单路输出四相降压转换器



高效单路输出六相降压转换器

7.3.11 展频

可使用 **CONFIG** 引脚配置展频。展频旨在通过在比具有固定频率运行的器件更宽的频率范围内分散特定频率下的峰值发射来消除这些峰值发射。**LM644A2-Q1** 实现了一种调制模式，旨在减少开关频率前几个谐波的低频传导发射。这种模式还有助于减少更难滤除且可能落在 **FM** 频带中的更高谐波。这些谐波通常通过开关节点和电感器周围的电场耦合到环境中。**LM644A2-Q1** 使用 $\pm 10\%$ (典型值) 的频率展频，该展频在 **FM** 和 **TV** 频带中平滑传播能量。该器件实现了双随机展频 (**DRSS**)。**DRSS** 是三角展频模式与假随机跳频的组合。这种组合可使展频非常有效地在以下位置传播能量：

- 具有慢三角模式的基波开关谐波
- 在开关频率下具有额外伪随机跳变的高频谐波

DRSS 的优势在于在高频下的等效谐波衰减具有较小的基频偏差。这一优势可减少在调制频率下引入的输入电流和输出电压纹波量。

展频仅在 **LM644A2-Q1** 的时钟以其固有频率自由运行时才可用。以下任何条件都会覆盖时钟并可能干扰展频：

- 由于输入电压较低，时钟速度变慢。这是压降运行。
- 在自动模式下，时钟在轻负载时变慢。请注意，如果器件在 **FPWM** 模式下运行，即使没有负载，展频也可以激活。
- 由于输入与输出电压比很高，时钟速度变慢。如果导通时间达到最短导通时间，则应该会出现这种运行模式。请参阅 [电气特性](#)。
- 该时钟与外部时钟同步。

7.3.12 软启动和从压降中恢复


在使用 **LM644A2-Q1** 进行设计时，由于压降恢复和软启动而导致的输出电压上升缓慢必须被视为单独的现象。软启动由以下任一条件触发：

- **EN** 用于打开器件。
- 从断续等待期恢复；请参阅 [节 7.3.14](#)。
- 由于过热保护而从关断状态恢复
- 向 **IC** 的 **VIN** 施加电源或释放 **VCC UVLO**。

触发软启动后，**IC** 将执行以下操作：

- **IC** 用来调节输出电压的基准从零开始缓慢升高。最终结果是，如果输出电压先前为 **0V**，则 t_{SS} 将达到所需值的 **90%**。
- 工作模式设置为自动，从而激活二极管仿真。如果在输出端已存在电压，则此操作允许在不将输出拉低的情况下启动。
- 在软启动期间，断续模式处于禁用状态；请参阅 [节 7.3.14](#)。

所有这些操作共同实现浪涌电流受限的启动。这些操作还允许使用输出电容器和负载条件，从而使电流在启动期间接近电流限值而不会触发断续。此外，如果输出电压已经存在，则不会下拉输出。请参阅图 7-12。



左侧曲线显示了从 0V 开始的软启动。右侧曲线显示了预偏置或非零电压的软启动行为。无论哪种情况，输出电压都在软启动后的 t_{SS} 时间达到所需设定点的 10% 以内。软启动期间，FPWM 和断续模式处于禁用状态。输出达到稳压或 t_{SS2} （以先发生的时间为准）后，断续和 FPWM 模式均会启用。

图 7-12. 软启动运行

无论出于何种原因，只要输出电压下降超过几个百分点，输出电压就会缓慢上升。这种情况称为从压降中恢复，与软启动的区别主要体现在三个方面：


- 仅当输出电压低于设定点的 0.4 倍时，才允许断续。请注意，压降调节期间会抑制断续。请参阅节 7.3.14。
- 从压降中恢复期间允许 FPWM 模式。如果输出电压突然被一个外部电源上拉，则 LM644A2-Q1 可在输出端下拉。请注意，正常运行期间提供的所有保护措施均可用，从而在输出对高电压或接地短路时保护器件。
- 基准电压设置为比实现当前输出电压所需的值高出大概 1%。基准电压并非从零开始。

尽管名称如此，但只要输出电压低于设定点几个百分点且持续时间足够长，从压降中恢复就会生效，以便：

- 占空比由最大导通时间控制或
- 器件在电流限值下运行。

这主要在以下条件下发生：

- 压降：当输入电压不足以生成所需的输出电压时。请参阅节 7.4.3.5。
- 严重程度不足以触发断续或持续时间过短而无法触发断续的过流。请参阅节 7.3.14。



无论是由于高负载还是低输入电压导致输出电压下降，一旦导致输出降至设定点以下的条件消除，输出就会以与启动期间相同的速度爬升。尽管不会由于压降而触发断续，但如果在恢复期间输出电压低于输出设定点的 0.4 倍且持续时间超过 128 个时钟周期，则原则上可以在恢复期间触发断续。

图 7-13. 从压降中恢复

7.3.13 过流和短路保护

LM644A2-Q1 通过针对高侧和低侧 MOSFET 的逐周期电流限制在过流情况下得到保护。

高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。当高侧开关在较短的消隐时间后导通时，将检测到高侧开关电流。每个开关周期内，HS 开关电流将与电压调节环路的输出减去斜坡补偿所得到的值进行比较。由于电压环路具有最大值并且斜率补偿随占空比的增大而增加，因此 HS 电流限值会随着占空比的增大而减小，这样对于高输出与输入电压占空比，HS 电流限值会降低 35%。请参阅图 7-14。




图 7-14. 允许流经 HS FET 的最大电流 - LM644A2-Q1 占空比的函数

当 LS 开关接通时，也会检测和监控流经 LS 开关的电流。与高侧器件一样，电压控制环路会命令低侧器件关断。对于低侧器件，即使振荡器正常启动一个新的开关周期，也会在电流超过此值时阻止关断。请参阅节 7.4.3.4。与高侧器件一样，关断电流的高低也受到限制。这称为低侧电流限制；有关值，请参阅电气特性。如果超出 LS 电流限值，LS MOSFET 将保持导通状态，HS 开关不会导通。LS 开关在 LS 电流降至限值以下后关断。只要自 HS 器件上次导通后至少经过一个时钟周期 HS 开关就会再次导通。




图 7-15. 电流限值波形

高侧和低侧限流运行的最终影响是 IC 在迟滞控制下运行。由于电流波形假定值介于 I_{L-HS} 和 I_{L-LS} 之间，因此除非占空比非常高，否则输出电流接近这两个值的平均值。在电流限制下运行之后将使用迟滞控制，并且电流不会随着输出电压接近零而增加。

如果占空比非常高，则电流纹波必须非常低以防止不稳定；请参阅节 8.2.2.3。由于电流纹波低，因此除非器件上的压降小于 0.5V，否则该器件能够提供全电流。提供的电流非常接近 I_{L-LS} 。

如果过载，则在过载消除后，器件会像在软启动中一样恢复；请参阅节 7.3.12。请注意，如果输出电压降至预期输出电压的大约 0.4 倍以下，则会触发断续。

7.3.14 断续

LM644A2-Q1 采用断续过流保护，以在出现短路情况时防止过热。

在双路输出模式下，当在 128 个连续开关周期内满足以下所有条件时，器件进入断续模式：

- 自软启动开始以来，经过了大于 t_{SS2} 的时间；请参阅节 7.3.12。
- 输出电压低于输出设定点的约 0.4 倍。
- 该器件不在定义为具有最短关断时间（受占空比控制）的压降模式下运行。

在单路输出模式下，当在 128 个连续开关周期内满足以下所有条件时，器件进入断续模式：

- COMP 引脚最高电平为 1.1V。
- 该器件不在定义为具有最短关断时间（受占空比控制）的压降模式下运行。

在断续模式下，器件会关断，并在 t_W 后尝试软启动。断续模式有助于在严重过流和短路情况下降低器件功耗。




图 7-16. 断续期间的电感器电流突发




图 7-17. 短路瞬态和恢复

7.3.15 热关断

热关断是器件的一种安全机制，当 IC 上的温度传感器超过 168°C (典型值) 时，可通过关闭内部开关来限制总功率耗散。热关断发生后，迟滞会阻止器件开关，直到温度传感器的温度降至约 159°C (典型值)。当传感器温度将至低于 159°C (典型值) 时，LM644A2-Q1 会尝试进行软启动。虽然传感器靠近功率 FET，但不得将其用于确定器件在负载下的最高结温，因为器件上可能会存在温度梯度。相反，必须使用热电偶和其他方法来表征应用中的热设计。

当 LM644A2-Q1 由于结温过高而关断时，会继续向 VCC 供电。为了防止由于对 VCC 施加短路而导致过热，为 VCC 供电的 LDO 降低了电流限制，而器件因高结温而被禁用。LDO 在热关断期间仅提供几毫安的电流。

7.4 器件功能模式

7.4.1 关断模式

器件的 EN 引脚可提供电气开/关控制功能。当 EN 引脚电压低于 0.4V 时，稳压器和内部 LDO 均无输出电压，器件处于关断模式。在关断模式下，静态电流降至 $0.66\mu\text{A}$ (典型值)。

7.4.2 待机模式

内部 LDO 的 EN 阈值低于稳压器的输出。通常在以下情况下，内部 LDO 将 VCC 电压稳定在 3.3V ：

- EN 引脚电压高于 1.1V (最大值)。
- EN 引脚电压低于输出电压的精密使能阈值。

一旦 VCC 高于 UVLO，精密使能电路就会导通。除非 EN 端子上的电压超过其精密使能阈值，否则 SW 节点的内部功率 MOSFET 将保持关断状态。LM644A2-Q1 还采用 UVLO 保护。如果 VCC 电压低于其 UVLO 电平，则稳压器的输出将关闭。

7.4.3 运行模式

发生以下情况时，器件处于工作模式：

- EN 引脚电压高于 V_{EN} 。
- V_{IN} 高于 V_{EN} 。
- V_{IN} 足够高，能够满足 V_{IN} 最小工作输入电压要求。
- 不存在其他故障条件。

有关保护功能，请参阅节 7.3。使之工作的最简单方法是将 EN 连接至 VIN，这样可以在施加的输入电压超过最小 $V_{\text{IN_OPERATE}}$ 时实现自启动。

在工作模式下，根据负载电流、输入电压和输出电压，LM644A2-Q1 处于以下六种子模式之一：

- 连续导通模式 (CCM)，此时具有固定开关频率并在峰值电流模式下运行

- 不连续导通模式 (DCM)，此时处于自动模式，负载电流低于电感器电流纹波的一半。如果电流继续下降，器件将进入脉冲频率调制 (PFM) 模式，从而降低开关频率以保持稳压状态，同时降低开关损耗以在轻负载条件下实现更高的效率。
- 最短导通时间运行，此时 T_{ON_MIN} 不支持器件在所请求的低占空比下全频运行所需的导通时间
- 强制脉宽调制 (FPWM)，该模式与具有固定开关频率的 CCM 类似，但将固定工作频率范围从全频率扩展至空载
- 压降模式，此时开关频率降低，以更大程度地减小压降
- 从压降中恢复，该模式与其他工作模式类似，只是输出电压设定点逐渐上升，直到达到编程的设定点。

7.4.3.1 峰值电流模式运行

有关 LM644A2-Q1 的以下运行说明，请参阅 [功能方框图](#) 和 [图 7-18](#) 中的波形。两者都以变化的占空比 (D) 打开内部高侧 (HS) 和低侧 (LS) NMOS 开关，从而提供稳定的输出电压。在 HS 开关导通期间，SW 端子电压 V_{SW} 摆动至大约 V_{IN} ，电感器电流 i_L 以线性斜率增加。HS 开关由控制逻辑关闭。在 HS 开关关闭时间 t_{OFF} ，LS 开关打开。电感器电流通过 LS 开关放电，这会强制 V_{SW} 通过 LS 开关两端的压降摆动到地电位以下。稳压器环路调节占空比以保持恒定的输出电压。D 由 HS 开关在开关周期内的导通时间定义： $D = T_{ON}/(T_{ON} + T_{OFF})$ 。

在忽略损耗的理想降压转换器中，D 与输出电压成正比，与输入电压成反比： $D = V_{OUT}/V_{IN}$ 。




图 7-18. 连续导通模式 (CCM) 下的 SW 电压和电感器电流波形

为了获得精确的直流负载调整率，使用了电压反馈环路。通过检测峰值和谷值电感器电流，实现峰值电流模式控制和电流保护。当负载电平高于最小峰值电感器电流的一半时，稳压器以连续导通模式和恒定的开关频率运行。内部补偿稳压网络使用小型外部元件和低 ESR 电容器实现快速稳定的运行。

7.4.3.2 自动模式运行

LM644A2-Q1 在轻负载时有两种运行模式。一种称为自动模式运行，可在重负载和高效轻负载情况下实现正常电流模式运行之间的无缝转换。另一种称为 FPWM 模式，即使在空载时也能保持满频率。LM644A2-Q1 以哪种模式运行取决于 SYNC/MODE 引脚。当 SYNC/MODE 为高电平时，该器件处于 FPWM 模式。当 SYNC/MODE 为低电平时，该器件处于 PFM 模式。


在自动模式下，LM644A2-Q1 在负载低于大概 1/10 的额定最大输出电流时采用轻负载运行。轻负载运行采用两种技术来提高效率：

- 二极管仿真，支持 DCM 运行
- 降频

请注意，虽然这两个特性相互配合来实现出色的轻负载运行，但它们是彼此独立的。

7.4.3.2.1 二极管仿真

二极管仿真可防止反向电流通过电感器，这需要较低的频率来调节给定的固定峰值电感器电流。二极管仿真还会随着频率的降低而限制纹波电流。当峰值电感器电流低于 $I_{PEAK-MIN}$ 时，频率会降低。在峰值电流固定的情况下，随着输出电流降至零，频率必须降至接近零以保持稳定。



在自动模式下，在电感器电流接近零之后，低侧器件会关闭。因此，在输出电流小于 CCM 模式中电感器纹波的一半之后，该器件会以 DCM 模式运行。此操作相当于说正在运行二极管仿真。


图 7-19. PFM 运行

LM644A2-Q1 在自动模式下具有最小峰值电感器电流设置。话虽如此，电流在固定输入电压下降至低值后，导通时间恒定。然后，通过调整频率来实现稳压。这种工作模式称为 PFM 模式稳压。

7.4.3.3 FPWM 模式运行

与自动模式运行类似，会在轻负载运行期间使用 SYNC/MODE 引脚选择 FPWM 模式运行。

在 FPWM 模式下，频率在轻负载时保持不变。为了保持频率，允许有限的反向电流流过电感器。反向电流受反向电流限制电路限制。有关反向电流限制值，请参阅[电气特性](#)。




即使 I_{OUT} 小于 I_{ripple} 的一半，也可以实现 FPWM 模式连续导通 (CCM)。

图 7-20. FPWM 模式运行

在 FPWM 模式下，如果输出电压足够高，即使在轻负载时也能实现最短导通时间，则频率降低仍然可用。这样可以在涉及上拉输出的故障期间实现良好的行为。

7.4.3.4 最短导通时间 (高输入电压) 运行

LM644A2-Q1 会持续调节输出电压。即使输入电压与输出电压之比要求导通时间小于具有给定时钟设置下芯片的最短导通时间也是如此。该要求通过使用谷值电流控制来满足。补偿电路始终决定最大峰值电感器电流和最大谷值电感器电流。如果由于任何原因超过谷值电流，则时钟周期会延长，直到谷值电流降至补偿电路确定的值以下。如果该器件未在电流限值下运行，则最大谷值电流被设置为高于峰值电感器电流。这可防止使用谷值控制，除非无法仅使用峰值电流进行调节。如果输入电压与输出电压之比过高，即使电流超过补偿规定的峰值，高侧器件也无法足够快地关断以调节输出电压。请参阅 [电气特性](#) 中的 t_{ON_MIN} 。因此，补偿电路可降低峰值电流和谷值电流。一旦补偿电路选择了足够低的电流，谷值电流就会与补偿电路所要求的电流相匹配。在这些条件下，低侧器件保持导通状态，并阻止下一个时钟周期启动，直到电感器电流降至所需的谷值电流以下。由于导通时间固定为最小值，因此这种类型的运行与使用 COT 控制方案的器件的运行类似。请参阅图 7-21。




在谷值控制模式下，会调节最小电感器电流，而不是峰值电感器电流。

图 7-21. 谷值电流模式运行

7.4.3.5 压降

压降运行被定义为任何需要频率下降以实现所需占空比的输入/输出电压比。在给定的时钟频率下，占空比受最短关断时间的限制。达到该限值后，如果保持时钟频率，输出电压将下降。LM644A2-Q1 不允许输出电压下降，而是将导通时间延长到时钟周期结束后，直至达到所需的峰值电感器电流。达到峰值电感器电流或经过大约 $9\mu s$ 的预定最大导通时间 t_{ON_MAX} 后，时钟就可以开始一个新的周期。因此，一旦由于存在最短关断时间，所需占空比无法在所选时钟频率下实现，频率就会下降以保持稳定。如果输入电压足够低，即使在导通时间为 t_{ON_MAX} 时也无法调节输出电压，则输出电压会降至略低于输入电压。



该图显示了压降时的开关波形。电感器电流需要比正常时钟更长的时间才能达到所需的峰值。因此，频率会下降。该频率下降受到 t_{ON_MAX} 的限制。

图 7-22. 压降波形

7.4.3.6 从压降中恢复

在某些应用中，输入电压可能会降至所需的输出电压以下，然后突然恢复到更高的值。对于大多数稳压器，输入电压的突然增加会导致输出电压以仅受电流限值限制的速率上升，直到实现稳压。当输入电压达到所需的输出电压时，由于控制环路饱和，会出现过冲。在具有小输出电容器和轻负载的应用中，这种过冲可能很大。此外，在稳压器开始调节输出电压后，大浪涌电流可能会导致输入线路上出现较大的波动。此行为需要的电流通常比初始浪涌期间的电流更小。

LM644A2-Q1 能够显著降低浪涌电流和过冲。这种降低是通过在输入电压降低到足够低而导致输出电压下降后突然上升时启用软启动电路来实现的。为了防止意外使用该功能，输出电压下降必须超过 1% 才能启用该功能。此外，仅当在压降或电流限值下运行时该功能才会启用，以防止对正常瞬态响应产生干扰，但在启用时允许几个百分点的过冲。如果输出电压非常接近所需的电平，则电感器电流在调节开始之前没有时间上升到高电平，从而减小了过冲。




图 7-23. 输出电压下降时会缓慢恢复，以防止过冲和大浪涌电流

7.4.3.7 其他故障模式

本数据表的节 7.3 提供了故障模式及其说明。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

LM644A2-Q1 降压直流/直流转换器通常用于将较高的直流电压转换为较低的直流电压，最大输出电流高达每个器件 12A。最大负载电流取决于设计的热环境。EVM 的热性能曲线可用作确定不同环境温度下负载能力的起点。

可按照以下设计过程为 LM644A2-Q1 选择元件。

8.2 典型应用

图 8-1 和图 8-2 显示了 LM644A2-Q1 的典型应用电路。可按照以下设计过程为 LM644A2-Q1 选择元件。该器件旨在各种外部元件和系统参数下正常工作。但是，内部补偿针对特定的外部电感和输出电容进行了优化。表 8-2 作为快速入门指南，提供了一些最常见配置的典型元件值。表中提供的值是典型值。其他值可用于根据应用程序的要求增强某些性能标准。请注意，对于该 eQFN 封装，输入电容器被分开并放置在封装的任一侧。有关更多详细信息，请参阅节 8.2.2.5。




图 8-1. 示例应用电路 - 400kHz 单路可调输出




图 8-2. 示例应用电路 - 2.1MHz 双路固定输出

8.2.1 设计要求

表 8-1 提供了图 8-2 的详细设计过程示例的参数：

表 8-1. 详细设计参数

设计参数	示例值
输入电压	13.5V (6 V 至 36V)
输出电压	3.3V 和 5V (固定)

8.2.2 详细设计过程

以下设计过程涉及图 8-2 和表 8-1。

8.2.2.1 选择开关频率

选择开关频率时需权衡转换效率和整体设计尺寸。较低的开关频率意味着较小的开关损耗，通常会使得 IC 中耗散的功率较小。IC 中耗散的功率较低会使系统效率较高，IC 温度较低。不过，较高的开关频率允许使用较小的电感器和输出电容器，因此得到的设计更加紧凑。许多应用要求避开 AM 频带。这些应用通常在 400kHz (低于 AM 频带) 或 2.1MHz (高于 AM 频带) 左右的频率下运行。对于 400kHz，可以使用 39.2k 1% 电阻器。对于该 2100kHz 示例，选择了 7.15k 1% 电阻器。

8.2.2.2 设置输出电压

通过将 FB 连接至 AGND，可以将输出稳压目标编程为固定的 3.3V 输出；通过使用 10k Ω 电阻器将 FB 连接至 VCC，可以将输出稳压目标编程为固定的 5.0V 输出。LM644A2-Q1 的输出电压也可以通过电阻分压器网络从外部调节。分压器网络由顶部和底部反馈电阻器 R_{FBT} 和 R_{FBB} 组成，使输出电压与转换器之间的环路闭合。转换器通过保持内部误差放大器输入的电压与内部基准电压 (V_{FB} = 0.8V) 相等来调节输出电压。分压器的总电阻是噪声

拾取过多和输出负载过大之间的折衷。较小的电阻值会降低噪声灵敏度，但也会降低轻负载效率。 R_{FBT} 的建议值为 $100k\Omega$ 左右，最大值为 $1M\Omega$ 。

8.2.2.3 电感器选型

电感值和饱和电流是选择电感器的主要参数。电感值由预期的纹波电流峰峰值确定。选择的电感值通常处于最大输出电流的 20% 至 50% 范围之内。经验表明，对于具有固定输入电压的系统，电感器纹波电流的良好值为最大负载电流的 30%。该示例使用 $V_{IN} = 13.5V$ ，该值更接近 12V 汽车电池的标称电压。当为最大负载远小于器件可用最大值的应用选择纹波电流时，必须为该计算使用最大器件电流。方程式 5 可用于确定电感值。常数 K 是电感器电流纹波峰峰值占额定输出电流的百分比。对于该 6A 210kHz 3.3V 示例，选择了 $K = 0.25$ 并选择了最接近的 $1\mu H$ 标准值。

$$L = \left(\frac{V_{OUT}}{V_{IN}} \right) \times \left(\frac{V_{IN} - V_{OUT}}{f_{SW} \times K \times I_{OUT_MAX}} \right) \quad (5)$$

电感器的饱和额定电流必须至少与高侧开关电流限制 I_{HS} 一样大。该额定值可确保即使在输出发生软短路情况期间电感器也不会饱和。硬短路会导致 LM644A2-Q1 进入间断模式（请参阅节 7.3.14）。软短路可以将输出电流保持在电流限值附近，而不会触发断续。当电感器磁芯材料饱和时，电感会下降到一个非常低的值，导致电感器电流上升非常快。虽然谷值电流限值 I_{LS} 旨在降低电流耗尽的风险，但饱和电感器会使电流迅速上升到高电平。该事件可能会导致元件损坏，因此电感器处于不饱和状态至关重要。采用铁氧体磁芯材料的电感器具有非常硬的饱和特性，但通常比铁粉磁芯具有更低的磁芯损耗。铁粉磁芯具有软饱和，允许在一定程度上放宽电感器的饱和额定电流。但在通常高于 1MHz 的频率下，铁粉磁芯具有更多的内芯损耗。为了避免次谐波振荡，电感值不得小于方程式 6 中给出的值。最大电感值受到电流模式控制正确执行所需的最小电流纹波的限制。根据经验，在正常情况下，最小电感器波纹电流必须不少于器件最大额定电流的约 10%。

$$L > \left(\frac{V_{OUT}}{f_{SW} \times I_{RATED}} \right) \quad (6)$$

8.2.2.4 输出电容器选型

输出电容器容值和 ESR 决定了输出电压纹波和负载瞬态性能。输出电容器通常受到负载瞬态要求的限制，而不是受到输出电压纹波的限制。表 8-2 可用于为一些常见应用查找 C_{OUT} 和 C_{FF} 电容器容值。请注意， $4.99k\Omega$ 的 R_{FF} 可与 C_{FF} 串联使用，以限制进入 FB 引脚的高频噪声。在此示例中，对于 3.3V_{OUT} 和 2.1MHz，需要良好的瞬态性能。从表中选择 $3 \times 22\mu F$ 陶瓷电容器作为输出电容器，10pF 作为 C_{FF} 。对于其他电压，可以使用所需的交叉频率 (Fx) 和输出电压来估算频率组合 C_{out} 。交叉通常受到开关频率产生的采样极点的限制。因此，交叉频率通常是一个百分比，例如开关频率的 1/10。

表 8-2. 选择的输出电容器和 C_{FF} 值

频率	I_{OUT}	瞬态性能	3.3V OUTPUT		5V OUTPUT	
			C_{OUT} (每相位)	C_{FF}	C_{OUT}	C_{FF}
400kHz	6A	最小值	$3 \times 47\mu F$ 陶瓷电容器		$2 \times 47\mu F$ 陶瓷电容器	
400kHz	6A	更好的瞬态	$4 \times 47\mu F$ 陶瓷电容器	10pF	$3 \times 47\mu F$ 陶瓷电容器	10pF
2.1MHz	6A	最小值	$3 \times 22\mu F$ 陶瓷电容器		$2 \times 22\mu F$ 陶瓷电容器	
2.1MHz	6A	更好的瞬态	$4 \times 22\mu F$ 陶瓷电容器	10pF	$3 \times 22\mu F$ 陶瓷电容器	10pF

8.2.2.5 输入电容器选型

除了提供纹波电流并将开关噪声与其他电路隔离，陶瓷输入电容器还为稳压器提供低阻抗源。LM644A2-Q1 的每个输入/接地引脚对需要最低 $10\mu F$ 的陶瓷电容。使用 2 个 $10\mu F$ 或更大的陶瓷电容器，以提高 EMI 性能。电容器的额定电压必须至少为应用所需的最大输入电压。最好具有两倍的最大输入电压，以减少直流偏置降额。可以增大该电容以帮助降低输入电压纹波，并在负载瞬态期间保持输入电压。此外，可以在每个输入/接地引脚对 ($V_{IN1}/PGND1$ 和 $V_{IN2}/PGND2$) 上使用一个具有小外壳尺寸 (0603 或 0402) 的陶瓷电容器。电容器还必须具有 X7R 或更佳的电介质。使用这些参数选择最高电容器容值。这一选择提供了高频旁路，可减少开关节点振铃和电磁干扰发射。eQFN (VBG) 封装在其两侧提供两个输入电压引脚和两个电源接地引脚。这样可以拆分输入电容器，并

针对内部功率 MOSFET 实现正确放置，从而提高输入旁路的有效性。该示例在每个 VIN/PGND 引脚对上放置了两个 10 μ F、50V、1206、X7R 陶瓷电容器和两个 0.1 μ F、50V、0402、X7R 陶瓷电容器。

通常最好在输入端使用与陶瓷电容器并联的电解电容器。如果使用长引线/布线将输入电源连接到稳压器，尤其应该如此。该电容器的中等 ESR 有助于抑制由长电源引线的电感引起的输入电源上的振铃。使用这个额外的电容器还有助于处理由具有异常高阻抗的输入电源引起的瞬时电压骤降。

大多数输入开关电流流经陶瓷输入电容器。可以使用 [方程式 7](#) 计算该电流的近似最坏情况 RMS 值。必须对照制造商的最大额定值来检查此值。

$$I_{RMS} \cong I_{OUT} \times \sqrt{\left(\frac{V_{OUT}}{V_{IN}}\right)} \quad (7)$$

8.2.2.6 BOOT 电容器

LM644A2-Q1 需要一个自举电容器连接在 CBOOT 引脚与 SW 引脚之间。此电容器存储电能，用于为功率 MOSFET 的栅极驱动器供电。TI 建议使用额定电压至少为 10V 的 100nF 高质量陶瓷电容器。

8.2.2.7 VCC

VCC 引脚是内部 LDO 的输出，用作稳压器的内部控制电路的电源。该输出需要在 VCC 和 AGND 之间连接一个 1 μ F、10V、X7R 或类似规格、0603 或类似规格的陶瓷电容器，用于确保正常运行。通常，避免使用任何外部电路加载该输出。但是，该输出可用于为 PG 引脚的上拉电阻器供电（请参阅 [节 7.3.7](#)）并配置 FB 引脚以获得固定输出电压。在这种情况下，阻值为 100k Ω 的上拉电阻器是一个不错的选择。VCC 上的标称输出电压为 3.3 V。

8.2.2.8 C_{FF} 和 R_{FF} 选择

对于包含具有低 ESR 和严格电压裕度要求的输出电容器的电路，容值大约为几十皮法且不大于 15nF 的前馈电容器 C_{FF} 可用于改善其相位裕度和瞬态响应。由于此 C_{FF} 电容器可以将电路输出端的噪声直接传导至 IC 的 FB 节点，因此可以将一个 4.99k Ω 电阻器 R_{FF} 与 C_{FF} 串联，用于降低其使用时的高频易感性。如果输出电容器的 ESR 零点低于 200kHz，则不得使用 C_{FF}。通常，可以调整 C_{FF} 电容器的容值，以便在略高于所需交叉频率时促进相位提升。

$$C_{FF} = \left(\frac{1}{2 \times \pi \times R_{FBT} \times f_X \times 1.5} \right) \quad (8)$$

如果输出电压小于 2.5V，C_{FF} 影响不大，因此可以忽略。如果输出电压大于 14V，则必须谨慎使用 C_{FF}，因为 C_{FF} 很容易在较高频率下引入过多增益。

如果为 R_{FBT} 选择 1M Ω ，则通常需要使用前馈电容器 C_{FF} 来抵消 PCB 结构中的寄生电容。

8.2.2.9 同步和模式

可以利用 SYNC 引脚将转换器与外部时钟电压 (SYNC) 同步。该引脚还允许在两种模式之间进行选择。以下是可选模式：

- 强制脉宽调制 (FPWM) 运行，在典型运行中的所有负载下以固定频率运行
- 自动模式，在轻负载时自动切换至脉冲频率调制 (PFM) 以提高轻负载效率

对于 FPWM，通过一个 10k Ω 电阻器将 SYNC 引脚连接到 VCC。对于 PFM，连接至接地端。您还可以通过应用时钟信号将开关频率与外部时钟同步。有关更多信息，请参阅 [节 7.3.4](#)。

8.2.2.10 外部 UVLO

在某些情况下，用户需要的输入欠压锁定 (UVLO) 电平可能与器件内部提供的该电平不同。可以使用 [图 7-2](#) 中所示的电路来满足这种需求。器件导通时的输入电压被指定为 V_{ON}，而关断电压为 V_{OFF}。首先，R_{ENB} 阻值在 10k Ω 至 100k Ω 的范围内选择，然后使用 [方程式 1](#) 计算 R_{ENT} 和 V_{OFF}。

8.2.2.11 典型热性能

LM644A2-Q1 的双散热焊盘使器件能够通过 PCB 冷却，并使用顶部散热器来扩展器件的温度范围。但是，与任何功率转换器件一样，LM644A2-Q1 在运行时会消耗内部功率，因此谨慎设计热环境非常重要。这种功率耗散的影响是将转换器的内部温度升高到环境温度以上。内部芯片温度 (T_J) 是以下各项的函数：

- 环境温度
- 功率损耗
- 器件的有效热阻 ($R_{\theta JA}$)
- PCB 布局

LM644A2-Q1 的最高内核温度必须限制为 150°C 。这会限制器件的最大功率耗散，从而限制负载电流。以下公式展示了重要参数之间的关系。较大的环境温度 (T_A) 和较大的 $R_{\theta JA}$ 值会降低最大可用输出电流。对于低环境温度设计，可以使用 [应用曲线](#) 部分提供的曲线来估算转换器效率。如果在其中一条曲线中找不到所需的工作条件，则可以使用 EVM 热性能作为起点来大致估算结温。或者，可以调整 EVM 以匹配所需的应用要求，并且可以直接测量效率。 $R_{\theta JA}$ 的正确值更难估计。如[半导体和 IC 封装热指标应用手册](#)所述，电气特性表中给出的 JEDEC $R_{\theta JA}$ 值并非对于设计用途始终有效，不得用于估计器件在实际应用中的热性能。此外，在封装顶部添加散热器会通过 $R_{\theta JC(top)}$ 创建平行的散热路径，并相应地降低 $R_{\theta JA}$ 。电气特性表中报告的值是在实际应用中很少获得的一组特定条件下测量的。

$$I_{OUT_MAX} = \left(\frac{T_J - T_A}{R_{\theta JA}} \times \frac{\eta}{(1 - \eta)} \times \frac{1}{V_{OUT}} \right) \quad (9)$$

其中

- η = 效率
- T_A = 环境温度
- T_J = 结温
- $R_{\theta JA}$ = IC 结至空气的有效热阻 (主要通过 PCB)

有效 $R_{\theta JA}$ 是一个关键参数，取决于多种因素，以下仅列举几项最重要的参数：

- 功率耗散
- 空气温度
- 气流
- PCB 面积
- 铜散热器面积
- 封装之下或封装附近的散热过孔数量
- 相邻元件放置

[图 8-3](#) 和 [图 8-4](#) 显示了最大输出电流与环境温度间的关系的典型曲线，有助于实现良好的热布局。此数据是使用不带散热器的 EVM $R_{\theta JA}$ 计算得出的，并加上了在自然对流或气流条件下计算出的 HSB43-454515P 散热器的影响。请记住，这些图表中给出的数据仅用于说明目的，任何给定应用的实际性能取决于前面提到的所有因素。




图 8-3. 典型输出电流与环境温度间的关系，VIN = 12V，FSW = 400kHz，双路输出




图 8-4. 典型输出电流与环境温度间的关系，VIN = 24V，FSW = 400kHz，双路输出




图 8-5. 典型输出电流与环境温度间的关系，VIN = 12V，FSW = 1MHz，双路输出




图 8-6. 典型输出电流与环境温度间的关系，VIN = 24V，FSW = 1MHz，双路输出




图 8-7. 典型输出电流与环境温度间的关系， $F_{SW} = 400\text{kHz}$ ，单路输出




图 8-8. 典型输出电流与环境温度间的关系， $F_{SW} = 1\text{MHz}$ ，单路输出

以下资源可用作出色热 PCB 设计和针对给定应用环境估算 $R_{\theta JA}$ 的指南：

- [热设计：学会洞察先机，不做事后诸葛 应用手册](#)
- [外露焊盘封装实现理想热阻的电路板布局布线指南 应用手册](#)
- [半导体和 IC 封装热指标 应用手册](#)
- [TI 降压开关直流/直流转换器快速参考指南应用手册](#)

8.2.3 应用曲线

除非另有说明，否则以下条件适用：器件：LM644A2-Q1， $V_{IN} = 13.5V$ ， $T_A = 25^\circ C$ 。电路见图 8-1 和图 8-2 所示，并采用表 8-3 中的相应 BOM。辐射发射测试期间未连接散热器。




图 8-9. 效率




图 8-10. 效率




图 8-11. 效率




图 8-12. 效率




图 8-13. 效率




图 8-14. 效率




图 8-15. 效率




图 8-16. 效率




图 8-17. 效率




图 8-18. 效率




图 8-19. 效率




图 8-20. 效率




图 8-21. 效率




图 8-22. 效率




图 8-23. 效率




图 8-24. 效率




图 8-25. 效率




图 8-26. 效率




图 8-27. 负载调整率和线性调整率




图 8-28. 负载调整率和线性调整率




图 8-29. 负载调整率和线性调整率




图 8-30. 负载调整率和线性调整率




图 8-31. 负载调整率和线性调整率






图 8-32. 负载调整率和线性调整率




$V_{OUT} = 5V$ $F_{SW} = 400kHz$ FPWM 模式 单路输出

图 8-33. 压降




$V_{OUT} = 5V$ $F_{SW} = 2.1MHz$ FPWM 模式 单路输出

图 8-34. 压降




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式 单路输出

图 8-35. 压降




$V_{OUT} = 3.3V$ $F_{SW} = 2.1MHz$ FPWM 模式 单路输出

图 8-36. 压降




$V_{OUT} = 5V$ $F_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 3A$ $V_{IN} = 5V$ 至 $7V$ 单路输出

图 8-37. 压降恢复




$V_{OUT} = 5V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 100mA$ $V_{IN} = 13.5V$ 双路输出

图 8-38. 在 100mA 负载下启动




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 100mA$ $V_{IN} = 13.5V$ 双路输出

图 8-39. 在 100mA 负载下启动




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 12A$ $V_{IN} = 13.5V$ 单路输出

图 8-40. 在 12A 负载下启动




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 0A$ 到短路 $V_{IN} = 13.5V$ 单路输出

图 8-41. 短路保护




$V_{OUT1} = 3.3V$ $F_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 0A$ 到短路 $V_{IN} = 13.5V$ 双路输出

图 8-42. 短路保护



$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ 自动模式
 $I_{OUT} =$ 短路到 $0A$ $V_{IN} = 13.5V$ 单路输出

图 8-43. 短路断续



$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ 自动模式
 $I_{OUT} =$ 短路到 $0A$ $V_{IN} = 13.5V$ 双路输出

图 8-44. 短路断续




图 8-45. 负载瞬态




图 8-46. 负载瞬态




图 8-47. 负载瞬态




图 8-48. 负载瞬态




图 8-49. 负载瞬态






图 8-50. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 2.1MHz$ FPWM 模式
 $I_{OUT} = 3A$ 至 $6A$ 至 $3A$ $V_{IN} = 13.5V$ 双路输出

图 8-51. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 100mA$ 至 $6A$ 至 $100mA$ $V_{IN} = 13.5V$ 双路输出

图 8-52. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 100mA$ 至 $6A$ 至 $100mA$ $V_{IN} = 13.5V$ 双路输出

图 8-53. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 3A$ 至 $6A$ 至 $3A$ $V_{IN} = 13.5V$ 双路输出

图 8-54. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 4A$ 至 $12A$ 至 $4A$ $V_{IN} = 13.5V$ 单路输出

图 8-55. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 6A$ 至 $12A$ 至 $6A$ $V_{IN} = 13.5V$ 单路输出

图 8-56. 负载瞬态




$V_{OUT} = 3.3V$ $F_{SW} = 2100kHz$ $I_{OUT} = 12A$
测试频率：150kHz 至 30MHz

图 8-57. 单输出单极辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




$V_{OUT} = 3.3V$ $F_{SW} = 2100kHz$ $I_{OUT} = 12A$
测试频率：30MHz 至 200MHz

图 8-58. 单输出双锥辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




$V_{OUT} = 3.3V$ $F_{SW} = 2100kHz$ $I_{OUT} = 12A$
测试频率：200MHz 至 1000MHz

图 8-59. 单输出对数辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




$V_{OUT} = 3.3V$ $F_{SW} = 2100kHz$ $I_{OUT} = 12A$
测试频率：1000MHz 至 2500MHz

图 8-60. 单输出喇叭辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)



$V_{OUT} = 3.3V$ $F_{SW} = 2100kHz$ $I_{OUT} = 12A$
测试频率：150kHz 至 30MHz

图 8-61. 单输出传导发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)



$V_{OUT} = 3.3V$ $F_{SW} = 2100kHz$ $I_{OUT} = 12A$
测试频率：30MHz 至 108MHz

图 8-62. 单输出传导发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-63. 双输出单极辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-64. 双输出双锥辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-65. 双输出对数辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-66. 双输出喇叭辐射发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-67. 双输出传导发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-68. 双输出传导发射与 CISPR25 5 类限值间的关系 (橙色：峰值信号，红色：平均信号，绿色：准峰值信号)




图 8-69. 推荐的输入 EMI 滤波器

表 8-3. 典型应用曲线的 BOM

V _{OUT}	频率	R _{FBB}	每相位的 C _{OUT}	每相位的 C _{IN} + C _{HF}	L	用于可调输出的 C _{FF}
3.3V	400kHz	32.4kΩ	47 + 22μF	2 × 10μF + 1 × 100nF	2.8μH	10pF
3.3V	2200kHz	32.4kΩ	47 + 22μF	2 × 10μF + 1 × 100nF	1μH	10pF
5V	400kHz	19.1kΩ	47 + 22μF	2 × 10μF + 1 × 100nF	2.8μH	10pF
5V	2200kHz	19.1kΩ	47 + 22μF	2 × 10μF + 1 × 100nF	1μH	10pF

8.3 电源相关建议

输入电源的特性必须能够向负载稳压器提供所需的输入电流。可以使用 [方程式 10](#) 来估算平均输入电流。

$$I_{IN} \cong \frac{I_{OUT}}{\eta} \times \left(\frac{V_{OUT}}{V_{IN}} \right) \quad (10)$$

其中

- η 是效率

如果稳压器通过长导线或 PCB 布线连接到输入电源，则需要特别谨慎，以实现良好的性能。输入电缆的寄生电感和电阻可能会对稳压器的运行造成不良影响。寄生电感与低 ESR 陶瓷输入电容器相结合，可以构成一个欠阻尼谐振电路。这可能导致稳压器输入端出现过压瞬态或触发 UVLO。考虑在向输出端施加负载瞬态时，电源电压可能会下降，这取决于线束的寄生电阻和电感以及电源的特性。如果应用的工作电压接近最小输入电压，此下降会导致稳压器暂时关断并复位。解决这些问题的最佳方法是缩短输入电源与稳压器之间的距离。此外，将一个铝输入电容器与陶瓷电容器并联使用。此类电容器的中等 ESR 有助于抑制输入谐振电路并减少任何过冲或下冲。20μF 至 100μF 范围内的值通常足以提供输入抑制，并有助于在大负载瞬变期间保持输入电压稳定。

在某些情况下，稳压器的输入端使用瞬态电压抑制器 (TVS)。一类此器件具有迅速反向特性 (晶闸管类型)。TI 不建议使用具有此类特性的器件。当 TVS 触发时，钳位电压降至非常低的值。如果该电压小于稳压器的输出电压，则输出电容器通过器件向输入端放电。这种不受控制的电流可能会损坏器件。

输入电压不得低于输出电压。在这种情况下 (例如输入短路测试)，输出电容器通过器件的 VIN 和 SW 引脚之间的内部寄生二极管放电。在这种情况下，电流会变得不受控制，从而可能损坏器件。如果认为这种情况很可能发生，则在输入电源和输出之间使用一个肖特基二极管。

8.4 布局

8.4.1 布局指南

任何直流/直流转换器的 PCB 布局对于实现设计的出色性能而言都至关重要。PCB 布局不良可能会破坏原本良好的原理图设计的运行效果。即使转换器正确调节，PCB 布局不良也意味着稳健的设计无法大规模生产。此外，稳压器的 EMI 性能在很大程度上取决于 PCB 布局。在降压转换器中，对 EMI 最关键的 PCB 功能是由输入电容器和电源接地端形成的环路。图 8-70 中显示了该环路。该环路承载大瞬态电流，在布线电感的作用下可能产生大瞬态电压。过高的瞬态电压会破坏转换器的正常运行。因此，该环路中的布线必须宽且短，同时使环路面积尽可能小，以降低寄生电感。图 8-71 显示了 LM644A2-Q1 电路关键元件的建议布局。

- 将一个或多个输入电容器尽可能靠近输入引脚对放置：VIN1 连接到 PGND1，VIN2 连接到 PGND2。将小电容器放置在最靠近的位置。每对引脚都相邻，简化了输入电容器的放置。采用 QFN 封装时，封装任一侧都有两个 VIN/PGND 对。这提供了对称布局，有助于最大限度地减少开关噪声和 EMI 的产生。使用中间层上的宽

VIN 平面将两个 VIN 对一同连接到输入电源。从电源到每个 VIN 引脚对称布线，以充分利用对称引脚排列的优势。

- 将 VCC 的旁路电容器靠近 VCC 引脚和 AGND 引脚放置：必须使用短而宽的布线将该电容器连接到 VCC 和 AGND 引脚。
- 将 CBOOT 电容器放置在尽可能靠近器件的位置，并使用短而宽的布线连接到 CBOOT 和 SW 引脚：确保使用短而宽的布线进行 SW 连接以处理电流，但不要超过必要的长度，以避免产生共模噪声。
- 将反馈分压器尽可能靠近器件的 FB 引脚放置：将 R_{FBB} 、 R_{FBT} 、 C_{FF} （如果使用）和 R_{FF} （如果使用）在物理上靠近器件放置。通过 R_{FBB} 与 FB 和 AGND 的连接必须短且靠近器件上的这些引脚。到 V_{OUT} 的连接可能会更长一些。但是，不得将这一条较长的布线布置在任何可能电容耦合到稳压器反馈路径的噪声源（例如 SW 节点）附近。
- 使 PCB 的第 2 层成为接地平面：该层充当噪声屏蔽层和散热路径。使用第 2 层可减小输入环路中输入循环电流的闭合面积，从而降低电感。
- 为 V_{IN} 、 V_{OUT} 和 GND 提供宽路径：这些路径必须尽可能宽和直，以减少转换器输入或输出路径上的任何压降，从而最大限度地提高效率。
- 提供足够大的 PCB 面积，以实现适当的散热：考虑到最大负载电流和环境温度，必须使用足够大的铜面积来确保实现低 $R_{\theta JA}$ 。使用 2 盎司（不少于 1 盎司）的铜制作 PCB 顶层和底层。如果 PCB 设计使用多个铜层（建议），则散热过孔也可以连接到内层散热接地平面。请注意，该器件的封装通过所有引脚进行散热。除为避免噪声而需要尽可能减小面积之外，所有引脚都可以使用宽布线。
- 保持较小的开关面积：保持 SW 引脚与电感器之间的铜区域尽可能短且宽。同时，必须更大程度地减小此节点的总面积，以帮助降低辐射 EMI。




图 8-70. 输入电流环路

8.4.1.1 接地及散热注意事项

如上所述，TI 建议使用一个中间层作为实心接地层。接地层可为敏感电路和布线屏蔽噪声，还可为控制电路提供低噪声基准电位。AGND 和 PGND 引脚必须使用旁路电容器旁边的过孔连接到接地平面。PGND 引脚直接连接到输入和输出电容器的接地端。PGND 网在开关频率下会产生噪声，会因负载变化而反弹。PGND 布线以及 VIN 和 SW 布线应限制在接地平面的一侧。接地平面另一侧的噪声要少得多，可用于敏感的布线。

TI 建议通过使用靠近 PGND 的过孔和 VIN 引脚连接到系统接地平面或 V_{IN} 自举来提供足够的器件散热，这两种方法都将散热。尽可能多地使用铜作为顶层和底层的系统接地平面，并避免平面切口和热流瓶颈，以实现最佳散热效果。使用四层电路板，四层的铜厚（从顶层开始）依次为：2oz/1oz/1oz/2oz。具有足够铜厚度和适当布局布线的四层电路板可实现低电流传导阻抗、适当的屏蔽和低热阻。

8.4.2 布局示例




图 8-71. 布局示例

9 器件和文档支持

9.1 器件支持

9.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息，不能构成与此类产品或服务或保修的适用性有关的认可，不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

9.2 文档支持

9.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[热设计：学会洞察先机，不做事后诸葛 应用手册](#)
- 德州仪器 (TI)，[外露焊盘封装实现理想热阻的电路板布局布线指南 应用手册](#)
- 德州仪器 (TI)，[半导体和 IC 封装热指标 应用手册](#)
- 德州仪器 (TI)，[TI 降压开关直流/直流转换器快速参考指南应用手册](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.5 商标

HotRod™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
November 2024	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LM644A2QVBGRQ1	Active	Production	WQFN-FCRLF (VBG) 24	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LM644A2
LM644A2QVBGRQ1.A	Active	Production	WQFN-FCRLF (VBG) 24	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LM644A2

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM644A2QVBGRQ1	WQFN-FCRLF	VBG	24	3000	330.0	12.4	4.3	5.3	1.3	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM644A2QVBGRQ1	WQFN-FCRLF	VBG	24	3000	346.0	346.0	33.0




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


VBG0024A

WQFN-FCRLF - 0.8mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4230163/B 12/2023

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

VBG0024A

WQFN-FCRLF - 0.8mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

EXPOSED PAD 23:
79% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4230163/B 12/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司