

INA241x-Q1 符合 AEC-Q100 标准、具有增强型 PWM 抑制功能的 -5V 至 110V、双向、超精密电流检测放大器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 温度等级 1：-40°C 至 125°C，T_A
- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 针对受开关共模电压影响的系统优化的增强型 PWM 抑制
 - 支持高达 125kHz 的开关频率
- 宽共模电压：
 - 工作电压：-5V 至 110V
 - 可承受电压：-20V 至 120V
- 双向运行
- 较高的小信号带宽：1.1MHz (在所有增益下)
- 压摆率：8V/μs
- 阶跃响应稳定时间为 1%：1μs
- 出色的共模抑制比 (CMRR)
 - 166dB 直流 CMRR
 - 104dB 交流 CMRR (100kHz 时)
 - 89dB 交流 CMRR (1MHz 时)
- 精度：
 - 增益误差 (最大值)
 - 版本 A：±0.01%，±1ppm/°C 温漂
 - 版本 B：±0.1%，±5ppm/°C 温漂
 - 失调电压 (最大值)
 - 版本 A：±10μV，±0.1μV/°C 温漂
 - 版本 B：±150μV，±0.5μV/°C 温漂
- 可用增益：
 - INA241A1-Q1：10 V/V
 - INA241A2-Q1：20 V/V
 - INA241A3-Q1：50 V/V
 - INA241A4-Q1：100 V/V
 - INA241A5-Q1：200 V/V
- 封装选项：SOT23-8、VSSOP-8、SOIC-8、VSSOP-10

2 应用

- 电子涡轮/增压器
- 电动助力转向 (EPS)
- 起动机/发电机
- 再生制动
- 制动系统

3 说明

INA241x-Q1 是一款超精密双向电流检测放大器，可在 -5V 至 110V 的宽共模范围内测量分流电阻器上的压降，与电源电压无关。该器件在低失调电压 (±10μV，最大值)、较小增益误差 (±0.01%，最大值) 和高直流 CMRR (典型值为 166dB) 等特性的综合作用下，可实现高精度电流测量。INA241x-Q1 适用于开关系统中的高压双向测量，这些系统在器件输入端会出现高共模瞬态电压。由于输入端的共模电压转换，INA241x-Q1 内部的增强型 PWM 抑制电路可确保输出端的信号干扰最小。


INA241x-Q1 由 2.7V 至 20V 的单电源供电，消耗 2.5mA 的电源电流。INA241x-Q1 有五个增益选项：10V/V、20V/V、50V/V、100V/V 和 200V/V。运用多个增益选项，可实现在可用的分流电阻值和宽输出动态范围要求之间进行优化。

INA241x-Q1 的额定工作温度范围为 -40°C 至 125°C。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
INA241A-Q1 INA241B-Q1	DDF (SOT-23, 8)	2.9mm × 2.8mm
	DGK (VSSOP, 8)	3mm × 4.9mm
	D (SOIC, 8)	4.9mm × 6mm
	DGS (VSSOP, 10)	3mm × 4.9mm

- (1) 如需了解所有可用封装，请参阅数据表末尾的封装选项附录。
 (2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



典型应用 - 直列式电机控制



内容

1 特性.....	1	7.4 器件功能模式.....	16
2 应用.....	1	8 应用和实施.....	21
3 说明.....	1	8.1 应用信息.....	21
4 器件比较.....	2	8.2 典型应用.....	22
5 引脚配置和功能.....	2	8.3 电源相关建议.....	23
6 规格.....	4	8.4 布局.....	23
6.1 绝对最大额定值.....	4	9 器件和文档支持.....	25
6.2 ESD 等级.....	4	9.1 文档支持.....	25
6.3 建议运行条件.....	4	9.2 接收文档更新通知.....	25
6.4 热性能信息.....	4	9.3 支持资源.....	25
6.5 电气特性.....	5	9.4 商标.....	25
6.6 典型特性.....	8	9.5 静电放电警告.....	25
7 详细说明.....	15	9.6 术语表.....	25
7.1 概述.....	15	10 修订历史记录.....	25
7.2 功能方框图.....	15	11 机械、封装和可订购信息.....	26
7.3 特性说明.....	15		

4 器件比较

表 4-1. 器件比较

器件名称	增益
INA241A1-Q1、INA241B1-Q1	10 V/V
INA241A2-Q1、INA241B2-Q1	20 V/V
INA241A3-Q1、INA241B3-Q1	50 V/V
INA241A4-Q1、INA241B4-Q1	100V/V
INA241A5-Q1、INA241B5-Q1	200V/V

5 引脚配置和功能




图 5-1. INA241x-Q1 : DDF 封装 8 引脚 SOT-23 顶视图




图 5-2. INA241x-Q1 : D 和 DGK 封装 8 引脚 SOIC 和 8 引脚 VSSOP 顶视图

表 5-1. 引脚功能 : D、DDF 和 DGK 封装

引脚		类型	说明
名称	编号		
GND	2	接地	地。
IN+	8	输入	电流检测放大器正输入。对于高侧应用，连接至检测电阻的总线电压侧。对于低侧应用，连接至检测电阻的负载侧。

表 5-1. 引脚功能：D、DDF 和 DGK 封装（续）

引脚		类型	说明
名称	编号		
IN -	1	输入	电流检测放大器负输入。对于高侧应用，连接至检测电阻的负载侧。对于低侧应用，连接至检测电阻的接地侧。
NC	4	接地	保留。接地。
OUT	5	输出	输出电压。
REF1	7	输入	基准 1 电压。从 0V 至 V_S ，连接到电压电势；有关连接选项，请参阅 使用基准引脚调整输出 。
REF2	3	输入	基准 2 电压。从 0V 至 V_S ，连接到电压电势；有关连接选项，请参阅 使用基准引脚调整输出 。
V_S	6	电源	电源，2.7 V 至 20 V




图 5-3. INA241x-Q1：DGS 封装 10 引脚 VSSOP 顶视图

表 5-2. 引脚功能：DGS 封装

引脚		类型	说明
名称	编号		
GND	3	接地	接地
IN+	10	输入	电流检测放大器正输入。对于高侧应用，连接至检测电阻的总线电压侧。对于低侧应用，连接至检测电阻的负载侧。
IN -	1	输入	电流检测放大器负输入。对于高侧应用，连接至检测电阻的负载侧。对于低侧应用，连接至检测电阻的接地侧。
NC	5	接地	保留。接地。
NC	2	-	保持未连接
NC	9	-	保持未连接
OUT	6	输出	输出电压
REF1	8	输入	基准 1 电压。从 0V 至 V_S ，连接到电压电势；有关连接选项，请参阅 使用基准引脚调整输出 。
REF2	4	输入	基准 2 电压。从 0V 至 V_S ，连接到电压电势；有关连接选项，请参阅 使用基准引脚调整输出 。
V_S	7	电源	电源，2.7 V 至 20 V

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电源电压 (V_S)			22	V
模拟输入, V_{IN+} , V_{IN-} ⁽²⁾	差分 (V_{IN+})-(V_{IN-})	-30	30	V
	共模	-20	120	V
REF1、REF2、 NC 输入		GND – 0.3	$V_S + 0.3$	V
输出		GND – 0.3	$V_S + 0.3$	V
T_A	工作温度	-55	150	°C
T_J	结温		150	°C
T_{stg}	贮存温度	-65	150	°C

(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不意味着器件在这些条件下或在建议工作条件以外的任何其他条件下能够正常运行。如果超出建议工作条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。

(2) V_{IN+} 和 V_{IN-} 分别为 $IN+$ 和 $IN-$ 引脚上的电压。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾ HBM ESD 分类等级 2	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 CDM ESD 分类等级 C6	±1000	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_{CM}	共模输入范围	-5	48	110	V
V_S	工作电源电压范围	2.7	5	20	V
T_A	环境温度	-40		125	°C

6.4 热性能信息

热指标 ⁽¹⁾		INA241x-Q1				单位
		DDF (SOT23)	DGK (VSSOP)	D (SOIC)	DGS (VSSOP)	
		8 引脚	8 引脚	8 引脚	10 引脚	
$R_{\theta JA}$	结至环境热阻	129.7	167.2	122.9	143.3	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	58	58.9	54.7	49.2	°C/W
$R_{\theta JB}$	结至电路板热阻	52.6	88.9	68.8	80	°C/W
Ψ_{JT}	结至顶部特征参数	2.3	8.1	12.2	2.6	°C/W
Ψ_{JB}	结至电路板特征参数	52.3	87.4	67.5	78.6	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用手册。

6.5 电气特性

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输入						
V_{CM}	共模输入范围 ⁽¹⁾	$V_{\text{IN}+}, V_{\text{IN}-} = -5\text{V}$ 至 110V , $V_{\text{SENSE}} = 0\text{mV}$ $T_A = -40^\circ\text{C}$ 至 125°C	-5		110	V
CMRR	共模抑制比, 以输入为基准	$V_{\text{IN}+}, V_{\text{IN}-} = -5\text{V}$ 至 110V , $V_{\text{SENSE}} = 0\text{mV}$ $T_A = -40^\circ\text{C}$ 至 125°C , INA241A-Q1	150	166		dB
		$V_{\text{IN}+}, V_{\text{IN}-} = -5\text{V}$ 至 110V , $V_{\text{SENSE}} = 0\text{mV}$ $T_A = -40^\circ\text{C}$ 至 125°C , INA241B-Q1	120	130		
		$f = 50\text{kHz}$		105		
V_{os}	失调电压, 以输入为基准	$V_{\text{SENSE}} = 0\text{mV}$, INA241A1-Q1		± 5	± 20	μV
		$V_{\text{SENSE}} = 0\text{mV}$, INA241A2-Q1		± 3	± 15	
		$V_{\text{SENSE}} = 0\text{mV}$, INA241A3-Q1, INA241A4-Q1		± 3	± 10	
		$V_{\text{SENSE}} = 0\text{mV}$, INA241A5-Q1		± 2	± 8	
		$V_{\text{SENSE}} = 0\text{mV}$, INA241B-Q1		± 25	± 150	
dV_{os}/dT	失调电压温漂, 以输入为基准	$T_A = -40^\circ\text{C}$ 至 125°C , INA241A1-Q1		± 50	± 250	$\text{nV}/^\circ\text{C}$
		$T_A = -40^\circ\text{C}$ 至 125°C , INA241A2-Q1		± 30	± 150	
		$T_A = -40^\circ\text{C}$ 至 125°C , INA241A3-Q1, INA241A4-Q1, INA241A5-Q1		± 20	± 100	
		$T_A = -40^\circ\text{C}$ 至 125°C , INA241B-Q1		± 100	± 500	
PSRR	电源抑制比, 以输入为基准	$V_S = 2.7\text{V}$ 至 20V , $V_{\text{SENSE}} = 0\text{mV}$, $V_{\text{REF1}} = V_{\text{REF2}} = 1\text{V}$, $T_A = -40^\circ\text{C}$ 至 125°C , INA241A1-Q1		± 0.2	± 1	$\mu\text{V}/\text{V}$
		$V_S = 2.7\text{V}$ 至 20V , $V_{\text{SENSE}} = 0\text{mV}$, $V_{\text{REF1}} = V_{\text{REF2}} = 1\text{V}$, $T_A = -40^\circ\text{C}$ 至 125°C , INA241A2-Q1		± 0.1	± 0.75	
		$V_S = 2.7\text{V}$ 至 20V , $V_{\text{SENSE}} = 0\text{mV}$, $V_{\text{REF1}} = V_{\text{REF2}} = 1\text{V}$, $T_A = -40^\circ\text{C}$ 至 125°C , INA241A3-Q1, INA241A4-Q1, INA241A5-Q1		± 0.06	± 0.5	
		$V_S = 2.7\text{V}$ 至 20V , $V_{\text{SENSE}} = 0\text{mV}$, $V_{\text{REF1}} = V_{\text{REF2}} = 1\text{V}$, $T_A = -40^\circ\text{C}$ 至 125°C , INA241B-Q1		± 1	± 10	
I_B	输入偏置电流	I_{B+}, I_{B-} , $V_{\text{SENSE}} = 0\text{mV}$	25	35	45	μA
	基准输入范围		0		V_S	V
输出						
G	增益	A1、B1 器件		10		V/V
		A2、B2 器件		20		V/V
		A3、B3 器件		50		V/V
		A4、B4 器件		100		V/V
		A5、B5 器件		200		V/V

INA241A-Q1, INA241B-Q1

ZHCSRT1C - FEBRUARY 2023 - REVISED DECEMBER 2024

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
G _{ERR}	增益误差	(GND + 50mV) < V _{OUT} < (V _S - 200mV), INA241A1-Q1, INA241A2-Q1, INA241A3-Q1		±0.002	±0.01	%
		(GND + 50mV) < V _{OUT} < (V _S - 200mV), INA241A4-Q1, INA241A5-Q1		±0.003	±0.015	
		(GND + 50mV) < V _{OUT} < (V _S - 200mV) , INA241B-Q1		±0.02	±0.1	
	增益误差温漂	T _A = - 40°C 至 +125°C , INA241A1-Q1, INA241A2-Q1 , INA241A3-Q1		±0.05	±1	ppm/°C
		T _A = - 40°C 至 +125°C , INA241A4-Q1 , INA241A5-Q1		±0.1	±2	
		T _A = - 40°C 至 +125°C , INA241B-Q1		±0.2	±5	
	非线性误差			±0.001		%
	最大容性负载	无持续振荡，无隔离电阻器		1		nF
电压输出						
	相对于 V _S 电源轨的摆幅	R _L = 10kΩ 至 GND , T _A = - 40°C 至 +125°C		V _S - 0.07	V _S - 0.2	V
	对地摆幅	R _L = 10kΩ 至 GND , V _{SENSE} = 0mV , V _{REF1} = V _{REF2} = 0V , T _A = - 40°C 至 +125°C		8	20	mV
参考输入						
RVRR	基准电压抑制比，以输入为基准	V _{REF1} = V _{REF2} = 0.5V 至 4.5V , T _A = - 40°C 至 +125°C , INA241A1-Q1		±1	±2.5	μV/V
		V _{REF1} = V _{REF2} = 0.5V 至 4.5V , T _A = - 40°C 至 +125°C , INA241A2-Q1 , INA241A3-Q1 , INA241A4-Q1 , INA241A5-Q1		±0.5	±1.5	
		V _{REF1} = V _{REF2} = 0.5V 至 4.5V , T _A = - 40°C 至 +125°C , INA241B-Q1,		±10	±20	
	基准分压器精度	在 V _{SENSE} = 0mV 时，V _{OUT} = (V _{REF1} + V _{REF2}) /2 , V _{REF1} = V _S , V _{REF2} = GND V _{REF1} = GND , V _{REF2} = V _S T _A = - 40°C 至 +125°C , INA241A1-Q1 , INA241A2-Q1		±0.002	±0.005	%
		在 V _{SENSE} = 0mV 时，V _{OUT} = (V _{REF1} + V _{REF2}) /2 , V _{REF1} = V _S , V _{REF2} = GND V _{REF1} = GND , V _{REF2} = V _S T _A = - 40°C 至 +125°C , INA241A3-Q1 , INA241A4-Q1 , INA241A5-Q1		±0.002	±0.01	
		在 V _{SENSE} = 0mV 时，V _{OUT} = (V _{REF1} + V _{REF2}) /2 , V _{REF1} = V _S , V _{REF2} = GND V _{REF1} = GND , V _{REF2} = V _S T _A = - 40°C 至 +125°C , INA241B-Q1		±0.02	±0.15	
频率响应						
BW	带宽	所有增益，-3dB 带宽		1.1		MHz

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
稳定时间		$V_{\text{IN}+}$, $V_{\text{IN}-}$ = 48V, V_{OUT} = 0.5V 至 4.5V, 输出稳定到 0.5%		1.5		μs
		$V_{\text{IN}+}$, $V_{\text{IN}-}$ = 48V, V_{OUT} = 0.5V 至 4.5V, 输出稳定到 1%		1		μs
		$V_{\text{IN}+}$, $V_{\text{IN}-}$ = 48V, V_{OUT} = 0.5V 至 4.5V, 输出稳定到 5%		0.5		μs
SR	压摆率	上升		8		V/ μs
噪声（以输入为基准）						
电压噪声密度		A1、B1 器件		62		nV/ $\sqrt{\text{Hz}}$
		A2、B2 器件		49		
		A3、B3 器件		39		
		A4、B4 器件		36		
		A5、B5 器件		28		
电源						
V_{S}	电源电压		2.7		20	V
I_{Q}	静态电流	V_{SENSE} = 0mV		2.5	3	mA
		V_{SENSE} = 0mV, T_{A} = - 40°C 至 +125°C			3.2	mA
温度						
T_{A}	指定的范围		-40		125	°C

(1) $V_{\text{IN}+}$ 和 $V_{\text{IN}-}$ 的共模电压不得超过指定的共模输入范围。

6.6 典型特性

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)




图 6-1. INA241A1-Q1 输入失调电压产生分布图




图 6-2. INA241A2-Q1 输入失调电压产生分布图




图 6-3. INA241A3-Q1 和 INA241A4-Q1 输入失调电压产生分布图




图 6-4. INA241A5-Q1 输入失调电压产生分布图




图 6-5. 所有增益 INA241B-Q1 输入失调电压产生分布图




图 6-6. 输入失调电压与温度间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF}1} = V_{\text{REF}2} = V_S/2$ 时测得 (除非另有说明)




图 6-7. 共模抑制比与温度间的关系




图 6-8. 共模抑制比与频率间的关系






图 6-9. 增益与频率间的关系




1 % = 1000 m%

图 6-10. INA241A1-Q1、INA241A2-Q1 和 INA241A3-Q1 增益误差产生分布图



1 % = 1000 m%

图 6-11. INA241A4-Q1 和 INA241A5-Q1 增益误差产生分布图



1 % = 1000 m%

图 6-12. 所有增益 INA241B-Q1 增益误差产生分布图

6.6 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF}1} = V_{\text{REF}2} = V_S/2$ 时测得 (除非另有说明)




图 6-13. 增益误差与温度间的关系




图 6-14. 电源抑制比与温度间的关系




图 6-15. 电源抑制比与频率间的关系




图 6-16. 输入偏置电流与共模电压间的关系




图 6-17. 输入偏置电流与温度间的关系




图 6-18. INA241x1-Q1 输入偏置电流与 V_{SENSE} 间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF}1} = V_{\text{REF}2} = V_S/2$ 时测得 (除非另有说明)




图 6-19. INA241x2-Q1 输入偏置电流与 V_{SENSE} 间的关系




图 6-20. INA241x3-Q1 和 INA241x4-Q1 输入偏置电流与 V_{SENSE} 间的关系




图 6-21. INA241x5-Q1 输入偏置电流与 V_{SENSE} 间的关系




图 6-22. 输出电压与输出电流间的关系




图 6-23. 输出电压与输出电流间的关系




图 6-24. 输出阻抗与频率间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)




图 6-25. 电源摆幅与温度间的关系




图 6-26. 相对于 GND 的摆幅与温度间的关系




图 6-27. 输入参考噪声与频率间的关系




图 6-28. 0.1Hz 至 10Hz 电压噪声




图 6-29. 短路电流与温度间的关系





图 6-30. 静态电流与温度间的关系

6.6 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)



$V_{\text{REF1}} = V_{\text{REF2}} = 0\text{V}$, $V_{\text{SENSE}} = 0\text{V}$

图 6-31. 静态电流与电源电压间的关系





图 6-32. 静态电流与共模电压间的关系



$V_{\text{CM}} = -5\text{V}$ 至 110V ,
 $V_{\text{SENSE}} = 0\text{V}$

图 6-33. 共模电压快速瞬态脉冲




图 6-34. 小阶跃响应




图 6-35. 大阶跃响应




图 6-36. 启动响应

6.6 典型特性 (续)

在 $T_A = 25^\circ\text{C}$, $V_S = 5\text{V}$, $V_{\text{SENSE}} = V_{\text{IN}+} - V_{\text{IN}-}$, $V_{\text{CM}} = V_{\text{IN}-} = 48\text{V}$ 且 $V_{\text{REF1}} = V_{\text{REF2}} = V_S/2$ 时测得 (除非另有说明)





图 6-37. 欠压恢复

7 详细说明

7.1 概述

INA241x-Q1 是一款高侧、直列式或低侧双向高速电流检测放大器，具有宽共模范围、高精度、零漂移拓扑、出色的共模抑制比 (CMRR)，并在器件的输入端具有增强的脉冲宽度调制 (PWM) 抑制功能。增强型 PWM 抑制降低了共模瞬变的影响，共模瞬变可传播到与 PWM 输入信号相关联的输出信号。多个增益版本可用于根据应用中预期的目标电流范围优化所需的满量程输出电压。

7.2 功能方框图



7.3 特性说明

7.3.1 放大器输入共模信号

INA241x-Q1 支持从 -5V 至 110V 的宽输入共模电压。INA241x-Q1 的内部拓扑允许共模范围超过电源电压 (V_S)。因此，INA241x-Q1 可用于超出 2.7V 至 20V 电源电压范围的低侧、直列式和高侧电流检测应用。

7.3.1.1 增强型 PWM 抑制操作

INA241x-Q1 的增强型 PWM 抑制功能增加了对大共模 $\Delta V/\Delta t$ 瞬态的衰减。与 PWM 信号相关的大 $\Delta V/\Delta t$ 共模瞬变用于电机或螺线管驱动和开关电源等应用。电流检测放大器输出端可能发生的共模瞬变干扰会导致错误的测量，并在输出有效时施加限制。INA241x-Q1 采用高共模抑制技术设计，可在系统受到干扰之前减少大的 $\Delta V/\Delta t$ 瞬变。因此，使用 INA241x-Q1 可使系统设计变得简单。与传统电流检测放大器相比，它将高交流 CMRR 与信号带宽相结合，使得 INA241x-Q1 可在共模转换期间尽可能地减小输出干扰和振铃。




图 7-1. 增强型 PWM 抑制性能

图 7-1 显示了 INA241x-Q1 PWM 增强性能。当 INA241x-Q1 感测到大共模 $\Delta V/\Delta t$ 瞬变时，该器件会使输出在 $1\mu s$ 内保持不变，因而防止共模干扰传播到输出端。如果在接下来的 $3\mu s$ 内发生另一次共模瞬变，则 INA241x-Q1 依赖高带宽和交流 CMMR 来减弱共模瞬态的影响。在高达 125kHz 的 PWM 频率下，或如果共模瞬态边沿间隔为 $3\mu s$ 或更长时间，可实现增强型 PWM 抑制。

7.3.1.2 输入信号带宽

INA241x-Q1 提供多种增益选项，包括 10V/V、20V/V、50V/V、100V/V 和 200V/V。独特的多级设计使放大器能够在所有增益下实现 1.1MHz 的高带宽。这个高带宽可提供快速检测和处理过流事件所需的吞吐量和快速响应。

7.3.1.3 低输入偏置电流

在共模电压高达 110V 时，INA241x-Q1 输入的每个输入引脚消耗 $35\mu A$ （典型值）偏置电流，可在需要较低电流泄漏的应用中实现精密的电流检测。不同于输入偏置电流与共模电压成正比的许多高电压电流检测放大器，INA241x-Q1 的输入偏置电流在整个共模电压范围内保持恒定。

7.3.1.4 低 V_{SENSE} 运行

INA241x-Q1 在整个有效的 V_{SENSE} 范围内实现高性能运行。INA241x-Q1 的零漂移输入架构提供在 $-40^{\circ}C$ 至 $+125^{\circ}C$ 的宽工作温度范围内准确测量低 V_{SENSE} 电平所需的低失调电压和低温漂。当使用低欧姆值分流器进行低电流测量时，因为分流器上的功率损耗显著降低，所以低 V_{SENSE} 运行特别有益。

7.3.1.5 宽固定增益输出

在室温下，INA241x-Q1 最大增益误差为 $\pm 0.01\%$ ；在 $-40^{\circ}C$ 至 $125^{\circ}C$ 的整个温度范围内，最大温漂为 $\pm 1ppm/^{\circ}C$ 。INA241x-Q1 提供了多种增益选项：10V/V、20V/V、50V/V、100V/V 和 200V/V，系统设计人员应根据其所需的信噪比和其他系统要求（例如，动态电流范围和满量程输出电压目标）进行选择。

7.3.1.6 宽电源电压

INA241x-Q1 可在 2.7V 至 20V 的电源电压范围内工作。虽然 INA241x-Q1 的输入共模电压范围与电源电压无关，但输出电压受施加到器件的电源电压的约束。输出电压可以从低至 20mV 到高至 200mV 不等，但要低于电源电压。

7.4 器件功能模式

7.4.1 使用基准引脚调整输出

图 7-2 显示了基准分压器精度测试电路。INA241x-Q1 输出可配置为支持单向或双向运行。




图 7-2. 基准分压器精度测试电路

通过向基准电压输入 REF1 和 REF2 施加一个或多个电压来设置输出电压。基准输入连接到内部增益网络。两个基准引脚的运行是相同的。连接到两个基准引脚的电阻器网络具有超高精度和匹配度。当电流检测输入电压为 0V

时，输出准确设置为施加到基准电压输入的电压的一半，如**方程式 1** 所示。在大多数双向应用中，一个基准输入连接到正电源，另一个基准输入连接到负电源（GND 引脚），以便将输出电压设置为 $1/2 V_s$ 。

$$V_{OUT} = G \times (V_{IN+} - V_{IN-}) + \frac{V_{REF1} + V_{REF2}}{2} \quad (1)$$

7.4.2 单向电流测量的基准引脚连接

单向操作允许通过电阻分流器在一个方向上测量电流。对于单向操作，将器件基准引脚连接在一起，然后连接到负轨（参阅**以接地为基准的输出**部分）或正轨（参阅**以 VS 为基准的输出**部分）。所需的差分输入极性取决于基准输入设置。放大器输出与基准轨的偏离与通过外部分流电阻器的电流成比例。如果放大器基准引脚连接到正轨，则输入极性必须为负才能将放大器输出向下移动（朝向地）。如果将放大器基准引脚接地，则输入极性必须为正才能使放大器输出向上移动（朝向电源）。

以下各部分描述了如何为单向操作情况配置输出。

7.4.2.1 以接地为基准的输出

在单向模式下使用 INA241x-Q1，且具有以接地为基准的输出时，两个参考输入均连接到地。当输入具有 0V 差分电压时（请参阅**图 7-3**），此配置将输出接地。




图 7-3. 以接地为基准的输出

7.4.2.2 以 VS 为基准的输出

通过将两个基准引脚连接到正电源来配置输出以 VS 为基准的单向模式。对于需要上电并稳定放大器输出信号的电路和其他控制电路，在向负载供电之前，使用此配置（请参阅**图 7-4**）。




图 7-4. 以 VS 为基准的输出

7.4.3 双向电流测量的基准引脚连接

INA241x-Q1 测量流经电阻器 (通常称为电流检测电阻器或分流电阻器) 的电流产生的差分电压。根据基准引脚上的电压电势, INA241x-Q1 可以在单向或双向模式下运行。

输出级的线性范围受限于输出电压接近地的程度以及电源电压，如 *规格* 中所述。电流检测电阻的选择、要测量的电流范围、增益选项的选择以及施加到基准引脚的电压，都应该使 **INA241x-Q1** 保持在线性工作区域内。

7.4.3.1 将输出设置为外部基准电压

将两个引脚连接在一起，然后连接到基准电压会导致以下结果：在输入引脚短路或 0V 差分输入的情况下，输出电压等于基准电压。图 7-5 显示了此配置。当 IN+ 引脚相对于 IN- 引脚为负时，输出电压降至基准电压以下；当 IN+ 引脚相对于 IN- 引脚为正时，输出电压增加。这种技术是将输出偏置到精确电压的准确方法。





图 7-5. 外部基准输出

7.4.3.2 输出设置为 $1/2 V_s$ 电压

通过将一个基准引脚连接到 **VS**，将另一个连接到 **GND** 引脚，图 7-6 显示了在没有差分输入时，输出设置为电源电压的一半。这种方法会使电源电压产生比例式偏移，在这种情况下，输出电压保持在 $VS/2$ （对于在输入端施加的 $0V$ ）。

图 7-6. $1/2 V_s$ 电压输出

7.4.3.3 输出设置为 1/2 外部基准

在这种情况下，图 7-7 显示了如何通过将一个 REF 引脚连接到地、将另一个 REF 引脚连接到基准，来得到 1/2 的外部基准。




图 7-7. 1/2 外部基准输出

7.4.3.4 使用电阻分压器设置输出

INA241x-Q1 基准引脚支持调整输出电压的中点，以便系统电路连接到模数转换器 (ADC) 或其他放大器。基准引脚设计为直接连接到电源、地或低阻抗基准电压。基准引脚可以连接在一起并使用电阻分压器进行偏置，以实现自定义输出电压。如果在此配置中使用放大器，如图 7-8 所示，则可将输出用作相对于电阻分压器电压的差分信号。不建议在此配置中将放大器输出用作单端信号，因为内部阻抗偏移会对器件性能规格产生不利影响。如果需要单端测量，TI 建议使用外部运算放大器来缓冲电阻分压器电压 (参阅图 7-9)。




图 7-8. 使用电阻分压器设置基准




图 7-9. 使用电阻分压器和运算放大器缓冲器来设置基准

7.4.4 高信号吞吐量

在增益为 20V/V 和压摆率为 8V/μs 时，INA241x-Q1 带宽为 1.1MHz，专门设计用于检测和保护应用程序免受快速浪涌电流的影响。如表 7-1 中所示，对于在 2mΩ 分流器上测量 75A 阈值的系统，INA241x-Q1 响应时间小于 1 μs。

表 7-1. 响应时间

参数		等式	INA241x-Q1 AT V _S = 5V
G	增益		20 V/V
I _{MAX}	最大电流		100A
I _{Threshold}	阈值电流		75A
R _{SENSE}	电流检测电阻值		2mΩ
V _{OUT_MAX}	最大电流下的输出电压	$V_{OUT_MAX} = I_{MAX} \times R_{SENSE} \times G$	4V
V _{OUT_THR}	阈值电流下的输出电压	$V_{OUT_THR} = I_{THR} \times R_{SENSE} \times G$	3V
SR	压摆率		8V/μs
T _{response}	输出响应时间	$T_{response} = V_{OUT_THR} / SR$	< 1μs

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

当电流经电阻流向负载时，INA241x-Q1 会将电流检测电阻器两端产生的电压放大。INA241x-Q1 具有宽输入共模电压范围和高共模抑制比，因此可使用各种电压轨，同时仍能维持精确的电流测量。

8.1.1 R_{SENSE} 和器件增益选择

通过选择尽可能最大的电流检测电阻值，可以提高任何电流检测放大器的精度。较大的检测电阻值可在给定电流下使差分输入信号达到最大，并减小失调电压的误差贡献。但是，由于封装的物理尺寸、封装结构和最大功耗不同，在给定的应用中，对于电流检测电阻值可以有多大存在一些实际限制。方程式 2 给出了在给定功率损耗预算下，电流检测电阻的最大值。

$$R_{SENSE} < \frac{PD_{MAX}}{I_{MAX}^2} \quad (2)$$

其中：

- PD_{MAX} 是 R_{SENSE} 中的最大允许功率损耗。
- I_{MAX} 是流过 R_{SENSE} 的最大电流。

电流检测电阻的大小和器件增益的其他限制取决于电源电压 V_S 和器件摆幅至轨限制。为了确保电流检测信号适当地传递到输出，必须检查正和负输出摆幅限制。方程式 3 提供了 R_{SENSE} 和 $GAIN$ 的最大值，以便防止设备超过正摆幅限制。

$$I_{MAX} \times R_{SENSE} \times GAIN < V_{SP} \quad (3)$$

其中：

- I_{MAX} 是流过 R_{SENSE} 的最大电流。
- $GAIN$ 是电流检测放大器的增益。
- V_{SP} 是器件的正输出摆幅，如规格中所指定。

为了避免在选择 R_{SENSE} 的值时出现正输出摆幅限制，在检测电阻的值与所考虑的器件增益之间总是存在权衡。如果为最大功率损耗选择的检测电阻太大，则可以选择较低的增益器件以避免正摆幅限制。

负摆幅限制对给定应用的检测电阻值可以小到何种程度施加了限制。方程式 4 提供了对感测电阻最小值的限制。

$$I_{MIN} \times R_{SENSE} \times GAIN > V_{SN} \quad (4)$$

其中：

- I_{MIN} 是流过 R_{SENSE} 的最小电流。
- $GAIN$ 是电流检测放大器的增益。
- V_{SN} 是器件的负输出摆幅，如规格中所指定。

表 8-1 显示了使用 INA241x-Q1 的五个不同增益版本所获得的不同结果示例。从表格数据中可以看出，最高增益的器件支持使用较小的分流电阻器并降低元件中的功率损耗。

表 8-1. R_{SENSE} 选择和功率损耗 (1)

参数		等式	$V_S = 5V$ 时的结果				
			A1、B1 器件	A2、B2 器件	A3、B3 器件	A4、B4 器件	A5、B5 器件
G	增益		10 V/V	20 V/V	50 V/V	100 V/V	200 V/V
V_{SENSE}	理想的差分输入电压	$V_{SENSE} = V_{OUT} / G$	500mV	250mV	100mV	50mV	25mV
R_{SENSE}	电流检测电阻值	$R_{SENSE} = V_{SENSE} / I_{MAX}$	50m Ω	25m Ω	10m Ω	5m Ω	2.5m Ω
P_{SENSE}	电流检测电阻功率损耗	$R_{SENSE} \times I_{MAX}^2$	5W	2.5W	1W	0.5W	0.25W

(1) 设计示例，满量程电流为 10A，最大输出电压设置为 5V。

8.2 典型应用

INA241x-Q1 是一款双向电流感测放大器，能够通过共模电压为 -5V 至 +110V 的电阻分流器来测量电流。

8.2.1 直列式电机电流感测应用




图 8-1. 直列式电机应用电路

8.2.1.1 设计要求

内联电流检测在电机控制中具有诸多优势，包括减少扭矩纹波和实时电机运行状态监测。但是，直列式电流测量的满量程 PWM 电压要求对准确测量电流提出了挑战。50kHz 至 100kHz 范围内的开关频率会产生更高的 $\Delta V / \Delta t$ 信号转换，必须解决这些问题才能获得准确的直列式电流测量值。

INA241x-Q1 具有卓越的共模抑制能力、高精度和高共模规格，可在各种共模电压下提升性能。

8.2.1.2 详细设计过程

对于此应用，INA241x-Q1 可测量 48V、4000RPM 电机驱动电路中的电流。

为了展示该器件的性能，本设计选择了增益为 20V/V 的 INA241A2-Q1，并由 5V 电源供电。

使用节 7.4.3.2 部分中的信息，通过将 REF1 连接到电源，将 REF2 连接到地来分离电源，从而将基准点设置为中量程。这种配置允许进行双极电流测量。或者，基准引脚可以连接在一起并由外部精密基准驱动。

调整电流检测电阻器的大小，使 INA241x-Q1 的输出不饱和。选择 $100\text{m}\Omega$ 的值，将模拟输入保持在器件限值范围内。

8.2.1.3 应用曲线




图 8-2. INA241A2-Q1 直列式电机电流感测输入和输出信号

8.3 电源相关建议

因为输入端 (IN^+ 和 IN^-) 可使用 -5 V 和 110 V 之间的任何电压 (与 V_S 无关)，所以 INA241x-Q1 可以在连接的电源电压 (V_S) 之外进行精确测量。例如，在 V_S 电源等于 5 V 时，被测分流器的共模电压可高达 110 V 。

8.3.1 电源去耦

电源旁路电容器的位置应尽可能靠近电源引脚和接地引脚。TI 建议使用 $0.1\text{ }\mu\text{F}$ 的旁路电容值。可以添加额外的去耦电容以补偿噪声或高阻抗电源。

8.4 布局

8.4.1 布局指南

建议使用良好的布局实践。

- 使用开尔文连接或 4 线制连接将输入引脚连接到检测电阻器。这种连接技术可确保在输入引脚之间仅检测电流检测电阻的阻抗。电流检测电阻布线不良通常会导致在输入引脚之间存在额外的电阻。鉴于电流检测电阻的欧姆值非常低，任何额外的高载流阻抗都会导致严重的测量误差。
- 电源旁路电容器的位置应尽可能靠近器件电源引脚和接地引脚。此旁路电容器的建议值为 $0.1\text{ }\mu\text{F}$ 。可以添加额外的去耦电容以补偿噪声或高阻抗电源。

8.4.2 布局示例




图 8-3. INA241x-Q1 SOT-23 (DDF)、SOIC (D) 和 VSSOP (DGK) 封装建议布局




图 8-4. INA241x-Q1 10 引脚 VSSOP (DGS) 封装建议布局

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：德州仪器 (TI)，[INA296EVM](#)，EVM 用户指南

9.2 接收文档更新通知

若要接收文档更新通知，请导航至 [ti.com.cn](#) 上的器件产品文件夹。单击右上角的 [提醒我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision B (March 2024) to Revision C (December 2024)	Page
• 通篇更新了表格、图和交叉参考的编号格式.....	1
• 从 封装信息 表和整个数据表中删除了 DGS 封装的预发布说明.....	1

Changes from Revision A (August 2023) to Revision B (March 2024)	Page
• 通篇更新了表格、图和交叉参考的编号格式.....	1
• 删除了 封装信息 表和整个数据表中 D 封装的预发布说明.....	1
• 删除了有关 D 封装信息的预发布说明.....	2

Changes from Revision * (February 2023) to Revision A (August 2023)	Page
• 向数据表中添加了 DGS 封装.....	1
• 将英文版封装信息中的“body size”改为“package size”.....	1
• 从封装信息表中删除了 DGK 封装的预发布说明.....	1

• 添加了 DGS 封装引脚配置.....	2
• 在推荐的布局示例中添加了 DGS 封装.....	24

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA241A1QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZN3
INA241A1QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZN3
INA241A1QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39VB
INA241A1QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39VB
INA241A1QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FJB
INA241A1QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FJB
INA241A1QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A1Q
INA241A1QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A1Q
INA241A2QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZO3
INA241A2QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZO3
INA241A2QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39WB
INA241A2QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39WB
INA241A2QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FKB
INA241A2QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FKB
INA241A2QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A2Q
INA241A2QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A2Q
INA241A3QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZP3
INA241A3QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZP3
INA241A3QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39XB
INA241A3QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39XB
INA241A3QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FLB
INA241A3QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FLB
INA241A3QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A3Q
INA241A3QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A3Q
INA241A4QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZQ3
INA241A4QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZQ3
INA241A4QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39ZB
INA241A4QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	39ZB
INA241A4QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FMB

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA241A4QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FMB
INA241A4QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A4Q
INA241A4QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A4Q
INA241A5QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZR3
INA241A5QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZR3
INA241A5QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A1B
INA241A5QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A1B
INA241A5QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FNB
INA241A5QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FNB
INA241A5QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A5Q
INA241A5QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241A5Q
INA241B1QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZS3
INA241B1QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZS3
INA241B1QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A2B
INA241B1QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A2B
INA241B1QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FOB
INA241B1QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FOB
INA241B1QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B1Q
INA241B1QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B1Q
INA241B2QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZT3
INA241B2QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZT3
INA241B2QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A3B
INA241B2QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A3B
INA241B2QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FPB
INA241B2QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FPB
INA241B2QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B2Q
INA241B2QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B2Q
INA241B3EDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 150	241B3E
INA241B3QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZU3
INA241B3QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZU3
INA241B3QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A3B

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA241B3QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A3B
INA241B3QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FQB
INA241B3QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FQB
INA241B3QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B3Q
INA241B3QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B3Q
INA241B4QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZV3
INA241B4QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZV3
INA241B4QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A5B
INA241B4QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A5B
INA241B4QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FRB
INA241B4QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FRB
INA241B4QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B4Q
INA241B4QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B4Q
INA241B5QDDFRQ1	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZW3
INA241B5QDDFRQ1.B	Active	Production	SOT-23-THIN (DDF) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2ZW3
INA241B5QDGKRQ1	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A6B
INA241B5QDGKRQ1.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	3A6B
INA241B5QDGSRQ1	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FSB
INA241B5QDGSRQ1.B	Active	Production	VSSOP (DGS) 10	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3FSB
INA241B5QDRQ1	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B5Q
INA241B5QDRQ1.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	241B5Q

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF INA241A-Q1, INA241B-Q1 :

- Catalog : [INA241A](#), [INA241B](#)


NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA241A1QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241A1QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A1QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A1QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241A2QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241A2QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A2QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A2QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241A3QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241A3QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A3QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A3QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241A4QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA241A4QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A4QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A4QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241A5QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241A5QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A5QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241A5QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241B1QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241B1QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B1QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241B2QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241B2QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B2QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B2QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241B3EDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241B3QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241B3QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B3QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B3QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241B4QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241B4QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B4QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B4QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA241B5QDDFRQ1	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
INA241B5QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B5QDGSRQ1	VSSOP	DGS	10	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
INA241B5QDRQ1	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA241A1QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241A1QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241A1QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241A1QDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
INA241A2QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241A2QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241A2QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241A2QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241A3QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241A3QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241A3QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241A3QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241A4QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241A4QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241A4QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241A4QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241A5QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241A5QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA241A5QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241A5QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241B1QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241B1QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241B1QDRQ1	SOIC	D	8	2500	353.0	353.0	32.0
INA241B2QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241B2QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241B2QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241B2QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241B3EDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241B3QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241B3QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241B3QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241B3QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241B4QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241B4QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241B4QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241B4QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
INA241B5QDDFRQ1	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
INA241B5QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
INA241B5QDGSRQ1	VSSOP	DGS	10	2500	353.0	353.0	32.0
INA241B5QDRQ1	SOIC	D	8	2500	340.5	336.1	25.0



4221984/A 05/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187, variation BA.

EXAMPLE BOARD LAYOUT



DGS0010A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221984/A 05/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DGS0010A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221984/A 05/2015


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE





4222047/E 07/2024

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4222047/E 07/2024

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/E 07/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:



1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



VSSOP - 1.1 mm max height

Technical drawing of a connector housing, showing front, side, and detail views.

Front View:

- Overall width: 5.05 TYP, 4.75
- Overall height: 3.1, 2.9, NOTE 3
- Pin 1 Index Area: Indicated by a dashed circle.
- Pin 1 Index Area: 3.1, 2.9, NOTE 4
- Pin 1 Index Area: 5
- Pin 1 Index Area: 6X 0.65
- Pin 1 Index Area: 2X 1.95
- Pin 1 Index Area: 8X 0.38, 0.25
- Pin 1 Index Area: 0.13, C, A, B

Side View:

- Overall height: 0.1, C
- Seating Plane: Indicated by a dashed line.

Detail A:

- Overall width: 0.23, 0.13
- Overall height: 1.1 MAX
- Overall width: 0.15, 0.05
- Overall height: 0.7, 0.4
- Overall width: 0.25
- GAGE PLANE: Indicated by a dashed line.
- Overall height: 0°-8°

PowerPAD is a trademark of Texas Instruments.




- 
- TEXAS
INSTRUMENTS
www.ti.com

EXAMPLE BOARD LAYOUT

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司