

DS90LVRA2-Q1 汽车电子 LVDS 双路差动线路接收器

1 特性

- 符合面向汽车应用的 AEC-Q100 和 AEC-Q006 标准
 - 温度等级 2 : -40°C 至 +105°C
- 600Mbps (300MHz) 开关速率
- 50ps 差分延迟 (典型值)
- 0.1ns 通道间延迟 (典型值)
- 支持 1.8V 至 3.3V 电源
- 直通引脚排列
- 在断电模式下, LVDS 输入端具有高阻抗
- 输出压摆率控制
- LVDS 输入可接受 LVDS/CML/LVPECL 信号
- 符合 ANSI/TIA/EIA-644 标准
- 引脚与 DS90LV028A-Q1 兼容

2 应用

- 汽车信息娱乐系统与仪表组
- 汽车音响主机

3 说明

DS90LVRA2-Q1 是一款专为需要高输入共模范围、高数据速率和具有压摆率控制 CMOS 输出的应用而设计的双路 CMOS 差分线路接收器。该器件可利用低电压差分信号 (LVDS) 技术来支持 600Mbps (300MHz) 的数据速率。

DS90LVRA2-Q1 可接受低电压 (典型值为 350mV) 差分输入信号, 并根据电源电压将其转换为 1.8V 至 3.3V CMOS 输出电平。DS90LVRA2-Q1 采用直通式设计, 可简化 PCB 布局。


DS90LVRA2-Q1 和配套的 LVDS 线路驱动器 DS90LV027AQ 可为高速点对点接口应用提供针对高功耗 PECL/ECL 器件的全新替代方案。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
DS90LVRA2-Q1	DEM (WSON , 8)	2mm × 2mm

(1) 有关更多信息, 请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值, 并包括引脚 (如适用)。



功能图



内容

1 特性	1	7.3 特性说明	9
2 应用	1	7.4 器件功能模式	9
3 说明	1	8 应用和实施	10
4 引脚配置和功能	3	8.1 应用信息	10
5 规格	4	8.2 典型应用	10
5.1 绝对最大额定值.....	4	8.3 电源相关建议	11
5.2 ESD 等级.....	4	8.4 布局	11
5.3 建议运行条件.....	4	9 器件和文档支持	13
5.4 热性能信息.....	4	9.1 文档支持	13
5.5 电气特性.....	5	9.2 接收文档更新通知	13
5.6 开关特性.....	6	9.3 支持资源	13
5.7 典型特性.....	7	9.4 商标	13
6 参数测量信息	8	9.5 静电放电警告	13
7 详细说明	9	9.6 术语表	13
7.1 概述.....	9	10 修订历史记录	13
7.2 功能方框图.....	9	11 机械、封装和可订购信息	13

4 引脚配置和功能




图 4-1. DEM 封装、WSON 8 引脚 (顶视图)

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
GND	5	G	接地引脚
R _{IN1} -	1	I	反相接收器输入引脚
R _{IN2} -	4	I	
R _{IN1} +	2	I	同相接收器输入引脚
R _{IN2} +	3	I	
R _{OUT2}	6	O	接收器输出引脚
R _{OUT1}	7	O	
V _{CC}	8	P	电源引脚

(1) I = 输入, O = 输出, G = 接地

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电源电压 (V_{CC})		-0.3	4	V
输入电压 (R_{IN+} , R_{IN-})		-5	6	V
对于 LVDS, 差分电压 ($R_{IN+} - R_{IN-}$)		0	3	V
输出电压 (R_{OUT})		-0.3	3.6	V
焊接时的引线温度范围	(4 秒)		260	°C
最大结温			135	°C
贮存温度, T_{stg}		-65	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能会影响器件的可靠性、功能性和性能, 并缩短器件的寿命。

5.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 标准 ⁽²⁾	±1000	

- (1) AEC Q100-002 HBM ESD 分类等级 2
(2) AEC Q100-011 CDM ESD 分类等级 C4A

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_{CC}	电源电压 (3.3V 模式)	3.0	3.3	3.6	V
V_{CC}	电源电压 (2.5V 模式)	2.25	2.5	2.75	V
V_{CC}	电源电压 (1.8V 模式)	1.62	1.80	1.98	V
V_R	接收器输入电压 (LVDS)	0		3.0	V
T_A	自然通风条件下的工作温度范围	-40		105	°C
T_{PCB}	PCB 温度 (距离器件 1mm)			112	°C
T_J	结温			125	°C

5.4 热性能信息

热指标 ⁽¹⁾		DEM	单位
		(WSN)	
		8 引脚	
$R_{\theta JA}$	结至环境热阻	143.7	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	77.9	°C/W
$R_{\theta JB}$	结至电路板热阻	69.8	°C/W
ψ_{JT}	结至顶部特征参数	5.0	°C/W
ψ_{JB}	结至电路板特征参数	69.6	°C/W

- (1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V_{ITH}	差分输入高阈值	$V_{IB} = -4V$ 或 $5V$, $V_{CC} = 1.62V$ 至 $3.6V$			100	mV
V_{ITL}	差分输入低阈值		-100			
V_{HYS}	差分输入电压迟滞, $V_{IT1} - V_{IT2}$	$V_{CC} = 1.62V$ 至 $3.6V$	20	40	120	mV
V_{CM_RANGE}	输入共模电压范围	$V_{CC} = 1.62V - 1.98V$	-1	1.2	2	V
		$V_{CC} = 2.3V - 2.7V$	-2.5	1.2	3	V
		$V_{CC} = 3.0V - 3.6V$	-4	1.2	5	V
V_{OH}	高电平输出电压	$I_{OH} = -4mA$, $V_{CC} = 1.8V \pm 10\%$	1.3			V
		$I_{OH} = -4mA$, $V_{CC} = 2.5V \pm 10\%$	1.8			V
		$I_{OH} = -4mA$, $V_{CC} = 3.3V \pm 10\%$	2.6			V
V_{OL}	低电平输出电压	$I_{OL} = 4mA$, $V_{CC} = 1.8V \pm 10\%$			0.2	V
		$I_{OL} = 4mA$, $V_{CC} = 2.5V \pm 10\%$			0.3	V
		$I_{OL} = 4mA$, $V_{CC} = 3.3V \pm 10\%$			0.4	V
I_{CC_ACTIVE}	电源电流	$V_{CC} = 3.6V$, 空载, 稳态, $V_{ID}=200mV/-200mV$			25	mA
		$V_{CC} = 2.7V$, 空载, 稳态, $V_{ID}=200mV/-200mV$			25	mA
		$V_{CC} = 1.98V$, 空载, 稳态, $V_{ID}=200mV/-200mV$			25	mA
I_I	输入电流 (A 或 B 输入)	$V_I = -1.0V$, 其他输入开路			± 35	μA
		$V_I = 2.4V$, 其他输入开路			± 20	μA
		$V_I = -4V$, 其他输入开路 (在 $85^\circ C$ 时 分频) ($\pm 80 \mu A$)			± 120	μA
		$V_I = 5V$, 其他输入开路			± 40	μA
$I_{I(OFF)}$	断电输出电流 (Y 或 Z 输出)	V_Y 或 $V_Z = 1.98V$, $V_{CC} = 0V$			± 20	μA
$I_{I(OFF)}$	断电输入电流 (A 或 B 输入)	V_A 或 $V_B = -1V$ 或 $2.0V$, $V_{CC} = 0V$			± 30	μA
		V_A 或 $V_B = -4$ 或 $5V$, $V_{CC} = 0V$			± 70	μA
		V_A 或 $V_B = 0V$ 或 $2.4V$, $V_{CC} = 0V$			± 30	μA

5.6 开关特性

除非另有说明，否则， $V_{ID} = 200\text{mV}$ ， $C_L = 10\text{pF}$ ，并且在工作温度范围内。(1) (2)

符号	参数	工作条件	最小值	典型值	最大值	单位
t_{PHLD}	从高电平到低电平的差分传播延迟	$V_{CC} = 1.8\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	2.5	4.4	7.7	ns
		$V_{CC} = 2.5\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	2.2	3.3	5.1	ns
		$V_{CC} = 3.3\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	1.9	2.9	4.1	ns
t_{PLHD}	差分传播延迟低电平到高电平	$V_{CC} = 1.8\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	2.7	4.4	7.7	ns
		$V_{CC} = 2.5\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	2.4	3.4	5.1	ns
		$V_{CC} = 3.3\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	2.2	3.1	4.1	ns
t_{SKD1_S}	差分脉冲延迟 ($t_{PHLD} - t_{PLHD}$) (3)	$V_{CC} = 1.8\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	-680		680	ps
		$V_{CC} = 2.5\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	-500		500	ps
		$V_{CC} = 3.3\text{V} \pm 10\%$ ， $\text{trf} = 1\text{ns}$	-610		610	ps
t_{SKD1_400M}	差分脉冲延迟 ($t_{PHLD} - t_{PLHD}$) (3)	$V_{CC} = 1.8\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$ ， 400Mbps	-1990		1990	ps
		$V_{CC} = 2.5\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$ ， 400Mbps	-1400		1400	ps
		$V_{CC} = 3.3\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$ ， 400Mbps	-1800		1800	ps
t_{SKD2}	差分通道间延迟 (4)	$V_{CC} = 1.8\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$			0.6	ns
		$V_{CC} = 2.5\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$			0.3	ns
		$V_{CC} = 3.3\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$			0.3	ns
t_{SKD3}	差分器件间延迟 (5)	$V_{CC} = 1.8\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$			3.0	ns
		$V_{CC} = 2.5\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$			1.7	ns
		$V_{CC} = 3.3\text{V} \pm 10\%$ ， $\text{trf} = 0.25\text{ns}$			1.2	ns
t_R	上升时间	$V_{CC} = 1.8\text{V}$	250	500	740	ps
		$V_{CC} = 2.5\text{V}$	250	390	740	ps
		$V_{CC} = 3.3\text{V}$	250	450	740	ps
t_F	下降时间	$V_{CC} = 1.8\text{V}$	250	560	740	ps
		$V_{CC} = 2.5\text{V}$	250	360	740	ps
		$V_{CC} = 3.3\text{V}$	250	400	740	ps
f_{MAX}	最大工作频率 (11)		300			MHz

(1) C_L 包括探头和夹具电容。

(2) 除非另有说明，否则所有测试的发生器波形： $f = 1\text{MHz}$ ， $Z_O = 50\Omega$ ，对于 R_{IN} ， t_r 和 t_f (0% 至 100%) $\leq 3\text{ns}$ 。

(3) t_{SKD1} 是同一通道的正向边沿和负向边沿之间差分传播延迟时间的幅度差。

(4) t_{SKD2} 是同一器件上任何事件的差分通道间延迟。此规格适用于集成电路内具有多个接收器的器件。

(5) t_{SKD3} ，器件间延迟，是器件之间任何事件的差分通道间延迟。此规格适用于具有相同 V_{CC} 且工作温度范围内彼此相差 5°C 以内的器件。

(6) f_{MAX} 发生器输入条件： $t_r = t_f < 1\text{ns}$ (0% 至 100%)、50% 占空比、差分 (1.05V 至 1.35V 峰峰值)。输出标准：60%/40% 占空比， V_{OL} (最大值)， V_{OH} (最小值)，负载 = 15pF (杂散加探头)。

5.7 典型特性

$T_A = 25^\circ\text{C}$, 负载 = 5pF (除非另有说明)




图 5-1. 电源电流与数据速率的关系 ($V_{CC} = 1.8\text{V}$, 2 通道)

6 参数测量信息




图 6-1. 接收器传播延迟和转换时间测试电路





图 6-2. 接收器传播延迟和转换时间波形

7 详细说明

7.1 概述

图 8-1 展示了 LVDS 驱动器和接收器如何主要用于简单的点对点配置。此配置为驱动器的快速边沿速率提供了干净的信号环境。接收器通过阻抗控制的 $100\ \Omega$ 差分 PCB 布线连接到信号源。使用 $100\ \Omega$ 端接电阻器，并将其放置在尽可能靠近接收器输入引脚的位置。终端电阻器将驱动器输出（电流模式）转换为接收器检测到的电压。

7.2 功能方框图



7.3 特性说明

DS90LVRA2-Q1 差分线路接收器能够在 -4V 至 5V 的共模范围内检测低至 100mV 的信号 (V_{CC} 为 3.3V)。共模电压范围与 LVDS 驱动器失调电压有关，通常为 $+1.2\text{V}$ 。来自 LVDS 驱动器的差分信号以 $+1.2\text{V}$ 失调电压为中心，并且可能围绕该中心点偏移。这种偏移可能是驱动器接地参考与接收器接地参考之间的接地电位差、耦合噪声的共模效应或两者组合的结果。两个接收器输入引脚的交流参数均针对 $+0\text{V}$ 至 $+3\text{V}$ 的建议工作输入电压范围（从每个引脚到地测量）进行了优化。

7.4 器件功能模式

表 7-1. 真值表

输入 ⁽¹⁾	输出
$V_{ID} \geq 100\text{mV}$	H
$V_{ID} \leq -100\text{mV}$	L
$-100\text{mV} \leq V_{ID} \leq 100\text{mV}$	不确定

(1) $V_{ID} = [R_{IN+}] - [R_{IN-}]$

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

8.1 应用信息

有关 LVDS 驱动器和接收器的一般应用手册和提示，请参阅 [LVDS 应用手册和设计指南](#)。

8.2 典型应用




图 8-1. 平衡系统点对点应用

8.2.1 设计要求

使用 LVDS 器件时，指定受控阻抗 PCB 布线非常重要。传输介质的所有元件都必须具有 100Ω 的匹配差分阻抗，并且不得引入较大的阻抗不连续性。

8.2.2 详细设计过程

8.2.2.1 电源去耦建议

必须在电源引脚上使用旁路电容器。建议在电源引脚处并联使用表面贴装高频陶瓷 $0.1\mu\text{F}$ 和 $0.01\mu\text{F}$ 电容器，值最小的电容器最靠近器件电源引脚。印刷电路板上额外的分散电容器可改善去耦性能。应使用多个过孔将去耦电容器连接到电源平面。应将 $10\mu\text{F}$ (35V) 或更高的固体钽电容器连接到电源和接地之间的印刷电路板上的电源入口点。

8.2.2.2 端接

使用与差分阻抗或传输线路最匹配的端接电阻器。电阻器应在 90Ω 至 110Ω 之间。请记住，电流模式输出需要端接电阻器来生成差分电压。如果没有电阻器端接，LVDS 将无法正常工作。通常，在接收端的线对上连接一个电阻就足够了。最好是表面贴装 1% 电阻器

应尽可能缩短 PCB 残桩、元件引线，以及从终端到接收器输入的距离。端接电阻与接收器之间的距离应 $< 10\text{mm}$ (最大 12mm)。

8.2.2.3 输入失效防护偏置

外部上拉和下拉电阻器可用于提供足够的偏移量，以在开路条件下实现输入失效防护。此配置通过上拉电阻器将正 LVDS 输入引脚连接到 V_{DD} ，并通过下拉电阻器将负 LVDS 输入引脚连接到 GND 。上拉电阻器和下拉电阻器应在 $5k\Omega$ 至 $15k\Omega$ 范围内，以最大限度地减少驱动器的负载和波形失真。将共模偏置点设置为大约 1.2V，以便与内部电路兼容。有关更多信息，请参阅应用手册 AN-1194 [LVDS 接口的失效防护偏置](#)。

8.2.2.4 探测 LVDS 传输线路

始终使用具有宽带宽 (1GHz) 示波器的高阻抗 ($> 100k\Omega$)、低电容 ($< 2pF$) 示波器探针。不恰当的探测会产生欺骗性的结果。

8.2.3 应用曲线




图 8-2. 传播延迟与温度间的关系 ($V_{CC} = 1.8V$ ，负载 = $10pF$ ，2 个通道的平均值)

8.3 电源相关建议

必须在电源引脚上使用旁路电容器。TI 建议在电源引脚处并联使用高频陶瓷 $0.1\mu F$ 和 $0.01\mu F$ 电容器，值最小的电容器最靠近器件电源引脚。印刷电路板上额外的分散电容器可改善去耦性能。必须使用多个过孔将去耦电容器连接到电源平面。必须将 $10\mu F$ 大容量电容器、35V (或更高) 固体钽电容器连接到电源和接地之间的印刷电路板上的电源入口点。

8.4 布局

8.4.1 布局指南

8.4.1.1 差分布线

使用与传输布线和终端电阻器的差分阻抗相匹配的受控阻抗布线。差分对布线一离开 IC 就尽可能靠近 (残桩长度应小于 10mm)。这将有助于消除反射，并确保噪声作为共模耦合。实际上，相距 1mm 的差分信号辐射的噪声比相距 3mm 的布线要少得多，因为布线越近，磁场消除效果越好。此外，差分线路上感应的噪声更有可能以共模形式出现，这种噪声被接收器拒绝。

匹配布线之间的电气长度以减少延迟。需要注意的是：一对信号之间的延迟意味着信号之间存在相位差，这会破坏差分信号的磁场消除优势，并会产生 EMI。(请注意，传播速度 $v = c/E_r$ ，其中 c (光速) = $0.2997mm/ps$ 或 $0.0118in/ps$)。不要仅依赖差分布线的自动布线功能。仔细检查尺寸以匹配差分阻抗，并为差分线路提供隔离。最大限度地减少线路上的过孔和其他不连续点的数量。

避免 90° 转弯 (这会导致阻抗不连续)。使用圆弧或 45° 斜角。

在一对布线内，应尽量减小两条布线之间的距离，以维持接收器的共模抑制。在印刷电路板上，该距离应保持稳定，以避免差分阻抗不连续。允许连接点轻微违反要求。

8.4.1.2 PC 主板注意事项

至少使用 4 个 PCB 板层 (从上到下) : LVDS 信号、地、电源和 TTL 信号。

将 TTL 信号与 LVDS 信号隔离，否则 TTL 信号可能会耦合到 LVDS 线路上。最好将 TTL 和 LVDS 信号放在不同的层上，并通过一个或多个电源或接地层进行隔离。

8.4.2 布局示例




图 8-3. EVM 布局

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[LVDS 接口的失效防护偏置 应用手册](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

日期	修订版本	说明
2023 年 12 月	*	初始发行版

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
D9LVRA2DEMRQ1	Active	Production	WSON (DEM) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	LR2Q
D9LVRA2DEMRQ1.A	Active	Production	WSON (DEM) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	LR2Q

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF DS90LVRA2-Q1 :

- Catalog : [DS90LVRA2](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product



4228323/A 12/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT


DEM0008A

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 30X



SOLDER MASK DETAILS

4228323/A 12/2021

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DEM0008A

WSO - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 30X

4228323/A 12/2021

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司