

具有集成电流检测的 DRV8935 四路半桥驱动器

1 特性

- 四路半桥驱动器
 - 能够驱动最多四个螺线管负载、两个直流电机、一个步进电机或其它负载
- 集成电流检测和调节
- 4.5V 至 33V 工作电源电压范围
- 低 $R_{DS(ON)}$: 24V、25°C 时为 330m Ω HS + LS
- 24V、25°C 下的最大驱动电流为 2.5A
- 与以下器件引脚对引脚兼容：
 - DRV8932 : 33V , 900m Ω HS + LS
 - DRV8955 : 48V , 330m Ω HS + LS
- 小型封装和外形尺寸
- 可配置关断时间 PWM 斩波
 - 7、16、24 或 32 μ s
- 支持 1.8V、3.3V、5.0V 逻辑输入
- 低电流睡眠模式 (2 μ A)
- 适用于低电磁干扰 (EMI) 的展频时钟
- 保护特性
 - VM 欠压锁定 (UVLO)
 - 电荷泵欠压 (CPUV)
 - 过流保护 (OCP)
 - 热关断 (OTSD)
 - 故障调节输出 (nFAULT)]

2 应用

- 冰箱风门和制冰机
- 纺织机

- 办公和家庭自动化
- 工厂自动化和机器人
- 洗衣机、烘干机 和 洗碗机
- 游戏机
- 通用螺线管负载

3 说明

DRV8935 将为工业应用提供四路半桥驱动器。该器件可用于驱动最多四个螺线管负载、两个直流电机、一个步进电机或其他负载。每个通道的输出级均包括配置为半桥的 N 沟道功率 MOSFET。借助简单的 PWM 接口，可轻松与控制器连接。


DRV8935 由单一电源供电，支持 4.5V 至 33V 的宽输入电源电压范围。DRV8935 可提供最高每通道 2.5A 峰值或 1.75A 均方根值的输出电流（取决于 PCB 设计）。

提供的低功耗睡眠模式可通过关断大量内部电路实现较低的静态电流消耗。提供的内部保护特性包括：欠压锁定、每个 FET 的过流保护、短路保护和过热保护。故障状态通过 nFAULT 引脚指示。

器件信息⁽¹⁾

器件型号	封装	封装尺寸 (标称值)
DRV8935PPWPR	HTSSOP (28)	9.7mm x 4.4mm
DRV8935PRGER	VQFN (24)	4.0mm x 4.0mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



DRV8935 简化原理图



内容

1 特性	1	7.3 特性说明	14
2 应用	1	7.4 器件功能模式	21
3 说明	1	8 应用和实施	23
4 修订历史记录	2	8.1 应用信息	23
5 引脚配置和功能	3	8.2 典型应用	23
引脚功能.....	4	9 电源相关建议	26
6 规格	6	9.1 大容量电容	26
6.1 绝对最大额定值.....	6	10 布局	27
6.2 ESD 等级.....	6	10.1 布局指南.....	27
6.3 建议运行条件.....	7	10.2 布局示例.....	27
6.4 热性能信息.....	7	11 器件和文档支持	29
6.5 电气特性.....	8	11.1 文档支持.....	29
6.6 典型特性.....	9	11.2 接收文档更新通知.....	29
7 详细说明	12	11.3 社区资源.....	29
7.1 概述.....	12	11.4 商标.....	29
7.2 功能方框图.....	13	12 机械、封装和可订购信息	30

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (January 2021) to Revision A (May 2022)	Page
• 更新了 HTSSOP 和 QFN 布局示例。.....	27
• 已更新“相关文档”部分.....	29

5 引脚配置和功能




图 5-1. PWP PowerPAD™ 封装 28 引脚 HTSSOP 俯视图 (DRV8935)




图 5-2. RGE 封装 24 引脚 VQFN (带有外露散热焊盘) DRV8935 (俯视图)

引脚功能

名称	引脚		类型	说明
	PWP	RGE		
IN1	25	20	I	PWM 输入。逻辑控制半桥 1 的状态；内部下拉。
IN2	24	19	I	PWM 输入。逻辑控制半桥 2 的状态；内部下拉。
IN3	23	18	I	PWM 输入。逻辑控制半桥 3 的状态；内部下拉。
IN4	22	17	I	PWM 输入。逻辑控制半桥 4 的状态；内部下拉。
OUT1	4、5	3	O	半桥 1 的输出。
OUT2	6、7	4	O	半桥 2 的输出。
OUT3	10、11	6	O	半桥 3 的输出。
OUT4	8、9	5	O	半桥 4 的输出。
VREF12	18	13	I	基准电压输入引脚。控制半桥 1 和 2 的电流电平。
VREF34	17	12	I	基准电压输入引脚。控制半桥 3 和 4 的电流电平。
NC	20、21	15、16	-	无连接。
CPH	28	23	PWR	电荷泵开关节点。在 CPH 到 CPL 之间连接一个额定电压为 VM 的 X7R 0.022 μ F 陶瓷电容器。
CPL	27	22		
GND	14	9	PWR	器件接地。连接到系统接地端。
TOFF	19	14	I	设置电流斩波期间的关断时间；四电平引脚。
DVDD	15	10	PWR	逻辑电源电压。通过电容为 0.47 μ F 至 1 μ F、额定电压为 6.3V 或 10V 的 X7R 陶瓷电容器连接至 GND。
VCP	1	24	O	电荷泵输出。将 X7R 0.22 μ F 16V 陶瓷电容器连接至 VM。
VM	2、13	1、8	PWR	电源。连接到电源电压，并通过两个 0.01 μ F 陶瓷电容器 (每个引脚一个) 和一个额定电压为 VM 的大容量电容器旁路到 PGND。
PGND	3、12	2、7	PWR	所有半桥共用的电源接地引脚。连接到系统接地。

引脚			类型	说明
名称	PWP	RGE		
nFAULT	16	11	O	故障指示。故障状态下被拉至低逻辑低电平；开漏输出需要外部上拉电阻。
nSLEEP	26	21	I	睡眠模式输入。逻辑高电平用于启用器件；逻辑低电平用于进入低功耗睡眠模式；内部下拉电阻。
PAD	-	-	-	散热焊盘。连接到系统接地端。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内，且电压以 GND 为基准（除非另有说明）

	最小值	最大值	单位
电源电压 (VM)	- 0.3	35	V
电荷泵电压 (VCP、CPH)	- 0.3	$V_{VM} + 7$	V
电荷泵负开关引脚 (CPL)	- 0.3	V_{VM}	V
nSLEEP 引脚电压 (nSLEEP)	- 0.3	V_{VM}	V
内部稳压器电压 (DVDD)	-0.3	5.75	V
控制引脚电压 (IN1、IN2、IN3、IN4、nFAULT、TOFF)	-0.3	5.75	V
开漏输出电流 (nFAULT)	0	10	mA
基准输入引脚电压 (VREF12、VREF34)	-0.3	5.75	V
连续相节点引脚电压 (OUT1、OUT2、OUT3、OUT4)	- 1	$V_{VM} + 1$	V
瞬态 100ns 相节点引脚电压 (OUT1、OUT2、OUT3、OUT4)	- 3	$V_{VM} + 3$	V
峰值驱动电流 (OUT1、OUT2、OUT3、OUT4)	受内部限制		A
工作环境温度, T_A	-40	125	°C
运行结温, T_J	-40	150	°C
贮存温度, T_{stg}	-65	150	°C

应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101	±750	
		PWP 转角引脚 (1、14、15 和 28) 其他引脚	±500	

6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	最大值	单位
V_{VM}	可确保正常 (直流) 运行的电源电压范围	4.5	33	V
V_I	逻辑电平输入电压	0	5.5	V
V_{REF}	基准均方根电压范围 (VREF)	0.05	3.3	V
f_{PWM}	施加的 PWM 信号 (IN1、IN2、IN3、IN4)	0	100	kHz
I_{FS}	峰值输出电流	0	2.5	A
T_A	工作环境温度	-40	125	°C
T_J	工作结温	-40	150	°C

6.4 热性能信息

热指标		PWP (HTSSOP)	RGE (VQFN)	单位
		28 引脚	24 引脚	
$R_{\theta JA}$	结至环境热阻	31.0	40.7	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	25.2	31.8	°C/W
$R_{\theta JB}$	结至电路板热阻	10.8	17.7	°C/W
ψ_{JT}	结至顶部特征参数	0.4	0.6	°C/W
ψ_{JB}	结至电路板特征参数	10.7	17.7	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	3.3	4.7	°C/W

6.5 电气特性

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
电源电压 (VM、DVDD)						
I _{VM}	VM 工作电源电流	nSLEEP = 1，无负载		5	6.5	mA
I _{VMQ}	VM 睡眠模式电源电流	nSLEEP = 0		2	4	μ A
t _{SLEEP}	休眠时间	nSLEEP = 0 至睡眠模式	120			μ s
t _{RESET}	nSLEEP 复位脉冲	nSLEEP 低电平至清除故障	20		40	μ s
t _{WAKE}	唤醒时间	nSLEEP = 1 至输出转换		0.8	1.2	ms
t _{ON}	开通时间	VM > UVLO 至输出转换		0.8	1.2	ms
V _{DVDD}	内部稳压器电压	无外部负载，6V < V _{VM} < 33V	4.75	5	5.25	V
		无外部负载，V _{VM} = 4.5V	4.2	4.35		V
电荷泵 (VCP、CPH、CPL)						
V _{VCP}	VCP 工作电压	6V < V _{VM} < 33V		V _{VM} + 5		V
f _(VCP)	电荷泵开关频率	V _{VM} > UVLO ； nSLEEP = 1		360		kHz
逻辑电平输入 (IN1、IN2、IN3、IN4、nSLEEP)						
V _{IL}	输入逻辑低电平电压		0		0.6	V
V _{IH}	输入逻辑高电平电压		1.5		5.5	V
V _{HYS}	输入逻辑迟滞			150		mV
I _{IL}	输入逻辑低电平电流	V _{IN} = 0V	-1		1	μ A
I _{IH}	输入逻辑高电平电流	V _{IN} = 5V			100	μ A
四电平输入 (TOFF)						
V _{I1}	输入逻辑低电平电压	连接至 GND	0		0.6	V
V _{I2}		330kΩ ± 5% 至 GND	1	1.25	1.4	V
V _{I3}	输入高阻抗电压	高阻抗 (>500kΩ 至 GND)	1.8	2	2.2	V
V _{I4}	输入逻辑高电平电压	连接至 DVDD	2.7		5.5	V
I _O	输出上拉电流			10		μ A
控制输出 (nFAULT)						
V _{OL}	输出逻辑低电平电压	I _O = 5mA			0.5	V
I _{OH}	输出逻辑高电平泄漏电流		-1		1	μ A
电机驱动器输出 (OUT1、OUT2、OUT3、OUT4)						
R _{DS(ONH)}	高侧 FET 导通电阻	T _J = 25°C、I _O = -1A		165	200	mΩ
		T _J = 125°C、I _O = -1A		250	300	mΩ
		T _J = 150°C、I _O = -1A		280	350	mΩ
R _{DS(ONL)}	低侧 FET 导通电阻	T _J = 25°C、I _O = 1A		165	200	mΩ
		T _J = 125°C、I _O = 1A		250	300	mΩ
		T _J = 150°C、I _O = 1A		280	350	mΩ
电流调节 (VREF)						
K _V	跨阻增益	VREF = 3.3V	1.254	1.32	1.386	V/A
I _{VREF}	VREF 泄漏电流	VREF = 3.3V			8.25	μ A
t _{OFF}	PWM 关断时间	TOFF = 0		7		μ s
		TOFF = 1		16		
		TOFF = Hi-Z		24		
		TOFF = 330k Ω 至 GND		32		

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
ΔI_{TRIP}	电流跳变精度	$I_O = 2.5A$ ，10% 至 20% 电流设置	-8		12	%
		$I_O = 2.5A$ ，20% 至 40% 电流设置	-7		7	
		$I_O = 2.5A$ ，40% 至 100% 电流设置	-5		5	
保护电路						
V_{UVLO}	VM UVLO 锁定	VM 下降，UVLO 下降	4.1	4.25	4.35	V
		VM 上升，UVLO 上升	4.2	4.35	4.45	
$V_{UVLO,HYS}$	欠压迟滞	上升至下降阈值		100		mV
V_{CPUV}	电荷泵欠压	VCP 下降		$V_{VM} + 2$		V
I_{OCP}	过流保护	流经任何 FET 的电流	4			A
t_{OCP}	过流抗尖峰时间			1.8		μs
T_{OTSD}	热关断	内核温度 T_J	150	165	180	$^{\circ}C$
T_{HYS_OTSD}	热关断迟滞	内核温度 T_J		20		$^{\circ}C$

6.6 典型特性




图 6-1. 睡眠电流与电源电压间的关系




图 6-2. 睡眠电流与温度间的关系




图 6-3. 工作电流与电源电压间的关系






图 6-4. 工作电流与温度间的关系

图 6-5. 低侧 $R_{DS(ON)}$ 与电源电压间的关系图 6-6. 低侧 $R_{DS(ON)}$ 与温度间的关系




图 6-7. 高侧 $R_{DS(ON)}$ 与电源电压间的关系




图 6-8. 高侧 $R_{DS(ON)}$ 与温度间的关系

7 详细说明

7.1 概述

DRV8935 集成了四个适用于工业应用的 2.5A 半 H 桥。该器件支持 4.5V 至 33V 的电源电压，且可驱动最多四个螺线管负载。

借助简单的 PWM 接口选项，可轻松连接至输出。电流调节的触发点通过 VREF 引脚电压的值来控制。可以将 PWM 关断时间 t_{OFF} 调节为 7、16、24 或 32 μs 。系统包括一个低功耗睡眠模式，以便在不驱动负载时省电。

各种集成保护特性将在出现系统故障时保护该器件。这些保护功能包括欠压锁定 (UVLO)、电荷泵欠压 (CPUV)、过流保护 (OCP) 和过热关断 (TSD)。故障情况通过 nFAULT 引脚指示。

7.2 功能方框图




图 7-1. DRV8935 方框图

7.3 特性说明

下表显示了驱动器外部组件的建议值。




图 7-2. 连接到 VREF 引脚的电阻分压器

表 7-1. 外部组件

组件	引脚 1	引脚 2	推荐
C _{VM1}	VM	PGND	两个额定电压为 VM 的 X7R 0.01μF 陶瓷电容器
C _{VM2}	VM	PGND	额定电压为 VM 的大容量电容器
C _{VCP}	VCP	VM	X7R 0.22μF 16V 陶瓷电容器
C _{SW}	CPH	CPL	额定电压为 VM 的 X7R 0.022μF 陶瓷电容器
C _{DVDD}	DVDD	GND	额定电压为 6.3V 或 10V 的 X7R 0.47μF 至 1μF 陶瓷电容器
R _{nFAULT}	VCC	nFAULT	>4.7kΩ 电阻器
R _{REF1}	VREF12	VCC	用于限制斩波电流的电阻器。建议 R _{REF1} 和 R _{REF2} 的并联电阻值应低于 50kΩ。
R _{REF2} (可选)	VREF12	GND	
R _{REF3}	VREF34	VCC	用于限制斩波电流的电阻器。建议 R _{REF3} 和 R _{REF4} 的并联电阻值应低于 50kΩ。
R _{REF4} (可选)	VREF34	GND	

7.3.1 电桥控制和电流调节

IN_x 输入引脚直接控制 OUT_x 输出的状态 (高电平或低电平)。下面显示了真值表。

表 7-2. DRV8935 控制接口

nSLEEP	IN _x	OUT _x	说明
0	X	高阻态	睡眠模式；半桥禁用 (高阻态)
1	0	L	OUT _x 低侧导通
1	1	H	OUT _x 高侧导通

在将输出负载连接至 VM 电源后，可将负载电流调节至 I_{TRIP} 电平。OUT₁ 和 OUT₂ 输出的 I_{TRIP} 电流电平由 VREF₁₂ 引脚进行控制，而 OUT₃ 和 OUT₄ 输出的 I_{TRIP} 电平则由 VREF₃₄ 引脚进行控制。您可以使用以下公式计算 I_{TRIP} 电流 (I_{TRIP})：I_{TRIP} (A) = V_{REF} (V)/1.32 (V/A)。通过在 DVDD 引脚和接地之间连接电阻分压器，可以对 V_{REF} 电压进行编程。两个 V_{REF} 引脚可以连接在一起，从而为所有 (四个) 输出通道编程相同的 I_{TRIP} 电流。

DRV8935 可同时驱动连接至 VM 电源的四个电阻或电感负载。当 IN_x = 0 时，低侧 FET 将开启，直至电流增长并达到 I_{TRIP} 电平。一旦负载电流等于 I_{TRIP}，低侧 FET 将关闭，高侧 FET 则将在关断时间 (由 TOFF 引脚决定) 内保持开启状态。关断时间结束后，将重新开启低侧 FET 并重复该循环。该器件支持动态更改关断时间。在更改关断时间设置后，新的关断时间设置将在 10μs 的抗尖峰脉冲时间之后生效。

对于连接至 VM 的电阻负载，如果 I_{TRIP} 高于 (VM/R_{LOAD})，则在 IN_x = 0 时会将负载电流调节至 VM/R_{LOAD} 电平。对于连接至 VM 的电感负载，应确保在每个周期对电流进行足够的衰减，以防止失控并触发过流保护。下面介绍了不同的使用情况：




图 7-3. 电阻负载连接至 VM，逐周期控制， I_{TRIP} 高于 VM/R_{LOAD} 。




图 7-4. 电感负载连接至 VM，固定关断时间电流斩波

在这种情况下，当 $INx = 0$ 时，高侧 MOSFET 会在 I_{OUT} 超过 I_{TRIP} 后在 t_{OFF} 内保持开启状态。 t_{OFF} 后，低侧 MOSFET 将重新开启，直至 I_{OUT} 再次超过 I_{TRIP} 。固定关断时间模式允许在外部控制器不介入的情况下使用简单的电流斩波方案。固定关断时间模式将支持 100% 占空比的电流调节。

控制负载电流的另外一种方式是逐周期控制模式，该模式下会控制 INx 输入引脚的 PWM 脉冲宽度。这样即可通过外部控制器来额外控制电流斩波方案。对于连接至 VM 的负载，当 $INx = 0$ 时，流经该负载的电流将增加；当 $INx = 1$ 时，流经该负载的电流将衰减。通过适当选择 INx 脉冲的占空比，可以将电流调节到目标值。下面介绍了各种此类使用情况：





图 7-5. 电感负载连接至 VM，逐周期控制

在这种情况下，需要对 INx 引脚的占空比进行调节，以确保电流不会失控。

图 7-6. 电感负载连接至 VM，逐周期控制，T 必须短于 DRV8935 的 T_{OFF} 。

同样，也可以通过控制 INx 引脚的脉冲宽度来控制流经接地负载的电流：INx = 1 时电流增加，INx = 0 时电流衰减。下面介绍了这两种使用情况：




图 7-7. 电感负载接地，逐周期控制

在这种情况下，需要对 INx 引脚的占空比进行调节，以确保电流不会失控。




图 7-8. 电阻负载接地，逐周期控制

7.3.2 衰减模式

7.3.2.1 消隐时间

在低侧 FET 接通电流后，电流感应比较器将在启用电流感应电路前被忽略一段时间 (t_{BLANK})。消隐时间还将设置 PWM 的最小驱动时间。消隐时间大约为 $1\mu\text{s}$ 。

7.3.3 电荷泵

集成了一个电荷泵以提供高侧 N 沟道 MOSFET 栅极驱动电压。需要在 VM 和 VCP 引脚之间为电荷泵放置一个电容作为储能电容。此外，还需要在 CPH 和 CPL 引脚之间放置一个陶瓷电容作为飞跨电容。




图 7-9. 电荷泵方框图

7.3.4 线性稳压器

该器件中集成了一个线性稳压器。DVDD 稳压器可用于提供基准电压。DVDD 最大可提供 2mA 的负载。为确保正常运行，请使用陶瓷电容器将 DVDD 引脚旁路至 GND。

DVDD 输出的标称值为 5V。当 DVDD LDO 电流负载超过 2mA 时，输出电压会显著下降。




图 7-10. 线性稳压器方框图

如果 TOFF 须一直连接高电平，则宜将其连接到 DVDD 引脚而不是外部稳压器。此方法可在未应用 VM 引脚或处于休眠模式时省电：DVDD 稳压器被禁用，电流不会流经输入下拉电阻器。作为参考，逻辑电平输入的典型下拉电阻为 200kΩ。

请勿将 nSLEEP 引脚连接至 DVDD，否则器件将无法退出睡眠模式。

7.3.5 逻辑和四电平引脚图

图 7-11 提供了逻辑电平引脚 IN1、IN2、IN3、IN4 和 nSLEEP 的输入结构：




图 7-11. 逻辑电平输入引脚图

四电平逻辑引脚 TOFF 具有图 7-12 所示的以下结构。




图 7-12. 四电平输入引脚图

7.3.6 nFAULT 引脚

nFAULT 引脚具有开漏输出且应上拉至 5V、3.3V 或 1.8V 电源电压。当检测到故障时，nFAULT 引脚将变成逻辑低电平；上电后，则变成高电平。对于 5V 上拉，nFAULT 引脚可通过一个电阻器连接至 DVDD 引脚。对于 3.3V 或 1.8V 上拉，必须使用一个外部电源。




图 7-13. nFAULT 引脚

7.3.7 保护电路

这些器件可完全防止电源欠压、电荷泵欠压、输出过流和器件过热事件。

7.3.7.1 VM 欠压锁定 (UVLO)

无论 VM 引脚电压何时降至电源电压的 UVLO 阈值电压以下，都会禁用所有输出并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵会禁用。VM 欠压条件消失后，器件将恢复正常运行（电机驱动器运行并释放 nFAULT 引脚）。

7.3.7.2 VCP 欠压锁定 (CPUV)

无论 VCP 引脚电压何时降至 CPUV 电压以下，都会禁用所有输出并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵将保持有效状态。VCP 欠压条件消失后，器件将恢复正常运行（电机驱动器运行且释放 nFAULT 引脚）。

7.3.7.3 过流保护 (OCP)

每个 FET 上的模拟电流限制电路都将通过移除栅极驱动来限制流经 FET 的电流。如果此电流限制的持续时间超过 t_{OCP} ，则将会禁用检测到 OCP 的半桥并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵将保持有效状态。一旦 OCP 条件消除，器件会在应用 nSLEEP 复位脉冲或重新上电后恢复正常运行。

7.3.7.4 热关断 (OTSD)

如果内核温度超过热关断限值 (T_{OTSD})，则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。结温降至过热阈值限值减去迟滞 ($T_{OTSD} - T_{HYS_OTSD}$) 所得的值以下后，器件会在应用 nSLEEP 复位脉冲或功率循环后恢复正常运行。

7.3.7.5 故障条件汇总

表 7-3. 故障条件汇总

故障	条件	错误报告	半桥	电荷泵	逻辑	恢复
VM 欠压 (UVLO)	$VM < V_{UVLO}$	nFAULT	全部禁用	禁用	复位 ($V_{DVDD} < 3.9V$)	自动: $VM > V_{UVLO}$
VCP 欠压 (CPUV)	$VCP < V_{CPUV}$	nFAULT	全部禁用	工作	工作	$VCP > V_{CPUV}$
过流 (OCP)	$I_{OUT} > I_{OCP}$	nFAULT	禁用具有 OCP 的半桥	工作	工作	锁存
热关断 (OTSD)	$T_J > T_{TSD}$	nFAULT	全部禁用	禁用	工作	锁存

7.4 器件功能模式

7.4.1 睡眠模式 (nSLEEP = 0)

该器件的状态通过 nSLEEP 引脚进行管理。当 nSLEEP 引脚为低电平时，该器件将进入低功耗睡眠模式。在睡眠模式下，将会禁用所有内部 MOSFET 和电荷泵。必须在 nSLEEP 引脚上的下降沿之后再过去 t_{SLEEP} 时间后，器件才能进入睡眠模式。如果 nSLEEP 引脚变为高电平，该器件会自动退出睡眠模式。必须在经过 t_{WAKE} 时间之后，器件才能针对输入做好准备。

7.4.2 工作模式 (nSLEEP = 1)

当 nSLEEP 引脚为高电平且 $VM > UVLO$ 时，器件将进入运行模式。必须在经过 t_{WAKE} 时间之后，器件才能针对输入做好准备。

7.4.3 nSLEEP 复位脉冲

故障可通过快速 nSLEEP 脉冲清除。该脉冲的宽度必须在 20 μ s 至 40 μ s 之间。如果 nSLEEP 在 40 μ s 至 120 μ s 的时间内保持低电平，则会清除故障，但器件有可能会关断，也有可能不关断，如时序图中所示。该复位脉冲不影响电荷泵或其他功能块的状态。




图 7-14. nSLEEP 复位脉冲

7.4.4 功能模式汇总

下表汇总了所有功能模式。

表 7-4. 功能模式汇总

条件		配置	半桥	DVDD 稳压器	电荷泵	逻辑
睡眠模式	4.5V < VM < 33V	nSLEEP 引脚 = 0	禁用	禁用	禁用	禁用
工作	4.5V < VM < 33V	nSLEEP 引脚 = 1	工作	工作	工作	工作

8 应用和实施

备注

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

DRV8935 是一款具有保护特性的四通道半桥驱动器。该器件可用于驱动一个步进电机、多个有刷直流电机或最多四个螺线管负载。

8.2 典型应用

以下设计过程可用于配置 DRV8935。在该应用中，此器件将用于驱动四个螺线管负载。




图 8-1. 典型应用原理图

8.2.1 设计要求

表 8-1 列出了典型应用的设计输入参数。

表 8-1. 设计参数

设计参数	基准	示例值
电源电压范围	VM	19 - 29V
每通道电流	I _{OUT}	1.5A

表 8-1. 设计参数 (续)

设计参数	基准	示例值
PWM 频率	f_{PWM}	40kHz

8.2.2 详细设计过程

8.2.2.1 电流调节

在将输出负载连接至 VM 电源后，可将负载电流调节至 ITRIP 电平。OUT1 和 OUT2 输出的 ITRIP 电流电平由 VREF12 引脚进行控制，而 OUT3 和 OUT4 输出的 ITRIP 电平则由 VREF34 引脚进行控制。您可以使用以下公式计算 ITRIP 电流 (ITRIP)：ITRIP (A) = VREF (V)/1.32 (V/A)。通过在 DVDD 引脚和接地之间连接电阻分压器，可以对 VREF 电压进行编程。两个 VREF 引脚可以连接在一起，从而为所有 (四个) 输出通道编程相同的 ITRIP 电流。

8.2.3 功率损耗计算和应用曲线

此器件的输出电流和功率损耗能力在很大程度上取决于 PCB 设计和外部系统状况。本节提供了一些用于计算这些值的指导。

此器件的总功率损耗 (P_{TOT}) 由三个主要部分组成。这三个组成部分是功率 MOSFET $R_{\text{DS(ON)}}$ (导通) 损耗、功率 MOSFET 开关损耗和静态电源电流损耗。尽管其他的一些因素可能会造成额外的功率损耗，但与这三个主要因素相比，其他因素通常并不重要。

$$P_{\text{TOT}} = P_{\text{COND}} + P_{\text{SW}} + P_{\text{Q}}$$

对于与 VM 连接的负载，假定所有输出均加载相同的电流，总导通损耗可以表示为：

$$P_{\text{COND}} = 4 \times (I_{\text{OUT}})^2 \times R_{\text{DS(ONL)}}$$

由于 DRV8935 的高侧和低侧 MOSFET 具有相同的导通电阻，因此导通损耗将与输入 PWM 的占空比或 PWM 关断时间无关。需要注意的是， $R_{\text{DS(ON)}}$ 与器件的温度密切相关。可以在“典型特性”曲线中找到一条显示了标称 $R_{\text{DS(ON)}}$ 和温度的曲线。

$$P_{\text{COND}} = 4 \times (1.5\text{A})^2 \times 0.165\Omega = 1.485\text{W}$$

可以根据标称电源电压 (VM)、稳定输出电流 (I_{OUT})、开关频率 (f_{PWM}) 以及器件输出上升 (t_{RISE}) 和下降 (t_{FALL}) 时间规格来计算 P_{SW} 。

假定所有四个输出均同时开关：

$$P_{\text{SW}} = 4 \times (P_{\text{SW_RISE}} + P_{\text{SW_FALL}})$$

$$P_{\text{SW_RISE}} = 0.5 \times V_{\text{M}} \times I_{\text{OUT}} \times t_{\text{RISE}} \times f_{\text{PWM}}$$

$$P_{\text{SW_FALL}} = 0.5 \times V_{\text{M}} \times I_{\text{OUT}} \times t_{\text{FALL}} \times f_{\text{PWM}}$$

$$P_{\text{SW_RISE}} = 0.5 \times 24\text{V} \times 1.5\text{A} \times 100\text{ns} \times 40\text{kHz} = 0.072\text{W}$$

$$P_{\text{SW_FALL}} = 0.5 \times 24\text{V} \times 1.5\text{A} \times 100\text{ns} \times 40\text{kHz} = 0.072\text{W}$$

$$P_{\text{SW}} = 4 \times (0.072\text{W} + 0.072\text{W}) = 0.576\text{W}$$

可以根据标称电源电压 (VM) 和 I_{VM} 电流规格来计算 P_{Q} 。

$$P_{\text{Q}} = V_{\text{M}} \times I_{\text{VM}} = 24\text{V} \times 5\text{mA} = 0.12\text{W}$$

总功率损耗 (P_{TOT}) 是导通损耗、开关损耗和静态功率损耗之和。

$$P_{\text{TOT}} = P_{\text{COND}} + P_{\text{SW}} + P_{\text{Q}} = 1.485\text{W} + 0.576\text{W} + 0.12\text{W} = 2.181\text{W}$$

如果已知环境温度 T_{A} 和总功率损耗 (P_{TOT})，则结温 (T_{J}) 的计算公式为：

$$T_{\text{J}} = T_{\text{A}} + (P_{\text{TOT}} \times R_{\theta \text{JA}})$$

在一个符合 JEDEC 标准的 4 层 PCB 中，采用 HTSSOP 封装时的结至环境热阻 ($R_{\theta JA}$) 为 31°C/W ，而采用 VQFN 封装时则为 40.7°C/W 。

假设环境温度为 25°C ，则 HTSSOP 封装的结温为：

$$T_J = 25^{\circ}\text{C} + (2.181\text{W} \times 31^{\circ}\text{C/W}) = 92.6^{\circ}\text{C}$$

VQFN 封装的结温为：

$$T_J = 25^{\circ}\text{C} + (2.181\text{W} \times 40.7^{\circ}\text{C/W}) = 113.8^{\circ}\text{C}$$

应确保器件结温处于指定的工作范围内。

CH1 = IN1 (3V/div) , CH3 = OUT1 (24V/div) , CH7 = IOUT1 (1.5A/div)




图 8-2. 负载与 VM 连接的电流调节

CH1 = IN1 (3V/div) , CH3 = OUT1 (24V/div)




图 8-3. IN1 至 OUT1 传播延迟

9 电源相关建议

该器件可在 4.5V 至 33 V 的输入电压电源 (VM) 范围内正常工作。必须在每个 VM 引脚处放置一个额定电压为 VM 的 0.01 μ F 陶瓷电容器，该电容器要尽可能靠近该器件。此外，VM 上必须放置一个大容量电容。

9.1 大容量电容

配备合适的局部大容量电容是电机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的，但缺点在于这会增加成本和物理尺寸。

所需的局部电容数量取决于多种因素，包括：

- 电机系统所需的最高电流
- 电源的电容和拉电流的能力
- 电源和电机系统之间的寄生电感量
- 可接受的电压纹波
- 使用的电机类型（有刷直流、无刷直流、步进电机）
- 电机制动方法

电源和电机驱动系统之间的电感将限制电流可以从电源变化的速率。如果局部大容量电容太小，系统将以电压变化的方式对电机中的电流不足或过剩电流作出响应。当使用足够多的大容量电容时，电机电压保持稳定，可以快速提供大电流。

数据表通常会给出建议值，但需要进行系统级测试来确定大小适中的大容量电容。

大容量电容的额定电压应高于工作电压，以在电机将能量传递给电源时提供裕度。




图 9-1. 带外部电源的电机驱动系统示例设置

10 布局

10.1 布局指南

VM 引脚应通过低 ESR 陶瓷旁路电容器旁路至 PGND，该电容器的推荐电容为 $0.01\mu\text{F}$ 且额定电压为 VM。该电容器应尽可能靠近 VM 引脚放置，并通过较宽的走线或接地层与器件 PGND 引脚连接。

必须使用额定电压为 VM 的大容量电容器将 VM 引脚旁路至接地。该组件可以是电解电容器。

必须在 CPL 和 CPH 引脚之间放置一个低 ESR 陶瓷电容器。建议使用一个电容值为 $0.022\mu\text{F}$ 、额定电压为 VM 的电容器。将此组件尽可能靠近引脚放置。

必须在 VM 和 VCP 引脚之间放置一个低 ESR 陶瓷电容器。建议使用一个电容值为 $0.22\mu\text{F}$ 、额定电压为 16V 的电容器。将此组件尽可能靠近引脚放置。

使用低 ESR 陶瓷电容器将 DVDD 引脚旁路至接地。建议使用一个电容值为 $0.47\mu\text{F}$ 、额定电压为 6.3V 的电容器。将此旁路电容器尽可能靠近引脚放置。

散热焊盘必须连接到系统接地端。

10.2 布局示例




图 10-1. HTSSOP 布局建议




图 10-2. QFN 布局建议

11 器件和文档支持

11.1 文档支持

11.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI), [如何使用 DRV8xxx 驱动单极步进电机应用报告](#)
- 德州仪器 (TI), [PowerPAD™ 热增强型封装应用报告](#)
- 德州仪器 (TI), [PowerPAD™ 速成应用报告](#)
- 德州仪器 (TI), [计算电机驱动器的功耗应用报告](#)

11.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。单击右上角的 [通知我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.3 社区资源

11.4 商标

所有商标均为其各自所有者的财产。

12 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。




PACKAGE OUTLINE

PWP0028M

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4224480/A 08/2018


NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT**PWP0028M****PowerPAD™ TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

PWP0028M

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 8X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.47 X 4.53
0.125	3.10 X 4.05 (SHOWN)
0.15	2.83 X 3.70
0.175	2.62 X 3.42

4224480/A 08/2018

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
DRV8935PPWPR	Active	Production	HTSSOP (PWP) 28	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8935P
DRV8935PPWPR.A	Active	Production	HTSSOP (PWP) 28	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8935P
DRV8935PRGER	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8935P
DRV8935PRGER.A	Active	Production	VQFN (RGE) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8935P

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV8935PPWPR	HTSSOP	PWP	28	2500	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
DRV8935PRGER	VQFN	RGE	24	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV8935PPWPR	HTSSOP	PWP	28	2500	356.0	356.0	35.0
DRV8935PRGER	VQFN	RGE	24	3000	367.0	367.0	35.0

RGE 24

GENERIC PACKAGE VIEW



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H



4219013/A 05/2017


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4219013/A 05/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4219013/A 05/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW


PWP 28

PowerPAD™ TSSOP - 1.2 mm max height

4.4 x 9.7, 0.65 mm pitch

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224765/B

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司