

DRV8242-Q1 具有集成电流检测和诊断功能的汽车类 H 桥驱动器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准：
 - 温度等级 1：-40°C 至 +125°C , TA
 - 可提供用于功能安全系统设计的文档
- 4.5V 至 35V (绝对最大值为 40V) 工作电压范围
- QFN 封装 : $R_{ON_LS} + R_{ON_HS} = 250\text{m}\Omega$
- I_{OUT} 最大值 = 6A (QFN)
- PWM 工作频率高达 25KHz , 具有自动死区时间断言
- 可配置压摆率和适用于低电磁干扰 (EMI) 的展频时钟
- 集成电流检测 (无需使用分流电阻器)
- I_{PROPI} 引脚上的比例负载电流输出
- 可配置的电流调节
- 具有可配置故障反应 (锁存或重试) 的保护和诊断性能
 - 在断开状态和导通状态下进行负载诊断，以检测开路负载和短路
 - 电源(VM)上的电压监测
 - 过流保护
 - 过热保护
 - nFAULT 引脚上的故障指示
- 支持 3.3V 和 5V 逻辑输入
- 低睡眠电流 - 25°C 下的典型值为 $-1.3\mu\text{A}$
- 3 个型号 - HW (H)、SPI (S) 或 SPI (P)
- 使用 PWM 或 PH/EN 模式实现单全桥
- 器件系列比较表

2 应用

- 汽车类有刷直流电机、电磁阀
- 车门模块和座椅模块
- 车身控制模块 (BCM)
- 汽油发动机系统
- 车载充电器

3 说明


DRV824x-Q1 器件系列是完全集成式 H 桥驱动器，适用于各种汽车应用。该器件是一款具有 PWM 或相位使能控制的双向全桥驱动器。该单片功率封装器件系列采用 BiCMOS 大功率工艺技术节点设计，提供了出色的电源处理能力和热性能，不仅封装尺寸小巧、易于布局，还可提供 EMI 控制、精确的电流检测和诊断功能，稳健性较高。该系列提供相同的引脚功能和可扩展的 R_{ON} (电流能力)，可支持不同的负载。

这些器件集成了 N 沟道 H 桥、电荷泵稳压器、高侧电流检测和调节、电流比例输出以及保护电路。还提供了一种低功耗睡眠模式，以实现较低静态电流。这些器件提供电压监测和负载诊断以及过流和过热保护功能。故障情况通过 nFAULT 引脚指示。这些器件提供三种型号 - 硬接线接口 : HW (H) 和两种 SPI 接口型号 : SPI(P) 和 SPI(S)，其中 SPI(P) 用于外部提供的逻辑电源，SPI(S) 用于内部生成的逻辑电源。SPI 接口型号可实现更加灵活的器件配置和故障监测。

器件信息⁽¹⁾

器件型号	封装	本体尺寸 (标称值)
DRV8242-Q1	VQFN (20)	3.5mm X 4.5mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录



简化原理图



本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本 (控制文档)。

内容

1 特性	1	7.1 概述	23
2 应用	1	7.2 功能方框图	24
3 说明	1	7.3 特性说明	27
4 器件比较	3	7.4 器件功能状态	37
5 引脚配置和功能	5	7.5 编程 - 仅限 SPI 型号	40
5.1 HW 型号	5	8 寄存器映射 - 仅限 SPI 型号	44
5.2 SPI 型号	6	8.1 用户寄存器	45
6 规格	8	9 应用和实施	51
6.1 绝对最大额定值	8	9.1 应用信息	51
6.2 ESD 等级	8	9.2 典型应用	51
6.3 建议运行条件	8	9.3 电源相关建议	53
6.4 热性能信息 VQFN-RHL 封装	9	9.4 布局	54
6.5 电气特性	9	10 器件和文档支持	56
6.6 瞬态热阻抗和电流能力	13	10.1 文档支持	56
6.7 SPI 时序要求	13	10.2 接收文档更新通知	56
6.8 开关波形	15	10.3 社区资源	56
6.9 唤醒瞬态	16	10.4 商标	56
6.10 故障反应瞬态	20	11 修订历史记录	56
6.11 典型特性	21	12 机械、封装和可订购信息	56
7 详细说明	23		

4 器件比较

表 4-1 总结了 DRV824X-Q1 系列器件之间的 R_{ON} 和封装差异。

表 4-1. 器件比较

器件型号 ⁽¹⁾	(LS + HS) R_{ON}	$I_{OUT\ MAX}$	封装	本体尺寸 (标称值)	型号
DRV8242-Q1	250m Ω	6A	QFN (20)	3.5mm X 4.5mm	HW (H)、SPI (S)、SPI (P)
DRV8243-Q1	84m Ω	12 A	VQFN-HR (14)	3mm X 4.5mm	HW (H)、SPI (S)
DRV8243-Q1	98m Ω	12 A	HVSOP (28)	3mm X 7.3mm	HW (H)、SPI (S)、SPI (P)
DRV8244-Q1	47m Ω	21 A	VQFN-HR (16)	3mm X 6mm	HW (H)、SPI (S)
DRV8244-Q1	60m Ω	21 A	HVSOP (28)	3mm X 7.3mm	HW (H)、SPI (S)、SPI (P)
DRV8245-Q1	32m Ω	32 A	VQFN-HR (16)	3.5mm X 5.5mm	HW (H)、SPI (S)
DRV8245-Q1	40m Ω	32 A	HTSSOP (28)	4.4mm X 9.7mm	HW (H)、SPI (S)、SPI (P)

(1) 这是 DRV8242-Q1 的产品数据表。请参考其他器件型号数据表以了解更多信息。

表 4-2 总结了 DRV824X-Q1 系列中 SPI 和 HW 接口型号之间的特性差异。一般而言，SPI 型号具有更高的可配置性和更多的桥接控制选项，提供诊断反馈，具有冗余驱动器关断功能，改进了引脚 FMEA，并具有其他特性。

此外，SPI 型号有两个选项 - **SPI (S) 型号** 和 **SPI (P) 型号**。SPI (P) 型号支持通过器件逻辑的 VDD 引脚为器件提供 5V 低电压外部电源，而在 SPI (S) 型号中，该电源来自 VM 引脚内部。借助该外部逻辑电源，SPI (P) 型号可避免在 VM 欠压瞬态下出现器件欠压（器件复位）情况。

表 4-2. SPI 型号与 HW 型号比较

功能	HW (H) 型号	SPI (S) 型号	SPI (P) 型号
电桥控制	仅引脚	单个引脚“和/或”寄存器位以及引脚状态指示（请参阅寄存器引脚控制）	
睡眠功能	通过 nSLEEP 引脚提供		不可用
器件的外部逻辑电源	不支持	不支持	通过 VDD 引脚支持
清除故障命令	nSLEEP 引脚上的复位脉冲（仅限 DRV8242-Q1 锁存模式）		SPI CLR_FAULT 命令
压摆率	6 级		8 级
过流保护 (OCP)	固定在最高等级设置	阈值有 3 个选项，滤波器时间有 4 个选项	
ITRIP 调节	5 级，具有禁用 & 固定 TOFF 时间	7 级，具有禁用 & 指示，具有程序可控的 TOFF 时间	
重试或锁存行为之间的单个故障反应配置	不支持，要么全部锁存，要么全部重试		支持
详细的故障记录和器件状态反馈	不支持，需要 nFAULT 引脚监测	支持，可选 nFAULT 引脚监测	
VM 过压	固定	4 个阈值选项	
节 7.3.4.4	不支持	支持高侧负载	
展频时钟 (SSC)	不支持	支持	
PWM 模式下的其他驱动器状态	不支持	支持	

表 4-3. 区分该系列中的器件

器件	封装符号	DEVICE_ID 寄存器
DRV8242H-Q1	8242H	不适用
DRV8243H-Q1	8243H	不适用
DRV8244H-Q1	8244H	不适用
DRV8245H-Q1	8245H	不适用

表 4-3. 区分该系列中的器件 (续)

器件	封装符号	DEVICE_ID 寄存器
DRV8242S-Q1	8242S	0 x 20
DRV8243S-Q1	8243S	0 x 32
DRV8244S-Q1	8244S	0 x 42
DRV8245S-Q1	8245S	0 x 52
DRV8242P-Q1	8242P	0 x 24
DRV8243P-Q1	8243P	0 x 36
DRV8244P-Q1	8244P	0 x 46
DRV8245P-Q1	8245P	0 x 56

5 引脚配置和功能

5.1 HW 型号

5.1.1 VQFN (20) 封装




图 5-1. 采用 VQFN (20) 封装的 DRV8242H-Q1 HW 型号

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	SR	I	用于压摆率控制的器件配置引脚。有关详细信息，请参阅节 7.3.3 中的节 7.3.3.1。
2	DIAG	I	用于指示负载类型和配置故障反应的器件配置引脚。有关详细信息，请参阅节 7.3.3 中的节 7.3.3.4。
3	PH/IN2	I	用于电桥运行的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
4	EN/IN1	I	用于电桥运行的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
5	DRVOFF	I	用于电桥高阻态的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
6、15	VM	P	电源。此引脚电压是电机电源电压。必须与剩余的 VM 引脚（共 2 个）结合，以支持器件的电流能力。使用 0.1μF 陶瓷电容器和大容量电容器将此引脚旁路至 GND。
7、8	OUT1	P	半桥输出 1。将此引脚连接到电机或负载。必须与剩余的 OUT1 引脚（共 2 个）结合，以支持器件的电流能力。
9、10、11、12	GND	G	接地引脚。必须与剩余的 GND 引脚（共 4 个）结合，以支持器件的电流能力。
13,14	OUT2	P	半桥输出 2。将此引脚连接到电机或负载。必须与剩余的 OUT2 引脚（共 2 个）结合，以支持器件电流能力。
16	nSLEEP	I	用于休眠的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
17	IPROPI	I/O	驱动器负载电流模拟反馈。有关详细信息，请参阅节 7.3.3 中的节 7.3.3.2。
18	nFAULT	OD	控制器的故障指示。有关详细信息，请参阅节 7.3.3 中的 nFAULT。
19	MODE	I	用于模式的器件配置引脚。有关详细信息，请参阅节 7.3.3。
20	ITRIP	I	用于高侧限流的 ITRIP 电平的器件配置引脚。有关详细信息，请参阅节 7.3.3 中的 ITRIP。

(1) I = 输入，O = 输出，I/O = 输入/输出，G = 接地，P = 电源，OD = 开漏输出，PP = 推挽输出

5.2 SPI 型号

5.2.1 VQFN (20) 封装




图 5-2. 采用 VQFN (20) 封装的 DRV8242S-Q1 SPI 型号

表 5-2. 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	SCLK	I	SPI - 串行时钟输入。
2	nSCS	I	SPI - 芯片选择。此引脚上的低电平有效信号支持串行接口通信。
3	PH/IN2	I	用于电桥运行的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
4	EN/IN1	I	用于电桥运行的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
5	DRVOFF	I	用于电桥高阻态的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
6、15	VM	P	电源。此引脚电压是电机电源电压。必须与剩余的 VM 引脚(共 2 个)结合，以支持器件的电流能力。使用 0.1μF 陶瓷电容器和大容量电容器将此引脚旁路至 GND。
7、8	OUT1	P	半桥输出 1。将此引脚连接到电机或负载。必须与剩余的 OUT1 引脚(共 2 个)结合，以支持器件的电流能力。
9、10、11、12	GND	G	接地引脚。必须与剩余的 GND 引脚(共 4 个)结合，以支持器件的电流能力。
13、14	OUT2	P	半桥输出 2。将此引脚连接到电机或负载。必须与剩余的 OUT2 引脚(共 2 个)结合，以支持器件电流能力。
16	nSLEEP	I	SPI (S) 型号：用于休眠的控制器输入引脚。有关详细信息，请参阅节 7.3.2。也是 SDO 的 VIO 逻辑电平。
	VDD	P	SPI (P) 型号：器件的逻辑电源。
17	IPROPI	I/O	驱动器负载电流模拟反馈。有关详细信息，请参阅节 7.3.3 中的节 7.3.3.2。
18	nFAULT	OD	控制器的故障指示。有关详细信息，请参阅节 7.3.3 中的 nFAULT。
19	SDO	PP	SPI - 串行数据输出。在 SCLK 的上升沿更新数据。
20	SDI	I	SPI - 串行数据输入。在 SCLK 的下降沿捕捉数据。

(1) I = 输入，O = 输出，I/O = 输入/输出，G = 接地，P = 电源，OD = 开漏输出，PP = 推挽输出

5.2.2 VQFN (20) 封装




图 5-3. 采用 VQFN (20) 封装的 DRV8242S-Q1 SPI 型号

表 5-3. 引脚功能

引脚		类型 ⁽¹⁾	说明
编号	名称		
1	SCLK	I	SPI - 串行时钟输入。
2	nSCS	I	SPI - 芯片选择。此引脚上的低电平有效信号支持串行接口通信。
3	PH/IN2	I	用于电桥运行的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
4	EN/IN1	I	用于电桥运行的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
5	DRVOFF	I	用于电桥高阻态的控制器输入引脚。有关详细信息，请参阅节 7.3.2。
6、15	VM	P	电源。此引脚电压是电机电源电压。必须与剩余的 VM 引脚(共 2 个)结合，以支持器件的电流能力。使用 0.1μF 陶瓷电容器和大容量电容器将此引脚旁路至 GND。
7、8	OUT1	P	半桥输出 1。将此引脚连接到电机或负载。必须与剩余的 OUT1 引脚(共 2 个)结合，以支持器件的电流能力。
9、10、11、12	GND	G	接地引脚。必须与剩余的 GND 引脚(共 4 个)结合，以支持器件的电流能力。
13、14	OUT2	P	半桥输出 2。将此引脚连接到电机或负载。必须与剩余的 OUT2 引脚(共 2 个)结合，以支持器件电流能力。
16	VDD	P	SPI (P) 型号：器件的逻辑电源。
17	IPROPI	I/O	驱动器负载电流模拟反馈。有关详细信息，请参阅节 7.3.3 中的节 7.3.3.2。
18	nFAULT	OD	控制器的故障指示。有关详细信息，请参阅节 7.3.3 中的 nFAULT。
19	SDO	PP	SPI - 串行数据输出。在 SCLK 的上升沿更新数据。
20	SDI	I	SPI - 串行数据输入。在 SCLK 的下降沿捕捉数据。

(1) I = 输入，O = 输出，I/O = 输入/输出，G = 接地，P = 电源，OD = 开漏输出，PP = 推挽输出

6 规格

6.1 绝对最大额定值

在工作温度范围内 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
电源引脚电压	VM	-0.3	40	V
电源瞬态电压斜坡	VM	0	2	V/ μ s
OUTx 引脚电压	OUTx	-0.9	VM+0.9	V
SLEEP 功能引脚 (仅限 HW 和 SPI S 型号)	nSLEEP	-0.3	40	V
关断引脚	DRVOFF	-0.3	40	V
控制器引脚电压	EN/IN1、PH/EN2、IPROPI、nFAULT	-0.3	5.75	V
SPI P 型号 - 逻辑电源	VDD	-0.3	5.75	V
SPI P 型号 - 逻辑电源瞬态电压斜坡	VDD		5	V/ μ s
SPI 型号 - SPI 引脚电压	SDI、SDO、nSCS、SCLK	-0.3	5.75	V
HW 型号 - 配置引脚电压	MODE、ITRIP、SR、DIAG	-0.3	5.75	V
环境温度, T_A		-40	125	°C
结温, T_J		-40	150	°C
贮存温度, T_{stg}		-65	150	°C

(1) 超出绝对最大额定值下列出的压力可能会对器件造成损坏。这些仅是压力额定值，并不意味着器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾ HBM ESD 分类等级 2	值	单位
			所有其他引脚	
$V_{(ESD)}$		充电器件模型 (CDM), 符合 AEC Q100 - 011 CDM ESD 分类等级 C4B	转角引脚	V
			其他引脚	

(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在工作温度范围内 (除非另有说明)

			最小值	标称值	最大值	单位
V_{VM}	电源电压	VM	4.5	13.5	35 ⁽¹⁾	V
V_{VDD}	逻辑电源电压 (仅限 SPI P 型号)	VDD	4.5		5.5	V
V_{SLEEP}	SLEEP 功能引脚 (仅限 HW 和 SPI S 型号)	nSLEEP	0		5.5	V
V_{LOGIC}	控制器引脚电压	EN/IN1、PH/EN2、DRV OFF、nFAULT	0		5.5	V
V_{SPI_IOS}	SPI (S) 型号 - SPI 引脚电压	SDI、SDO、nSCS、SCLK	0	$V_{nSLEEP} + 0.5$		V
V_{SPI_IOS}	SPI (P) 型号 - SPI 引脚电压	SDI、SDO、nSCS、SCLK	0	$V_{VDD} + 0.5$		V
V_{CONFIG}	HW 型号 - 配置引脚电压	MODE、ITRIP、SR、DIAG	0		5.5	V
V_{IPROPI}	模拟反馈电压	IPROPI	0		5.5	V
f_{PWM}	PWM 频率	EN/IN1、PH/EN2			25	kHz
T_A	工作环境温度		-40		125	°C

在工作温度范围内 (除非另有说明)

		最小值	标称值	最大值	单位
T _J	工作结温	-40		150	°C

(1) 过流保护功能不支持在短电感 < 1 μH 的情况下使 OUTx 短接至高于 28V 的 VM 或 GND。

6.4 热性能信息 VQFN-RHL 封装

热指标 ⁽¹⁾		值	单位
R _{θ JA}	结至环境热阻	40.3	°C/W
R _{θ JC(top)}	结至外壳 (顶部) 热阻	35.6	°C/W
R _{θ JB}	结至电路板热阻	17.0	°C/W
Ψ _{JT}	结至顶部特性参数	0.7	°C/W
Ψ _{JB}	结至电路板特征参数	16.9	°C/W
R _{θ JC(bot)}	结至外壳 (底部) 热阻	5.8	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

6.5 电气特性

4.5V ≤ V_{VM} ≤ 35V , -40°C ≤ T_J ≤ 150°C (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
电源 (VM)					
V _{VM_REV}	反向电流期间的电源引脚电压	未通电状态 , I _{VM} = -5A	1.85		V
I _{VMQ}	处于休眠状态下的 VM 电流	V _{VM} = 13.5V , T _A = 25°C , nSLEEP = 0	1.5		μA
		V _{VM} = 13.5V , T _A = 125°C , nSLEEP = 0		5.8	μA
I _{VMS}	处于待机状态下的 VM 电流，驱动器为高阻态	V _{VM} = 13.5V , nSLEEP = 1'b1 , DRVOFF = 1'b1 , EN/IN1 = PH/IN2 = 1'b0	3	5	mA
t _{RESET}	nSLEEP 引脚上寄存器 nSLEEP_RESET 脉冲的滤波时间	nSLEEP = 1'b1 至 1'b0 , 仅限 HW 型号	5	20	μs
t _{SLEEP}	nSLEEP 引脚上寄存器 SLEEP 命令的滤波时间，仅限 HW 型号	nSLEEP = 1'b1 至 1'b0	40	120	μs
t _{SLEEP_SPI}	nSLEEP 引脚上寄存器 SLEEP 命令的滤波时间，仅限 SPI 型号	nSLEEP = 1'b1 至 1'b0	5	20	μs
t _{COM}	从唤醒到 nFAULT 引脚置位为低电平的时间，之后可进行器件通信	nSLEEP = 1'b0 至 1'b1		0.4	ms
t _{READY}	从唤醒到器件准备好处理驱动器输入的时间	nSLEEP = 1'b0 至 1'b1		1	ms
控制器 (nSLEEP、DRVOFF、EN/IN1、PH/IN2、) 和 SPI 输入 (SDI、SDO、nSCS、SCLK)					
V _{IL}	nSLEEP 引脚上的输入逻辑低电平电压		0.65		V
V _{IH}	nSLEEP 引脚上的输入逻辑高电平电压		1.55		V
V _{IHYS}	nSLEEP 引脚上的输入迟滞		0.2		V
V _{IL}	输入逻辑低电平电压	DRVOFF、输入引脚、SPI 引脚		0.7	V
V _{IH}	输入逻辑高电平电压	DRVOFF、输入引脚、SPI 引脚	1.5		V
V _{IHYS}	输入滞后	DRVOFF、输入引脚、SPI 引脚	0.1		V
R _{PD_nSLEEP}	nSLEEP 至 GND 的输入下拉电阻	在最低 VIH 电平下测得	100	400	kΩ
R _{PU_DRVOFF}	DRVOFF 至 5V 内部的输入上拉电阻	在最低 VIH 电平下测得	180	550	kΩ
R _{PD_EN/IN1}	EN/IN1 上连接至 GND 的输入下拉电阻	在最高 VIL 电平下测得	200	500	kΩ
R _{PD_PH/IN2}	PH/IN2 上连接至 GND 的输入下拉电阻	在最高 VIL 电平下测得	200	500	kΩ

4.5V $\leq V_{VM} \leq 35V$, -40°C $\leq T_J \leq 150^{\circ}\text{C}$ (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
R_{PU_nSCS}	nSCS 至 5V 内部的输入上拉电阻 (二极管被阻止), 仅限 SPI 型号	在最低 VIH 电平下测得	200	500	kΩ
R_{PD_SDI}	SDI 至 GND 上的输入下拉电阻, 仅限 SPI 型号	在最高 Vil 电平下测得	150	500	kΩ
R_{PD_SCLK}	SCLK 至 GND 上的输入下拉电阻, 仅限 SPI 型号	在最低 VIH 电平下测得	150	500	kΩ
V_{OL_SDO}	输出逻辑低电压, 仅限 SPI 型号	流入引脚的 0.5mA 灌电流		0.4	V
V_{OH_SDO5}	输出逻辑高电压, 仅限 SPI 型号 - 5V 接口	从引脚流出的 0.5mA 拉电流, $V(nSLEEP) = 5V$, $VM > 7V$, S 型号	4.1		V
V_{OH_SDO}	输出逻辑高电压, 仅限 SPI 型号 - 3.3V 接口	从引脚流出的 0.5mA 拉电流, $V(nSLEEP) = 3.3V$, $VM > 5V$, S 型号	2.7		V
$V_{OH_SDO5_N}$	输出逻辑高电压, 仅限 SPI 型号 - 5V 接口	从引脚流出的 0.5mA 拉电流, $V(nSLEEP) = 5V$, $VDD = 5V$, P 型号	4.5		V
$V_{OH_SDO_NL}$	输出逻辑高电压, 仅限 SPI 型号 - 3.3V 接口	引脚无电流流出, $V(nSLEEP) = 5V$, $VM > 7V$, S 型号		5.5	V
		引脚无电流流出, $V(nSLEEP) = 3.3V$, $VM > 5V$, S 型号		3.8	V

适用于 ITRIP、SR 和 DIAG 引脚的 6 级硬接线配置

R_{LVL1}	短接至 GND	物理短接至 GND	10	Ω
R_{LVL2}	电阻器至 GND	+/-10% 电阻器	7.4	8.2
R_{LVL3}	电阻器至 GND	+/-10% 电阻器	19.8	22
R_{LVL4}	电阻器至 GND	+/-10% 电阻器	42.3	47
R_{LVL5}	电阻器至 GND	+/-10% 电阻器	90	100
R_{LVL6}	无连接	悬空 (无连接)	250	kΩ

适用于 MODE 引脚的 2 级硬接线配置

R_{LVL1}	电阻器至 GND	物理短接至 GND	10	Ω
R_{LVL2}	无连接	悬空 (无连接)	250	kΩ

驱动器输出 (OUTx)

$R_{HS_DS(on)}$	高边 MOSFET 导通电阻, RHL	$V_{VM} = 13.5V$ 、 $I_O = 2A$ 、 $T_J = 25^{\circ}\text{C}$	125	mΩ
		$V_{VM} = 13.5V$ 、 $I_O = 2A$ 、 $T_J = 150^{\circ}\text{C}$	220	mΩ
$R_{LS_DS(on)}$	低边 MOSFET 导通电阻, RHL	$V_{VM} = 13.5V$ 、 $I_O = 2A$ 、 $T_J = 25^{\circ}\text{C}$	125	mΩ
		$V_{VM} = 13.5V$ 、 $I_O = 2A$ 、 $T_J = 150^{\circ}\text{C}$	220	mΩ
V_{SD_LS}	体二极管正向电压	$I_{OUTx} = -2A$ (流出引脚)	-1.5	-0.9
V_{SD_HS}	体二极管正向电压	$I_{OUTx} = 2A$ (流入引脚)	0.4	0.9
R_{HIZ}	处于高阻态时的 OUTx 接地电阻, $V(OUTx) = VM = 13.5V$	$SR = 3'b000$ 或 $3'b001$ 或 $3'b010$ 或 $3'b111$ 或 LVL2 或 LVL5	7	82
		$SR = 3'b011$ 或 LVL3	15	27
		$SR = 3'b100$ 或 LVL4	13	21
		$SR = 3'b101$ 或 LVL1	10	18
		$SR = 3'b110$ 或 LVL6	7	12

$4.5V \leq V_{VM} \leq 35V, -40^{\circ}C \leq T_J \leq 150^{\circ}C$ (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
$t_{SR_{LSOFF}}$	输出电压上升时间 , 10% - 90% , HS RECIRC	SR = 3'b000 或 LVL2	1.1			V/ μ s
		SR = 3'b001 (仅 SPI)	5			V/ μ s
		SR = 3'b010 (仅 SPI)	10			V/ μ s
		SR = 3'b011 或 LVL3	15			V/ μ s
		SR = 3'b100 或 LVL4	20			V/ μ s
		SR = 3'b101 或 LVL1	25			V/ μ s
		SR = 3'b110 或 LVL6	40			V/ μ s
		SR = 3'b111 或 LVL5	50			V/ μ s
$t_{PD_{LSOFF}}$	输出电压上升期间的传播时间 , HS RECIRC	SR = 3'b000 或 LVL2	0.3			μ s
		SR = 3'b001 (仅 SPI)	0.3			μ s
		SR = 3'b010 (仅 SPI)	0.3			μ s
		SR = 3'b011 或 LVL3	0.3			μ s
		SR = 3'b100 和 3'b101 或 LVL4 和 LVL1	0.3			μ s
		SR = 3'b110 和 3'b111 或 LVL6 和 LVL5 (仅 SPI)	0.27			μ s
$t_{DEAD_{LSOFF}}$	输出电压上升期间的死区时间 , HS RECIRC	所有 SR	0.7			μ s
$t_{SR_{LSON}}$	输出电压下降时间 , 90% - 10% , HS RECIRC	SR = 3'b000 或 LVL2	1			V/ μ s
		SR = 3'b001 (仅 SPI)	5			V/ μ s
		SR = 3'b010 (仅 SPI)	10			V/ μ s
		SR = 3'b011 或 LVL3	17			V/ μ s
		SR = 3'b100 或 LVL4	22			V/ μ s
		SR = 3'b101 或 LVL1	28			V/ μ s
		SR = 3'b110 或 LVL6	46			V/ μ s
		SR = 3'b111 或 LVL5	58			V/ μ s
$t_{PD_{LSON}}$	输出电压下降期间的传播时间 , HS RECIRC	SR = 3'b000 或 LVL2	0.18			μ s
		SR = 3'b001 (仅 SPI)	0.18			μ s
		SR = 3'b010 (仅 SPI)	0.18			μ s
		SR = 3'b011 或 LVL3	0.18			μ s
		SR = 3'b100 或 LVL4	0.18			μ s
		SR = 3'b101 或 LVL1	0.18			μ s
		SR = 3'b110 或 3'b111 或 LVL6 或 LVL5	0.18			μ s
$t_{DEAD_{LSON}}$	输出电压下降期间的死区时间 , HS RECIRC	SR = 3'b000 或 LVL2	3			μ s
		SR = 3'b001 (仅 SPI)	0.9			μ s
		SR = 3'b010 (仅 SPI)	0.8			μ s
		SR = 3'b011 或 LVL3	0.8			μ s
		所有其他 SR	0.8			μ s
$Match_{SRLS}$	输出电压上升和下降压摆率匹配 , 仅适用于高侧再循环	所有 SR	-20	20	%	
电流检测和调节 (IPROPI、VREF)						
A_{IPROPI_TOP}	电流比例因子 , RHL	电流范围 : 0.5 A 至 2 A	1354	1425	1496	A/A
A_{IPROPI_MID}	电流比例因子 , RHL	电流范围 : 0.1 A 至 0.5 A	1283	1425	1567	A/A
A_{IPROPI_BOT}	电流比例因子 , RHL	电流范围 : 0.05A 至 0.1A	1140	1425	1710	A/A

$4.5V \leq V_{VM} \leq 35V, -40^{\circ}C \leq T_J \leq 150^{\circ}C$ (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
A _{IPROPI_M_TOP}	TOP 范围中两个半桥之间的电流匹配	-2	2		%
Offset _{IPROPI}	负载电流为零时 IPROPI 上的失调电流		15		μA
BW _{IPROPI_SNS}	IPROPI 内置电流检测电路的带宽	.4			MHz
V _{IPROPI_LIM}	IPROPI 上的内部钳位电压	4	5.5		V
V _{ITRIP_LVL}	对 VIPROPI 的电压限制，旨在触发 TOFF 周期以进行 ITRIP 调节	ITRIP = 3'b001 或 LVL2	1.06	1.18	1.3
		ITRIP = 3'b010 (仅 SPI)	1.27	1.41	1.55
		ITRIP = 3'b011 (仅 SPI)	1.49	1.65	1.82
		ITRIP = 3'b100 或 LVL3	1.78	1.98	2.18
		ITRIP = 3'b101 或 LVL4	2.08	2.31	2.54
		ITRIP = 3'b110 或 LVL5	2.38	2.64	2.9
		ITRIP = 3'b111 或 LVL6	2.67	2.97	3.27
t _{OFF}	ITRIP 调节 - 关断时间	TOFF = 2'b00 (仅 SPI)	16	20	25
		TOFF = 2'b01 (SPI)。仅适用于 HW	24	30	36
		TOFF = 2'b10 (仅 SPI)	33	40	48
		TOFF = 2'b11 (仅 SPI)	41	50	61

保护电路

V _{VMOV}	上升时的 VM 过压阈值	VMOV_SEL = 2'b00 (SPI)，仅适用于 HW 型号	33.6	37	V
		VMOV_SEL = 2'b01 (仅限 SPI)	28	31	V
		VMOV_SEL = 2'b10 (仅限 SPI)	18	21	V
V _{VMOV_HYS}	VM OV 迟滞	VM OV 迟滞	0.6		V
V _{VMUV}	VM 欠压	VM 下降	4.2	4.5	V
V _{VMUV_HYS}	VM UV 迟滞	VM UV 迟滞	0.2		V
t _{VMUV}	VM UV 抗尖峰脉冲时间		10	12	19
t _{VMOV}	VM OV 抗尖峰脉冲时间		10	12	19
V _{MPOR_FALL}	器件进入 POR 时的 VM 电压	适用于 HW 和 SPI “S” 型号		3.6	V
V _{MPOR_RISE}	器件退出 POR 时的 VM 电压	适用于 HW 和 SPI “S” 型号		3.9	V
VDD _{POR_FAL_L}	器件进入 POR 时的 VDD 电压	适用于 SPI “P” 型号		3.5	V
VDD _{POR_RIS_E}	器件退出 POR 时的 VDD 电压	适用于 SPI “P” 型号		3.8	V
I _{OCP_HS}	高侧上的过流保护阈值	OCP_SEL = 2'b00 (SPI)，仅适用于 HW	6	12	A
		OCP_SEL = 2'b10 (仅 SPI)	4.5	9	A
		OCP_SEL = 2'b01 (仅 SPI)	3	6	A
I _{OCP_LS}	低侧上的过流保护阈值	OCP_SEL = 2'b00 (SPI)，仅适用于 HW	6	12	A
		OCP_SEL = 2'b10 (仅 SPI)	4.5	9	A
		OCP_SEL = 2'b01 (仅 SPI)	3	6	A
t _{OCP}	过流保护抗尖峰脉冲时间	TOCP_SEL = 2'b00 (SPI)，仅适用于 HW	4.5	6	7.3
		TOCP_SEL = 2'b01 (仅 SPI)	2.2	3	4.1
		TOCP_SEL = 2'b10 (仅 SPI)	1.1	1.75	2.3
		TOCP_SEL = 2'b11 (仅 SPI)	0.15	0.35	0.55
T _{TSD}	热关断温度		155	170	185

$4.5V \leq V_{VM} \leq 35V, -40^{\circ}C \leq T_J \leq 150^{\circ}C$ (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
t_{TSD}	热关断抗尖峰时间	10	12	19	μs
T_{HYS}	热关断滞后		30		$^{\circ}C$
t_{RETRY}	过流保护重试时间	4.1	5	6.2	ms
t_{CLEAR}	在重试故障反应模式下自动清除 nFAULT 的无故障运行时间	80	200		μs
t_{CLEAR_TSD}	在重试故障反应模式下自动清除 nFAULT 的无故障运行时间	4.2	6.7		ms
I_{nFAULT_PD}	nFAULT 引脚上用于指示故障的下拉电流	$V_{nFAULT} = 0.3V$	5		mA
开路负载检测电路					
R_{S_GND}	OUT 至 GND 的电阻，将被检测为短路		1		$k\Omega$
R_{S_VM}	OUT 至 VM 的电阻，将被检测为短路		1		$k\Omega$
R_{OPEN_FB}	OUTx 之间的电阻，将被检测为开路，PH/EN 或 PWM 模式	1.5			$k\Omega$
V_{OLP_REFH}	OLP 比较器基准电平高	2.65			V
V_{OLP_REFL}	OLP 比较器基准电平低	2			V
R_{OLP_PU}	OLP 期间 OUTx 对内部 5V 的电阻	$V_{OUTx} = V_{OLP_REFH} + 0.1V$	1		$k\Omega$,
R_{OLP_PD}	OLP 期间 OUTx 接地电阻	$V_{OUTx} = V_{OLP_REFL} - 0.1V$	1		$k\Omega$,
I_{PD_OLA}	高侧再循环死区期间 OUT 至 GND 的内部灌电流	SR = 3'b000 或 3'b001 或 3'b010 或 3'b111 或 LVL2 或 LVL5	0.1	3.5	mA
		SR = 3'b011 或 LVL3	0.5	0.8	mA
		SR = 3'b100 或 LVL4	0.6	1	mA
		SR = 3'b101 或 LVL1	0.5	1.5	mA
		SR = 3'b110 或 LVL6	1	2	mA
V_{OLA_REF}	相对于 VM 的 OLA 比较器基准		0.25		V

6.6 瞬态热阻抗和电流能力

基于热模拟的信息

表 6-1. 瞬态热阻抗 ($R_{\theta JA}$) 和电流能力 - 全桥

器件型号	封装	$R_{\theta JA}$ [$^{\circ}C/W$] ⁽¹⁾				电流 [A] ⁽²⁾					
						没有脉宽调制 (PWM) ⁽³⁾				有脉宽调制 (PWM) ⁽⁴⁾	
		0.1s	1s	10s	直流	0.1s	1s	10s	直流	10s	直流
DRV8242-Q1	VQFN	15.1	27.9	34.56	53.7	3.0	2.3	2.0	1.6	1.8	1.5

(1) 基于热模拟，采用 40mm × 40mm × 1.6mm 4 层 PCB - 顶部/底部层使用 2 盎司铜，内部层使用 1 盎司铜，热过孔钻孔直径为 0.3mm，镀铜层为 0.025mm，最小过孔间距为 1mm。

(2) 在 85°C 环境温度下，估计结温升高至 150°C 的瞬态电流能力

(3) 仅考虑导通损耗 (I^2R)

(4) 通过如下公式粗略估计开关损耗：

$$P_{SW} = V_{VM} \times I_{Load} \times f_{PWM} \times V_{VM}/SR, \text{ 其中 } V_{VM} = 13.5V, f_{PWM} = 20KHz, SR = 20 V/\mu s \quad (1)$$

6.7 SPI 时序要求

							最小值	典型值	最大值	单位
t_{SCLK}	SCLK 最小周期 ⁽¹⁾						100			ns
t_{SCLKH}	SCLK 最短高电平时间						50			ns

		最小值	典型值	最大值	单位
t_{SCLKL}	SCLK 最短低电平时间	50			ns
t_{H_nSCS}	nSCS 最短高电平时间	300			ns
t_{SU_nSCS}	nSCS 输入设置时间	25			ns
t_{H_nSCS}	nSCS 输入保持时间	25			ns
t_{SU_SDI}	SDI 输入数据设置时间	25			ns
t_{H_SDI}	SDI 输入数据保持时间	25			ns
t_{EN_SDO}	SDO 启用延迟时间 ⁽¹⁾			35	ns
t_{DIS_SDO}	SDO 禁用延迟时间 ⁽¹⁾			100	ns

(1) SPI (S) 型号 : SDO 延迟时间仅在 SDO 外部负载为 5pF 时有效。当 SDO 上具有 20pF 负载时 , SDO 上就会存在额外的延迟 , 这会导致 SCLK 最短时间增加 25% , 进而将 SCLK 最大值限制为 8 MHz。SPI (P) 型号不存在此类限制。




图 6-1. SPI 串行模式时序定义

6.8 开关波形

本节说明了由外部 PWM 或内部 ITRIP 调节引起的电感负载的开关瞬态。

6.8.1.1 高侧再循环




图 6-2. 具有高侧再循环的 H 桥的输出开关瞬变

6.9 唤醒瞬态

6.9.1 HW 型号




图 6-3. HW 型号从休眠状态唤醒到待机状态的转换 (带 ACK 脉冲)

唤醒期间，控制器和器件之间的交换如下：

- t0：控制器 - nSLEEP 置位为高电平以发起器件唤醒
- t1：器件内部状态 - 器件注册的唤醒命令 (休眠状态结束时)
- t2：器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3：器件内部状态 - 初始化完成
- t4 (t2 后的任意时间)：控制器 - 发出 nSLEEP 复位脉冲以确认器件唤醒
- t5：器件 - nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态




图 6-4. HW 型号从休眠状态唤醒到待机状态的转换 (不带 ACK 脉冲)

唤醒期间，控制器和器件之间的交换如下：

- t0：控制器 - nSLEEP 置位为高电平以发起器件唤醒
- t1：器件内部状态 - 器件注册的唤醒命令 (休眠状态结束时)
- t2：器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3：器件内部状态 - 初始化完成。nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态




图 6-5. HW 型号从上电至待机状态的转换 (带 ACK 脉冲)

上电期间，控制器和器件之间的交换如下：

- t0 : 器件内部状态 - POR 根据内部 LDO (取决于 VM) 的欠压情况置位
- t1 : 器件内部状态 - POR 根据内部 LDO 电压的恢复情况取消置位
- t2 : 器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3 : 器件内部状态 - 初始化完成
- t4 (t2 后的任意时间) : 控制器 - 发出 nSLEEP 复位脉冲以确认器件上电
- t5 : 器件 - nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态




图 6-6. HW 型号从上电至待机状态的转换 (不带 ACK 脉冲)

上电期间，控制器和器件之间的交换如下：

- t0 : 器件内部状态 - POR 根据内部 LDO (取决于 VM) 的欠压情况置位

- t1 : 器件内部状态 - POR 根据内部 LDO 电压的恢复情况取消置位
- t2 : 器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3 : 器件内部状态 - 初始化完成。nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态

6.9.2 SPI 型号




图 6-7. SPI (S) 型号从休眠状态唤醒后至待机状态的转换

唤醒瞬态期间，控制器和器件之间的交换如下：

- t0 : 控制器 - nSLEEP 置位为高电平以发起器件唤醒
- t1 : 器件内部状态 - 器件注册的唤醒命令 (休眠状态结束时)
- t2 : 器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3 : 器件内部状态 - 初始化完成
- t4 (t2 后的任意时间) : **控制器 - 通过 SPI 发出 CLR_FLT 命令**以确认器件唤醒
- t5 : 器件 - nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态




图 6-8. SPI (S) 型号从上电至待机状态的转换

上电期间，控制器和器件之间的交换如下：

- t0 : 器件内部状态 - POR 根据内部 LDO (取决于 VM) 的欠压情况置位
- t1 : 器件内部状态 - POR 根据内部 LDO 电压的恢复情况取消置位
- t2 : 器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3 : 器件内部状态 - 初始化完成

- t4 (t2 后的任意时间) : **控制器 - 通过 SPI 发出 CLR_FLT 命令**以确认器件上电
- t5 : 器件 - nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态




图 6-9. SPI (P) 型号从上电至待机状态的转换

上电期间，控制器和器件之间的交换如下：

- t0 : 器件内部状态 - POR 根据 VDD (外部电源) 上的欠压情况置位
- t1 : 器件内部状态 - POR 根据 VDD (外部电源) 上电压的恢复情况取消置位
- t2 : 器件 - nFAULT 置位为低电平，以确认唤醒并指示器件已准备好进行通信
- t3 : 器件内部状态 - 初始化完成
- t4 (t2 后的任意时间) : **控制器 - 通过 SPI 发出 CLR_FLT 命令**以确认器件上电
- t5 : 器件 - nFAULT 取消置位作为对 nSLEEP 复位脉冲的确认。器件处于待机状态

6.10 故障反应瞬态

6.10.1 重试设置

对 SPI 和 HW 型号均有效




图 6-10. 采用重试 (RETRY) 设置的故障反应 (当 OUT 接地短路时，针对在高侧发生的 OCP 显示)

采用重试 (RETRY) 设置的短暂发生和恢复场景：

- t_1 ：发生外部短路。
- t_2 ：在 t_{OCP} 后确认 OCP (过流保护) 故障，禁用输出， $nFAULT$ 置位为低电平以指示故障。
- t_3 ：器件在 t_{RETRY} 后自动尝试重试 (自动重试)。每次短暂打开输出以确认短路发生，然后在 t_{OCP} 后立即禁用。 $nFAULT$ 始终被置位为低电平。循环重复直到驱动器被用户禁用或外部短路被移除，如下文所示。请注意，发生 TSD (热关断) 事件时，自动重试时间取决于基于热迟滞的冷却。
- t_4 ：移除外部短路。
- t_5 ：器件尝试自动重试。但这次，没有发生故障，器件继续使输出保持启用状态。
- t_6 ：确认在 t_{CLEAR} 时间段内无故障运行后，取消置位 $nFAULT$ 。
- 仅限 SPI 型号 - 故障状态保持锁存，直到发出 CLR_FLT 命令为止。

请注意，如果输出对地短路导致高侧 OCP 故障检测，IPROPI 引脚将继续上拉至 V_{IPROPI_LIM} 电压以指示此类短路，同时禁用输出。这对于 HW (H) 型号特别有用，可将接地短路故障指示与其他故障区分开来。

6.10.2 锁存设置

对 SPI 和 HW 型号均有效




图 6-11. 采用锁存 (Latch) 设置的故障反应 (当 OUT 接地短路时，针对在高侧发生的 OCP 显示)

采用锁存 (LATCH) 设置的短暂发生和恢复场景：

- t1：发生外部短路。
- t2：在 t_{OCP} 后确认 OCP (过流保护) 故障，禁用输出，nFAULT 置位为低电平以指示故障。
- t3：控制器发出的 CLR_FLT 命令 (SPI 型号) 或 nSLEEP RESET Pulse (HW 型号)。nFAULT 被取消置位并启用输出。再次检测到 OCP 故障并在 nFAULT 置位为低电平时禁用输出。
- t4：移除外部短路。
- t5：控制器发出的 CLR_FLT 命令 (SPI 型号) 或 nSLEEP RESET Pulse (HW 型号)。nFAULT 被取消置位并启用输出。恢复正常运行。
- 仅限 SPI 型号 - 故障状态保持锁存，直到发出 CLR_FLT 命令为止。

请注意，如果输出对地短路导致高侧 OCP 故障检测，IPROPI 引脚将继续上拉至 V_{IPROPI_LIM} 电压以指示此类短路，同时禁用输出。这对于 HW (H) 型号特别有用，可将接地短路故障指示与其他故障区分开来。

6.11 典型特性




图 6-12. $V_{VM} = 13.5V$ 时 R_{HS_ON} 和 R_{LS_ON} 与温度之间的关系




图 6-13. $V_{VM} = 13.5V$ 时 A_{IPROPI} 增益误差与 V 负载电流之间的关系

6.11 典型特性 (续)




图 6-14. LS OCP 阈值与温度之间的关系 ($V_{VM} = 13.5V$)图 6-15. HS OCP 阈值与温度之间的关系 ($V_{VM} = 13.5V$)

图 6-16. 待机状态下 VM 上的电流与温度之间的关系






图 6-17. 休眠状态下 VM 上的电流与温度之间的关系

图 6-18. 用于 HS 再循环的 $V_{VM} = 13.5V$ 时， PWM 频率为 $5KHz$ 时测得的占空比与输入占空比之间的关系图 6-19. 用于 HS 再循环的 $V_{VM} = 13.5V$ 时， PWM 频率为 $20KHz$ 时测得的占空比与输入占空比之间的关系

7 详细说明

7.1 概述

DRV824x-Q1 系列器件是有刷直流电机驱动器，工作电压范围为 4.5V 至 35V，支持广泛的输出负载电流，适用于各种类型的电机和负载。这些器件集成了一个 H 桥输出功率级，可在由 MODE 功能设置的各种控制模式下运行。这样即可驱动单个双向有刷直流电机或两个单向有刷直流电机。这些器件集成了一个电荷泵稳压器，用以支持具有 100% 占空比运行的高效高侧 N 沟道 MOSFET。这些器件由可直接连接到电池或直流电源的单一电源输入 (VM) 供电。这些器件还提供了低功耗模式，可以在系统不活动期间最大限度地减少电流消耗。

这些器件提供两种接口型号：

1. HW 型号 - 硬接线接口型号，便于器件配置。器件中可用引脚的数量有限，因此与 SPI 型号相比，该型号提供的配置和故障报告功能更少。
2. SPI 型号 - 具有菊花链功能的标准 4 线串行外设接口 (SPI)，能够灵活地配置器件并将详细的故障报告给外部控制器。可以在[器件比较](#)一节中找到 SPI 和 HW 型号的功能差异。SPI 接口提供两种器件型号选择，如下所述：
 - a. SPI (S) 型号 - 数字模块的电源由 VM 电源的内部 LDO 稳压器提供。nSLEEP 引脚是一个高阻抗输入引脚。
 - b. SPI (P) 型号 - 这允许通过 VDD 引脚将外部电源输入到器件的数字模块。nSLEEP 引脚被该 VDD 电源引脚取代。这样可以防止器件在 VM 欠压条件下复位 (欠压)。

DRV824x 系列器件使用高侧功率 MOSFET 上的电流镜提供负载电流检测输出。IPROPI 引脚提供一个小电流，该电流与高侧 MOSFET 中的电流成比例 (电流来自 OUTx 引脚)。可以使用外部电阻器 (R_{IPROPI}) 将该电流转换成比例电压。此外，这些器件还支持采用固定的关断时间 PWM 斩波方案以限制负载电流。可以通过 ITRIP 功能配置电流调节电平。

该器件集成了多种保护特性和诊断功能。其中包括电源电压监控器 (VMOV 和 VMUV)、关闭状态 (无源) 诊断 (OLP)、导通状态 (有源) 诊断 (OLA) - 仅限 SPI 型号、每个功率 FET 的过热保护 (OCP) 以及过热关断 (TSD)。故障情况通过 nFAULT 引脚指示。SPI 型号具有额外的通信保护功能，例如配置寄存器位和驱动器控制位的帧错误和锁定功能。

7.2 功能方框图

7.2.1 HW 型号




图 7-1. 功能方框图 - HW 型号

7.2.2 SPI 型号

SPI 接口有两种型号 - SPI (S) 型号和 SPI (P) 型号，如下所示。




图 7-2. 功能方框图 - SPI (S) 型号




图 7-3. 功能方框图 - SPI (P) 型号

7.3 特性说明

7.3.1 外部元件

节 7.3.1.1 和 节 7.3.1.2 包含推荐用于此器件的外部元件。

7.3.1.1 HW 型号

表 7-1. HW 型号的外部元件表

元件	引脚	建议
C _{VM1}	VM	0.1μF、低 ESR 陶瓷电容器连接至 GND、额定电压为 VM
C _{VM2}	VM	本地大容量电容器连接至 GND，10 μF 或更高，额定电压为 VM，可处理负载瞬态。请参阅 确定大容量电容器的大小 一节。
R _{IPOPROI}	IPOPROI	通常 500 - 5000 Ω 0.063W 电阻连接至 GND，具体取决于控制器 ADC 动态范围。如果不需要 ITRIP 和 IPOPROI 功能，可以将引脚短接至 GND。
C _{IPOPROI}	IPOPROI	可选的 10 - 100nF、6.3V 电容器连接至 GND，以减慢 ITRIP 调节环路。请参阅 过流保护 (OCP) 一节 。
R _{nFAULT}	nFAULT	通常 1KΩ - 10KΩ、0.063W 上拉电阻连接至控制器电源。
R _{MODE}	模式	根据设置，开路或短路到 GND 或 0.063W 10% 电阻连接至 GND。请参阅 模式表 。
R _{SR}	SR	根据设置，开路或短路到 GND 或 0.063W 10% 电阻连接至 GND。请参阅 SR 一节 。
R _{ITRIP}	ITRIP	根据设置，开路或短路到 GND 或 0.063W 10% 电阻连接至 GND。请参阅 ITRIP 表 。
R _{DIAG}	DIAG	根据设置，开路或短路到 GND 或 0.063W 10% 电阻连接到 GND。请参阅 节 7.3.3.4 。

7.3.1.2 SPI 型号

表 7-2. SPI 型号的外部元件表

元件	引脚	建议
C _{VM1}	VM	0.1μF、低 ESR 陶瓷电容器连接至 GND、额定电压为 VM
C _{VM2}	VM	本地大容量电容器连接至 GND，10μF 或更高，额定电压为 VM，用于处理负载瞬态。请参阅“ 确定大容量电容器的大小 ”一节。
R _{IPOPROI}	IPOPROI	通常 500 - 5000 Ω 0.063W 电阻连接至 GND，具体取决于控制器 ADC 动态范围。如果不需要 ITRIP 和 IPOPROI 功能，可以将该引脚短接至 GND。
C _{IPOPROI}	IPOPROI	可选的 10 - 100nF、6.3V 电容器连接至 GND，以减慢 ITRIP 调节环路。请参阅 过流保护 (OCP) 一节 。
R _{nFAULT}	nFAULT	通常 1KΩ - 10KΩ、0.063W 上拉电阻连接至控制器电源。如果没有使用 nFAULT 信令，此引脚可以短接至 GND 或保持开路。
C _{VDD}	VDD	0.1μF、6.3V、低 ESR 陶瓷电容器连接到 GND。这仅适用于 SPI (P) 型号。

7.3.2 电桥控制

DRV824x-Q1 系列器件提供三种独立模式，支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 MODE 设置选择控制模式。MODE 是基于 HW 型号的 MODE 引脚或基于 SPI 型号的 CONFIG3 寄存器中的 S_MODE 位的二级设置，如表 7-3 所述：

表 7-3. 模式表

MODE 引脚	S_MODE 位	器件模式	说明
R _{LVL1OF4}	2'b00	PH/EN 模式	全桥模式，EN/IN1 是 PWM 输入，PH/EN2 是方向输入
R _{LVL2OF4}	2'b01	保留	保留。
R _{LVL3OF4}	2'b10	保留	保留。
R _{LVL4OF4}	2b'11	脉宽调制 (PWM) 模式	全桥模式，其中 EN/IN1 和 PH/IN2 根据方向分别控制 PWM

在 HW 型号中，**MODE** 引脚在器件上电或从休眠中唤醒后的初始化期间锁存。运行期间，更新受阻。

在 SPI 型号的器件中，只要 SPI 通信可用，就可以通过写入 **S_MODE** 位来更改模式设置。此更改会立即反映出来。

输入端可接受 100% 或 PWM 驱动模式的静态或脉宽调制 (PWM) 电压信号。可以在应用 VM 之前为器件输入引脚供电。默认情况下，nSLEEP 和 DRVOFF 引脚分别具有内部下拉和上拉电阻器，以确保没有输入时输出为高阻态。**EN/IN1** 和 **PH/IN2** 引脚也都具有内部下拉电阻器。以下部分提供了每种控制模式的真值表。

在开关半桥上的高侧和低侧 FET 之间转换时，该器件会自动生成所需的最佳死区时间。该时序基于内部 FET 栅源电压反馈。无需外部时序。该方案确保了具有最短的死区时间，同时保证没有击穿电流。

备注

1. SPI 型号还通过 **SPI_IN** 寄存器位提供额外的控制。请参阅[寄存器 - 引脚控制](#)。
2. 对于 SPI (P) 型号，请忽略控制表中的 nSLEEP 列，因为没有 nSLEEP 引脚。在内部，始终是 nSLEEP = 1。当 VDD > VDDPOR 电平时，控制表有效。

7.3.2.1 PH/EN 模式

在此模式下，将两个半桥配置为全桥运行。**EN/IN1** 是 PWM 输入，**PH/IN2** 是方向输入。有关负载说明，请参阅节 9.1.1。

表 7-4. 控制表 - PH/EN 模式

nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	IPOPI	器件状态
0	X	X	X	高阻态	高阻态	无电流	休眠
1	1	0	0	高阻态	高阻态	无电流	待机
1	1	1	0	请参考 关断状态诊断表		无电流	待机
1	1	0	1				
1	1	1	1				
1	0	0	X	H	H	ISNS1 或 ISNS2 ⁽¹⁾	运行中
1	0	1	0	L ⁽²⁾	H	ISNS2	运行中
1	0	1	1	H	L ⁽²⁾	ISNS1	运行中

(1) 器件拉电流 (VM → OUTx → Load)

(2) 如果启用内部 ITRIP 调节并达到 ITRIP 电平，则 OUTx 在固定时间内强制为 “H”

7.3.2.2 PWM 模式

在此模式下，将两个半桥配置为全桥运行。**EN/IN1** 在一个方向提供 PWM 输入，而 **PH/IN2** 在另一个方向提供 PWM。有关负载说明，请参阅节 9.1.1。

表 7-5. 控制表 - PWM 模式

nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	IPOPI	器件状态
0	X	X	X	高阻态	高阻态	无电流	休眠
1	1	0	0	高阻态	高阻态	无电流	待机
1	1	1	0	请参考 关断状态诊断表		无电流	待机
1	1	0	1				
1	1	1	1				
1	0	0	0	H	H	ISNS1 或 ISNS2 ⁽¹⁾	运行中
1	0	0	1	L ⁽²⁾	H	ISNS2	运行中
1	0	1	0	H	L ⁽²⁾	ISNS1	运行中
1	0	1	1	高阻态	高阻态	无电流	待机

(1) 器件拉电流 (VM → OUTx → Load)

(2) 如果启用内部 ITRIP 调节并达到 ITRIP 电平，则 OUTx 在固定时间内强制为 “H”

对于 SPI 型号，通过在 **CONFIG2** 寄存器中设置 **PWM_EXTEND** 位，当正向 (**[EN/IN1 PH/IN2] = [1 0]**) 或反向 (**[EN/IN1 PH/IN2] = [0 1]**) 命令后跟高阻态命令 (**[EN/IN1 PH/IN2] = [1 1]**) 时，可能会出现其他的高阻态状态。在此高阻态（惯性滑行）条件下，只有与 **PWM** 有关的半桥为高阻态，而另一个半桥上的 **HS FET** 会保持导通。根据上一周期来确定具体哪个半桥为高阻态。**表 7-6** 对此进行了总结。

表 7-6. PWM EXTEND 表 (PWM_EXTEND 位 = 1'b1)

上一状态		当前状态			器件状态转换
OUT1	OUT2	OUT1	OUT2	IPOPI	
高阻态	高阻态	高阻态	高阻态	无电流	保持待机状态，无变化
H	高电平	高阻态	高阻态	无电流	运行至待机
L	H	高阻态	H	ISNS2	运行至待机
H	L	H	高阻态	ISNS1	运行至待机

7.3.2.3 寄存器 - 引脚控制 - 仅限 SPI 型号

如果 **SPI_IN** 寄存器未锁定，SPI 型号允许通过 **SPI_IN** 寄存器中的特定寄存器位 **S_DRVOFF**、**S_DRVOFF2**、**S_EN_IN1**、**S_PH_IN2** 来控制电桥。用户可以通过将正确的组合写入 **COMMAND** 寄存器中的 **SPI_IN_LOCK** 位来解锁此寄存器。

此外，用户可以使用 **SPI_IN** 寄存器中的对应寄存器位在每个外部输入引脚的逻辑与/或组合之间进行配置。此逻辑配置通过 **CONFIG4** 寄存器的对应选择位来完成。

- **DRVOFF_SEL**、**EN_IN1_SEL** 和 **PH_IN2_SEL**

输出的控制类似于前面章节中介绍的真值表，但带有这些逻辑组合的输入。这些组合输入如下所列：

- 组合输入 = 引脚输入或等效 **SPI_IN** 寄存器位（如果对应的 **CONFIG4** 选择位 = 1'b0）
- 组合输入 = 引脚输入与对应的 **SPI_IN** 寄存器位（如果对应的 **CONFIG4** 选择位 = 1'b1）

请注意，休眠功能仍需用到外部 **nSLEEP** 引脚。

此逻辑组合为用户提供了更高的可配置性，具体如下表所示。

表 7-7. 寄存器 - 引脚控制示例

示例	CONFIG4 : xxx_SEL 位	引脚状态	SPI_IN 位状态	注释
DRVOFF 作为冗余关断	DRVOFF_SEL = 1'b0	DRVOFF 有效	S_DRVOFF 有效	DRVOFF 引脚 = 1 或 S_DRVOFF bit = 1 均会关闭输出
仅引脚控制	DRVOFF_SEL = 1'b1	DRVOFF 有效	S_DRVOFF = 1'b1	仅 DRVOFF 引脚功能可用
仅寄存器控制	PH_IN2_SEL 位 = 1'b0	PH/IN2 - 对地短路或悬空	S_PH_IN2 有效	PH (方向) 将由控制器位单独控制

7.3.3 器件配置

本节介绍了各种器件的配置，使用户能够根据用例配置器件。

7.3.3.1 压摆率 (SR)

SR 引脚 (HW 型号) 或 **CONFIG3** 寄存器中的 **S_SR** 位 (SPI 型号) 决定了驱动器输出的电压压摆率。这使得用户能够优化 PWM 开关损耗，同时满足 EM 一致性要求。对于硬件型号，SR 为 **6 级设置**，而 SPI 型号为 **8 级设置**。对于电感负载，器件的压摆率控制取决于再循环路径是通过 VM 的高侧路径还是通过 GND 的低侧路径。有关压摆率范围和值，请参阅“电气特性”部分中的开关参数表。

备注

SPI 型号还提供了可选展频时钟 (SSC) 功能，该功能使用 ~1.3MHz 三角函数将内部振荡器频率围绕其均值扩展 +/- 12% ，从而在频率较高时减少辐射。硬件型号中没有展频时钟 (SSC) 功能。

在 HW 型号中，SR 引脚在器件上电或从休眠中唤醒后的初始化期间锁存。运行期间，更新受阻。

在 SPI 型号中，只要 SPI 通信可用，就可以通过写入 S_SR 位随时更改转换率设置。此更改会立即反映出来。

7.3.3.2 IPROPI

该器件在 IPROPI 引脚上集成了电流检测功能和比例模拟电流输出，可用于负载电流调节。这样就无需使用外部检测电阻或检测线路，有助于减小系统尺寸、降低系统的成本和复杂程度。

该器件通过使用无分流器的高侧电流镜像拓扑来检测负载电流。这样，当器件完全打开（线性模式）时，只能从 VM → OUTx → Load 感测单向高侧电流。IPROPI 引脚输出模拟电流，其与由 A_{IPROPI} 缩放的感测电流成正比，如下所示：

$$I_{IPROPI} = (I_{HS1} + I_{HS2}) / A_{IPROPI}$$

为了产生比例电压 V_{IPROPI}，IPROPI 引脚必须连接到外部电阻器 (R_{IPROPI}) 并接地。这样即可使用模数转换器 (ADC) 将负载电流作为 R_{IPROPI} 电阻器上的压降进行测量。可以根据应用中的预期负载电流调节 R_{IPROPI} 电阻器的大小，以利用控制器 ADC 的整个量程。

IPROPI 上表示的电流是从 VM 流出 OUTx 引脚的电流之和。这意味着在使用 PWM 或 PH/EN 模式的全桥运行中，IPROPI 引脚上表示的电流始终来自将电流从 VM 提供给负载的其中一个半桥。

7.3.3.3 ITRIP 调节

该器件提供可选的内部负载电流调节功能，其使用固定 TOFF 时间法。这是通过将 IPROPI 引脚上的电压与由 ITRIP 设置确定的基准电压进行比较来完成的。对于 HW 型号，TOFF 时间固定为 30μs，而对于使用 CONFIG3 寄存器中的 TOFF_SEL 位的 SPI 型号，该时间配置在 20 到 50μs 之间。

启用后，ITRIP 调节仅在启用 HS FET 并且可以进行电流检测时才起作用。在这种情况下，当 IPROPI 引脚上的电压超过 ITRIP 设置的基准电压时，内部电流调节环路会强制执行以下操作：

- 在 PH/EN 或 PWM 模式下，OUT1 = H，OUT2 = H（高侧再循环），TOFF 时间固定
 - 周期跳跃：由于最小占空比限制（特别是在低摆率设置和高 VM 下），即使使用 ITRIP 调节，负载电流也会继续增加。为了防止这种电流流失，实施了一种周期跳跃方案，其中，如果在 TOFF 时间结束时检测到的 IOUT 仍然大于 ITRIP，则再循环时间额外延长一个 TOFF 周期。这种再循环时间将继续增加，直到在 TOFF 周期结束时检测到的 IOUT 小于 ITRIP 为止。

备注

用户输入始终优先于内部控制。这意味着如果输入在 TOFF 时间内发生变化，则 TOFF 时间的剩余部分将被忽略，输出将按照命令跟随输入。




图 7-4. ITRIP 实现

通过以下公式设置电流限值：

$$\text{ITRIP 调节电平} = (V_{\text{ITRIP}} / R_{\text{IPROPI}}) \times A_{\text{IPROPI}} \quad (2)$$




图 7-5. 固定 TOFF ITRIP 电流调节

在输出转换期间，ITRIP 比较器输出 (ITRIP_CMP) 会被忽略，以避免由于负载电容的电流尖峰而误触发比较器输出。

ITRIP 是 HW 型号的 **6 级设置**。SPI 型号提供了另外两种设置。下表对此进行了总结：

表 7-8. ITRIP 表

ITRIP 引脚	S_ITRIP 寄存器位	V_ITRIP [V]
R_LVL1OF6	3'b000	禁用调节
R_LVL2OF6	3'b001	1.18
不可用	3'b010	1.41
不可用	3'b011	1.65
R_LVL3OF6	3'b100	1.98
R_LVL4OF6	3'b101	2.31
R_LVL5OF6	3'b110	2.64
R_LVL6OF6	3'b111	2.97

在 HW 型号的器件中，ITRIP 引脚的更改是**透明的**，并且更改会立即反映出来。

在 SPI 型号的器件中，只要 SPI 通信可用，就可以通过写入 S_ITRIP 位随时更改 ITRIP 设置。此更改会立即反映在器件行为中。

仅限 SPI 型号 - 如果达到 ITRIP 调节电平，则设置 STATUS1 寄存器中的 ITRIP_CMP 位。没有 nFAULT 引脚指示。可以使用 CLR_FLT 命令清除该位。

备注

如果应用需要线性 ITRIP 控制，并且步长超出器件提供的选择范围，则可以使用外部 DAC 强制施加 IPROPI 电阻器底部的电压，而不是将其端接至 GND。进行这种修改后，可以通过外部 DAC 设置来控制 ITRIP 电流，如下所示：

$$\text{ITRIP 调节电平} = [(V_{\text{ITRIP}} - V_{\text{DAC}}) / R_{\text{IPROPI}}] \times A_{\text{IPROPI}} \quad (3)$$

7.3.3.4 DIAG

DIAG 是一个引脚 (HW 型号) 或寄存器 (SPI 型号) 设置，用于器件的运行操作和待机操作，如下所示：

- 待机状态

- 在 PH/EN 或 脉宽调制 (PWM) 模式下：启用或禁用 [关断状态诊断 \(OLP\)](#)。
- 启用或禁用 [关断状态诊断 \(OLP\)](#)，并在启用时选择 OLP 组合。有关详细信息，请参阅 [关断状态诊断 \(OLP\)](#) 一节中的表格。
- 选择是否需要 nSLEEP/ACK 脉冲用于从待机模式唤醒

- 运行状态

- 如果负载类型指示为高侧负载，则屏蔽 ITRIP 调节功能。
- 仅限 HW 型号 - 在重试设置和锁存设置之间配置器件唤醒和故障反应

7.3.3.4.1 HW 型号

对于 HW 型号，DIAG 引脚是 **6 级设置**。根据模式的不同，下表总结了其配置。

表 7-9. HW 型号的 DIAG 表，PH/EN 或 脉宽调制 (PWM) 模式

DIAG 引脚	待机状态	待机状态	运行状态
	关断状态诊断	nSLEEP 复位脉冲	故障反应
R _{LVL1OF6}	禁用	不需要	重试
R _{LVL5OF6}	禁用	必填	锁存器
所有其他级别	启用 ⁽¹⁾	必填	锁存器

(1) 有关组合的详细信息，请参阅 [节 7.3.4.3](#) 一节中的表格

在 HW 型号中，DIAG 引脚在器件上电或从休眠中唤醒后的初始化期间 **锁存**。运行期间，更新受阻。

7.3.3.4.2 SPI 型号

对于 SPI 型号，CONFIG2 寄存器中 S_DIAG 是 2 位设置。根据模式的不同，下表总结了其配置。

表 7-10. SPI 型号的 DIAG 表，PH/EN 或 PWM 模式

S_DIAG 位	待机状态	运行状态
	关断状态诊断	导通状态诊断
2'b00	禁用	可用
2'b01、2'b10、2'b11	启用 ⁽¹⁾	可用

在 SPI 型号的器件中，只要 SPI 通信可用，就可以通过写入 S_DIAG 位来更改设置。此更改会立即反映出来。

7.3.4 保护和诊断

驱动器受到保护，不会因过流和过热事件而受到损坏，确保了器件的稳健性。此外，该器件还提供负载监控（导通状态和关闭状态）、VM 引脚上的过压/欠压监控，以对任何意外的电压状况发出信号。故障信令通过低侧开漏 nFAULT 引脚完成，在检测到故障情况时，InFAULT_PD 电流将引脚拉至 GND。转换到休眠状态会自动使 nFAULT 无效。

备注

在 SPI 型号中，nFAULT 引脚逻辑电平是 **FAULT SUMMARY** 寄存器中 FAULT 位的反向拷贝。只有当启用关断状态诊断且锁定 SPI_IN 寄存器时才会出现异常（请参阅 [OLP 一节](#)）。

对于 SPI 型号，每当 nFAULT 置位为低电平时，器件就会将故障记录到 **FAULT SUMMARY** 寄存器和 **STATUS** 寄存器中。这些寄存器只能通过以下命令清除

- CLR FLT 命令或
- 通过 nSLEEP 引脚执行的 SLEEP 命令

可以通过以下方式在 16 位 SPI 帧内获得所有用于定期软件监控的有用诊断信息：

- 在活动状态期间读取 STATUS1 寄存器
- 在待机状态期间读取 STATUS2 寄存器

所有可诊断的故障事件都可以通过读取状态寄存器来进行专门标识。

7.3.4.1 过流保护 (OCP)

- 器件状态：运行中
- 机制和阈值：即使发生了硬短路事件，每个 MOSFET 上的模拟电流限制电路也会限制器件输出的峰值电流。如果输出电流超过过流阈值 I_{OCP} 且持续时间超过 t_{OCP} ，则会检测到过流故障。
- 操作：
 - nFAULT 引脚置为低电平
 - 反应基于模式选择：
 - PH/EN 或 PWM 模式 - 两个 OUTx 均为高阻态
 - 对于 GND 短路故障（在高侧 FET 上检测到过电流），即使 FET 已禁用，IPROPI 引脚也会继续上拉至 V_{IPROPI_LIM} 。对于 HW 型号，这有助于将运行状态下的 GND 短路故障与其他故障类型区分开来，因为 IPROPI 引脚被拉高，而 nFAULT 引脚被置位为低电平。
 - 可基于 t_{RETRY} 和 t_{CLEAR} 在锁存设置和重试设置之间配置反应
 - 用户可以在 IPROPI 引脚上添加一个 10nF 至 100nF 范围内的电容器，以确保在启用内部 ITRIP 调节时出现负载短路的情况下进行 OCP 检测。如果是短路中有足够电感的负载短路，则会在 OCP 检测之前触发 ITRIP 调节，从而导致器件缺少短路检测，情况尤其如此。为了确保 OCP 检测在此竞态条件下胜出，IPROPI 引脚上添加的小电容会使 ITRIP 调节环路减慢，使 OCP 检测电路能够按预期工作。

SPI 型号提供可配置的 I_{OCP} 电平和 t_{OCP} 滤波时间。有关这些设置，请参阅 [CONFIG4](#) 寄存器。

7.3.4.2 过热保护 (TSD)

- 器件状态：待机、运行中
- 机制和阈值：该器件有几个温度传感器分布在芯片周围。如果任何传感器检测到过热事件，设置的 T_{TSD} 时间大于 t_{TSD} ，则会检测到过热故障。
- 操作：
 - nFAULT 引脚置为低电平
 - 两个 OUTx 均为高阻态
 - IPROPI 引脚为高阻态
 - 可基于 T_{HYS} 和 t_{CLEAR_TSD} 在锁存设置和重试设置之间配置反应

7.3.4.3 关断状态诊断 (OLP)

当功率 FET 关闭时，用户可以在待机状态下通过关断状态诊断来确定 OUTx 节点上的阻抗。通过此诊断，可以在待机状态下被动检测以下故障情况：

- 输出对 VM 或 GND 短路 $< 100 \Omega$
- 对于全桥负载，开路负载 $> 1K\Omega$

备注

通过此诊断无法检测负载短路。但是，如果在 ACTIVE 操作期间发生过电流故障 (OCP)，用户可以从逻辑上推断出这一点，但 OLP 诊断不会报告 STANDBY 状态下的任何故障。处于运行状态的 OCP 和处于待机状态的 OLP 都意味着终端短路 (OUT 节点短路)。

- 用户可以配置以下组合
 - OUTx 上的内部上拉电阻 (R_{OLP_PU})
 - OUTx 上的内部下拉电阻 (R_{OLP_PD})
 - 比较器基准电平
 - 比较器输入选型 (OUT1 或 OUT2)
- 如果 SPI_IN 寄存器已解锁，此组合由控制器输入 (引脚仅用于 HW 型号) 或 SPI 型号的 SPI_IN 寄存器中的等效位决定。
- HW 型号 - 启用关断状态诊断时，比较器输出 (OLP_CMP) 在 nFAULT 引脚上可用。
- SPI 型号 - 关断状态诊断比较器输出 (OLP_CMP) 在 STATUS2 寄存器中的 OLP_CMP 位上可用。此外，如果 SPI_IN 寄存器已锁定，则当启用关断状态诊断时，该比较器输出也可在 nFAULT 引脚上使用。
- 用户需要切换所有的组合并在比较器输出稳定后记录比较器输出。
- 根据输入组合和比较器输出，用户可以判断输出是否有故障。




图 7-6. 全桥负载的关断状态诊断 (PH/EN 或 PWM 模式)

在 PH/EN 或 PWM 模式下，全桥负载的无故障场景与故障场景的 OLP 组合和真值表如表 7-11 所示。

表 7-11. 关断状态诊断表 - PH/EN 或 PWM 模式 (全桥)

用户输入				OLP 设置				OLP CMP 输出			
nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	CMP REF	所选输出	正常	开路	GND 短路	VM 短路
1	1	1	0	R _{OLP_PU}	R _{OLP_PD}	V _{OLP_REFH}	OUT1	L	高电平	L	H
1	1	0	1	R _{OLP_PU}	R _{OLP_PD}	V _{OLP_REFL}	OUT2	H	低电平	L	H
1	1	1	1	R _{OLP_PD}	R _{OLP_PU}	V _{OLP_REFL}	OUT2	H	高电平	L	高电平

7.3.4.4 导通状态诊断(OLA) - 仅限 SPI 型号

- 器件状态：运行 - 高侧再循环
- 机制和阈值：导通状态诊断(OLA)可以在高侧再循环期间检测处于运行状态的开路负载。这包括直接连接到 VM 或通过另一个半桥上的高侧 FET 进行连接的高侧负载。在 PWM 开关转换期间，当 LS FET 关闭时，电感负载电流通过 HS 体二极管再循环到 VM。该器件在 HS FET 开启之前的短暂死区时间内在 OUTx 上寻找高于 VM 的电压尖峰。为了观察电压尖峰，此负载电流需要高于被 FET 驱动器置位的输出上的下拉电流(I_{PD_OLA})。器件具有用于连续“16”或“1024”个再循环开关周期的可配置位 OLA_FLTR(CONFIG2)，且出现电压尖峰，表明负载电感丢失或负载电阻增加，并被检测为 OLA 故障。
- 操作：
 - nFAULT 引脚置位为低电平
 - 输出 - 维持正常运行
 - I_{PROPI} 引脚 - 维持正常运行
- 可在锁存设置和重试设置之间配置反应。在重试设置中，在再循环切换周期中检测到连续“16”或“1024”个电压尖峰时，OLA 故障自动清除。
- 方向变化期间的 OLA 故障行为：
 - 重试模式 - 如果在 OUTx 上检测到开路负载条件，且该条件持续时间超过滤波器时间，则 OLAx 位将被置位。OLAx 滤波器在方向改变时被清除。
 - 锁存模式 - 如果在 OUTx 上检测到开路负载条件，且该条件持续时间超过滤波器时间，则 OLAx 将被置位。在发出 CLR_FLT 命令之前，OLAx 保持锁存状态。OLAx 滤波器在方向改变时被清除。
- CLR_FLT 命令期间的 OLA 故障行为：
 - 重试模式 - 不使用 CLR_FLT 命令。
 - 锁存模式 - 如果在 OUT1 上检测到开路负载条件，且该条件持续时间超过滤波时间，则 OLA1 将被置位。OLAx 会保持锁存状态，直到发出 CLR_FLT 命令为止，无论开路负载条件如何，该命令都会被清除。如果该情况确实存在，则在经过滤波时间后将再次报告 OLA 故障。

此监控是可选的，并且可以禁用。




图 7-7. 导通状态诊断

7.3.4.5 VM 过压监视器

- 器件状态：待机、运行中
- 机制和阈值：如果 VM 引脚上的电源电压超过阈值，由 V_{VMOV} 设置的时间超过 t_{VMOV} ，则会检测到 VM 过压故障。
- 操作：
 - nFAULT 引脚置位为低电平
 - 输出 - 维持正常运行
 - IPROPI 引脚 - 维持正常运行
- 重试和锁存设置之间的反应可配置

在 SPI 型号中，此监控是可选的，并且可以禁用。阈值也是可配置的。请参阅 [CONFIG1](#) 寄存器。

7.3.4.6 VM 欠压监视器

- 器件状态：待机、运行中
- 机制和阈值：如果 VM 引脚上的电源电压低于阈值，由 V_{VMUV} 设置的时间超过 t_{VMUV} ，则会检测到 VM 欠压故障。
- 操作：
 - nFAULT 引脚置位为低电平
 - 两个 OUTx 均为高阻态
 - IPROPI 引脚为高阻态
- HW 和 SPI (S) 型号：反应修正为重试设置
- 仅适用于 SPI (P) 型号：重试和锁存设置之间的反应可配置
- 请注意，重试时间仅取决于 VM 欠压条件的恢复情况，且与 t_{RETRY}/t_{CLEAR} 时间无关

7.3.4.7 上电复位 (POR)

- 器件状态：全部
- 机制和阈值：如果逻辑电源降至 VM_{POR_FALL} 以下且持续时间超过 t_{POR} ，那么将会发生上电复位，对器件进行硬复位。
- 操作：
 - 将 nFAULT 引脚取消置位
 - 两个 OUTx 均为高阻态
 - IPROPI 引脚为高阻态。

- 当此电源恢复到 VDD_{POR_RISE} 电平以上时，器件将执行唤醒初始化，同时 $nFAULT$ 引脚将置位为低电平，以将此复位告知用户（请参阅[唤醒瞬态](#)）。
- **HW 和 SPI (S) 型号**：这些阈值会转换为 VM_{POR_FALL} 和 VM_{POR_RISE} ，因为逻辑电源会在内部从 VM 电源获得
- **仅适用于 SPI (P) 型号**：这些阈值会直接映射到 VDD 引脚电压（ VDD_{POR_FALL} 和 VDD_{POR_RISE} ）
- 故障反应：始终重试，重试时间取决于用于启动器件唤醒的外部电源条件

7.3.4.8 事件优先级

在运行状态下，当同时发生两个或多个事件时，器件根据以下优先级表分配对驱动器的控制。

表 7-12. 事件优先级表

事件	优先级
用户休眠命令	1
用户输入 : DRVOFF	2
过热保护 (TSD)	3
过流保护 (OCP) ⁽¹⁾	4
VM 欠压检测 (VMUV)	5
用户输入 : EN/IN1 和/或 PH/IN2	6
通过 ITRIP 调节实现内部 PWM 控制	7
VM 过压检测 (VMOV) ⁽²⁾	8
导通状态故障检测 (仅限 OLA - SPI 型号) ⁽²⁾	9

(1) 如果发生任何优先级低于 OCP 的事件，器件等待确认 OCP 事件（等待 t_{OCP} ），则器件可能将对其他事件的服务延迟最长 t_{OCP} 时间以启用对 OCP 事件的检测。

(2) 在本例中，优先级为“无关紧要”，因为此故障事件不会导致 OUTx 发生变化

7.4 器件功能状态

该器件具有三种功能状态：

- 休眠
- 待机
- 运行中




图 7-8. 说明性状态图

下节将介绍这些状态。

7.4.1 休眠状态

当 **nSLEEP** 引脚置位为低电平的时间大于 t_{SLEEP} 或者 **VDD** 引脚上的电压小于 VDD_{POR_FALL} 时，便会出现此状态。

这是器件的深度休眠低功耗 (I_{SLEEP}) 状态，在该状态下，除唤醒命令之外，所有运行指令都不会被处理。驱动器处于高阻态状态。内部电源轨 (5V 或其他) 已断电。在此状态下，**nFAULT** 引脚会被取消置位。当 **nSLEEP** 引脚置位为低电平的时间超过 t_{SLEEP} (HW 型号) 或 t_{SLEEP_SPI} (SPI (S) 型号) 时，该器件可以从待机或运行状态进入此状态。

7.4.2 待机状态

当 **nSLEEP** 引脚被拉为高电平，或当 **VDD** 引脚上的电压 $> VDD_{POR_RISE}$ 且所有模式的 **DRVOFF** = 1'b0 时，器件会处于此状态；此外，在 **PWM** 模式下当 **IN1/EN** 和 **IN2/PH** 均为 1'b1。在此状态下，如果器件通电 ($I_{STANDBY}$)，则驱动器会处于高阻态且 **nFAULT** 失效。当收到命令时，器件随时可以切换到运行状态或睡眠状态。关断状态诊断 (OLP) (如果启用) 会在此状态下完成。

7.4.3 唤醒至待机状态

器件开始从休眠状态转换至待机状态

- 如果 **nSLEEP** 引脚变为高电平且持续时间超过 t_{WAKE} ，或者
- 如果 **VM** 电源电压大于 VM_{POR_RISE} 或 **VDD** 电源电压大于 VDD_{POR_RISE} ，则释放内部 POR，以指示上电。

该器件通过初始化序列来加载其内部寄存器，并按照以下顺序唤醒所有模块：

- 在一段时间内，即唤醒后的时间 t_{COM} 内，该器件能够进行通信。这是通过将 **nFAULT** 引脚置位为低电平来指示的。
- 当该器件唤醒完成时，接下来是准备时间 t_{READY} 。
- 此时，一旦器件通过 SPI (SPI 型号) 接收到 **nSLEEP** 复位取消置位或脉冲 (HW 型号) 或 **CLR FAULT** 命令 (SPI 型号) 作为对从控制器唤醒的确认，该器件进入待机状态。这是通过将 **nFAULT** 引脚取消置位来指示的。在此之前，驱动器保持高阻态。
- 从此处开始，该器件便已准备就绪，可根据与所配置的具体模式相对应的真值表来驱动电桥。

请参阅唤醒瞬态波形以查看图示。

7.4.4 活动状态

器件在此状态下完全正常运行，驱动器由前面章节所述的其他可输入的指令控制。通过 nFAULT 引脚上的故障信号，所有保护特性均可完全正常运作。SPI 通信可用。器件只能从待机状态转换到此状态。

7.4.5 nSLEEP 复位脉冲 (HW 型号 , 仅限锁存设置)

这是通过 nSLEEP 引脚从控制器到器件的特殊通信信号，仅适用于 HW 型号。这用于：

- 在休眠/上电转换到待机状态期间确认 nFAULT 被置位
- 当故障反应配置为锁存设置时清除锁存故障，而不强制器件进入休眠状态，也不会影响任何其他功能（等效于 SPI 型号中的 CLR_FAULT 命令）

nSLEEP 上的此脉冲必须大于 tRESET 时间的 nSLEEP 抗尖峰时间，但小于 tSLEEP 时间，如以下表 7-13 中的案例 3 所示。

表 7-13. nSLEEP 时序 (硬件型号 , 仅限锁存设置)

案例编号	窗口开始时间	窗口结束时间	命令解释	
			清除故障	休眠
1	0	tRESET 分钟	否	否
2	tRESET 最小值	tRESET 最大值	不确定	否
3	tRESET 最大值	tSLEEP 最小值	是	否
4	tSLEEP 最小值	tSLEEP 最大值	是	不确定
5	tSLEEP 最大值	无限制	是	是




图 7-9. nSLEEP 脉冲场景

7.5 编程 - 仅限 SPI 型号

7.5.1 SPI 接口

SPI 型号提供全双工、4 线同步通信，用于设置器件配置、工作参数，以及从器件读取诊断信息。SPI 在外设模式下运行，并连接到控制器。串行数据输入 (SDI) 字由 16 位字组成，即 8 位命令 (A1) 后跟 8 位数据 (D1)。串行数据输出 (SDO) 字由 FAULT_SUMMARY 字节 (S1) 后跟报告字节 (R1) 组成。报告字节为供读取命令访问的寄存器数据，而对于写入命令，则为空值。图 7-10 展示了 MCU 和 SPI 外设驱动器之间的数据序列。




图 7-10. SPI 数据 - 标准“16 位”帧

有效帧必须满足以下条件：

- 当 nSCS 引脚从高电平转换为低电平，以及从低电平转换为高电平时，SCLK 引脚应该为低电平。
- 在字之间，nSCS 引脚应被拉为高电平。
- 当 nSCS 引脚被拉为高电平时，SCLK 和 SDI 引脚上的任何信号都将被忽略，并且 SDO 引脚处于高阻态状态。
- 器件 SDO 上的数据在 SCLK 的上升沿上传播，而 SDI 上的数据由器件在随后的 SCLK 下降沿上捕捉。
- 最高有效位 (MSB) 最先移入和移出。
- 必须进行完整的 16 个 SCLK 周期，标准帧的事务才有效；或者，对于具有“n”个外设器件的菊花链帧，必须进行 $16 + (n \times 16)$ 个 SCLK 周期，事务才有效。否则，会报告帧错误 (SPI_ERR)，如果是写入操作，则忽略数据。

7.5.2 标准帧

SDI 输入数据的字长为 2 字节，由以下格式组成：

- 命令字节 (首字节)
 - MSB 位指示帧类型 (对于标准帧，位 B15 = 0)。
 - MSB 位旁边是 W0，指示读取或写入操作 (位 B14，写入 = 0，读取 = 1)
 - 后跟 6 个地址位，A[5:0] (位 B13 至 B8)
- 数据字节 (第二个字节)
 - 第二个字节指示数据 D[7:0] (位 B7 至 B0)。对于读取操作，这些位通常设置为空值，而对于写入操作，这些位包含用于写入所寻址寄存器的数据值。

表 7-14. SDI - 标准帧格式

位	命令字节								数据字节							
	B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0
数据	0	W0	A5	A4	A3	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0

SDO 输出数据的字长为 2 个字节，由以下格式组成：

- 状态字节 (首字节)

- 2 个 MSB 位被强制为高电平 (B15、B14 = 1)
- 以下 6 位来自故障概要寄存器 (B13:B8)
- 报告字节 (第二个字节)
 - 第二个字节 (B7:B0) 为读取操作要读取的寄存器中的当前数据 ($W_0 = 1$)，或者为写入命令要写入的寄存器中的现有数据 ($W_0 = 0$)

表 7-15. SDO - 标准帧格式

位	状态字节								报告字节							
	B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0
数据	1	1	FAULT	VMOV	VMUV	OCP	TSD	SPI_E RR	D7	D6	D5	D4	D3	D2	D1	D0

7.5.3 用于多个外设的 SPI 接口

将多个器件连接到控制器时，可以使用或不使用菊花链。如果在不使用菊花链的情况下要将“n”个器件连接到控制器，必须针对 nSCS 引脚利用来自控制器的“n”个 I/O 资源，如图 7-11 所示。然而，如果使用菊花链配置，则可利用单条 nSCS 线路来连接多个器件。图 7-12




图 7-11. 不使用菊花链时的 SPI 操作




图 7-12. 使用菊花链时的 SPI 操作

7.5.3.1 用于多个外设的菊花链帧

当多个器件与同一个 MCU 进行通信时，可以采用菊花链配置连接该器件，以节省 GPIO 端口。图 7-13 展示了该拓扑及对应的波形，其中以菊花链形式连接的外设数量 “n” 设置为 3。以这种方式最多可以连接 63 个器件。




图 7-13. 菊花链 SPI 操作

这种情况下，控制器发送的 SDI 将采用以下格式（请参阅 图 7-13 中的 SDI1）：

- 2 字节标头 (HDR1、HDR2)
- “n” 个字节的命令字节，以菊花链中的最远外设开头（本例中为 A3、A2、A1）
- “n” 个字节的数据字节，以菊花链中的最远外设开头（本例中为 D3、D2、D1）
- 共计 $2 \times n + 2$ 个字节

当数据通过链传送时，控制器会通过以下格式接收数据（请参阅 图 7-13 中的 SDO3）：

- 3 个字节的状态字节，以菊花链中的最远外设开头（本例中为 S3、S2、S1）
- 在 (HDR1、HDR2) 之前发送的 2 字节标头
- 3 个字节的报告字节，以菊花链中的最远外设开头（本例中为 R3、R2、R1）

标头字节是在菊花链 SPI 通信开始时置位的特殊字节。对于这两个前导位，标头字节必须以 **1** 和 **0** 开头。

第一个标头字节 (HDR1) 包含菊花链中外设总数的信息。N5 至 N0 是 6 位，专用于显示菊花链中器件的数量，如图 7-14 所示。每个菊花链最多可串行连接 63 个器件。不允许外设数量 = 0，且这会导致出现 SPI_ERR 标志。

第二个标头字节 (HDR2) 包含全局 故障清除 命令，该命令将清除芯片选择 (nSCS) 信号上升沿上所有器件的故障寄存器。HDR2 寄存器的 5 个后置位标记为 SPARE (无关紧要位)。MCU 可以使用这些位来确定菊花链连接的完整性。




图 7-14. 标头字节

此外，该器件将以两个前导位为 **1** 和 **1** 开头的字节识别为“传递”字节。该器件不会处理这些“通过”字节，这些字节只会在 SDO 上按以下字节发送出去。

当数据通过器件时，它通过计算接收到的状态字节数（后跟第一个标头字节）来确定自身在链中的位置。例如，在这种三器件配置中，菊花链中的器件 2 会先接收两个状态字节，然后再接收两个标头字节。

根据两个状态字节，器件可以确定其位于链中的第二个位置，而通过 HDR2 字节，器件可以确定链中连接的器件数量。这样，器件只加载缓冲区中的相关地址和数据字节，并绕过其他位。该协议可实现更快的通信，而不会因为链中连接多达 63 个器件而增加系统延迟。

命令、数据、状态和报告字节保持不变，如标准帧格式所述。

8 寄存器映射 - 仅限 SPI 型号

本节介绍了该器件中用户可配置的寄存器。

备注

虽然该器件允许只要 SPI 通信可用时就可进行寄存器写入，但建议在驱动负载期间更新处于运行状态的寄存器时谨慎操作。这对于可控制关键器件配置的 S_MODE 和 S_DIAG 等设置尤其重要。为了防止意外寄存器写入，该器件通过 COMMAND 寄存器中的 REG_LOCK 位提供了锁定机制，以锁定所有可配置寄存器的内容。最佳做法是在初始化期间写入所有可配置的寄存器，然后锁定这些设置。输出控制的运行时寄存器写入由 SPI_IN 寄存器处理，该寄存器通过 SPI_IN_LOCK 位提供了自己独立的锁定机制。

8.1 用户寄存器

下表列出了用户可访问的所有寄存器。此表中未列出的所有寄存器地址都应被视为“保留”的存储单元，并阻止对此存储单元的访问。访问这类存储单元会导致 SPI_ERR。

表 8-1. 用户寄存器

名称	位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0	类型 <small>(2)</small>	地址
DEVICE_ID	DEV_ID[5]	DEV_ID[4]	DEV_ID[3]	DEV_ID[2]	DEV_ID[1]	DEV_ID[0]	REV_ID[1]	REV_ID[0]	R	00h
FAULT_SUMMARY	SPI_ERR ⁽³⁾	POR	FAULT	VMOV	VMUV	OCP	TSD	OLA ⁽³⁾	R	01h
STATUS1	OLA1	OLA2	ITRIP_CMP	ACTIVE	OCP_H1	OCP_L1	OCP_H2	OCP_L2	R	02h
STATUS2	DRVOFF_STAT	N/A ⁽⁴⁾	N/A ⁽⁴⁾	ACTIVE	N/A ⁽⁴⁾	N/A ⁽⁴⁾	N/A ⁽⁴⁾	OLP_CMP	R	03h
COMMAND	CLR_FLT	N/A ⁽⁴⁾	N/A ⁽⁴⁾	SPI_IN_LOCK[1]	SPI_IN_LOCK[0] ⁽¹⁾	N/A ⁽⁴⁾	REG_LOCK[1]	REG_LOCK[0] ⁽¹⁾	R/W	08h
SPI_IN	N/A ⁽⁴⁾	N/A ⁽⁴⁾	N/A ⁽⁴⁾	N/A ⁽⁴⁾	S_DRVOFF ⁽¹⁾	S_DRVOFF ⁽¹⁾	S_EN_IN1	S_PH_IN2	R/W	09h
CONFIG1	EN_OLA	VMOV_SEL[1]	VMOV_SEL[0]	SSC_DIS ⁽¹⁾	OCP_RETRY	TSD_RETRY	VMOV_RETRY	OLA_RETRY	R/W	0Ah
CONFIG2	PWM_EXTEND	S_DIAG[1]	S_DIAG[0]	N/A ⁽⁴⁾	OLA_FLTR	S_ITRIP[2]	S_ITRIP[1]	S_ITRIP[0]	R/W	0Bh
CONFIG3	TOFF[1]	TOFF[0] ⁽¹⁾	N/A ⁽⁴⁾	S_SR[2]	S_SR[1]	S_SR[0]	S_MODE[1]	S_MODE[0]	R/W	0Ch
CONFIG4	TOCP_SEL[1]	TOCP_SEL[0]	N/A ⁽⁴⁾	OCP_SEL[1]	OCP_SEL[0]	DRVOFF_SEL ⁽¹⁾	EN_IN1_SEL	PH_IN2_SEL	R/W	0Dh

(1) 复位时默认为 1b，其他复位时默认为 0b

(2) R = 只读，R/W = 读/写

(3) OLA 由第一个 SDO 字节响应中的 SPI_ERR 取代，所有 SPI 帧通用。请参阅 [SDO - 标准帧格式](#)。

(4) N/A = 不可用 (此位将回读为 0b)

8.1.1 DEVICE_ID 寄存器 (地址 = 00h)

返回[用户寄存器表](#)。

器件	DEVICE_ID 值
DRV8242S-Q1	20h
DRV8243S-Q1	32h
DRV8244S-Q1	42h
DRV8245S-Q1	52h
DRV8242P-Q1	24h
DRV8243P-Q1	36h
DRV8244P-Q1	46h
DRV8245P-Q1	56h

8.1.2 FAULT_SUMMARY 寄存器 (地址 = 01h) [复位 = 40h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7	SPI_ERR	R	0b	1b 表示上一 SPI 帧中发生了 SPI 通信故障。
6	POR	R	1b	1b 表示检测到了上电复位。
5	FAULT	读	0b	SPI_ERR、POR、VMOV、VMUV、OCP、TSD 的逻辑 OR
4	VMOV	R	0b	1b 表示检测到了 VM 过压。请参阅 VMOV_SEL 来更改阈值或禁用诊断，并参阅 VMOV_RETRY 来配置故障反应。
3	VMUV	R	0b	1b 表示检测到了 VM 欠压。
2	OCP	R	0b	1b 表示一个或多个功率 FET 上检测到了过流。请参阅 OCP_SEL 、 TOCP_SEL 来更改阈值和滤波时间。请参阅 OCP_RETRY 来配置故障反应。
1	TSD	R	0b	1b 表示检测到了过热。请参阅 TSD_RETRY 来配置故障反应。
0	OLA	R	0b	1b 表示在运行状态下检测到了开路负载条件。请参阅 EN_OLA 来禁用诊断，并参阅 OLA_RETRY 来配置故障反应。

8.1.3 STATUS1 寄存器 (地址 = 02h) [复位 = 00h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7	OLA1	R	0b	1b 表示在 OUT1 上的活动状态下检测到了开路负载条件

位	字段	类型	复位	说明
6	OLA2	R	0b	1b 表示在 OUT2 上的活动状态下检测到了开路负载条件
5	ITRIP_CMP	R	0b	1b 表示负载电流已达到了 ITRIP 调节电平。
4	ACTIVE	R	0b	1b 表示器件处于运行状态
3	OCP_H1	R	0b	1b 表示在 OUT1 上的高侧 FET (端接至 GND) 上检测到了过流
2	OCP_L1	R	0b	1b 表示在 OUT1 上的低侧 FET (端接至 VM) 上检测到了过流
1	OCP_H2	R	0b	1b 表示在 OUT2 上的高侧 FET (端接至 GND) 上检测到了过流
0	OCP_L2	R	0b	1b 表示在 OUT2 上的低侧 FET (端接至 VM) 上检测到了过流

8.1.4 STATUS2 寄存器 (地址 = 03h) [复位 = 80h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7	DRVOFF_STAT	R	1b	此位显示 DRVOFF 引脚的状态。1b 表示该引脚状态为高电平。
6、5	N/A	R	0b	不可用
4	ACTIVE	R	0b	1b 表示器件处于运行状态 (复制 STATUS1 中的位 4)
3、2、1	N/A	R	0b	不可用
0	OLP_CMP	R	0b	此位是关断状态诊断 (OLP) 比较器的输出。

8.1.5 命令寄存器 (地址 = 08h) [复位 = 09h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7	CLR_FLT	读/写	0b	清除故障命令 - 写入 1b 以清除故障寄存器中报告的所有故障并取消置位 nFAULT 引脚
6-5	N/A	R	0b	不可用
4-3	SPI_IN_LOCK	R/W	01b	写入 10b 以解锁 SPI_IN 寄存器 写入 01b、00b 或 11b 以锁定 SPI_IN 寄存器 SPI_IN 寄存器默认为锁定。
2	N/A	R	0b	不可用

位	字段	类型	复位	说明
1-0	REG_LOCK	R/W	01b	写入 10b 以锁定 CONFIG 寄存器 写入 01b、00b 或 11b 以解锁 CONFIG 寄存器 CONFIG 寄存器默认为未锁定。

8.1.6 SPI_IN 寄存器 (地址 = 09h) [复位 = 0Ch]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7-4	N/A	R	0b	不可用
3	S_DRVOFF	R/W	1b	SPI_IN 未锁定时 DRVOFF 引脚的等效寄存器位请参阅 寄存器引脚控制 一节。
2	保留	R	0b	保留
1	S_EN_IN1	R/W	0b	SPI_IN 未锁定时 EN/IN1 引脚的等效寄存器位请参阅 寄存器引脚控制 一节
0	S_PH_IN2	R/W	0b	SPI_IN 未锁定时 PH/IN2 引脚的等效寄存器位请参阅 寄存器引脚控制 一节

8.1.7 CONFIG1 寄存器 (地址 = 0Ah) [复位 = 10h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7	EN_OLA	R/W	0b	写入 1b 以启用运行状态下的开路负载检测。
6-5	VMOV_SEL	R/W	0b	确定用于 VM 过压诊断的阈值 00b = VM > 35V 01b = VM > 28V 10b = VM > 18V 11b = VMOV 已禁用
4	SSC_DIS	R/W	1b	0b : 启用展频时钟功能
3	OCP_RETRY	R/W	0b	写入 1b 以将故障反应配置为过流检测时的重试设置，否则故障反应会被锁存
2	TSD_RETRY	R/W	0b	写入 1b 以将故障反应配置为过热检测时的重试设置，否则故障反应会被锁存

位	字段	类型	复位	说明
1	VMOV_RETRY	R/W	0b	<p>写入 1b 以将故障反应配置为 VMOV 检测时的重试设置，否则故障反应会被锁存。</p> <hr/> <p style="text-align: center;">备注</p> <p>对于 SPI (P) 型号，此位还控制 VM 欠压检测时的故障反应。</p> <hr/>
0	OLA_RETRY	R/W	0b	写入 1b 以将故障反应配置为运行状态下开路负载检测时的重试设置，否则故障反应会被锁存。

8.1.8 CONFIG2 寄存器 (地址 = 0Bh) [复位 = 00h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7	PWM_EXTEND	R/W	0b	写入 1b 以访问 PWM 模式下的其他高阻态 (惯性滑行) 状态 - 请参阅 PWM EXTEND 表
6-5	S_DIAG	R/W	0b	负载类型指示 - 请参阅 DIAG 表
4	不适用	R	0b	不可用
3	OLA_FLTR	R/W	0b	选择 OLA 滤波器计数。0b = 计数为 16 , 1b = 计数为 1024。
2-0	S_ITRIP	R/W	0b	ITRIP 电平配置 - 请参阅 ITRIP 表

8.1.9 CONFIG3 寄存器 (地址 = 0Ch) [复位 = 40h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7-6	TOFF	R/W	1b	<p>用于 ITRIP 电流调节的 TOFF 时间</p> <p>00b = 20μs</p> <p>01b = 30μs</p> <p>10b = 40μs</p> <p>11b = 50μs</p>
5	N/A	R	0b	不可用
4-2	S_SR	R/W	0b	压摆率配置 - 请参阅 节 7.3.3.1
1-0	S_MODE	R/W	0b	器件模式配置 - 请参阅 模式表

8.1.10 CONFIG4 寄存器 (地址 = 0Dh) [复位 = 04h]

返回[用户寄存器表](#)。

位	字段	类型	复位	说明
7-6	TOCP_SEL	R/W	0b	过流检测配置的滤波时间 00b = 6μs 01b = 3μs 10b = 1.5μs 11b = 最小值 (~0.2μs)
5	N/A	R	0b	不可用
4-3	OCP_SEL	R/W	0b	过流检测配置的阈值 00b = 100% 设置 01b、11b = 50% 设置 10b = 75% 设置
2	DRVOFF_SEL	R/W	1b	DRVOFF 引脚 - 寄存器逻辑组合 (SPI_IN 未锁定时) 0b = 或 1b = 与
1	EN_IN1_SEL	R/W	0b	EN/IN1 引脚 - 寄存器逻辑组合 (SPI_IN 锁定时) 0b = 或 1b = 与
0	PH_IN2_SEL	R/W	0b	PH/IN2 引脚 - 寄存器逻辑组合 (SPI_IN 锁定时) 0b = 或 1b = 与

9 应用和实施

备注

以下应用部分中的信息不适用于 TI 元件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

9.1 应用信息

DRV824x-Q1 器件系列可用于需要半桥或 H 桥功率级配置的各种应用。常见的应用示例包括有刷直流电机、电磁阀和制动器。该器件也可以用于驱动很多常见的无源负载，例如 LED、电阻元件、继电器等。以下应用示例将重点说明如何在需要 H 桥驱动器的双向电流控制应用以及需要两个半桥驱动器的双路单向电流控制应用中使用该器件。

9.1.1 负载概要

表 9-1 总结了不同类型电感负载的器件特性的实用性。

表 9-1. 负载概要表

负载类型	配置		器件特性		
	器件	再循环路径	压摆率	电流检测	ITRIP 调节
双向电机或电磁阀 ⁽¹⁾	图 9-1	高侧	全范围	连续	有用的

(1) 电磁阀 - 可以进行钳位或快速退磁，但钳位电平将取决于 VM




图 9-1. 插图展示了 DRV824X-Q1 处于 PWM 或 PH/EN 模式下的全桥拓扑

9.2 典型应用

下图展示了在各种模式下驱动刷直流电机或任意电感负载的典型应用原理图。这些原理图中展示了几个可选连接，具体如下所列：

- nSLEEP 引脚
 - SPI (S) 型号 - 如果不需要休眠功能，可以在应用中将此引脚连接至高电平。
 - SPI (P) 型号 - 不适用
 - HW (H) 型号 - 即使不需要休眠功能，引脚控制也是必需的。如果配置为 DIAG 级别 5，则控制器需要发出复位脉冲（典型值：在唤醒期间， t_{reset} （最大值）和 t_{sleep} 分钟）之间界定为 $30 \mu s$ ，以确认唤醒或上电。如果配置为 DIAG 级别 1，则控制器不需要发出复位脉冲。

- DRVOFF 引脚
 - SPI (P) 和 SPI (S) 型号 - 如果不需要通过引脚关断功能，可在应用中将此引脚连接至低电平。可使用等效寄存器位。
- EN/IN1 引脚
 - SPI (P) 和 SPI (S) 型号 - 如果只需要寄存器控制，此引脚可以连接至低电平或保持悬空。
- PH/IN2 引脚
 - SPI (P) 和 SPI (S) 型号 - 如果只需要寄存器控制，此引脚可以连接至低电平或保持悬空。
- OUT1 和 OUT2 引脚
 - 建议为 OUTx 至 GND 的电容器以及靠近负载位置 OUTx 之间的电容器添加 PCB 空间，以实现 EMC 目的。在 OUTx 至 GND 之间可以选择使用一个额定电压足够大的 22nF 电容器，以提高 ESD 和 EMC 性能。
- IPROPI 引脚
 - 所有型号 - 监控此输出是可选项。如果不需 ITRIP 特性和 IPROPI 功能，也可以将 IPROPI 引脚连接至低电平。如果需要，建议为小型电容器 (10nF 至 100nF) 添加 PCB 空间。
- nFAULT 引脚
 - SPI (P) 和 SPI (S) 型号 - 监控此输出是可选项。可从状态寄存器读取所有诊断信息。
- SPI 输入引脚
 - SPI (P) 和 SPI (S) 型号 - 输入 (SDI、nSCS、SCLK) 与 3.3V/5V 电平兼容。
- SPI SDO 引脚
 - SPI (S) 型号 - SDO 会跟踪 nSLEEP 引脚电压。
 - SPI (P) 型号 - SDO 会跟踪 VDD 引脚电压。若要与 3.3V 电平控制器输入连接，建议使用电平移位器或限流串联电阻。
- CONFIG 引脚
 - HW (H) 型号 - 如果选择短接至 GND 和高阻态电平，则不需要电阻器
 - 用于 MODE 引脚的 LVL1 和 LVL3
 - 用于 SR、ITRIP、DIAG 引脚的 LVL1 和 LVL6

9.2.1 HW 型号




图 9-2. 典型应用原理图 - 采用 VQFN 封装的 HW 型号

9.2.2 SPI 型号




图 9-3. 典型应用原理图 - 采用 VQFN 封装的 SPI (S) 型号




图 9-4. 典型应用原理图 - 采用 VQFN 封装的 SPI (P) 型号

9.3 电源相关建议

该器件可在 4.5V 至 40V 的输入电压电源 (VM) 范围内正常工作。必须在尽量靠近器件的位置放置一个额定电压为 VM 的 0.1 μ F 陶瓷电容器。另外，必须在 VM 引脚上放置一个大小合适的大容量电容器。

9.3.1 确定大容量电容器的大小

确定大容量电容器的大小是电机驱动系统设计中的重要因素。具有更大的大容量电容器是有益的，但缺点是成本增加和物理尺寸增大。

所需的局部电容数量取决于多种因素，包括：

- 电机系统所需的最高电流。
- 电源的电容和电源提供电流的能力。
- 电源和电机系统之间的寄生电感量。
- 可接受的电压纹波。
- 使用的电机类型（有刷直流、无刷直流和步进电机）。
- 机制动方法。

电源和电机驱动系统之间的电感限制了电流随着电源而变化的速率。如果局部大容量电容太小，系统会响应电机电压变化带来的过大的电流需求或转储。当使用足够大的大容量电容时，电机电压保持稳定，并且可以快速提供大电流。

数据表提供了建议值，但需要进行系统级测试来确定大小适中的大容量电容器。




图 9-5. 带外部电源的电机驱动系统设置示例

大容量电容器的额定电压应高于工作电压，以在电机将能量传递给电源时提供裕度。

9.4 布局

9.4.1 布局指南

使用额定电压为 VM、推荐值为 $0.1 \mu F$ 的低 ESR 陶瓷旁路电容器将每个 VM 引脚旁路至接地。这些电容器应尽可能靠近 VM 引脚放置，并通过较宽的引线或接地层连接至器件 GND 引脚。

需要额外的大容量电容器来绕过高电流路径。放置此大容量电容器时应做到尽可能缩短任何高电流路径的长度。连接金属走线应尽可能宽，并具有许多连接 PCB 层的过孔。这些做法最大限度地减少了电感并允许大容量电容器提供高电流。

对于 SPI (P) 器件型号，可以使用一个推荐电容为 $0.1\mu F$ 的低 ESR 陶瓷 $6.3V$ 旁路电容器将 VDD 引脚旁路至接地。

9.4.2 布局示例

下图展示了用于带引线封装器件的 $4cm \times 4cm \times 1.6mm$ 、4 层 PCB 的布局示例。在这 4 层中，在顶部/底部信号层使用 2 盎司铜，在内部电源层使用 1 盎司铜，热过孔钻孔直径为 $0.3mm$ ，镀铜层为 $0.025mm$ ，最小过孔间距为 $1mm$ 。无引线 QFN-HR 封装也可以采用相同的布局。 $4cm \times 4cm \times 1.6mm$ 的节 6.6 基于类似的布局。

注意：所示布局示例适用于采用 SSOP 封装的 DRV824xQ1 器件的全桥拓扑。




图 9-6. 布局示例 : 4cm x 4cm x 1.6mm , 4 层 PCB

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI) , [全桥驱动器结温估算器 \(基于 Excel 的工作表\)](#)
- 德州仪器 (TI) , [《计算电机驱动器的功耗》应用报告](#)
- 德州仪器 (TI) , [电流再循环和衰减模式应用报告](#)
- 德州仪器 (TI) , [PowerPAD™ 速成应用报告](#)
- 德州仪器 (TI) , [PowerPAD™ 热增强型封装应用报告](#)
- 德州仪器 (TI) , [了解电机驱动器电流额定值应用报告](#)
- 德州仪器 (TI) , [电机驱动器电路板布局最佳实践应用报告](#)

10.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。点击右上角的 [提醒我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 社区资源

10.4 商标

所有商标均为其各自所有者的财产。

11 修订历史记录

注：以前版本的页码可能与当前版本的页码不同


Changes from Revision * (November 2023) to Revision A (March 2024)	Page
• 删除了 H 和 P 型号的预量产状态注释。	3

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

RHL0020B PACKAGE OUTLINE
VQFN - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



RHL0020B **EXAMPLE BOARD LAYOUT** **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK- NO LEAD

(3,3) 



NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
 - Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.




EXAMPLE STENCIL DESIGN

RHL0020B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD



NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

RHL 20

3.5 x 4.5 mm, 0.5 mm pitch

GENERIC PACKAGE VIEW**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4205346/L

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
DRV8242HQRHLRQ1	Active	Production	VQFN (RHL) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8242H
DRV8242HQRHLRQ1.A	Active	Production	VQFN (RHL) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8242H
DRV8242PQRHLRQ1	Active	Production	VQFN (RHL) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8242P
DRV8242PQRHLRQ1.A	Active	Production	VQFN (RHL) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8242P
DRV8242SQRHLRQ1	Active	Production	VQFN (RHL) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8242S
DRV8242SQRHLRQ1.A	Active	Production	VQFN (RHL) 20	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8242S

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV8242HQRHLRQ1	VQFN	RHL	20	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1
DRV8242PQRHLRQ1	VQFN	RHL	20	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1
DRV8242SQRHLRQ1	VQFN	RHL	20	3000	330.0	12.4	3.71	4.71	1.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV8242HQRHLRQ1	VQFN	RHL	20	3000	360.0	360.0	36.0
DRV8242PQRHLRQ1	VQFN	RHL	20	3000	360.0	360.0	36.0
DRV8242SQRHLRQ1	VQFN	RHL	20	3000	360.0	360.0	36.0


GENERIC PACKAGE VIEW

RHL 20

3.5 x 4.5 mm, 0.5 mm pitch

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4205346/L

PACKAGE OUTLINE

VQFN - 1 mm max height

RHL0020B

PLASTIC QUAD FLATPACK- NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RHL0020B

VQFN - 1 mm max height


PLASTIC QUAD FLATPACK- NO LEAD



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 18X



SOLDER MASK DETAILS

4226154/B 06/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHL0020B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
79% PRINTED COVERAGE BY AREA
SCALE: 18X

4226154/B 06/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#))、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025 , 德州仪器 (TI) 公司

最后更新日期 : 2025 年 10 月