

ZHCSTN8A - DECEMBER 2024 - REVISED MAY 2025

AMC0x36 具有外部时钟的 ±1V 输入、基础型和增强型隔离式精密 ΔΣ 调制器

1 特性

- 线性输入电压范围:±1V
- 高输入阻抗:2.4GΩ(典型值)
- 电源电压范围:
 - 高侧 (AVDD): 3.0V 至 5.5V
 - 低侧 (DVDD): 2.7V 至 5.5V
- 低直流误差:
 - 失调电压误差:±0.9mV(最大值)
 - 温漂:6.5µV/°C(最大值)
 - 增益误差:±0.25%(最大值)
 - 增益漂移:**±35ppm/°C(**最大值)
- 高 CMTI: 150V/ns (最小值)
- 高侧电源缺失检测
- 低 EMI:符合 CISPR-11 和 CISPR-25 标准
- 隔离等级:
 - AMC0236: 基础型隔离
 - AMC0336: 增强型隔离
- 安全相关认证:
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL1577
- 可在更大的工业级温度范围内正常工作:-40°C至+125°C

2 应用

- 电机驱动器
- 光电逆变器
- 服务器电源单元 (PSU)
- 储能系统

3 说明

AMC0x36 是一款电隔离精密 Δ Σ 调制器,具有 ±1V 高阻抗输入和外部时钟。高阻抗输入针对与高阻抗电阻 分压器或具有高输出电阻的其他电压信号源的连接进行 了优化。

隔离栅将在不同共模电压电平下运行的系统器件隔开。 该隔离栅抗电磁干扰性能极强。该隔离栅经过认证,可 提供高达 5kV_{RMS} 的增强型隔离(DWV 封装)和高达 3kV_{RMS} 的基础型隔离(D 封装)(60s)。


AMC0x36 的输出位流与外部时钟同步。结合 sinc3、 OSR 256 滤波器,该器件可在 39kSPS 的采样率下实 现 14.8 有效位分辨率或 89dB 的动态范围。

AMC0x36 器件采用 8 引脚、宽体和窄体 SOIC 封装,额定温度范围为 - 40°C 至 +125°C。

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
AMC0236	D (SOIC , 8)	4.9mm × 6mm
AMC0336	DWV(SOIC,8)	5.85mm × 11.5mm

(1) 如需更多信息,请参阅 机械、封装和可订购信息 部分。

(2) 封装尺寸(长×宽)为标称值,并包括引脚(如适用)。





内容

1 特性1	6.17 典型特性	13
2 应用1	7 详细说明	
3 说明1	7.1 概述	20
4 器件比较表	7.2 功能方框图	20
5 引脚配置和功能3	7.3 特性说明	21
6 规格	7.4 器件功能模式	25
6.1 绝对最大额定值4	8 应用和实施	26
6.2 ESD 等级	8.1 应用信息	26
6.3 建议运行条件4	8.2 典型应用	26
6.4 热性能信息(D 封装)5	8.3 最佳设计实践	30
6.5 热性能信息(DWV 封装)5	8.4 电源相关建议	31
6.6 额定功率5	8.5 布局	31
6.7 绝缘规格(基本隔离)6	9 器件和文档支持	32
6.8 绝缘规格(增强型隔离)7	9.1 文档支持	32
6.9 安全相关认证 (基本隔离)8	9.2 接收文档更新通知	
6.10 安全相关认证 (增强型隔离)	9.3 支持资源	32
6.11 安全限值(D 封装)9	9.4 商标	32
6.12 安全限值(DWV 封装)9	9.5 静电放电警告	32
6.13 电气特性10	9.6 术语表	
6.14 开关特性11	10 修订历史记录	
6.15 时序图11	11 机械、封装和可订购信息	
6.16 绝缘特性曲线12		



4 器件比较表

参数	AMC0236	AMC0336
符合 VDE 0884-17 的隔离等级	基础型	增强型
封装	窄体 SOIC (D)	宽体 SOIC (DWV)

5 引脚配置和功能




图 5-1. DWV 和 D 封装, 8 引脚 SOIC (顶视图)

表 5-1. 引脚功能

Ē	川脚			
		类型		
编号	名称		说明	
1	AVDD	高侧电源	模拟(高侧)电源 ⁽¹⁾	
2	INP	模拟输入 同相模拟输入。将 10nF 滤波电容器从 INP 连接至 SNSN。		
3	SNSN	N 模拟输入 调制器的 AGND 检测引脚和反相输入。连接至 AGND。		
4	AGND 高侧接地端 模拟(高侧)地			
5	DGND	DGND 低侧接地端 数字(低侧)地		
6	DOUT	数字输出	调制器数据输出	
7	CLKIN	数字输入 采用内部下拉电阻器的调制器时钟输入 (典型值:1.5MΩ)		
8	DVDD	低侧电源	故字(低侧)电源 ⁽¹⁾	

(1) 有关电源去耦方面的建议,请参阅 电源相关建议部分。



6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得(除非另有说明)(1)

		最小值	最大值	单位
	高侧 AVDD 至 AGND	-0.3	6.5	V
电源电压	低侧 DVDD 至 DGND	-0.3	6.5	v
模拟输入电压	INP、SNSN 至 AGND	AGND - 3	AVDD + 0.5	V
数字输入电压	CLKIN 至 DGND	DGND - 0.5	DVDD+ 0.5	V
数字输出电压	DOUT 至 DGND	DGND - 0.5	DVDD + 0.5	V
输入电流	连续,除电源引脚外的任何引脚	-10	10	mA
泪中	结温,TJ		150	°C
温度	贮存温度,T _{stg}	-65	150	C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件能够在该等条件下或在任何超出 建议运行条件的 其他条件下正常运行。如果超出"建议运行条件"但在"绝对最大额定值"范围内使用,器件可能不会完全正常运行,这可能影响器件 的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

				值	单位
	人体放电模型 (HBM) , 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V		
	V _(ESD)	静电放电	充电器件模型 (CDM),符合 ANSI/ESDA/JEDEC JS-002 ⁽²⁾	±1000	v

(1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出: 250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在工作环境温度范围内测得(除非另有说明)

			最小值	标称值	最大值	单位
电源						
AVDD	高侧电源	AVDD 至 AGND	3	5.0	5.5	V
DVDD	低侧电源	DVDD 至 DGND	2.7	3.3	5.5	V
模拟输入						
V _{Clipping}	削波输出前的输入电压	V _{IN} = V _{INP} - V _{SNSN}		±1.25		V
V _{FSR}	额定线性差分输入电压	V _{IN} = V _{INP} - V _{SNSN}	-1		1	V
数字 I/O						
V _{IO}	数字输入/输出电压		0		DVDD	V
f _{CLKIN}	输入时钟频率		5	10	11	MHz
t _{HIGH}	输入时钟高电平时间		40	50	110	ns
t _{LOW}	输入时钟低电平时间		40	50	110	ns
温度范围						
T _A	额定环境温度		-40		125	°C



6.4 热性能信息(D封装)

	热指标 ⁽¹⁾	D (SOIC)	**
	7代1月121、1	8 引脚	单位
R _{0 JA}	结至环境热阻	116.5	°C/W
R ₀ JC(top)	结至外壳(顶部)热阻	52.8	°C/W
R _{0 JB}	结至电路板热阻	58.9	°C/W
Ψ_{JT}	结至项部特征参数	19.4	°C/W
Ψ _{JB}	结至电路板特征参数	58.0	°C/W
R _{0 JC(bot)}	结至外壳(底部)热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息,请参阅半导体和 IC 封装热指标应用手册。

6.5 热性能信息(DWV 封装)

	热指标 ⁽¹⁾	DWV (SOIC)	单位
	7、"1日4 7人" /	8 引脚	甲亚
R _{0 JA}	结至环境热阻	102.8	°C/W
R ₀ JC(top)	结至外壳(顶部)热阻	45.1	°C/W
R _{0 JB}	结至电路板热阻	63.0	°C/W
Ψ_{JT}	结至项部特征参数	14.3	°C/W
Ψ_{JB}	结至电路板特征参数	61.1	°C/W
R ₀ JC(bot)	结至外壳(底部)热阻	不适用	°C/W

(1) 有关新旧热指标的更多信息,请参阅半导体和 IC 封装热指标应用手册。

6.6 额定功率

	参数	测试条件	值	单位
P _D	最大功耗(两侧)	AVDD = DVDD = 5.5V	67	mW
P _{D1}	最大功耗(高侧)	AVDD = 5.5V	39	mW
P _{D2}	最大功耗(低侧)	DVDD = 5.5V	28	mW



6.7 绝缘规格(基本隔离)

在工作环境温度范围内测得(除非另有说明)

	参数	测试条件	值	单位
通用				
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 4	mm
CPG	外部爬电距离(1)	引脚间的最短封装表面距离	≥ 4	mm
DTI	绝缘穿透距离	绝缘层的最小内部缝隙(内部间隙)	≥ 15.4	μm
СТІ	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	≥ 600	V
	材料组	符合 IEC 60664-1	I	
	过压类别	额定市电电压 ≤ 300V _{RMS}	I-IV	
	(符合 IEC 60664-1)	额定市电电压 ≤ 600V _{RMS}	1-111	_
DIN EN	IEC 60747-17 (VDE 0884-17)	(2)		
V _{IORM}	最大重复峰值隔离电压	在交流电压下	1130	V _{PK}
	最大额定隔离	在交流电压下(正弦波)	800	V _{RMS}
V _{IOWM}	工作电压	在直流电压下	1130	V _{DC}
V _{IOTM}	最大瞬态 隔离电压	V _{TEST} = V _{IOTM} , t = 60s(鉴定测试), V _{TEST} = 1.2 × V _{IOTM} , t = 1s(100% 生产测试)	4250	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试,符合 IEC 62368-1 标准的 1.2/50µs 波形	5000	V _{PK}
V _{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试(合格测试) 符合 IEC 62368-1 的 1.2/50μs 方波	10000	V _{PK}
	视在电荷 ⁽⁵⁾	方法 a,输入/输出安全测试子组 2 和 3 后, V _{pd(ini)} = V _{IOTM} ,t _{ini} = 60s,V _{pd(m)} = 1.2 × V _{IORM} ,t _m = 10s	≤ 5	
a		方法 a,环境测试子组 1 后, V _{pd(ini)} = V _{IOTM} ,t _{ini} = 60s,V _{pd(m)} = 1.3 × V _{IORM} ,t _m = 10s	≤ 5	
9 _{pd}		方法 b1,预处理(类型测试)和常规测试, V _{pd(ini)} = V _{IOTM} ,t _{ini} = 1s,V _{pd(m}) = 1.5 × V _{IORM} ,t _m = 1s	≤ 5	– pC
		方法 b2,常规测试(100% 生产) ⁽⁷⁾ , V _{pd(ini)} = V _{IOTM} = V _{pd(m)} ,t _{ini} = t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz)	≅1.5	pF
		$V_{1O} = 500V (T_A = 25^{\circ}C)$	> 10 ¹²	
R _{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	V_{IO} = 500V (100°C \leqslant T _A \leqslant 125°C)	> 10 ¹¹	Ω
		V _{IO} = 500V , T _S = 150°C	> 10 ⁹	1
	污染等级		2	
	气候类别		55/125/21	
UL1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} , t = 60s(鉴定测试); V _{TEST} = 1.2 × V _{ISO} , t = 1s(100% 生产测试)	3000	V _{RMS}

(1) 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。保持电路板设计的爬电距离和间隙,从而确保印刷电路板 (PCB) 上隔离器的安装焊盘不会导致此距离缩短。在某些情况下,PCB 上的爬电距离和电气间隙相等。在 PCB 上插入坡口、肋或两者等技术可帮助提高这些规格。

(2) 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。

(3) 在空气中进行测试,以确定封装的浪涌抗扰度。

(4) 在油中进行测试,以确定隔离栅的固有浪涌抗扰度。

(5) 视在电荷是局部放电 (pd) 引起的电气放电。

(6) 将隔离栅每一侧的所有引脚都连在一起,构成一个双引脚器件。

(7) 生产中使用方法 b1 或 b2。



6.8 绝缘规格(增强型隔离)

在工作环境温度范围内测得 (除非另有说明)

	参数	测试条件	值	单位
通用		!		
CLR	外部间隙 ⁽¹⁾	引脚间的最短空间距离	≥ 8.5	mm
CPG	外部爬电距离(1)	引脚间的最短封装表面距离	≥ 8.5	mm
DTI	绝缘穿透距离	双重绝缘层的最小内部缝隙(内部间隙)	≥ 15.4	μm
СТІ	相对漏电起痕指数	DIN EN 60112 (VDE 0303-11) ; IEC 60112	≥ 600	V
		符合 IEC 60664-1	I	
	过压类别	额定市电电压 ≤ 300V_{RMS}	I-IV	
	(符合 IEC 60664-1)	额定市电电压 ≤ 6000V _{RMS}	I-III	
DIN EN	IEC 60747-17 (VDE 0884-17)	(2)		
VIORM	最大重复峰值隔离电压	在交流电压下	2120	V _{PK}
	最大额定隔离	在交流电压下(正弦波)	1500	V _{RM}
V _{IOWM}	工作电压	在直流电压下	2120	V _{DC}
V _{IOTM}	最大瞬态 隔离电压	V _{TEST} = V _{IOTM} ,t = 60s(鉴定测试), V _{TEST} = 1.2 × V _{IOTM} ,t = 1s(100% 生产测试)	7000	V _{PK}
V _{IMP}	最大脉冲电压 ⁽³⁾	在空气中测试,符合 IEC 62368-1 标准的 1.2/50µs 波形	7700	V _{PK}
V _{IOSM}	最大浪涌 隔离电压 ⁽⁴⁾	在油中进行测试(鉴定测试), 符合 IEC 62368-1 的 1.2/50μs 波形	10000	V _{PK}
		方法 a,输入/输出安全测试子组 2 和 3 后, V _{pd(ini)} = V _{IOTM} ,t _{ini} = 60s,V _{pd(m)} = 1.2 × V _{IORM} ,t _m = 10s	≤ 5	
	视在电荷 ⁽⁵⁾	方法 a,环境测试子组 1 后, V _{pd(ini)} = V _{IOTM} ,t _{ini} = 60s,V _{pd(m)} = 1.6 × V _{IORM} ,t _m = 10s	≤ 5	
q _{pd}		方法 b1,预处理(类型测试)和常规测试, V _{pd(ini)} = 1.2 x V _{IOTM} ,t _{ini} = 1s,V _{pd(m)} = 1.875 × V _{IORM} ,t _m = 1s	≤ 5	I-III V _{PK} 2120 V _{PK} 1500 V _{RMS} 2120 V _{DC} 7000 V _{PK} 7000 V _{PK} 10000 V _{PK} ≤ 5 ≤ 5 ≤ 5 ≥ 5 ≤ 5 $\Rightarrow 5$ ≤ 1.5 pF > 10 ¹² Ω > 10 ⁹ 2
		方法 b2,常规测试(100% 生产) ⁽⁷⁾ V _{pd(ini)} = V _{pd(m)} = 1.2 × V _{IOTM} ,t _{ini} = t _m = 1s	≤ 5	
C _{IO}	势垒电容, 输入至输出 ⁽⁶⁾	V _{IO} = 0.5V _{PP} (1MHz)	≅1.5	pF
		V _{IO} = 500V (T _A = 25°C)	> 10 ¹²	
R _{IO}	绝缘电阻, 输入至输出 ⁽⁶⁾	$V_{\text{IO}} = 500 \text{V} \ (100^{\circ}\text{C} \leqslant \text{T}_{\text{A}} \leqslant 125^{\circ}\text{C})$	> 10 ¹¹	Ω
		V _{IO} = 500V , T _S = 150°C	> 10 ⁹	
	污染等级		2	
	气候类别		55/125/21	
UL1577				
V _{ISO}	可承受的隔离电压	V _{TEST} = V _{ISO} ,t = 60s(鉴定测试), V _{TEST} = 1.2 × V _{ISO} ,t = 1s(100% 生产测试)	5000	V _{RMS}

(1) 根据应用特定的设备隔离标准应用爬电距离和电气间隙要求。保持电路板设计的爬电距离和间隙,从而确保印刷电路板 (PCB) 上隔离器的安装焊盘不会导致此距离缩短。在某些情况下,PCB 上的爬电距离和电气间隙相等。在 PCB 上插入坡口、肋或两者等技术可帮助提高这些规格。

(2) 此耦合器仅适用于安全额定值范围内的安全电气绝缘。应借助合适的保护电路来确保符合安全等级。

(3) 在空气中进行测试,以确定封装的浪涌抗扰度。

(4) 在油中进行测试,以确定隔离栅的固有浪涌抗扰度。

(5) 视在电荷是局部放电 (pd) 引起的电气放电。

(6) 将隔离栅每一侧的所有引脚都连在一起,构成一个双引脚器件。

(7) 生产中使用方法 b1 或 b2。



6.9 安全相关认证(基本隔离)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN 61010-1 (VDE 0411-1) 条款:6.4.3;6.7.1.3;6.7.2.1; 6.7.2.2;6.7.3.4.2;6.8.3.1	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
基础型绝缘	单一绝缘保护
证书编号:待定	文件编号:待定

6.10 安全相关认证(增强型隔离)

VDE	UL
DIN EN IEC 60747-17 (VDE 0884-17)、 EN IEC 60747-17、 DIN EN IEC 62368-1 (VDE 0868-1)、 EN IEC 62368-1、 IEC 62368-1 条款: 5.4.3; 5.4.4.4; 5.4.9	根据 1577 元件认证和 CSA 元件验收第 5 号计划进行了认证
增强型绝缘	单一绝缘保护
证书编号:待定	文件编号:待定



6.11 安全限值 (D 封装)

安全限制⁽¹⁾旨在更大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接 到电源,如果没有限流电路,则会因为功耗过大而导致芯片过热并损坏隔离栅,甚至可能导致辅助系统出现故障。

	参数	测试条件	最小值	典型值	最大值	单位
I _S	安全输入、输出或电源电流	R $_{\theta}$ _{JA} = 116.5°C/W , VDDx = 5.5V , T _J = 150°C , T _A = 25°C			195	mA
Ps	安全输入、输出或总功率	R $_{\rm \theta}$ $_{\rm JA}$ = 116.5°C/W , T $_{\rm J}$ = 150°C , T $_{\rm A}$ = 25°C			1070	mW
Τ _S	最高安全温度				150	°C

(1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。I_S 和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。 这些限值随着环境温度 T_A 的变化而变化。 "热性能信息"表中的结至空气热阻 R_{0JA} 是安装在含引线的表面贴装封装的 高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值: T_J = T_A + R_{0JA} × P, 其中, P 为器件上消耗的功率。 T_{J(max)} = T_S = T_A + R_{0JA} × P_S, 其中, T_{J(max)} 为最大结温。 P_S = I_S × VDD_{max}, 其中 VDD_{max} 为最大低侧电压。

6.12 安全限值 (DWV 封装)

安全限制⁽¹⁾旨在更大限度地减小在发生输入或输出电路故障时对隔离栅的潜在损害。I/O 发生故障时会导致低电阻接地或连接 到电源,如果没有限流电路,则会因为功耗过大而导致芯片过热并损坏隔离栅,甚至可能导致辅助系统出现故障。

	参数	测试条件	最小值	典型值	最大值	单位
I _S	安全输入、输出或电源电流	R _{θ JA} = 102.8°C/W,VDDx = 5.5V, T _J = 150°C,T _A = 25°C			220	mA
P _S	安全输入、输出或总功率	R $_{\rm \theta \ JA}$ = 102.8°C/W , T_J = 150°C , T_A = 25°C			1210	mW
Τ _S	最高安全温度				150	°C

(1) 最高安全温度 T_S 与器件指定的最大结温 T_J 的值相同。I_S

和 P_S 参数分别表示安全电流和安全功率。请勿超过 I_S 和 P_S 的最大限值。 这些限值随着环境温度 T_A 的变化而变化。 "热性能信息"表中的结至空气热阻 $R_{\,0\,JA}$ 是安装在含引线的表面贴装封装的 高 K 测试板上的器件的热阻。可使用以下公式来计算各个参数的值: $T_J = T_A + R_{\,0\,JA} \times P$,其中,P 为器件上消耗的功率。 $T_{J(max)} = T_S = T_A + R_{\,0\,JA} \times P_S$,其中, $T_{J(max)}$ 为最大结温。

P_S = I_S × VDD_{max}, 其中 VDD_{max} 为最大低侧电压。



6.13 电气特性

最小值和最大值规格的适用条件为:T_A = −40°C 至 +125°C、AVDD = 3.0V 至 5.5V、DVDD = 2.7V 至 5.5V、V_{INP} = −1V 至 +1V,以及 SNSN = AGND;典型值规格的条件为:T_A = 25°C、AVDD = 5V、DVDD = 3.3V,以及 f_{CLKIN} = 10MHz(除非另 有说明)

	参数	测试条件	最小值	典型值	最大值	单位	
模拟输入							
C _{IN}	输入电容	f _{CLKIN} = 10MHz		2		pF	
R _{IN}	输入电阻	INP 引脚至 AGND,SNSN = AGND	0.05	2.4		GΩ	
I _{IB}	输入偏置电流(1)	INP 引脚,INP = AGND	-10	±3	10	nA	
CMTI	共模瞬态抗扰度		150			V/ns	
直流精度							
Eo	偏移误差 ⁽¹⁾	$T_A = 25^{\circ}C$, INP = AGND	-0.9	±0.1	0.9	mV	
TCEO	失调电压误差温漂 ⁽³⁾			3	6.5	µV/°C	
E _G	增益误差(1)	初始值,T _A = 25℃, V _{INP} = 1V 或 V _{INP} = ~1V	-0.25	±0.02	0.25	%	
TCE _G	增益误差温漂 ⁽⁴⁾		-35	±10	35	ppm/°C	
INL	积分非线性(2)	分辨率:16位	-6	±1	6	LSB	
DNL	微分非线性	分辨率:16位	-0.99		0.99	LSB	
PSRR	电源抑制比	AVDD 直流 PSRR,IN = AGND, AVDD 从 3.3V 到 5V,在标称值附近有 ±10% 的变 化		-83		dB	
		AVDD 交流 PSRR,IN = AGND, AVDD 具有 10kHz/100mV 纹波		-63			
交流精度							
SNR	信噪比	$V_{IN} = 2V_{PP}$, $f_{IN} = 1kHz$	84.5	89		dB	
SINAD	信噪比 + 失真	$V_{IN} = 2V_{PP}$, $f_{IN} = 1kHz$	77	88		dB	
THD	总谐波失真 ⁽⁵⁾	$V_{IN} = 2V_{PP}$, $f_{IN} = 1kHz$		-91	-80	dB	
数字输入 ((具有施密特触发的 CMOS 逻辑)	·					
I _{IN}	输入电流	$DGND \leqslant V_{IN} \leqslant DVDD$			7	μA	
C _{IN}	输入电容			4		pF	
V _{IH}	高电平输入电压		0.7 x DVDD		DVDD + 0.3	V	
V _{IL}	低电平输入电压		-0.3		0.3 x DVDD	V	
数字输 出((CMOS)						
C _{LOAD}	输出负载电容	f _{CLKIN} = 10MHz		15	30	pF	
V _{OH}	高电平输出电压	I _{OH} = -4mA	DVDD - 0.4			V	
V _{OL}	低电平输出电压	I _{OL} = 4mA			0.4	V	
电源							
I _{AVDD}	高侧电源电流			5.3	7	mA	
I _{DVDD}	低侧电源电流	C _{LOAD} = 15pF		3.6	5	mA	
AVDD _{UV}	高侧欠压检测阈值	AVDD 上升	2.4	2.6	2.8	V	
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	回閃入ഥ包閉閉但	AVDD 下降	1.9 2.05		2.2	V	
מחעת	在個友工藝測詞店	DVDD 上升	2.3	2.5	2.7	V	
DVDD _{UV}	低侧欠压检测阈值	DVDD 下降	1.9	2.05	2.2	v	

(1) 典型值包括一个 Σ 统计变化。

(2) 根据定义,积分非线性是指距离穿过理想 ADC 传递函数端点的直线之间的最大偏差,

以 LSB 的数量表示,或以指定线性满标量程 FSR 的百分比表示。 (3) 使用框方法计算失调电压误差温漂,如以下公式所述:

(3) 使用框方法计算关调电压误差温禄,如以下公式用述 TCE₀ = (value_{MAX} - value_{MIN}) / TempRange

 (4) 使用框方法计算增益误差温漂,如以下公式所述: TCE_G (ppm) = ((value_{MAX} - value_{MIN}) / (value x TempRange)) X 10⁶


(5) THD 是前五个高次谐波幅度的均方根和与基波幅度之比。



6.14 开关特性


	参数	测试条件	最小值	典型值	最大值	单位
t _H	CLKIN 上升沿之后的 DOUT 保持时间	C _{LOAD} = 15pF	10			ns
t _D	CLKIN 的上升沿至 DOUT 有效延迟	C _{LOAD} = 15pF			35	ns
+	DOUT L1.HID	10% 至 90%,2.7V \leqslant DVDD \leqslant 3.6V,C $_{\rm LOAD}$ = 15pF		2.5	6	ns
t _r	DOUT 上升时间	10% 至 90%,4.5V \leqslant DVDD \leqslant 5.5V,C $_{\rm LOAD}$ = 15pF		6	115	
+.		10% 至 90%,2.7V \leqslant DVDD \leqslant 3.6V,C $_{\rm LOAD}$ = 15pF		2.2	6	ns
t _f	DOUT 下降时间	10% 至 90%,4.5V \leqslant DVDD \leqslant 5.5V,C $_{\rm LOAD}$ = 15pF	2.9			115
t _{START}	器件启动时间	AVDD 从 0V 变化为 3.0V, DVDD ≥ 2.7V 时位流有 效,0.1% 稳定时间		30		μs

6.15 时序图






6.16 绝缘特性曲线






6.17 典型特性

适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)






适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)



Copyright © 2025 Texas Instruments Incorporated




适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)






适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)



Copyright © 2025 Texas Instruments Incorporated




适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)






适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)



Copyright © 2025 Texas Instruments Incorporated



适用条件为:AVDD = 5V,DVDD = 3.3V,V_{INP} = -1V 至 1V,SNSN = AGND,f_{CLKIN} = 10MHz,且 sinc₃ 滤波器的 OSR = 256(除非另有说明)





7 详细说明

7.1 概述


AMC0x36 是一款单通道、二阶 CMOS Δ Σ 调制器,具有高阻抗输入,专为高分辨率电压测量而设计。转换器的 隔离式输出 (DOUT) 提供由数字 1 和 0 组成的位流,与施加于 CLKIN 引脚的外部时钟同步。此串行输出的平均时 间与模拟输入电压成正比。

调制器将量化噪声转移到高频;因此,在器件输出端使用低通数字滤波器(如 Sinc 滤波器)来提高总体性能。该 滤波器还可将较高采样率的1位数据流转换为较低速率(抽取)的较高位数据字。使用微控制器(μC)或现场可 编程门阵列(FPGA)来实现滤波器。

整体性能(速度和分辨率)取决于所选的适当过采样率(OSR)和滤波器类型。OSR 越高,分辨率就越高,而运行时的刷新率越低。OSR 越低,分辨率就越低,但提供的数据刷新率越高。该系统支持灵活的数字滤波器设计,并 且模数转换结果能够在 OSR = 256 的情况下实现超过 89dB 的动态范围。

基于二氧化硅 (SiO₂) 的电容隔离栅支持高水平的磁场抗扰度,请参阅 *ISO72x 数字隔离器磁场抗扰度* 应用手册。 AMC0x36 使用开关键控 (OOK) 调制方案,通过隔离栅传输数据。这种调制方案加上隔离栅的特性,可确保在嘈 杂环境中实现高可靠性,并具有高共模瞬态抗扰度。

7.2 功能方框图






7.3 特性说明

7.3.1 模拟输入

INP 引脚的高阻抗输入缓冲器为二阶开关电容器前馈 Δ Σ 调制器供电。调制器将模拟信号转换为通过隔离栅传输 的比特流,如 *隔离通道信号传输* 部分所述。

为了减少失调电压和温漂,输入缓冲器会以设置为 f_{CLKIN}/16 的斩波频率进行斩波稳定。图 7-1 展示了由 10MHz 调制器时钟的斩波频率生成的 625kHz 杂散。



sinc³ 滤波器,OSR = 1,f_{CLKIN} = 10MHz,f_{IN} = 1kHz

图 7-1. 量化噪声整形

模拟输入信号受到以下两种限制。首先,如果输入电压超出 *绝对最大额定值*表中规定的值,则将输入电流限制为 10mA。该限制是器件输入静电放电 (ESD) 二极管导通所致。其次,只有当输入电压保持在线性满标量程范围 (V_{FSR})内时,才能指定线性度和噪声性能。V_{FSR}在 *建议运行条件*表中提供。



7.3.2 调制器

图 7-2 概念化了 AMC0x36 中实现的二阶开关电容器前馈 $\Delta \Sigma$ 调制器。从输入电压 $V_{IN} = (V_{INP} - V_{SNSN})$ 中减 去 1 位数模转换器 (DAC) 的输出 V_5 。该减法在第一积分器级的输入端提供模拟电压 V_1 。第一个积分器的输出馈 送第二积分器级的输入。第二积分的结果是输出电压 V_3 ,即 V_{IN} 和 V_2 输出相加。 V_{IN} 是输入信号, V_2 是第一个 积分器。根据所得电压 V_4 的值,比较器的输出将改变。在这种情况下, 1 位 DAC 通过改变相关的模拟输出电压 V_5 ,对下一个时钟脉冲做出响应。因而会导致积分器向相反方向移动,并强制积分器输出值跟踪平均输入值。





图 7-2. 二阶调制器的方框图

7.3.3 隔离通道信号传输

如图 7-3 中所示,AMC0x36 使用开关键控 (OOK) 调制方案跨过基于 SiO₂ 的隔离栅传输调制器输出位流。发送驱 动器 (TX) 如 *功能方框图* 中所示。TX 跨过隔离栅发送一个内部生成的高频载波来表示数字一。而 TX 不发送信号则表示数字*零*。AMC0x36 内使用的载波标称频率为 480MHz。

AMC0x36 传输通道经过优化,可实现超高共模瞬态抗扰度 (CMTI) 和超低辐射发射。高频载波和 RX/TX 缓冲器开 关会导致这些发射。





7.3.4 数字输出

OV 输入信号在理想状态下会生成 50% 时间处于高电平的位流(由1和0组成)。1V 输入会生成 90.0% 时间处于高电平的位流(由1和0组成)。当分辨率为 16 位时,该百分比在理想情况下对应于代码 58982。-1V 输入会 生成 10.0% 时间处于高电平的位流(由1和0组成)。当分辨率为 16 位时,该百分比在理想情况下对应于代码 6554。这些输入电压也是 AMCOx36 的指定线性范围。如果输入电压值超出该范围,则随着量化噪声的增大,调制器的输出会表现出越来越明显的非线性行为。输入电压 ≤-1.25V 时,调制器输出以恒定的 0 位流进行削波。输入电压 ≥1.25V 时,调制器输出也会以恒定的 1 位流进行削波。但是在这种情况下,AMCOx36 每 128 个时钟周期生成一个 1 或 0,以指示器件工作正常。如果输入为负满标量程,则生成一个 1;如果输入为正满标量程,则生成一个 0。更多详细信息,请参阅 满标量程输入情况下的输出行为 部分。图 7-4 展示了输入电压与输出调制器信 号间的关系。



图 7-4. 调制器输出与模拟输入间的关系

对于任何输入电压 V_{IN} = (V_{INP} - V_{SNSN})值,可使用以下公式计算输出位流中1的密度。唯一的例外是满标量程输入信号。请参阅 *满标量程输入情况下的输出行为*部分。

 $\rho = (|V_{Clipping}| + V_{IN}) / (2 \times V_{Clipping})$

(1)

7.3.4.1 满标量程输入情况下的输出行为

如果向 AMC0x36 施加满标量程输入信号,则该器件会每经过 128 位在 DOUT 生成一个 1 或 0。图 7-5 展示了此 过程的时序图。根据所检测信号的实际极性,生成一个 1 或 0。满标量程信号定义为 |V_{INP} - V_{SNSN} | ≥ | V_{Clipping}|。通过这种方式,可以在系统级对缺少 AVDD 和满标量程输入信号进行区分。有关诊断数字位流的代码 示例,请参阅*使用 C2000™ 可配置逻辑块 (CLB) 诊断 Δ Σ 调制器位流*应用手册。




图 7-5. AMC0x36 的满标量程输出



7.3.4.2 高侧电源缺失情况下的输出行为

如果缺少高侧电源 (AVDD),则器件在输出端提供恒定的逻辑 0 位流,DOUT 始终为低电平。图 7-6 展示了此过 程的时序图。每 128 个时钟脉冲不会生成 1,从而将此条件与有效的负满标量程输入区分开来。该特性有助于识 别电路板上的高侧电源问题。有关诊断数字位流的代码示例,请参阅*使用 C2000™ 可配置逻辑块 (CLB) 诊断 Δ Σ 调制器位流*应用手册。




图 7-6. 高侧电源缺失情况下 AMC0x36 的输出



7.4 器件功能模式

AMC0x36 在以下其中一种状态下运行:

- 关断状态:器件的低侧 (DVDD) 低于 DVDD_{UV} 阈值。器件无响应。DOUT 处于高阻态状态。在内部,DOUT 和 CLKIN 由 ESD 保护二极管钳位到 DVDD 和 DGND。
- 高侧电源缺失:器件的低侧 (DVDD) 已供电并在 建议运行条件 中列出的限制范围内。高侧电源 (AVDD) 低于 AVDD_{UV} 阈值。该器件输出一个逻辑 0 的恒定位流,如 高侧电源缺失情况下的输出行为 部分所述。
- 模拟输入超范围(正满标量程输入): AVDD 和 DVDD 处于建议运行条件内。但模拟输入电压 V_{IN} = (V_{INP} V_{SNSN})高于最大削波电压 (V_{Clipping, MAX})。该器件每隔 128 个时钟周期输出一个逻辑 0 的恒定位流,如 *满标 量程输入情况下的输出行为* 部分所述。
- 模拟输入欠范围(负满标量程输入): AVDD 和 DVDD 处于建议运行条件内。但模拟输入电压 V_{IN} = (V_{INP} V_{SNSN})低于最小削波电压(V_{Clipping, MIN})。该器件每隔 128 个时钟周期输出一个逻辑 1 的恒定位流,如 *满标 量程输入情况下的输出行为* 部分所述。
- 正常运行:AVDD、DVDD 和 VIN 处于建议运行条件内。该器件输出一个数字位流,如 数字输出部分所述。

表 7-1 列出了运行模式。

工作 模式	AVDD	DVDD	V _{IN}	器件 响应							
关闭	无关	V _{DVDD} < DVDD _{UV}	无关	DOUT 处于高阻态状态。在内部,DOUT 和 CLKIN 由 ESD 保护二极管钳位到 DVDD 和 DGND。							
高侧电源缺失	V _{AVDD} < AVDD _{UV}	有效 ⁽¹⁾	无关	该器件输出一个逻辑 0 的恒定位流,如 <i>高侧电源</i> 缺失情况下的输出行为部分所述。							
输入超范围	有效 ⁽¹⁾	有效 ⁽¹⁾	V _{IN} > V _{Clipping, MAX}	该器件每隔 128 个时钟周期输出一个逻辑 0 的恒 定位流,如 <i>满标量程输入情况下的输出行为</i> 部分 所述。							
输入欠范围	有效 ⁽¹⁾	有效 ⁽¹⁾	VIN < V _{Clipping, MIN}	该器件每隔 128 个时钟周期输出一个逻辑 1 的恒 定位流,如 <i>满标量程输入情况下的输出行为</i> 部分 所述。							
正常运行	有效 ⁽¹⁾	有效 ⁽¹⁾	有效 ⁽¹⁾	正常运行							

表 7-1. 器件运行模式

(1) 有效表示该值在建议运行条件内。



8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格, TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途,以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

交流线路供电电源分为两个或更多个彼此电隔离的电压域。例如,高压域包括交流电网、直流链路和用于功率因数校正 (PFC) 的功率级。低压域包括系统控制器和人机界面。出于安全原因, PFC 控制器必须测量交流线路电压值,同时保持与交流电源的电隔离。凭借高阻抗输入和电隔离输出, AMC0x36 可实现此测量。

8.2 典型应用

图 8-1 展示了检测三相交流系统线路电压的简化电路原理图。所有三个电压均根据中性点进行测量。这样,三个 AMC0x36 器件就可以在输入侧共享公共隔离电源。

L1 相位的交流线路电压在高阻抗电阻分压器的底部电阻 (RSNS) 上分压至 ±1V 电平。AMC0x36 (器件 1) 检测 RSNS 两端的电压。在隔离栅的另一侧,器件 1 输出一个表示 L1 至中性点电压的串行比特流。器件 2 和器件 3 分别以相同的方式检测 L2 和 L3 线电压。隔离式直流/直流转换器电路从低压侧生成通用 AVDD 电源。一种低成本的解决方案基于推挽式驱动器 SN6501 和支持所需隔离电压额定值的变压器。






图 8-1. 在典型应用中使用 AMC0x36



8.2.1 设计要求

表 8-1 列出了此典型应用的参数。

表 8-1. 设计要求 意数 值 系统输入电压(相对中性点) 230V_{RMS}±10%,50Hz 高侧电源电压 5V 低侧电源电压 5V 电阻器最大工作电压 3.3V 电阻器 (RSNS) 两端的压降(用于实现线性响应) ±1V(最大值) 流经电阻分压器的电流, I_{CROSS} 200 μ A (最大值)

8.2.2 详细设计过程

峰值输入电压为 230V × √2 × 1.1 = 360V。200 µ A 最大交叉电流要求决定了电阻分压器的总阻抗为 1.8M Ω。电阻分压器的阻抗由顶部电阻决定(<u>典型应用</u>中的示例为 R1 和 R2)。单位电阻允许的最大压降规定为 125V。因此,电阻分压器顶部的最小单位电阻数量为 360V / 125V ≅ 3。计算出的单位值为 1.8M Ω/3 = 600k Ω, E96 系列中下一个最接近的值为 604k Ω。

RSNS 的大小应确保最大输入电压 (360V) 下的压降等于 AMC0x36 的线性满标量程输入电压 (V_{FSR})。RSNS 的计 算公式为:RSNS = V_{FSR} / (V_{Peak} - V_{FSR}) × R_{TOP}。R_{TOP} 是顶部电阻器串的总值 (3 × 604k Ω = 1.812M Ω)。 RSNS 的结果值为 5.05k Ω 。E96 系列下一个最接近的值为 4.99k Ω 。

表 8-2 总结了电阻分压器的设计。

参数	值
单位电阻值,R _{TOP}	604k Ω
R _{TOP} 中的单位电阻数 =	3
检测电阻值,RSNS	4.99k Ω
总电阻值 (R _{TOP} + RSNS)	1.817M Ω
通过电阻分压器产生的电流,I _{CROSS}	198.1 µ A
检测电阻 RSNS 两端产生的满标量程压降	989mV
R _{TOP} 单位电阻中耗散的峰值功率	23.7mW
电阻分压器中耗散的总峰值功率	71.3mW

表 8-2. 电阻器值示例



8.2.2.1 输入滤波器设计

在器件之前放置一个 RC 滤波器可提高信号路径的信噪比性能。当频率接近 ΔΣ 调制器采样频率 (通常为 10MHz)时,调制器会将输入噪声折返至低频范围内。使用 RC 滤波器的目的是将高频噪声衰减至低于测量所需 的噪声水平。在实践中,比调制器频率低两个数量级的截止频率可以产生良好的效果。

大多数电压检测应用在隔离式调制器之前使用高阻抗电阻分压器来降低输入电压。在这种情况下,单个电容器(如图 8-2 所示)足以对输入信号进行滤波。对于 (R1 + R2) >> RSNS,输入滤波器的截止频率为 1 / (2 × π × RSNS × C5)。例如, RSNS = 10kΩ 且 C5 = 100pF 时,截止频率为 160kHz。




图 8-2. 输入滤波器

8.2.2.2 位流滤波

调制器产生一个位流供数字滤波器处理,从而获得与输入电压成比例的数字。方程式 2 展示了 sinc³ 型滤波器, 该滤波器非常简单,设计和构建这个滤波器所需的工作量和硬件资源都非常少。

$$H(z) = \left(\frac{1-z^{-OSR}}{1-z^{-1}}\right)^3$$

(2)

这种滤波器采用二阶调制器的最小硬件量(数字选通器数)提供出色的输出性能。本文档中的所有特征均采用 sinc³ 滤波器完成。该滤波器的过采样率 (OSR) 为 256,输出字宽为 16 位。

*将 ADS1202 与 FPGA 数字滤波器结合以在电机控制应用中测量电流*应用手册提供了一个示例代码。该示例代码 可在 FPGA 中实施 sinc³ 滤波器。可从 www.ti.com 下载该应用手册。

对于调制器输出位流滤波,建议使用 TI 的 C2000 或 Sitara 微控制器系列中的器件。这些系列支持多通道专用硬 接线滤波器结构,通过为每个通道提供两条滤波路径,显著简化了系统级设计。一条路径为控制环路提供高精度 结果,另一条路径提供快速响应路径,用于过流检测。

可从 www.ti.com 下载 Δ Σ 调制器滤波器计算器。该计算器有助于设计滤波器以及选择正确的 OSR 和滤波器阶数,以实现所需的输出分辨率和滤波器响应时间。



8.2.3 应用曲线

通常使用有效位数 (ENOB) 来比较 ADC 和 $\Delta \Sigma$ 调制器的性能。下图展示了 AMC0x36 在不同过采样率下的 ENOB。




图 8-3. 测得的有效位数与过采样率间的关系

8.3 最佳设计实践

AMC0x36器件通电时,请勿使其模拟输入端(INP引脚)保持断开状态。如果该器件的输入保持悬空,则该器件的输出无效。

请勿将保护二极管连接到 AMC0x36 的输入端 (INP 引脚)。二极管漏电流可能会引入显著的测量误差,尤其是在高温下。输入引脚由 ESD 保护电路和外部电阻分压器的高阻抗实施保护,防止受高电压损坏。



8.4 电源相关建议

在典型应用中,AMC0x36的高侧电源 (AVDD) 由隔离式直流/直流转换器从低侧电源 (DVDD) 生成。一种低成本的方案基于推挽式驱动器 SN6501 和支持所需隔离电压额定值的变压器。

AMC0x36 无需任何特定的上电时序。高侧电源 (AVDD) 通过与低 ESR、1µF 电容器 (C2) 并联的低 ESR、100nF 电容器 (C1) 进行去耦。低侧电源 (DVDD) 同样通过与低 ESR、1µF 电容器 (C4) 并联的低 ESR、100nF 电容器 (C3) 进行去耦。将所有四个电容器 (C1、C2、C3 和 C4) 尽可能靠近器件放置。图 8-4 展示了 AMC0x36 的去耦 图。




图 8-4. AMC0x36 去耦


在应用中出现的适用直流偏置条件下,确保电容器能够提供足够的 有效 电容。在实际条件下,通常仅使用多层陶 瓷电容器 (MLCC) 标称电容的一小部分。在选择这些电容器时,应考虑到这个因素。此问题在低厚度电容器中尤 为严重,在该类电容器中,电容器越薄,电介质电场强度越大。知名电容器制造商提供了电容与直流偏置关系曲 线,这大大简化了元件的选型。

8.5 布局

8.5.1 布局指南

*布局示例*部分提供了布局建议,其中详细说明了去耦电容器和滤波电容器的放置尤为关键。去耦电容器和滤波电容器应尽可能靠近 AMC0x36 输入引脚放置。

8.5.2 布局示例





9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档:

- 德州仪器 (TI), 隔离相关术语 应用手册
- 德州仪器 (TI), 半导体和 IC 封装热指标 应用手册
- 德州仪器 (TI), /SO72x 数字隔离器磁场抗扰度 应用手册
- 德州仪器 (TI), /SO72x 数字隔离器磁场抗扰度 应用手册
- 德州仪器 (TI), 使用 C2000™ 可配置逻辑块 (CLB) 诊断 △ Σ 调制器位流 应用手册
- 德州仪器 (TI),将 ADS1202 与 FPGA 数字滤波器结合,以便在电机控制应用中测量电流 应用手册
- 德州仪器 (TI), Δ Σ 调制器滤波器计算器 设计工具

9.2 接收文档更新通知

要接收文档更新通知,请导航至 ti.com 上的器件产品文件夹。点击*通知*进行注册,即可每周接收产品信息更改摘要。有关更改的详细信息,请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

TI E2E[™] 中文支持论坛是工程师的重要参考资料,可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题,获得所需的快速设计帮助。

链接的内容由各个贡献者"按原样"提供。这些内容并不构成 TI 技术规范,并且不一定反映 TI 的观点;请参阅 TI 的使用条款。

9.4 商标

TI E2E[™] is a trademark of Texas Instruments. 所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序,可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级,大至整个器件故障。精密的集成电路可能更容易受到损坏,这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

TI术语表 本术语表列出并解释了术语、首字母缩略词和定义。

Copyright © 2025 Texas Instruments Incorporated



10 修订历史记录

注:以前版本的页码可能与当前版本的页码不同

Changes from DECEMBER 9, 2024 to MAY 19, 2025 (from Revision * (December 2024) to Revision A (May 2025))

Page

•	将 AMC0336 器件状态从 <i>产品预发布</i> 更改为 <i>量产数据</i> 1
•	将 R _{IN} 规格从 0.1GΩ(最小值)、1GΩ(典型值)更改为 0.05GΩ(最小值)、2.4GΩ(典型值)10
•	将 TCE _O 从 3.5µV/°C (典型值) 、8.5µV/°C (最大值) 更改为 3µV/°C (典型值) 、6.5µV/°C (最大值) 10
•	将 SNR (最小值)从 86dB 更改为 84.5dB10
•	将 AVDD _{UV} (上升) (最大值)从 2.7V 更改为 2.8V10
•	将 AVDD _{UV} (下降)从 2.0V(典型值)、2.1V(最大值)更改为 2.05V(典型值)、2.2V(最大值)10
•	将 DVDD _{UV} (下降)从 2.0V(典型值)、2.1V(最大值)更改为 2.05V(典型值)、2.2V(最大值)10
•	更改了 典型特性 部分

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更,恕不另行通知, 且不会对此文档进行修订。有关此数据表的浏览器版本,请查阅左侧的导航栏。



PACKAGING INFORMATION

Orderable part number	Status	Material type	Package Pins	Package qty Carrier	RoHS	Lead finish/	MSL rating/	Op temp (°C)	Part marking
	(1)	(2)			(3)	Ball material	Peak reflow		(6)
						(4)	(5)		
AMC0236DR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	C0236
AMC0236DR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	C0236
AMC0236DR.B	Active	Production	SOIC (D) 8	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
AMC0336DWVR	Active	Production	SOIC (DWV) 8	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	AMC0336

⁽¹⁾ **Status:** For more details on status, see our product life cycle.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF AMC0336 :



www.ti.com

• Automotive : AMC0336-Q1

NOTE: Qualified Version Definitions:


• Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



www.ti.com

TAPE AND REEL INFORMATION





QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*A	Il dimensions are nominal												
	Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
	AMC0236DR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
	AMC0336DWVR	SOIC	DWV	8	1000	330.0	16.4	12.15	6.2	3.05	16.0	16.0	Q1



www.ti.com

PACKAGE MATERIALS INFORMATION

27-Jun-2025



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
AMC0236DR	SOIC	D	8	3000	353.0	353.0	32.0
AMC0336DWVR	SOIC	DWV	8	1000	353.0	353.0	32.0

D0008A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.

- 2. This drawing is subject to change without notice.
- 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- 4. This dimension does not include interlead flash.
- 5. Reference JEDEC registration MS-012, variation AA.



D0008A

EXAMPLE BOARD LAYOUT

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



D0008A

EXAMPLE STENCIL DESIGN

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

9. Board assembly site may have different recommendations for stencil design.



DWV0008A



SOIC - 2.8 mm max height

SOIC



NOTES:

- 1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing
- Per ASME Y14.5M.
 This drawing is subject to change without notice.
 This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.




DWV0008A

EXAMPLE BOARD LAYOUT

SOIC - 2.8 mm max height

SOIC



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.

6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



EXAMPLE STENCIL DESIGN

DWV0008A

SOIC - 2.8 mm max height

SOIC



NOTES: (continued)



^{7.} Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

^{8.} Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI"按原样"提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担 保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验 证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。 严禁以其他方式对这些资源进行 复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索 赔、损害、成本、损失和债务,TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 版权所有 © 2025,德州仪器 (TI) 公司