

AM275x 信号处理微控制器

1 特性

处理器内核：

- 双核或四核 Arm® Cortex® R5F CPU，每个内核运行频率高达 1GHz
 - 32KB 指令高速缓存，每个 CPU 内核具有 64 位 ECC
 - 4x8KB 关联
 - 每 64 位受单错校正、双错检测 ECC 保护
 - 32KB 数据高速缓存，每个 CPU 内核具有 64 位 ECC
 - 4x8KB 关联
 - 每 64 位受单错校正、双错检测 ECC 保护
 - 每个内核 64KB 紧耦合存储器 (TCM)，具有 32 位 ECC
 - 每 64 位受单错校正、双错检测 ECC 保护
 - 两组 (A 和 B)，各为 32KB
 - B 组分为 B0 和 B1，各为 16KB
 - 锁步模式下 CPU0 的 128KB TCM
 - 高达 128KB 远程 L2 高速缓存
 - 32 字节高速缓存行
 - 高达 128KB L2 高速缓存，覆盖高达 16MB 的可高速缓存空间
 - 只读，8 路高速缓存
 - 快速本地复制 (FLC) 支持
 - 对于每个集群，支持锁步或独立双核运行
- 单核或双核 C7x DSP，每个内核运行频率高达 1GHz
 - L1 存储器架构
 - 每个内核 32KB 指令高速缓存
 - 每个内核 64KB 数据高速缓存
 - L2 存储器架构
 - 2.25MB，在 L2 SRAM 上具有 ECC 保护
 - 2MB “主” 区段
 - 256KB “辅助” 区段
 - DSP0 上的矩阵乘法加速器版本 2f (MMA2F)
 - 2 个异步音频采样速率转换器 (ASRC)
 - 140dB 信噪比 (SNR)
 - 每个 ASRC 最多 8 对输入和输出流 (总共多达 16 个通道)
 - 输入和输出采样速率为 8KHz 至 216KHz
 - 16、18、20、24 位数据输入/输出

存储器子系统：

- 片上共享 SRAM 高达 6MB
- 远程低延迟 L2 高速缓存 (RL2)，软件可编程，从 SRAM 分配
- SMS 子系统内的 432KB 片上 SRAM
 - SMS 子系统中具有 SECDED ECC 的 256KB 片上 RAM
 - SMS 子系统中具有 SECDED ECC 的 176KB 片上 RAM，用于 TI 安全固件

闪存和存储器接口：

- 2 个闪存子系统 (FSS)，支持八路串行外设接口 (1.8V 和 3.3V、SDR 高达 166MHz、DDR 高达 166MHz)，完全支持 XIP (就地执行)，可用于
 - 1 个 FSS，支持 OSPI OptiFlash 存储器技术、固件无线升级 (FOTA) 和实时高级加密标准 (OTFA)
 - 1 个 FSS，支持 OSPI 或 HyperRAM
 - RAM 扩展
- 1 个 8 位多媒体卡/安全数字 (eMMC/SD) 接口

通用连接：

- 5 个多通道音频串行端口 (McASP)
 - 高达 50MHz 的发送和接收时钟
 - 5 个 McASP 上具有多达 26 个串行数据引脚并具有独立的 TX 和 RX 时钟
 - 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式
 - 支持数字音频接口传输 (SPDIF、IEC60958-1 和 AES-3 格式)
 - 用于发送和接收的 FIFO 缓冲器 (256 字节)
 - 支持音频基准输出时钟
- 8 个通用异步 RX-TX (UART) 模块
- 5 个串行外设接口 (SPI) 控制器
- 8 个内部集成电路 (I2C) 端口
- 5 个支持 CAN-FD 的模块化控制器局域网 (MCAN) 模块
- 3 个增强型脉宽调制器 (ePWM) 模块
- 6 个增强型捕捉 (ECAP) 模块
- 1 个具有 4MSPS 最大采样速率的 12 位模数转换器 (ADC)
- 多达 167 个通用 I/O (GPIO)

高速接口

- 支持集成以太网交换机 (总共 2 个外部端口)
 - RMII (10/100) 或 RGMII (10/100/1000)
 - IEEE 1588 (附件 D、附加 E 和附加 F，以及 802.1AS PTP)



- 支持 802.1Qav (eAVB)
- 第 45 条 MDIO PHY 管理规范
- 基于 ALE 引擎的数据包分类器，具有 512 个分类器
- 优先级流量控制
- 四个 CPU 硬件中断节奏
- 硬件中的 IP/UDP/TCP 校验和卸载
- USB 2.0
 - 可配置为 USB 主机、USB 器件或 USB 双角色器件的端口
 - 集成了 USB VBUS 检测

安全性：

- 硬件安全模块 (HSM)
 - 专用双核 ARM Cortex-M4F 安全协处理器，通过专用互联实现安全性
 - 用于隔离式处理的专用安全 DMA 和 IPC 子系统
- 安全启动支持
 - 硬件强制可信根 (RoT)
 - 支持通过备用密钥转换 RoT
 - 支持接管保护、IP 保护和防回滚保护
- 支持加密加速
 - 会话感知型加密引擎可基于输入数据流自动切换密钥材料
 - 支持加密内核
 - AES - 128/192/256 位密钥大小
 - SHA2 - 224/256/384/512 位支持
 - 具有真随机数生成器的 DRBG
 - 可在 RSA/ECC 处理中提供帮助的 PKA (公钥加速器)：RSA 4096 位，ECDSA、SM2DSA、Curve25519/448
 - 支持中国加密算法：SM3 和 SM4
 - DMA 支持
- 调试安全性
 - 受安全软件控制的调试访问
 - 安全感知调试
- 支持可信执行环境 (TEE)
 - 基于 Arm TrustZone® 的 TEE
 - 可实现隔离的广泛防火墙支持
 - 安全看门狗/计时器/IPC
- 安全存储支持
- 在 XIP 模式下 OSPI 接口支持实时加密

功能安全：

- 以功能安全合规型为目标 [汽车]
 - 专为功能安全应用开发
 - 可提供用于 ISO 26262 功能安全系统设计的文档
 - 以系统功能达到 ASIL-D 级为目标
 - 以硬件完整性高达 ASIL-B 级为目标
 - 安全相关认证

- 计划通过 ISO 26262 认证

电源管理：

- 设备管理器支持的电源模式：
 - 有效
 - 待机
 - IO 保持

引导选项：

- UART
- I2C EEPROM
- OSPI NOR/NAND 闪存
- SD 卡
- eMMC
- USB (主机) 大容量存储
- 从外部主机进行 USB (设备) 引导 (DFU 模式)
- 以太网

技术/封装：

- 符合面向汽车应用的 AEC-Q100 标准
- 16nm FinFET 技术
- 15.8mm x 15.8mm，0.8mm 间距，361 引脚 FCCSP

2 应用

- 汽车：

- 高级音频设备
- 音频放大器

- 音频网关
- **AVAS** - 声学车辆警报系统
- 主动噪声消除/道路噪声消除
- 数字驾驶舱

3 说明

AM275x 系列高集成度、高性能微控制器基于 Arm® Cortex R5F 和 C7x 浮点 DSP 内核。借助该微控制器，原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够将具有强大软件支持和丰富用户界面的器件快速推向市场。该器件为全集成混合处理器设计提供了出色灵活性

主要特性和优势：

- 丰富的音频接口，可与 5 个 McASP 外设进行连接
- 支持系统级连接的外设，例如 2 端口千兆位以太网、USB、OSPI/QSPI、CAN-FD、UART、SPI 和 GPIO。
- 通过内置硬件安全模块 (HSM) 支持最新的网络安全要求。
- 一个或两个双核 R5F 集群，每个集群具有 128KB TCM (每个内核 64KB) 和多达两个 C7x DSP 内核，每个 C7x DSP 具有 2.25MB L2 SRAM，从而大大减少了对外部存储器的需求。

封装信息

器件型号	封装 ⁽¹⁾	本体尺寸和间距 ⁽²⁾
AM275xxxxxxxxxx	ANJ (FCCSP , 361)	15.8mm x 15.8mm，间距为 0.8mm，焊球数为 361
AM275xxxxxxxxxxQ1	ANJ (FCCSP , 361)	15.8mm x 15.8mm，间距为 0.8mm，焊球数为 361


(1) 有关更多信息，请参阅 [机械、封装和可订购信息](#)。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

3.1 功能方框图

图 3-1 是 AM275x 的功能方框图。

图 3-1. 功能方框图



内容

1 特性	1	6.11 热阻特性.....	73
2 应用	3	6.12 时序和开关特性.....	74
3 说明	3	7 详细说明	148
3.1 功能方框图.....	4	7.1 概述.....	148
4 器件比较	6	7.2 功能方框图.....	149
4.1 相关产品.....	7	7.3 处理器子系统.....	150
5 端子配置和功能	8	8 应用、实施和布局	151
5.1 引脚图.....	8	8.1 器件连接和布局基本准则.....	151
5.2 引脚属性.....	9	8.2 外设和接口的相关设计信息.....	152
5.3 信号说明.....	41	8.3 时钟布线指南.....	157
5.4 引脚连接要求.....	61	9 器件和文档支持	158
6 规格	62	9.1 器件命名规则.....	158
6.1 绝对最大额定值.....	62	9.2 工具与软件.....	161
6.2 用于 AEC-Q100 器件的静电放电 (ESD).....	63	9.3 文档支持.....	161
6.3 用于非 AEC - Q100 器件的静电放电 (ESD).....	63	9.4 支持资源.....	161
6.4 上电小时数 (POH) 摘要.....	63	9.5 商标.....	161
6.5 汽车温度曲线.....	64	9.6 静电放电警告.....	161
6.6 建议运行条件.....	64	9.7 术语表.....	161
6.7 运行性能点.....	65	10 修订历史记录	162
6.8 功耗摘要.....	65	11 机械、封装和可订购信息	163
6.9 电气特性.....	66	11.1 封装信息.....	163
6.10 一次性可编程 (OTP) 电子保险丝的 VPP 规格.....	72		

4 器件比较

表 4-1 对各器件进行了比较，突出显示了其中的差异。

备注

此表中所列特性的可用性是共享 IO 引脚的函数，在函数中，与许多特性相关的 IO 信号会多路复用到有限数量的引脚。应使用 **SysConfig** 工具为引脚分配信号功能。这将帮助您更好地理解与引脚多路复用相关的限制。

表 4-1. 器件比较

特性	参考名称	AM27542	AM27522	AM27521
WKUP_CTRL_MMR_CFG0_JTAG_USER_ID[31:13] 按器件“特性”代码的寄存位值（有关器件特性的更多信息，请参阅 器件命名约定 ）				
处理器和加速器				
速度等级		请参阅 运行性能点		
MAIN 域中的 Arm Cortex-R5F	R5FSS	四核	双核	
器件管理子系统	WKUP_R5F	单核		
硬件安全模块	HSM	是		
加密加速器	安全性	是		
C7x 浮点，矢量 DSP	C7x256V DSP	双核	单核	
异步音频采样率转换器	ASRC	两个	一个	
安全与安防				
符合 AEC-Q100 标准	Q1	是 ⁽¹⁾		
程序和数据存储				
片上共享存储器 (RAM)	OCSRAM	最大 6MB ⁽²⁾ 请参阅 器件命名约定		
R5F 紧耦合存储器 (TCM)	TCM	256KB		
外设				
模块化控制器区域网接口，具有完整 CAN-FD	MCAN	5		
通用 I/O	GPIO	最多 177（支持最多 21 个 IO 保持）		
内部集成电路接口	I2C	8 ⁽³⁾		
多通道音频串行端口	MCASP	5		
多通道串行外设接口	MCSPi	5		
多媒体卡/安全数字接口	MMC/SD	1 个 eMMC（8 位）或 1 个 SD/SDIO（4 位）		
闪存子系统 (FSS) ⁽⁴⁾	OSPI/QSPI	FSS0 还支持 OptiFlash、FOTA 和 FLC		
		FSS1 还支持 HyperRAM		
千兆以太网接口	CPSW3G	2 个端口 (RGMII/RMII)		
通用计时器	计时器	22（Main 中 16 个，WKUP 中 2 个，Security 中 4 个）		
增强型脉宽调制器模块	EPWM	3		
增强型捕获模块	ECAP	6		
通用异步接收器/发送器	UART	8 ⁽⁵⁾		
具有 PHY 的 USB2.0 控制器	USB 2.0	1		
模数转换器	ADC	1		
媒体本地总线 (MOST50)	MLB	1		

- (1) AEC-Q100 鉴定适用于如[器件命名约定](#)中的汽车级指示符 (Q1) 标识符所示的部分器件型号变体。
- (2) 片上 SRAM 的确切数量取决于[器件命名约定](#)中 SRAM 存储器 (f) 标识符所示的器件型号变体。
- (3) MAIN 域中有 7 个 I2C 实例。WKUP 域中的有 1 个 I2C 实例。
- (4) 两个闪存接口，单独配置为 OSPI 或 QSPI。FSS0 支持 OptiFlash、FOTA 和 FLC，FSS1 支持 HyperRAM，FSS0 和 FSS1 均支持 XIP。
- (5) MAIN 域中有 7 个 UART 实例。WKUP 域中的有 1 个 UART 实例。

4.1 相关产品

信号处理控制器：一系列品类齐全的基于 Arm® Cortex®-R 内核 (包含 DSP 内核) 的可扩展处理器，具有灵活的加速器、外设、连接和统一的软件支持，非常适合高端音频应用。

帮助您完成设计的产品：

- [音频放大器](#)
- [音频转换器](#)
- [以太网 PHY](#)
- [电源管理/PMIC](#)
- [时钟和计时](#)
- [电源开关](#)
- [CAN 收发器](#)
- [ESD 保护](#)

有关如何在系统设计中实现这些器件以及特定器件型号建议的物料清单的详细信息，请参阅 [AM275 EVM 原理图](#)。

5 端子配置和功能


5.1 引脚图

备注

在整个文档中，术语“焊球”、“引脚”和“端子”可互换使用。仅在提及物理封装时才尝试使用“焊球”。

本节中的图将与其他“端子配置和功能”表一起用于查找信号名称和球栅编号。

5.1.1 ANJ 引脚图



Not to scale

5.2 引脚属性

以下列表介绍了 *引脚属性* 表中每一列的内容：

1. **焊球编号**：分配给 Ball Grid Array 封装中每个端子的焊球编号。
2. **焊球名称**：分配给 Ball Grid Array 封装中每个端子的焊球名称（该名称通常取自主 MUXMODE 0 信号功能）。
3. **信号名称**：与焊球相关的所有专用和引脚多路复用信号功能的信号名称。

备注

引脚属性 表定义了引脚上实现的 SoC 引脚多路复用信号功能，而未定义器件子系统中实现的信号功能的次级多路复用。该表未说明信号功能的次级多路复用。有关辅助多路复用信号功能的更多信息，请参阅器件 TRM 的相应外设章节。

4. **多路复用模式**：与每个引脚多路复用信号功能相关的 MUXMODE 值：
 - MUXMODE 0 是主要引脚多路复用信号功能。然而，主要引脚多路复用信号功能不一定是默认引脚多路复用信号功能。
 - MUXMODE 值 1 至 15 可用于引脚多路复用信号功能。然而，并非所有 MUXMODE 值都已实现。仅有的有效 MUXMODE 值是引脚属性表中定义为引脚多路复用信号功能的值。只能使用 MUXMODE 的定义有效值。
 - 自举定义了 SOC 配置引脚，其中应用于每个引脚的逻辑状态在 PORz 的上升沿被锁存。这些输入信号功能固定到各自的引脚，不能通过 MUXMODE 进行编程。
 - 空框或“-”表示不适用。

备注

- “复位之后的多路复用模式”列中的值定义了 PORz 置为无效时选择的默认引脚多路复用信号功能。
 - 将两个引脚配置为相同的引脚多路复用信号功能可能会产生意外结果，因此不受支持。适当的软件配置可以防止这种情况发生。
 - 将焊盘配置为未定义的多路复用模式会导致未定义的行为，因此必须避免。
-

5. **类型**：信号类型和方向：
 - I = 输入
 - O = 输出
 - ID = 输入，具有开漏输出功能
 - OD = 输出，具有开漏输出功能
 - IO = 输入、输出或同时输入和输出
 - IOD = 输入、输出或同时输入和输出，具有开漏输出功能
 - IOZ = 输入、输出或同时输入和输出，具有三态输出功能
 - OZ = 具有三态输出功能的输出
 - A = 模拟
 - CAP = LDO 电容器
 - PWR = 电源
 - GND = 地
6. **复位期间的焊球状态 (RX/TX/拉动)**：PORz 置为有效时的端子状态，其中 RX 定义输入缓冲器的状态，TX 定义输出缓冲器的状态，“拉动”定义内部拉电阻器的状态：
 - RX (输入缓冲器)
 - 关闭：输入缓冲器被禁用。
 - 开启：输入缓冲器被启用。

- TX (输出缓冲器)
 - 关闭：输出缓冲器被**禁用**。
 - 低电平：输出缓冲器被**启用**并驱动 V_{OL} 。
 - 拉动 (内部拉电阻器)
 - 关闭：内部拉电阻器被**关闭**。
 - 上拉：内部**上拉**电阻器被开启。
 - 下拉：内部**下拉**电阻器被开启。
 - 不适用：无内部拉电阻器。
 - 空框或 “-” 表示不适用。
7. **复位之后的焊球状态 (RX/TX/拉动)**：PORz 置为无效后的端子状态，其中 RX 定义输入缓冲器的状态，TX 定义输出缓冲器的状态，“拉动”定义内部拉电阻器的状态：
- RX (输入缓冲器)
 - 关闭：输入缓冲器被**禁用**。
 - 开启：输入缓冲器被**启用**。
 - TX (输出缓冲器)
 - 关闭：输出缓冲器被**禁用**。
 - SS：使用 MUXMODE 选择的子系统决定输出缓冲器状态。
 - 拉动 (内部拉电阻器)
 - 关闭：内部拉电阻器被**关闭**。
 - 上拉：内部**上拉电阻器**被开启。
 - 下拉：内部**下拉电阻器**被开启。
 - 不适用：无内部拉电阻器。
 - 空框、不适用或 “-” 表示不适用。
8. **复位之后的多路复用模式**：该列中的值定义了 PORz 置为无效后的**默认**引脚多路复用信号功能。
- 空框、不适用或 “-” 表示不适用。
9. **I/O 电压**：该列介绍了相应电源的 I/O 工作电压选项 (如果适用) 。
- 空框、不适用或 “-” 表示不适用。
- 有关更多信息，请参阅**建议运行条件**中为每个电源定义的有效工作电压范围。
10. **电源**：相关 I/O 的电源 (如果适用) 。
- 空框、不适用或 “-” 表示不适用。
11. **Hys**：指示与该 I/O 关联的输入缓冲器是否具有迟滞：
- 是：滞后支持
 - 否：**无**迟滞支持
 - 空框、不适用或 “-” 表示不适用。
- 有关更多信息，请参阅**电气特性**中的迟滞值。
12. **拉动类型**：指示存在内部上拉电阻或下拉电阻。可通过软件来启用或禁用内部电阻器。
- PU：仅内部上拉电阻
 - PD：仅内部下拉电阻
 - PU/PD：内部上拉和下拉
 - 空框、NA 或 “-” 表示无内部拉动。

备注

不支持将两个引脚配置为同一引脚多路复用信号功能，因为这可能会产生意外结果。适当的软件配置可以轻松防止这种情况发生。

当某焊盘被设定为未由引脚多路复用定义的多路复用模式时，该焊盘的运行方式是未定义的。必须避免这种情况。

13. **缓冲器类型**：该列定义与端子关联的缓冲器类型。该信息可用于确定适用的“电气特性”表。

- 空框、不适用或“-”表示不适用。

有关电气特性，请参阅 *电气特性* 中相应的缓冲器类型表。

14. **焊盘配置寄存器名称**：这是器件焊盘/引脚配置寄存器的名称。

15. **焊盘配置寄存器地址**：这是器件焊盘/引脚配置寄存器的存储器地址。

16. **焊盘配置寄存器默认值**：这是 PORz 置为无效后寄存器器件焊盘/引脚配置寄存器的默认值。

表 5-1. 引脚属性 (ANJ 封装)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
H2	ADC0_REFN	ADC0_REFN	0	A			0	1.8V	VDDA_ADC0		模拟	
G1	ADC0_REFP	ADC0_REFP	0	A			0	1.8V	VDDA_ADC0		模拟	
F1	ADC0_AIN0 PADCONFIG172 000F 42B0h 0000 0000h	ADC0_AIN0	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_74	7	I								
H1	ADC0_AIN1 PADCONFIG173 000F 42B4h 0000 0000h	ADC0_AIN1	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_75	7	I								
K2	ADC0_AIN2 PADCONFIG174 000F 42B8h 0000 0000h	ADC0_AIN2	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_76	7	I								
K1	ADC0_AIN3 PADCONFIG175 000F 42BCh 0000 0000h	ADC0_AIN3	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_77	7	I								
F2	ADC0_AIN4 PADCONFIG176 000F 42C0h 0000 0000h	ADC0_AIN4	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_78	7	I								
G2	ADC0_AIN5 PADCONFIG177 000F 42C4h 0000 0000h	ADC0_AIN5	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_79	7	I								
J1	ADC0_AIN6 PADCONFIG178 000F 42C8h 0000 0000h	ADC0_AIN6	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_80	7	I								
J2	ADC0_AIN7 PADCONFIG179 000F 42CCh 0000 0000h	ADC0_AIN7	0	A			0	1.8V	VDDA_ADC0		模拟	
		GPIO1_81	7	I								
V1	AUDIO_EXT_REFCLK0 PADCONFIG104 000F 41A0h 0821 4007h	AUDIO_EXT_REFCLK0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK0	2	IO								
		EPWM1_B	6	IO								
		GPIO1_10	7	IO								
L6	CAP_VDDS0	CAP_VDDS0		PWR				1.8V/3.3V				
F13	CAP_VDDS1	CAP_VDDS1		PWR				1.8V/3.3V				
R11	CAP_VDDS2	CAP_VDDS2		PWR				1.8V/3.3V				
H15	CAP_VDDS3	CAP_VDDS3		PWR				1.8V/3.3V				
P8	CAP_VDDS5	CAP_VDDS5		PWR				1.8V/3.3V				

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
E6	CAP_VDDS_CANUART	CAP_VDDS_CANUART		PWR				1.8V/3.3V				
E8	CAP_VDDS_MCU	CAP_VDDS_MCU		PWR				1.8V/3.3V				
C9	EMU0 MCU_PADCONFIG30 0408 4078h 1026 4000h	EMU0	0	IO	开启/关闭/上拉	开启/关闭/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
		MCU_GPIO0_24	7	IO								
		MCU_GPIO0_112	10	IO								
C10	EMU1 MCU_PADCONFIG31 0408 407Ch 1026 4000h	EMU1	0	IO	开启/关闭/上拉	开启/关闭/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
		MCU_GPIO0_25	7	IO								
		MCU_GPIO0_113	10	IO								
P3	EXTINTn PADCONFIG125 000F 41F4h 0821 4007h	EXTINTn	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	I2C 开漏	
		GPIO1_31	7	IOD								
P1	EXT_REFCLK1 PADCONFIG124 000F 41F0h 0821 4007h	EXT_REFCLK1	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		SYNC1_OUT	1	O								
		SPI2_CS3	2	IO								
		SYSCLKOUT0	3	O								
		TIMER_IO4	4	IO								
		CLKOUT0	5	O								
		CP_GEMAC_CPTS0_RFT_CLK	6	I								
		GPIO1_30	7	IO								
		ECAP0_IN_APWM_OUT	8	IO								
N4	GPIO1_47 PADCONFIG143 000F 423Ch 0821 4007h	GPIO1_47	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		TIMER_IO5	2	IO								
		UART3_TXD	3	O								
		ADC_EXT_TRIGGER0	4	I								
		MCAN3_TX	5	O								
		GPIO1_47	7	IO								
		SPI1_CS2	8	IO								
P4	GPIO1_48 PADCONFIG144 000F 4240h 0821 4007h	GPIO1_48	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART6_RXD	1	I								
		TIMER_IO6	2	IO								
		UART3_RTSn	3	O								
		I2C4_SCL	5	IOD								
		ECAP3_IN_APWM_OUT	6	IO								
		GPIO1_48	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
V2	GPIO1_49 PADCONFIG145 000F 4244h 0821 4007h	GPIO1_49	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART6_TXD	1	O								
		TIMER_IO7	2	IO								
		UART3_CTSn	3	I								
		ADC_EXT_TRIGGER0	4	I								
		I2C4_SDA	5	IOD								
		GPIO1_49	7	IO								
V3	GPIO1_72 PADCONFIG171 000F 42ACh 0821 4007h	GPIO1_72	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK2	1	IO								
		ECAP4_IN_APWM_OUT	3	IO								
		MCAN3_RX	5	I								
		GPIO1_72	7	IO								
		SPI1_CS3	8	IO								
M3	I2C0_SCL PADCONFIG120 000F 41E0h 0821 4007h	I2C0_SCL	0	IOD	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		SYNC0_OUT	2	O								
		OBSCCLK1	3	O								
		UART1_DCDn	4	I								
		EPWM_SOCa	6	O								
		GPIO1_26	7	IO								
		ECAP1_IN_APWM_OUT	8	IO								
		SPI2_CS0	9	IO								
N3	I2C0_SDA PADCONFIG121 000F 41E4h 0821 4007h	I2C0_SDA	0	IOD	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		SPI2_CS2	2	IO								
		TIMER_IO5	3	IO								
		UART1_DSRRn	4	I								
		EPWM_SOCB	6	O								
		GPIO1_27	7	IO								
		ECAP2_IN_APWM_OUT	8	IO								
N2	I2C1_SCL PADCONFIG122 000F 41E8h 0821 4007h	I2C1_SCL	0	IOD	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART1_RXD	1	I								
		TIMER_IO0	2	IO								
		SPI2_CS1	3	IO								
		EPWM0_SYNCI	4	I								
		ECAP4_IN_APWM_OUT	5	IO								
		GPIO1_28	7	IO								
		MMC0_SDCD	9	I								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
M2	I2C1_SDA PADCONFIG123 000F 41ECh 0821 4007h	I2C1_SDA	0	IOD	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART1_TXD	1	O								
		TIMER_IO1	2	IO								
		SPI2_CLK	3	IO								
		EPWM0_SYNCO	4	O								
		ECAP3_IN_APWM_OUT	5	IO								
		GPIO1_29	7	IO								
		MMC0_SDWP	9	I								
M4	MCAN0_RX PADCONFIG119 000F 41DCh 0821 4007h	MCAN0_RX	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART5_TXD	1	O								
		TIMER_IO3	2	IO								
		SYNC3_OUT	3	O								
		UART1_RIn	4	I								
		I2C5_SDA	5	IOD								
		GPIO1_25	7	IO								
		EPWM_TZn_IN4	9	I								
L4	MCAN0_TX PADCONFIG118 000F 41D8h 0821 4007h	MCAN0_TX	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART5_RXD	1	I								
		TIMER_IO2	2	IO								
		SYNC2_OUT	3	O								
		UART1_DTRn	4	O								
		I2C5_SCL	5	IOD								
		GPIO1_24	7	IO								
		EPWM_TZn_IN3	9	I								
N19	MCASP0_ACLKX PADCONFIG15 000F 403Ch 0825 4007h	MCASP0_ACLKX	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_CLK	6	O								
		GPIO0_15	7	IO								
		GPIO1_112	10	IO								
		BOOTMODE00	自举	IO								
M19	MCASP0_AFSX PADCONFIG16 000F 4040h 0825 4007h	MCASP0_AFSX	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_CTL	6	O								
		GPIO0_16	7	IO								
		GPIO1_113	10	IO								
		BOOTMODE01	自举	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
H19	MCASP1_ACLKX PADCONFIG34 000F 4088h 0821 4007h	MCASP1_ACLKX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA8	6	O								
		GPIO0_33	7	IO								
J17	MCASP1_AFSX PADCONFIG35 000F 408Ch 0821 4007h	MCASP1_AFSX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA9	6	O								
		GPIO0_34	7	IO								
L19	MCASP2_ACLKX PADCONFIG40 000F 40A0h 0821 4007h	MCASP2_ACLKX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART6_TXD	3	O								
		TRC_DATA13	6	O								
		GPIO0_39	7	IO								
K19	MCASP2_AFSX PADCONFIG41 000F 40A4h 0821 4007h	MCASP2_AFSX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		MAIN_ERRORn	5	IO								
		TRC_DATA14	6	O								
		GPIO0_40	7	IO								
E19	MCASP3_ACLKX PADCONFIG48 000F 40C0h 0821 4007h	MCASP3_ACLKX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART3_RXD	6	I								
		GPIO0_47	7	IO								
G19	MCASP3_AFSX PADCONFIG49 000F 40C4h 0821 4007h	MCASP3_AFSX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART3_TXD	6	O								
		GPIO0_48	7	IO								
F18	MCASP4_ACLKX PADCONFIG56 000F 40E0h 0821 4007h	MCASP4_ACLKX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART1_TXD	2	O								
		UART0_CTSn	3	I								
		MCASP3_ACLKR	4	IO								
		UART6_RTSn	6	O								
		GPIO0_55	7	IO								
F17	MCASP4_AFSX PADCONFIG57 000F 40E4h 0821 4007h	MCASP4_AFSX	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART1_RXD	2	I								
		UART0_RTSn	3	O								
		MCASP3_AFSR	4	IO								
		UART6_CTSn	6	I								
		GPIO0_56	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
N17	MCASP0_AXR0 PADCONFIG17 000F 4044h 0825 4007h	MCASP0_AXR0	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA0	6	O								
		GPIO0_17	7	IO								
		GPIO1_114	10	IO								
		BOOTMODE02	自举	IO								
M16	MCASP0_AXR1 PADCONFIG18 000F 4048h 0825 4007h	MCASP0_AXR1	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA1	6	O								
		GPIO0_18	7	IO								
		GPIO1_115	10	IO								
		BOOTMODE03	自举	IO								
N18	MCASP0_AXR2 PADCONFIG19 000F 404Ch 0825 4007h	MCASP0_AXR2	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA2	6	O								
		GPIO0_19	7	IO								
		GPIO1_116	10	IO								
		BOOTMODE04	自举	IO								
M18	MCASP0_AXR3 PADCONFIG20 000F 4050h 0825 4007h	MCASP0_AXR3	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA3	6	O								
		GPIO0_20	7	IO								
		GPIO1_117	10	IO								
		BOOTMODE05	自举	IO								
N16	MCASP0_AXR4 PADCONFIG21 000F 4054h 0825 4007h	MCASP0_AXR4	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA4	6	O								
		GPIO0_21	7	IO								
		GPIO1_118	10	IO								
		BOOTMODE06	自举	IO								
P17	MCASP0_AXR5 PADCONFIG22 000F 4058h 0825 4007h	MCASP0_AXR5	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA5	6	O								
		GPIO0_22	7	IO								
		GPIO1_119	10	IO								
		BOOTMODE07	自举	IO								
P18	MCASP0_AXR6 PADCONFIG23 000F 405Ch 0825 4007h	MCASP0_AXR6	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART2_RXD	2	I								
		GPIO0_23	7	IO								
		GPIO1_120	10	IO								
		BOOTMODE08	自举	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
P19	MCASP0_AXR7 PADCONFIG24 000F 4060h 0825 4007h	MCASP0_AXR7	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART2_TXD	2	O								
		GPIO0_24	7	IO								
		GPIO1_121	10	IO								
		BOOTMODE09	自举	IO								
P16	MCASP0_AXR8 PADCONFIG25 000F 4064h 0825 4007h	MCASP0_AXR8	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART3_RXD	2	I								
		GPIO0_25	7	IO								
		OBSCCLK0	8	O								
		GPIO1_122	10	IO								
		BOOTMODE10	自举	IO								
R17	MCASP0_AXR9 PADCONFIG26 000F 4068h 0825 4007h	MCASP0_AXR9	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART3_TXD	2	O								
		TRC_DATA23	6	O								
		GPIO0_26	7	IO								
		BOOTMODE11	自举	IO								
R18	MCASP0_AXR10 PADCONFIG27 000F 406Ch 0825 4007h	MCASP0_AXR10	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART4_RXD	2	I								
		MCASP1_AXR9	3	IO								
		MCASP4_ACLKR	4	IO								
		TRC_DATA22	6	O								
		GPIO0_27	7	IO								
		GPIO1_123	10	IO								
		BOOTMODE12	自举	IO								
R19	MCASP0_AXR11 PADCONFIG28 000F 4070h 0825 4007h	MCASP0_AXR11	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART4_TXD	2	O								
		MCASP1_AXR8	3	IO								
		MCASP4_AFSR	4	IO								
		TRC_DATA21	6	O								
		GPIO0_28	7	IO								
		GPIO1_124	10	IO								
		BOOTMODE13	自举	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
R16	MCASP0_AXR12 PADCONFIG29 000F 4074h 0825 4007h	MCASP0_AXR12	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART5_RXD	2	I								
		MCASP1_AXR7	3	IO								
		MCASP0_ACLKR	4	IO								
		TRC_DATA20	6	O								
		GPIO0_29	7	IO								
		UART2_CTSn	8	I								
		GPIO1_125	10	IO								
		BOOTMODE14	自举	IO								
T17	MCASP0_AXR13 PADCONFIG30 000F 4078h 0825 4007h	MCASP0_AXR13	0	IO	开启/关闭/关闭	开启/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART5_TXD	2	O								
		MCASP1_AXR6	3	IO								
		MCASP0_AFSR	4	IO								
		TRC_DATA19	6	O								
		GPIO0_30	7	IO								
		UART2_RTSn	8	O								
		GPIO1_126	10	IO								
		BOOTMODE15	自举	IO								
T18	MCASP0_AXR14 PADCONFIG31 000F 407Ch 0821 4007h	MCASP0_AXR14	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		MCASP1_AXR5	3	IO								
		MCASP1_ACLKR	4	IO								
		MCASP3_AXR4	5	IO								
		TRC_DATA6	6	O								
		GPIO0_31	7	IO								
		GPIO1_127	10	IO								
T19	MCASP0_AXR15 PADCONFIG33 000F 4084h 0821 4007h	MCASP0_AXR15	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK2	2	IO								
		MCASP1_AXR4	3	IO								
		MCASP1_AFSR	4	IO								
		MCASP3_AXR5	5	IO								
		TRC_DATA7	6	O								
		GPIO0_32	7	IO								
J18	MCASP1_AXR0 PADCONFIG36 000F 4090h 0821 4007h	MCASP1_AXR0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA10	6	O								
		GPIO0_35	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
J19	MCASP1_AXR1 PADCONFIG37 000F 4094h 0821 4007h	MCASP1_AXR1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA11	6	O								
		GPIO0_36	7	IO								
J16	MCASP1_AXR2 PADCONFIG38 000F 4098h 0821 4007h	MCASP1_AXR2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA12	6	O								
		GPIO0_37	7	IO								
K17	MCASP1_AXR3 PADCONFIG39 000F 409Ch 0821 4007h	MCASP1_AXR3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART6_RXD	3	I								
		GPIO0_38	7	IO								
L17	MCASP2_AXR0 PADCONFIG42 000F 40A8h 0821 4007h	MCASP2_AXR0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA15	6	O								
		GPIO0_41	7	IO								
K16	MCASP2_AXR1 PADCONFIG43 000F 40ACh 0821 4007h	MCASP2_AXR1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		TRC_DATA16	6	O								
		GPIO0_42	7	IO								
L18	MCASP2_AXR2 PADCONFIG44 000F 40B0h 0821 4007h	MCASP2_AXR2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		I2C2_SCL	1	IOD								
		UART4_RXD	3	I								
		MCAN1_TX	5	O								
		TRC_DATA17	6	O								
		GPIO0_43	7	IO								
K18	MCASP2_AXR3 PADCONFIG45 000F 40B4h 0821 4007h	MCASP2_AXR3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		I2C2_SDA	1	IOD								
		UART4_TXD	3	O								
		MCAN1_RX	5	I								
		TRC_DATA18	6	O								
		GPIO0_44	7	IO								
L16	MCASP2_AXR4 PADCONFIG46 000F 40B8h 0821 4007h	MCASP2_AXR4	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART4_RTSn	3	O								
		UART2_RXD	6	I								
		GPIO0_45	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
M17	MCASP2_AXR5 PADCONFIG47 000F 40BCh 0821 4007h	MCASP2_AXR5	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK1	2	IO								
		UART4_CTSn	3	I								
		UART2_TXD	6	O								
		GPIO0_46	7	IO								
G18	MCASP3_AXR0 PADCONFIG50 000F 40C8h 0821 4007h	MCASP3_AXR0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART4_RXD	6	I								
		GPIO0_49	7	IO								
H16	MCASP3_AXR1 PADCONFIG51 000F 40CCh 0821 4007h	MCASP3_AXR1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART4_TXD	6	O								
		GPIO0_50	7	IO								
H18	MCASP3_AXR2 PADCONFIG52 000F 40D0h 0821 4007h	MCASP3_AXR2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART5_RXD	6	I								
		GPIO0_51	7	IO								
H17	MCASP3_AXR3 PADCONFIG53 000F 40D4h 0821 4007h	MCASP3_AXR3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART5_TXD	6	O								
		GPIO0_52	7	IO								
F19	MCASP4_AXR0 PADCONFIG58 000F 40E8h 0821 4007h	MCASP4_AXR0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		UART6_RXD	2	I								
		UART0_RXD	3	I								
		UART5_RTSn	6	O								
		GPIO0_57	7	IO								
G17	MCASP4_AXR1 PADCONFIG59 000F 40ECh 0821 4007h	MCASP4_AXR1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		I2C6_SCL	2	IOD								
		MCASP2_ACLKR	4	IO								
		UART5_CTSn	6	I								
		GPIO0_58	7	IO								
G16	MCASP4_AXR2 PADCONFIG60 000F 40F0h 0821 4007h	MCASP4_AXR2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		I2C6_SDA	2	IOD								
		MCASP1_AXR10	3	IO								
		MCASP2_AFSR	4	IO								
		UART3_RTSn	6	O								
		GPIO0_59	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
F3	MCU_ERRORn MCU_PADCONFIG24 0408 4060h 0004 4000h	MCU_ERRORn	0	IO	关闭/关闭/下拉	开启/SS/下拉	0	1.8V	VDDS_OSC0	是	LVC MOS	PU/PD
C8	MCU_GPIO0_2 MCU_PADCONFIG2 0408 4008h 0821 4007h	MCU_GPIO0_2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	LVC MOS	PU/PD
		MCU_GPIO0_2	7	IO								
B8	MCU_GPIO0_3 MCU_PADCONFIG3 0408 400Ch 0821 4007h	MCU_GPIO0_3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	LVC MOS	PU/PD
		MCU_GPIO0_3	7	IO								
A9	MCU_GPIO0_4 MCU_PADCONFIG4 0408 4010h 0821 4007h	MCU_GPIO0_4	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	LVC MOS	PU/PD
		MCU_GPIO0_4	7	IO								
C4	MCU_GPIO0_5 MCU_PADCONFIG5 0408 4014h 0821 4007h	MCU_GPIO0_5	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVC MOS	PU/PD
		MCAN0_TX	2	O								
		MCU_GPIO0_5	7	IO								
B4	MCU_GPIO0_6 MCU_PADCONFIG6 0408 4018h 0821 4007h	MCU_GPIO0_6	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVC MOS	PU/PD
		MCAN0_RX	2	I								
		MCU_GPIO0_6	7	IO								
A4	MCU_GPIO0_7 MCU_PADCONFIG7 0408 401Ch 0821 4007h	MCU_GPIO0_7	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVC MOS	PU/PD
		MCAN1_TX	2	O								
		MCU_GPIO0_7	7	IO								
D5	MCU_GPIO0_8 MCU_PADCONFIG8 0408 4020h 0821 4007h	MCU_GPIO0_8	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVC MOS	PU/PD
		MCAN1_RX	2	I								
		MCU_GPIO0_8	7	IO								
C6	MCU_GPIO0_13 MCU_PADCONFIG13 0408 4034h 0821 4007h	MCU_GPIO0_13	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVC MOS	PU/PD
		WKUP_TIMER_IO0	1	IO								
		MCAN4_TX	2	O								
		UART3_RXD	3	I								
		MCU_GPIO0_13	7	IO								
B6	MCU_GPIO0_14 MCU_PADCONFIG14 0408 4038h 0821 4007h	MCU_GPIO0_14	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVC MOS	PU/PD
		MCAN4_RX	2	I								
		UART3_TXD	3	O								
		MCU_GPIO0_14	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
A6	MCU_GPIO0_15 MCU_PADCONFIG15 0408 403Ch 0821 4007h	MCU_GPIO0_15	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		UART2_RXD	3	I								
		MCU_EXT_REFCLK0	4	I								
		MCU_GPIO0_15	7	IO								
D7	MCU_GPIO0_16 MCU_PADCONFIG16 0408 4040h 0821 4007h	MCU_GPIO0_16	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		UART2_TXD	3	O								
		MCU_GPIO0_16	7	IO								
A2	MCU_OSC0_XI	MCU_OSC0_XI	0	I				1.8V	VDDS_OSC0		N16FFC_HFX OSC	
B1	MCU_OSC0_XO	MCU_OSC0_XO	0	O				1.8V	VDDS_OSC0		N16FFC_HFX OSC	
E3	MCU_PORz MCU_PADCONFIG22 0408 4058h 0801 4000h	MCU_PORz	0	I			0	1.8V	VDDS_OSC0	是	LVCMOS	PU/PD
D9	MCU_RESETz MCU_PADCONFIG21 0408 4054h 1026 4000h	MCU_RESETz	0	I	开启/关闭/上拉	开启/关闭/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
V11	MDIO0_MDC PADCONFIG88 000F 4160h 0821 4007h	MDIO0_MDC	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		GPIO0_86	7	IO								
U11	MDIO0_MDIO PADCONFIG87 000F 415Ch 0821 4007h	MDIO0_MDIO	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		GPIO0_85	7	IO								
U19	MLB0_MLBCLK PADCONFIG64 000F 4100h 0821 4007h	MLB0_MLBCLK	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		MCASP4_AXR4	1	IO								
		I2C5_SCL	2	IOD								
		UART0_TXD	3	O								
		UART2_RTSn	6	O								
		GPIO0_63	7	IO								
V19	MLB0_MLB DAT PADCONFIG65 000F 4104h 0821 4007h	MLB0_MLB DAT	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		MCASP4_AXR5	1	IO								
		I2C5_SDA	2	IOD								
		UART2_CTSn	6	I								
		GPIO0_64	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
U18	MLB0_MLBSIG PADCONFIG63 000F 40FCh 0821 4007h	MLB0_MLBSIG	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV3	是	LVCMOS	PU/PD
		MCASP4_AXR3	1	IO								
		UART6_TXD	2	O								
		ECAP5_IN_APWM_OUT	3	IO								
		UART3_CTSn	6	I								
		GPIO0_62	7	IO								
V5	MMC0_CLK PADCONFIG134 000F 4218h 0821 4007h	MMC0_CLK	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		I2C3_SCL	1	IOD								
		EPWM2_A	2	IO								
		MCAN0_TX	3	O								
		SPI4_CS1	5	IO								
		TIMER_IO4	6	IO								
T6	MMC0_CMD PADCONFIG136 000F 4220h 0821 4007h	MMC0_CMD	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		I2C3_SDA	1	IOD								
		EPWM2_B	2	IO								
		MCAN0_RX	3	I								
		SPI4_CS2	5	IO								
		TIMER_IO5	6	IO								
W4	MMC0_DAT0 PADCONFIG133 000F 4214h 0821 4007h	MMC0_DAT0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART3_CTSn	1	I								
		EPWM_TZn_IN1	2	I								
		MCAN4_RX	3	I								
		SPI3_CLK	6	IO								
		GPIO1_39	7	IO								
W5	MMC0_DAT1 PADCONFIG132 000F 4210h 0821 4007h	MMC0_DAT1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART3_RTSn	1	O								
		EPWM1_B	2	IO								
		MCAN4_TX	3	O								
		SPI4_CS3	5	IO								
		SPI3_CS0	6	IO								
		GPIO1_38	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
V6	MMC0_DAT2 PADCONFIG131 000F 420Ch 0821 4007h	MMC0_DAT2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART3_TXD	1	O								
		EPWM1_A	2	IO								
		MCAN3_RX	3	I								
		SPI4_CLK	5	IO								
		TIMER_IO0	6	IO								
		GPIO1_37	7	IO								
U6	MMC0_DAT3 PADCONFIG130 000F 4208h 0821 4007h	MMC0_DAT3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART3_RXD	1	I								
		EPWM0_B	2	IO								
		MCAN3_TX	3	O								
		SPI4_CS0	5	IO								
		SPI3_CS2	6	IO								
		GPIO1_36	7	IO								
U7	MMC0_DAT4 PADCONFIG129 000F 4204h 0821 4007h	MMC0_DAT4	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART2_CTSn	1	I								
		EPWM0_A	2	IO								
		MCAN2_RX	3	I								
		I2C6_SDA	5	IOD								
		SPI3_D1	6	IO								
		GPIO1_35	7	IO								
T7	MMC0_DAT5 PADCONFIG128 000F 4200h 0821 4007h	MMC0_DAT5	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART2_RTSn	1	O								
		EPWM_TZn_IN2	2	I								
		MCAN2_TX	3	O								
		I2C6_SCL	5	IOD								
		SPI3_D0	6	IO								
		GPIO1_34	7	IO								
V7	MMC0_DAT6 PADCONFIG127 000F 41FCh 0821 4007h	MMC0_DAT6	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART2_TXD	1	O								
		EPWM0_SYNCO	2	O								
		MCAN1_RX	3	I								
		SPI4_D1	5	IO								
		SPI3_CS3	6	IO								
		GPIO1_33	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
W7	MMC0_DAT7 PADCONFIG126 000F 41F8h 0821 4007h	MMC0_DAT7	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV5	是	SDIO	PU/PD
		UART2_RXD	1	I								
		EPWM0_SYNCI	2	I								
		MCAN1_TX	3	O								
		SPI4_D0	5	IO								
		SPI3_CS1	6	IO								
		GPIO1_32	7	IO								
C1	OSC1_XI	OSC1_XI	0	I				1.8V	VDDS_OSC0		N16FFC_HFX OSC	
C2	OSC1_XO	OSC1_XO	0	O				1.8V	VDDS_OSC0		N16FFC_HFX OSC	
B17	OSPI0_CLK PADCONFIG0 000F 4000h 0821 4007h	OSPI0_CLK	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_0	7	IO								
B19	OSPI0_DQS PADCONFIG2 000F 4008h 0821 4007h	OSPI0_DQS	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART5_CTSn	5	I								
		GPIO0_2	7	IO								
		HYPERBUS0_INTn	8	I								
A18	OSPI0_LBCLKO PADCONFIG1 000F 4004h 0821 4007h	OSPI0_LBCLKO	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART5_RTSn	5	O								
		GPIO0_1	7	IO								
		HYPERBUS0_RESETO	8	I								
A14	OSPI1_CLK PADCONFIG66 000F 4108h 0821 4007h	OSPI1_CLK	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART5_RXD	3	I								
		GPIO0_65	7	IO								
		HYPERBUS0_CK	8	O								
B15	OSPI1_DQS PADCONFIG68 000F 4110h 0821 4007h	OSPI1_DQS	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_67	7	IO								
		HYPERBUS0_RWDS	8	IO								
B13	OSPI1_LBCLKO PADCONFIG67 000F 410Ch 0821 4007h	OSPI1_LBCLKO	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART5_TXD	3	O								
		GPIO0_66	7	IO								
		HYPERBUS0_CKn	8	O								
A17	OSPI0_CSn0 PADCONFIG11 000F 402Ch 0821 4007h	OSPI0_CSn0	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_11	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
C16	OSPI0_CSn1 PADCONFIG12 000F 4030h 0821 4007h	OSPI0_CSn1	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_12	7	IO								
D15	OSPI0_CSn2 PADCONFIG13 000F 4034h 0821 4007h	OSPI0_CSn2	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		SPI1_CS1	1	IO								
		OSPI0_RESET_OUT1	2	O								
		HYPERBUS0_WPn	4	O								
		UART5_RXD	5	I								
		ADC_EXT_TRIGGER0	6	I								
		GPIO0_13	7	IO								
		HYPERBUS0_RESETOn	8	I								
		OSPI1_RESET_OUT0	9	O								
A16	OSPI0_CSn3 PADCONFIG14 000F 4038h 0821 4007h	OSPI0_CSn3	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		OSPI0_RESET_OUT0	1	O								
		OSPI0_ECC_FAIL	2	I								
		HYPERBUS0_RESETOn	3	O								
		HYPERBUS0_WPn	4	O								
		UART5_TXD	5	O								
		GPIO0_14	7	IO								
		HYPERBUS0_INTn	8	I								
		OSPI1_RESET_OUT1	9	O								
B16	OSPI0_D0 PADCONFIG3 000F 400Ch 0821 4007h	OSPI0_D0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_3	7	IO								
D17	OSPI0_D1 PADCONFIG4 000F 4010h 0821 4007h	OSPI0_D1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_4	7	IO								
C17	OSPI0_D2 PADCONFIG5 000F 4014h 0821 4007h	OSPI0_D2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_5	7	IO								
D16	OSPI0_D3 PADCONFIG6 000F 4018h 0821 4007h	OSPI0_D3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_6	7	IO								

AM2754, AM2754-Q1, AM2752, AM2752-Q1

ZHCSXN5A - DECEMBER 2024 - REVISED JULY 2025

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
E16	OSPI0_D4 PADCONFIG7 000F 401Ch 0821 4007h	OSPI0_D4	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		SPI1_CS0	1	IO								
		UART6_RXD	3	I								
		GPIO0_7	7	IO								
B18	OSPI0_D5 PADCONFIG8 000F 4020h 0821 4007h	OSPI0_D5	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		SPI1_CLK	1	IO								
		UART6_TXD	3	O								
		GPIO0_8	7	IO								
D18	OSPI0_D6 PADCONFIG9 000F 4024h 0821 4007h	OSPI0_D6	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		SPI1_D0	1	IO								
		UART6_RTSn	3	O								
		GPIO0_9	7	IO								
C18	OSPI0_D7 PADCONFIG10 000F 4028h 0821 4007h	OSPI0_D7	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		SPI1_D1	1	IO								
		UART6_CTSn	3	I								
		GPIO0_10	7	IO								
B12	OSPI1_CSn0 PADCONFIG73 000F 4124h 0821 4007h	OSPI1_CSn0	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART4_RXD	3	I								
		GPIO0_72	7	IO								
		HYPERBUS0_CSn0	8	O								
C12	OSPI1_CSn1 PADCONFIG74 000F 4128h 0821 4007h	OSPI1_CSn1	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART4_TXD	3	O								
		HYPERBUS0_CSn1	4	O								
		GPIO0_92	7	IO								
		HYPERBUS0_RESETh	8	O								
		OSPI1_ECC_FAIL	9	I								
A13	OSPI1_D0 PADCONFIG69 000F 4114h 0821 4007h	OSPI1_D0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_68	7	IO								
		HYPERBUS0_DQ0	8	IO								
D12	OSPI1_D1 PADCONFIG70 000F 4118h 0821 4007h	OSPI1_D1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART6_RXD	3	I								
		GPIO0_69	7	IO								
		HYPERBUS0_DQ1	8	IO								
D13	OSPI1_D2 PADCONFIG71 000F 411Ch 0821 4007h	OSPI1_D2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		GPIO0_70	7	IO								
		HYPERBUS0_DQ2	8	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
C13	OSPI1_D3 PADCONFIG72 000F 4120h 0821 4007h	OSPI1_D3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART6_TXD	3	O								
		GPIO0_71	7	IO								
		HYPERBUS0_DQ3	8	IO								
A15	OSPI1_D4 PADCONFIG180 000F 42D0h 0821 4007h	OSPI1_D4	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		I2C2_SCL	3	IOD								
		GPIO1_82	7	IO								
		HYPERBUS0_DQ4	8	IO								
C15	OSPI1_D5 PADCONFIG181 000F 42D4h 0821 4007h	OSPI1_D5	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		I2C2_SDA	3	IOD								
		GPIO1_83	7	IO								
		HYPERBUS0_DQ5	8	IO								
B14	OSPI1_D6 PADCONFIG182 000F 42D8h 0821 4007h	OSPI1_D6	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART4_RTSn	3	O								
		GPIO1_84	7	IO								
		HYPERBUS0_DQ6	8	IO								
C14	OSPI1_D7 PADCONFIG183 000F 42DCh 0821 4007h	OSPI1_D7	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV1	是	LVCMOS	PU/PD
		UART4_CTSn	3	I								
		GPIO1_85	7	IO								
		HYPERBUS0_DQ7	8	IO								
A7	PMIC_LPM_EN0 MCU_PADCONFIG32 0408 4080h 0801 4000h	PMIC_LPM_EN0	0	O	关闭/关闭/关闭	关闭/SS/关闭	0	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		MCU_GPIO0_22	7	IO								
H4	RESETSTATz PADCONFIG147 000F 424Ch 0801 4000h	RESETSTATz	0	O	关闭/低电平/关闭	关闭/SS/关闭	0	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
W12	RGMII1_RXC PADCONFIG82 000F 4148h 0821 4007h	RGMII1_RXC	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_REF_CLK	1	I								
		GPIO0_80	7	IO								
V12	RGMII1_RX_CTL PADCONFIG81 000F 4144h 0821 4007h	RGMII1_RX_CTL	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_RX_ER	1	I								
		GPIO0_79	7	IO								
V13	RGMII1_TXC PADCONFIG76 000F 4130h 0821 4007h	RGMII1_TXC	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_CRSDV	1	I								
		GPIO0_74	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
T13	RGMII1_TX_CTL PADCONFIG75 000F 412Ch 0821 4007h	RGMII1_TX_CTL	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_TX_EN	1	O								
		GPIO0_73	7	IO								
W15	RGMII2_RXC PADCONFIG96 000F 4180h 0821 4007h	RGMII2_RXC	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_REF_CLK	1	I								
		EPWM2_B	2	IO								
		GPIO1_2	7	IO								
V14	RGMII2_RX_CTL PADCONFIG95 000F 417Ch 0821 4007h	RGMII2_RX_CTL	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_RX_ER	1	I								
		EPWM2_A	2	IO								
		GPIO1_1	7	IO								
W17	RGMII2_TXC PADCONFIG90 000F 4168h 0821 4007h	RGMII2_TXC	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_CRSDV	1	I								
		I2C2_SDA	2	IOD								
		GPIO0_88	7	IO								
U16	RGMII2_TX_CTL PADCONFIG89 000F 4164h 0821 4007h	RGMII2_TX_CTL	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_TX_EN	1	O								
		I2C2_SCL	2	IOD								
		GPIO0_87	7	IO								
W11	RGMII1_RD0 PADCONFIG83 000F 414Ch 0821 4007h	RGMII1_RD0	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_RXD0	1	I								
		GPIO0_81	7	IO								
T11	RGMII1_RD1 PADCONFIG84 000F 4150h 0821 4007h	RGMII1_RD1	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_RXD1	1	I								
		GPIO0_82	7	IO								
T12	RGMII1_RD2 PADCONFIG85 000F 4154h 0821 4007h	RGMII1_RD2	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		GPIO0_83	7	IO								
U12	RGMII1_RD3 PADCONFIG86 000F 4158h 0821 4007h	RGMII1_RD3	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		GPIO0_84	7	IO								
U13	RGMII1_TD0 PADCONFIG77 000F 4134h 0821 4007h	RGMII1_TD0	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_TXD0	1	O								
		GPIO0_75	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
W13	RGMII1_TD1 PADCONFIG78 000F 4138h 0821 4007h	RGMII1_TD1	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII1_TXD1	1	O								
		GPIO0_76	7	IO								
T14	RGMII1_TD2 PADCONFIG79 000F 413Ch 0821 4007h	RGMII1_TD2	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		GPIO0_77	7	IO								
U14	RGMII1_TD3 PADCONFIG80 000F 4140h 0821 4007h	RGMII1_TD3	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		CLKOUT0	1	O								
		GPIO0_78	7	IO								
U15	RGMII2_RD0 PADCONFIG97 000F 4184h 0821 4007h	RGMII2_RD0	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_RXD0	1	I								
		I2C3_SCL	2	IOD								
		GPIO1_3	7	IO								
V15	RGMII2_RD1 PADCONFIG98 000F 4188h 0821 4007h	RGMII2_RD1	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_RXD1	1	I								
		I2C3_SDA	2	IOD								
		GPIO1_4	7	IO								
W14	RGMII2_RD2 PADCONFIG99 000F 418Ch 0821 4007h	RGMII2_RD2	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		GPIO1_5	7	IO								
T15	RGMII2_RD3 PADCONFIG100 000F 4190h 0821 4007h	RGMII2_RD3	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK0	2	IO								
		GPIO1_6	7	IO								
V16	RGMII2_TD0 PADCONFIG91 000F 416Ch 0821 4007h	RGMII2_TD0	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_TXD0	1	O								
		EPWM0_A	2	IO								
		GPIO0_89	7	IO								
W16	RGMII2_TD1 PADCONFIG92 000F 4170h 0821 4007h	RGMII2_TD1	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		RMII2_TXD1	1	O								
		EPWM0_B	2	IO								
		GPIO0_90	7	IO								
V17	RGMII2_TD2 PADCONFIG93 000F 4174h 0821 4007h	RGMII2_TD2	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		EPWM1_A	2	IO								
		GPIO0_91	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
W18	RGMII2_TD3 PADCONFIG94 000F 4178h 0821 4007h	RGMII2_TD3	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV2	是	LVCMOS	PU/PD
		CLKOUT0	1	O								
		EPWM1_B	2	IO								
		GPIO1_0	7	IO								
A3	RSVD_A3	RSVD_A3	0	RSVD					RSVD		RSVD	
A12	RSVD_A12	RSVD_A12	0	RSVD					RSVD		RSVD	
B3	RSVD_B3	RSVD_B3	0	RSVD					RSVD		RSVD	
E2	RSVD_E2	RSVD_E2	0	RSVD					RSVD		RSVD	
E4	RSVD_E4	RSVD_E4	0	RSVD					RSVD		RSVD	
G3	RSVD_G3	RSVD_G3	0	RSVD					RSVD		RSVD	
W8	RSVD_W8	RSVD_W8	0	RSVD					RSVD		RSVD	
M1	SPI0_CLK PADCONFIG111 000F 41BCh 0821 4007h	SPI0_CLK	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_TS_SYNC	1	O								
		EPWM1_A	2	IO								
		GPIO1_17	7	IO								
U2	SPI1_CLK PADCONFIG139 000F 422Ch 0821 4007h	SPI1_CLK	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_HW1TSPUSH	1	I								
		TIMER_IO2	2	IO								
		UART2_RTSn	3	O								
		ECAP1_IN_APWM_OUT	4	IO								
		I2C5_SCL	5	IOD								
		GPIO1_44	7	IO								
R2	SPI2_CLK PADCONFIG108 000F 41B0h 0821 4007h	SPI2_CLK	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART1_TXD	2	O								
		EPWM0_B	6	IO								
		GPIO1_14	7	IO								
J3	SPI0_CS0 PADCONFIG109 000F 41B4h 0821 4007h	SPI0_CS0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		EPWM0_A	2	IO								
		GPIO1_15	7	IO								
J4	SPI0_CS1 PADCONFIG110 000F 41B8h 0821 4007h	SPI0_CS1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_TS_COMP	1	O								
		EPWM0_B	2	IO								
		ECAP0_IN_APWM_OUT	3	IO								
		MAIN_ERRORn	5	IO								
		GPIO1_16	7	IO								
		EPWM_TZn_IN5	9	I								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
K3	SPI0_D0 PADCONFIG112 000F 41C0h 0821 4007h	SPI0_D0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_HW1TSPUSH	1	I								
		EPWM1_B	2	IO								
		GPIO1_18	7	IO								
K4	SPI0_D1 PADCONFIG113 000F 41C4h 0821 4007h	SPI0_D1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_HW2TSPUSH	1	I								
		EPWM_TZn_IN0	2	I								
		GPIO1_19	7	IO								
U1	SPI1_CS0 PADCONFIG137 000F 4224h 0821 4007h	SPI1_CS0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_TS_COMP	1	O								
		TIMER_IO0	2	IO								
		UART2_RXD	3	I								
		ECAP4_IN_APWM_OUT	4	IO								
		GPIO1_42	7	IO								
T4	SPI1_CS1 PADCONFIG138 000F 4228h 0821 4007h	SPI1_CS1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_TS_SYNC	1	O								
		TIMER_IO1	2	IO								
		UART2_TXD	3	O								
		ECAP5_IN_APWM_OUT	4	IO								
		GPIO1_43	7	IO								
T3	SPI1_D0 PADCONFIG140 000F 4230h 0821 4007h	SPI1_D0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		CP_GEMAC_CPTS0_HW2TSPUSH	1	I								
		TIMER_IO3	2	IO								
		UART2_CTSn	3	I								
		ECAP2_IN_APWM_OUT	4	IO								
		I2C5_SDA	5	IOD								
		GPIO1_45	7	IO								
U3	SPI1_D1 PADCONFIG141 000F 4234h 0821 4007h	SPI1_D1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		TIMER_IO4	2	IO								
		UART3_RXD	3	I								
		ECAP3_IN_APWM_OUT	4	IO								
		GPIO1_46	7	IO								
T2	SPI2_CS0 PADCONFIG107 000F 41ACh 0821 4007h	SPI2_CS0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART1_RXD	2	I								
		EPWM0_A	6	IO								
		GPIO1_13	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
R4	SPI2_CS1 PADCONFIG105 000F 41A4h 0821 4007h	SPI2_CS1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		ECAP2_IN_APWM_OUT	2	IO								
		MCAN4_TX	3	O								
		I2C4_SCL	5	IOD								
		GPIO1_11	7	IO								
R1	SPI2_CS2 PADCONFIG103 000F 419Ch 0821 4007h	SPI2_CS2	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		ECAP1_IN_APWM_OUT	2	IO								
		MAIN_ERRORn	5	IO								
		EPWM1_A	6	IO								
		GPIO1_9	7	IO								
T1	SPI2_CS3 PADCONFIG106 000F 41A8h 0821 4007h	SPI2_CS3	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK1	2	IO								
		MCAN4_RX	3	I								
		I2C4_SDA	5	IOD								
		GPIO1_12	7	IO								
P2	SPI2_D0 PADCONFIG101 000F 4194h 0821 4007h	SPI2_D0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART1_CTSn	2	I								
		UART6_RXD	3	I								
		ECAP1_IN_APWM_OUT	5	IO								
		GPIO1_7	7	IO								
R3	SPI2_D1 PADCONFIG102 000F 4198h 0821 4007h	SPI2_D1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		UART1_RTSn	2	O								
		UART6_TXD	3	O								
		ECAP2_IN_APWM_OUT	5	IO								
		GPIO1_8	7	IO								
A10	TCK MCU_PADCONFIG25 0408 4064h 0826 4000h	TCK	0	I	开启/NA/上拉	开启/关闭/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
D10	TDI MCU_PADCONFIG27 0408 406Ch 0826 4000h	TDI	0	I	开启/关闭/上拉	开启/关闭/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
A11	TDO MCU_PADCONFIG28 0408 4070h 0802 4000h	TDO	0	OZ	关闭/关闭/上拉	关闭/SS/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
C11	TMS MCU_PADCONFIG29 0408 4074h 0826 4000h	TMS	0	I	开启/关闭/上拉	开启/关闭/上拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVC MOS	PU/PD
B10	TRSTn MCU_PADCONFIG26 0408 4068h 0824 4000h	TRSTn	0	I	开启/NA/下拉	开启/关闭/下拉	0	1.8V/3.3V	VDDSHV_MCU	是	LVC MOS	PU/PD
N1	UART0_CTSn PADCONFIG116 000F 41D0h 0821 4007h	UART0_CTSn	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVC MOS	PU/PD
		SPI0_CS2	1	IO								
		I2C3_SCL	2	IOD								
		UART2_RXD	3	I								
		TIMER_IO6	4	IO								
		AUDIO_EXT_REFCLK0	5	IO								
		GPIO1_22	7	IO								
		MMC0_SD CD	9	I								
L3	UART0_RTSn PADCONFIG117 000F 41D4h 0821 4007h	UART0_RTSn	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVC MOS	PU/PD
		SPI0_CS3	1	IO								
		I2C3_SDA	2	IOD								
		UART2_TXD	3	O								
		TIMER_IO7	4	IO								
		AUDIO_EXT_REFCLK1	5	IO								
		GPIO1_23	7	IO								
		MMC0_SD WP	9	I								
L2	UART0_RXD PADCONFIG114 000F 41C8h 0821 4007h	UART0_RXD	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVC MOS	PU/PD
		ECAP1_IN_APWM_OUT	1	IO								
		SPI2_D0	2	IO								
		EPWM2_A	3	IO								
		GPIO1_20	7	IO								
L1	UART0_TXD PADCONFIG115 000F 41CCh 0821 4007h	UART0_TXD	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV0	是	LVC MOS	PU/PD
		ECAP2_IN_APWM_OUT	1	IO								
		SPI2_D1	2	IO								
		EPWM2_B	3	IO								
		GPIO1_21	7	IO								
W9	USB0_DM	USB0_DM	0	IO				1.8V/3.3V	VDDA_3P3_USB、 VDDA_1P8_USB、 VDDA_CORE_USB		USB2PHY	

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
V9	USB0_DP	USB0_DP	0	IO				1.8V/3.3V	VDDA_3P3_USB、 VDDA_1P8_USB、 VDDA_CORE_USB		USB2PHY	
W2	USB0_DRVVBUS PADCONFIG149 000F 4254h 0020 4007h	USB0_DRVVBUS	0	O	关闭/关闭/下拉	关闭/关闭/下拉	7	1.8V/3.3V	VDDSHV0	是	LVCMOS	PU/PD
		ECAP5_IN_APWM_OUT	3	IO								
		GPIO1_50	7	IO								
V8	USB0_RCALIB	USB0_RCALIB	0	IO				1.8V/3.3V	VDDA_3P3_USB、 VDDA_1P8_USB、 VDDA_CORE_USB		USB2PHY	
U9	USB0_VBUS	USB0_VBUS	0	A				1.8V/3.3V	VDDA_3P3_USB、 VDDA_1P8_USB、 VDDA_CORE_USB		USB2PHY	
P10	VDDA_1P8_USB	VDDA_1P8_USB		PWR				1.8V				
R9	VDDA_3P3_USB	VDDA_3P3_USB		PWR				3.3V				
J5	VDDA_ADC0	VDDA_ADC0		PWR				1.8V				
N10	VDDA_CORE_USB	VDDA_CORE_USB		PWR				0.75V/0.85V				
H7	VDDA_MCU	VDDA_MCU		PWR				1.8V				
J9	VDDA_PLL0	VDDA_PLL0		PWR				1.8V				
J10	VDDA_PLL1	VDDA_PLL1		PWR				1.8V				
M11	VDDA_PLL2	VDDA_PLL2		PWR				1.8V				
K5	VDDA_TEMP0	VDDA_TEMP0		PWR				1.8V				
N11	VDDA_TEMP1	VDDA_TEMP1		PWR				1.8V				
E7	VDDR_CANUART	VDDR_CANUART		PWR				0.75V/0.85V				
G10、 H12、 J8、K10、 M10、 M14、 N12、N8	VDDR_CORE	VDDR_CORE		PWR				0.85V				
K6、M6	VDDSHV0	VDDSHV0		PWR				1.8V/3.3V				
E13、F12	VDDSHV1	VDDSHV1		PWR				1.8V/3.3V				
P11、P12	VDDSHV2	VDDSHV2		PWR				1.8V/3.3V				
H14、 J14、K14	VDDSHV3	VDDSHV3		PWR				1.8V/3.3V				
P9、R8	VDDSHV5	VDDSHV5		PWR				1.8V/3.3V				
F7	VDDSHV_CANUART	VDDSHV_CANUART		PWR				1.8V/3.3V				
F8、F9	VDDSHV_MCU	VDDSHV_MCU		PWR				1.8V/3.3V				
F5	VDDS_OSC0	VDDS_OSC0		PWR				1.8V				
F6	VDD_CANUART	VDD_CANUART		PWR				0.75V/0.85V				

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
G11、 G14、 G7、 H10、 H13、 H9、 J12、 K13、 K7、K9、 L11、 L12、L8、 M13、 M7、M9、 P13、P7	VDD_CORE	VDD_CORE		PWR				0.75V/0.85V				
J6	VMON_1P8_SOC	VMON_1P8_SOC		PWR				1.8V				
H5	VMON_3P3_SOC	VMON_3P3_SOC		PWR				3.3V				
H8	VMON_ER_VSYS	VMON_ER_VSYS		PWR								
G5	VPP	VPP		PWR				1.8V				

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
A1、 A19、 B2、 C19、 C3、 D1、 D11、 D14、 D19、 D3、 D4、 D8、 E10、 E11、 E12、 E14、 E15、 E17、 E18、 E5、 E9、 F10、 F11、 F14、 F15、 F16、 F4、 G12、 G13、 G15、 G4、 G6、 G8、 G9、 H11、 H3、 H6、 J11、 J13、 J15、 J7、 K11、 K12、 K15、 K8、 L10、 L13、 L14、 L15、 L5、 L7、 L9、 M12、 M15、 M5、 M8、 N13、 N14、 N15、 N5、 N6、 N7、 N9、 P14、 P15、	VSS	VSS		GND				VSS				

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
P5、P6、 R10、 R12、 R13、 R14、 R15、 R5、R6、 R7、 T10、 T16、 T5、T8、 T9、 U10、 U17、 U4、U5、 U8、 V10、 V18、 V4、W1、 W10、 W19、 W3、W6												
B11	WKUP_CLKOUT0 MCU_PADCONFIG33 0408 4084h 0801 4000h	WKUP_CLKOUT0	0	O	关闭/关闭/关闭	关闭/SS/关闭	0	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
		MCU_GPIO0_23	7	IO								
B9	WKUP_I2C0_SCL MCU_PADCONFIG19 0408 404Ch 0805 4007h	WKUP_I2C0_SCL	0	IOD	关闭/关闭/关闭	开启/SS/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	I2C 开漏	
		MCU_GPIO0_19	7	IOD								
A8	WKUP_I2C0_SDA MCU_PADCONFIG20 0408 4050h 0805 4007h	WKUP_I2C0_SDA	0	IOD	关闭/关闭/关闭	开启/SS/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	I2C 开漏	
		MCU_GPIO0_20	7	IOD								
E1	WKUP_LFOSC0_XI	WKUP_LFOSC0_XI	0	I				1.8V	VDDS_OSC0		N16FFC_LFX OSC	
D2	WKUP_LFOSC0_XO	WKUP_LFOSC0_XO	0	O				1.8V	VDDS_OSC0		N16FFC_LFX OSC	
B7	WKUP_TIMER_IO0 MCU_PADCONFIG0 0408 4000h 0821 4007h	WKUP_TIMER_IO0	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
		MCU_GPIO0_0	7	IO								
C7	WKUP_TIMER_IO1 MCU_PADCONFIG1 0408 4004h 0821 4007h	WKUP_TIMER_IO1	0	IO	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_MCU	是	LVCMOS	PU/PD
		MCU_OBCLK0	1	O								
		MCU_SYCLKOUT0	2	O								
		MCU_EXT_REFCLK0	3	I								
		MCU_GPIO0_1	7	IO								

表 5-1. 引脚属性 (ANJ 封装) (续)

焊球 编号 [1]	焊球名称 [2]/ IOMUX 寄存器 [14]/ 地址 [15]/ 默认值 [16]	信号名称 [3]	多路复用 模式 [4]	类型 [5]	复位 期间的 焊球 状态 RX/TX/拉动 [6]	复位 之后的 焊球 状态 RX/TX/拉动 [7]	复位 之后的 多路复用 模式 [8]	IO 电压 [9]	电源 [10]	HYS [11]	缓冲器类型 [12]	上拉/下拉 类型 [13]
D6	WKUP_UART0_CTSn MCU_PADCONFIG11 0408 402Ch 0821 4007h	WKUP_UART0_CTSn	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		WKUP_TIMER_IO0	1	IO								
		MCAN3_TX	2	O								
		UART4_RXD	3	I								
		MCU_GPIO0_11	7	IO								
C5	WKUP_UART0_RTSn MCU_PADCONFIG12 0408 4030h 0821 4007h	WKUP_UART0_RTSn	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		WKUP_TIMER_IO1	1	IO								
		MCAN3_RX	2	I								
		UART4_TXD	3	O								
		MCU_GPIO0_12	7	IO								
B5	WKUP_UART0_RXD MCU_PADCONFIG9 0408 4024h 0821 4007h	WKUP_UART0_RXD	0	I	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		MCAN2_TX	2	O								
		MCU_GPIO0_9	7	IO								
A5	WKUP_UART0_TXD MCU_PADCONFIG10 0408 4028h 0821 4007h	WKUP_UART0_TXD	0	O	关闭/关闭/关闭	关闭/关闭/关闭	7	1.8V/3.3V	VDDSHV_CANUART	是	LVCMOS	PU/PD
		MCAN2_RX	2	I								
		MCU_GPIO0_10	7	IO								

5.3 信号说明

根据引脚多路复用选项的软件配置，许多信号可在多个引脚上使用。

以下列表说明了列标题：

1. **信号名称**：通过引脚的信号的名称。

备注

每个“信号说明”表中提供的信号名称和说明表示在引脚上实现并通过 IOMUX 焊盘配置寄存器选择的引脚多路复用信号功能。某些器件子系统提供信号功能的二次多路复用，这些表中没有说明这些功能。有关辅助多路复用信号功能的更多信息，请参阅器件 TRM 的相应外设章节。

2. **引脚类型**：信号方向和类型：

- I = 输入
- O = 输出
- IO = 输入、输出或同时输入和输出
- ID = 输入，具有开漏输出功能
- OD = 输出，具有开漏输出功能
- IOD = 输入、输出或同时输入和输出，具有开漏输出功能
- IOZ = 输入、输出或同时输入和输出，具有三态输出功能
- OZ = 具有三态输出功能的输出
- A = 模拟
- CAP = LDO 电容器
- PWR = 电源
- GND = 地

3. **说明**：信号说明

4. **焊球**：相关焊球编号

更多有关 I/O 单元配置的信息，请参阅器件 TRM 中 *器件配置* 一章的 *焊盘配置寄存器* 部分。

5.3.1 ADC

表 5-2. ADC0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ADC0_REFN	A	ADC 基准 (负)	H2
ADC0_REFP	A	ADC 基准 (正)	G1
ADC0_AIN0	A	ADC 模拟输入 0	F1
ADC0_AIN1	A	ADC 模拟输入 1	H1
ADC0_AIN2	A	ADC 模拟输入 2	K2
ADC0_AIN3	A	ADC 模拟输入 3	K1
ADC0_AIN4	A	ADC 模拟输入 4	F2
ADC0_AIN5	A	ADC 模拟输入 5	G2
ADC0_AIN6	A	ADC 模拟输入 6	J1
ADC0_AIN7	A	ADC 模拟输入 7	J2
ADC_EXT_TRIGGER0	I	ADC 外部触发器	D15、N4、V2

5.3.2 音频时钟基准

表 5-3. 音频时钟信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
AUDIO_EXT_REFCLK0	IO	音频时钟基准输入/输出 0	N1、T15、V1
AUDIO_EXT_REFCLK1	IO	音频时钟基准输入/输出 1	L3、M17、T1
AUDIO_EXT_REFCLK2	IO	音频时钟基准输入/输出 2	T19、V3
OSC1_XI	I	音频频率 (24.576MHz) 振荡器输入	C1
OSC1_XO	O	音频频率 (24.576MHz) 振荡器输出	C2

5.3.3 CPSW

表 5-4. RGMII1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RGMII1_RXC	I	RGMII 接收时钟	W12
RGMII1_RX_CTL	I	RGMII 接收控制	V12
RGMII1_TXC	O	RGMII 发送时钟	V13
RGMII1_TX_CTL	O	RGMII 发送控制	T13
RGMII1_RD0	I	RGMII 接收数据 0	W11
RGMII1_RD1	I	RGMII 接收数据 1	T11
RGMII1_RD2	I	RGMII 接收数据 2	T12
RGMII1_RD3	I	RGMII 接收数据 3	U12
RGMII1_TD0	O	RGMII 发送数据 0	U13
RGMII1_TD1	O	RGMII 发送数据 1	W13
RGMII1_TD2	O	RGMII 发送数据 2	T14
RGMII1_TD3	O	RGMII 发送数据 3	U14

表 5-5. RGMII2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RGMII2_RXC	I	RGMII 接收时钟	W15
RGMII2_RX_CTL	I	RGMII 接收控制	V14
RGMII2_TXC	O	RGMII 发送时钟	W17
RGMII2_TX_CTL	O	RGMII 发送控制	U16
RGMII2_RD0	I	RGMII 接收数据 0	U15

表 5-5. RGMII2 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RGMII2_RD1	I	RGMII 接收数据 1	V15
RGMII2_RD2	I	RGMII 接收数据 2	W14
RGMII2_RD3	I	RGMII 接收数据 3	T15
RGMII2_TD0	O	RGMII 发送数据 0	V16
RGMII2_TD1	O	RGMII 发送数据 1	W16
RGMII2_TD2	O	RGMII 发送数据 2	V17
RGMII2_TD3	O	RGMII 发送数据 3	W18

表 5-6. RMII1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RMII1_CRS_DV	I	RMII 载波侦听/数据有效	V13
RMII1_REF_CLK	I	RMII 基准时钟	W12
RMII1_RX_ER	I	RMII 接收数据错误	V12
RMII1_TX_EN	O	RMII 发送使能	T13
RMII1_RXD0	I	RMII 接收数据 0	W11
RMII1_RXD1	I	RMII 接收数据 1	T11
RMII1_TXD0	O	RMII 发送数据 0	U13
RMII1_TXD1	O	RMII 发送数据 1	W13

表 5-7. RMII2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RMII2_CRS_DV	I	RMII 载波侦听/数据有效	W17
RMII2_REF_CLK	I	RMII 基准时钟	W15
RMII2_RX_ER	I	RMII 接收数据错误	V14
RMII2_TX_EN	O	RMII 发送使能	U16
RMII2_RXD0	I	RMII 接收数据 0	U15
RMII2_RXD1	I	RMII 接收数据 1	V15
RMII2_TXD0	O	RMII 发送数据 0	V16
RMII2_TXD1	O	RMII 发送数据 1	W16

表 5-8. MDIO 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MDIO0_MDC	O	MDIO 时钟	V11
MDIO0_MDIO	IO	MDIO 数据	U11

5.3.4 CPTS

表 5-9. CPTS 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
CP_GEMAC_CPTS0_RFT_CLK	I	CPTS 到 CPSW0 CPTS 的基准时钟输入	P1
CP_GEMAC_CPTS0_TS_COMP	O	来自 CPSW0 CPTS 的 CPTS 时间戳计数器比较输出	J4、U1
CP_GEMAC_CPTS0_TS_SYNC	O	来自 CPSW0 CPTS 的 CPTS 时间戳计数器位输出	M1、T4
CP_GEMAC_CPTS0_HW1TSPUSH	I	CPTS 到 CPSW0 CPTS 的硬件时间戳推送输入	K3、U2
CP_GEMAC_CPTS0_HW2TSPUSH	I	CPTS 到 CPSW0 CPTS 的硬件时间戳推送输入	K4、T3
SYNC0_OUT	O	来自时间同步路由器的 CPTS 时间戳生成器位 0 输出	M3
SYNC1_OUT	O	来自时间同步路由器的 CPTS 时间戳生成器位 1 输出	P1
SYNC2_OUT	O	来自时间同步路由器的 CPTS 时间戳生成器位 2 输出	L4

表 5-9. CPTS 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
SYNC3_OUT	O	来自时间同步路由器的 CPTS 时间戳生成器位 3 输出	M4

5.3.5 ECAP

表 5-10. ECAP0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ECAP0_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或 ECAP 辅助 PWM (APWM) 输出	J4、P1

表 5-11. ECAP1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ECAP1_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或 ECAP 辅助 PWM (APWM) 输出	L2、M3、P2、R1、U2

表 5-12. ECAP2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ECAP2_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或 ECAP 辅助 PWM (APWM) 输出	L1、N3、R3、R4、T3

表 5-13. ECAP3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ECAP3_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或 ECAP 辅助 PWM (APWM) 输出	M2、P4、U3

表 5-14. ECAP4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ECAP4_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或 ECAP 辅助 PWM (APWM) 输出	N2、U1、V3

表 5-15. ECAP5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
ECAP5_IN_APWM_OUT	IO	增强型捕获 (ECAP) 输入或 ECAP 辅助 PWM (APWM) 输出	T4、U18、W2

5.3.6 仿真和调试

表 5-16. JTAG 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
EMU0	IO	仿真控制 0	C9
EMU1	IO	仿真控制 1	C10
TCK	I	JTAG 测试时钟输入	A10
TDI	I	JTAG 测试数据输入	D10
TDO	OZ	JTAG 测试数据输出	A11
TMS	I	JTAG 测试模式选择输入	C11
TRSTn	I	JTAG 复位	B10

表 5-17. TRACE 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
TRC_CLK	O	跟踪时钟	N19
TRC_CTL	O	跟踪控制	M19
TRC_DATA0	O	跟踪数据 0	N17
TRC_DATA1	O	跟踪数据 1	M16
TRC_DATA2	O	跟踪数据 2	N18

表 5-17. TRACE 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
TRC_DATA3	O	跟踪数据 3	M18
TRC_DATA4	O	跟踪数据 4	N16
TRC_DATA5	O	跟踪数据 5	P17
TRC_DATA6	O	跟踪数据 6	T18
TRC_DATA7	O	跟踪数据 7	T19
TRC_DATA8	O	跟踪数据 8	H19
TRC_DATA9	O	跟踪数据 9	J17
TRC_DATA10	O	跟踪数据 10	J18
TRC_DATA11	O	跟踪数据 11	J19
TRC_DATA12	O	跟踪数据 12	J16
TRC_DATA13	O	跟踪数据 13	L19
TRC_DATA14	O	跟踪数据 14	K19
TRC_DATA15	O	跟踪数据 15	L17
TRC_DATA16	O	跟踪数据 16	K16
TRC_DATA17	O	跟踪数据 17	L18
TRC_DATA18	O	跟踪数据 18	K18
TRC_DATA19	O	跟踪数据 19	T17
TRC_DATA20	O	跟踪数据 20	R16
TRC_DATA21	O	跟踪数据 21	R19
TRC_DATA22	O	跟踪数据 22	R18
TRC_DATA23	O	跟踪数据 23	R17

5.3.7 EPWM

表 5-18. EPWM 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
EPWM_SOC_A	O	EPWM 转换 A 开始	M3
EPWM_SOC_B	O	EPWM 转换 B 开始	N3
EPWM_TZn_IN0	I	EPWM 触发区输入 0 (低电平有效)	K4
EPWM_TZn_IN1	I	EPWM 触发区输入 1 (低电平有效)	W4
EPWM_TZn_IN2	I	EPWM 触发区输入 2 (低电平有效)	T7
EPWM_TZn_IN3	I	EPWM 触发区输入 3 (低电平有效)	L4
EPWM_TZn_IN4	I	EPWM 触发区输入 4 (低电平有效)	M4
EPWM_TZn_IN5	I	EPWM 触发区输入 5 (低电平有效)	J4

表 5-19. EPWM0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
EPWM0_A	IO	EPWM 输出 A	J3、T2、U7、V16
EPWM0_B	IO	EPWM 输出 B	J4、R2、U6、W16
EPWM0_SYNCI	I	EPWM 同步输入	N2、W7
EPWM0_SYNCO	O	EPWM 同步输出	M2、V7

表 5-20. EPWM1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
EPWM1_A	IO	EPWM 输出 A	M1、R1、V17、V6
EPWM1_B	IO	EPWM 输出 B	K3、V1、W18、W5

表 5-21. EPWM2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
EPWM2_A	IO	EPWM 输出 A	L2、V14、V5
EPWM2_B	IO	EPWM 输出 B	L1、T6、W15

5.3.8 GPIO

表 5-22. GPIO0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
GPIO0_0	IO	通用输入/输出	B17
GPIO0_1	IO	通用输入/输出	A18
GPIO0_2	IO	通用输入/输出	B19
GPIO0_3	IO	通用输入/输出	B16
GPIO0_4	IO	通用输入/输出	D17
GPIO0_5	IO	通用输入/输出	C17
GPIO0_6	IO	通用输入/输出	D16
GPIO0_7	IO	通用输入/输出	E16
GPIO0_8	IO	通用输入/输出	B18
GPIO0_9	IO	通用输入/输出	D18
GPIO0_10	IO	通用输入/输出	C18
GPIO0_11	IO	通用输入/输出	A17
GPIO0_12	IO	通用输入/输出	C16
GPIO0_13	IO	通用输入/输出	D15
GPIO0_14	IO	通用输入/输出	A16
GPIO0_15	IO	通用输入/输出	N19
GPIO0_16	IO	通用输入/输出	M19
GPIO0_17	IO	通用输入/输出	N17
GPIO0_18	IO	通用输入/输出	M16
GPIO0_19	IO	通用输入/输出	N18
GPIO0_20	IO	通用输入/输出	M18
GPIO0_21	IO	通用输入/输出	N16
GPIO0_22	IO	通用输入/输出	P17
GPIO0_23	IO	通用输入/输出	P18
GPIO0_24	IO	通用输入/输出	P19
GPIO0_25	IO	通用输入/输出	P16
GPIO0_26	IO	通用输入/输出	R17
GPIO0_27	IO	通用输入/输出	R18
GPIO0_28	IO	通用输入/输出	R19
GPIO0_29	IO	通用输入/输出	R16
GPIO0_30	IO	通用输入/输出	T17
GPIO0_31	IO	通用输入/输出	T18
GPIO0_32	IO	通用输入/输出	T19
GPIO0_33	IO	通用输入/输出	H19
GPIO0_34	IO	通用输入/输出	J17
GPIO0_35	IO	通用输入/输出	J18
GPIO0_36	IO	通用输入/输出	J19
GPIO0_37	IO	通用输入/输出	J16
GPIO0_38	IO	通用输入/输出	K17
GPIO0_39	IO	通用输入/输出	L19

表 5-22. GPIO0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
GPIO0_40	IO	通用输入/输出	K19
GPIO0_41	IO	通用输入/输出	L17
GPIO0_42	IO	通用输入/输出	K16
GPIO0_43	IO	通用输入/输出	L18
GPIO0_44	IO	通用输入/输出	K18
GPIO0_45	IO	通用输入/输出	L16
GPIO0_46	IO	通用输入/输出	M17
GPIO0_47	IO	通用输入/输出	E19
GPIO0_48	IO	通用输入/输出	G19
GPIO0_49	IO	通用输入/输出	G18
GPIO0_50	IO	通用输入/输出	H16
GPIO0_51	IO	通用输入/输出	H18
GPIO0_52	IO	通用输入/输出	H17
GPIO0_55	IO	通用输入/输出	F18
GPIO0_56	IO	通用输入/输出	F17
GPIO0_57	IO	通用输入/输出	F19
GPIO0_58	IO	通用输入/输出	G17
GPIO0_59	IO	通用输入/输出	G16
GPIO0_62	IO	通用输入/输出	U18
GPIO0_63	IO	通用输入/输出	U19
GPIO0_64	IO	通用输入/输出	V19
GPIO0_65	IO	通用输入/输出	A14
GPIO0_66	IO	通用输入/输出	B13
GPIO0_67	IO	通用输入/输出	B15
GPIO0_68	IO	通用输入/输出	A13
GPIO0_69	IO	通用输入/输出	D12
GPIO0_70	IO	通用输入/输出	D13
GPIO0_71	IO	通用输入/输出	C13
GPIO0_72	IO	通用输入/输出	B12
GPIO0_73	IO	通用输入/输出	T13
GPIO0_74	IO	通用输入/输出	V13
GPIO0_75	IO	通用输入/输出	U13
GPIO0_76	IO	通用输入/输出	W13
GPIO0_77	IO	通用输入/输出	T14
GPIO0_78	IO	通用输入/输出	U14
GPIO0_79	IO	通用输入/输出	V12
GPIO0_80	IO	通用输入/输出	W12
GPIO0_81	IO	通用输入/输出	W11
GPIO0_82	IO	通用输入/输出	T11
GPIO0_83	IO	通用输入/输出	T12
GPIO0_84	IO	通用输入/输出	U12
GPIO0_85	IO	通用输入/输出	U11
GPIO0_86	IO	通用输入/输出	V11
GPIO0_87	IO	通用输入/输出	U16
GPIO0_88	IO	通用输入/输出	W17
GPIO0_89	IO	通用输入/输出	V16

表 5-22. GPIO0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
GPIO0_90	IO	通用输入/输出	W16
GPIO0_91	IO	通用输入/输出	V17
GPIO0_92	IO	通用输入/输出	C12

表 5-23. GPIO1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
GPIO1_0	IO	通用输入/输出	W18
GPIO1_1	IO	通用输入/输出	V14
GPIO1_2	IO	通用输入/输出	W15
GPIO1_3	IO	通用输入/输出	U15
GPIO1_4	IO	通用输入/输出	V15
GPIO1_5	IO	通用输入/输出	W14
GPIO1_6	IO	通用输入/输出	T15
GPIO1_7	IO	通用输入/输出	P2
GPIO1_8	IO	通用输入/输出	R3
GPIO1_9	IO	通用输入/输出	R1
GPIO1_10	IO	通用输入/输出	V1
GPIO1_11	IO	通用输入/输出	R4
GPIO1_12	IO	通用输入/输出	T1
GPIO1_13	IO	通用输入/输出	T2
GPIO1_14	IO	通用输入/输出	R2
GPIO1_15	IO	通用输入/输出	J3
GPIO1_16	IO	通用输入/输出	J4
GPIO1_17	IO	通用输入/输出	M1
GPIO1_18	IO	通用输入/输出	K3
GPIO1_19	IO	通用输入/输出	K4
GPIO1_112	IO	通用输入/输出	N19
GPIO1_113	IO	通用输入/输出	M19
GPIO1_114	IO	通用输入/输出	N17
GPIO1_115	IO	通用输入/输出	M16
GPIO1_116	IO	通用输入/输出	N18
GPIO1_117	IO	通用输入/输出	M18
GPIO1_118	IO	通用输入/输出	N16
GPIO1_119	IO	通用输入/输出	P17
GPIO1_120	IO	通用输入/输出	P18
GPIO1_121	IO	通用输入/输出	P19
GPIO1_122	IO	通用输入/输出	P16
GPIO1_123	IO	通用输入/输出	R18
GPIO1_124	IO	通用输入/输出	R19
GPIO1_125	IO	通用输入/输出	R16
GPIO1_126	IO	通用输入/输出	T17
GPIO1_127	IO	通用输入/输出	T18
GPIO1_20	IO	通用输入/输出	L2
GPIO1_21	IO	通用输入/输出	L1
GPIO1_22	IO	通用输入/输出	N1
GPIO1_23	IO	通用输入/输出	L3

表 5-23. GPIO1 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
GPIO1_24	IO	通用输入/输出	L4
GPIO1_25	IO	通用输入/输出	M4
GPIO1_26	IO	通用输入/输出	M3
GPIO1_27	IO	通用输入/输出	N3
GPIO1_28	IO	通用输入/输出	N2
GPIO1_29	IO	通用输入/输出	M2
GPIO1_30	IO	通用输入/输出	P1
GPIO1_31	IOD	通用输入/输出	P3
GPIO1_32	IO	通用输入/输出	W7
GPIO1_33	IO	通用输入/输出	V7
GPIO1_34	IO	通用输入/输出	T7
GPIO1_35	IO	通用输入/输出	U7
GPIO1_36	IO	通用输入/输出	U6
GPIO1_37	IO	通用输入/输出	V6
GPIO1_38	IO	通用输入/输出	W5
GPIO1_39	IO	通用输入/输出	W4
GPIO1_40	IO	通用输入/输出	V5
GPIO1_41	IO	通用输入/输出	T6
GPIO1_42	IO	通用输入/输出	U1
GPIO1_43	IO	通用输入/输出	T4
GPIO1_44	IO	通用输入/输出	U2
GPIO1_45	IO	通用输入/输出	T3
GPIO1_46	IO	通用输入/输出	U3
GPIO1_47	IO	通用输入/输出	N4
GPIO1_48	IO	通用输入/输出	P4
GPIO1_49	IO	通用输入/输出	V2
GPIO1_50	IO	通用输入/输出	W2
GPIO1_72	IO	通用输入/输出	V3
GPIO1_74	I	通用输入/输出	F1
GPIO1_75	I	通用输入/输出	H1
GPIO1_76	I	通用输入/输出	K2
GPIO1_77	I	通用输入/输出	K1
GPIO1_78	I	通用输入/输出	F2
GPIO1_79	I	通用输入/输出	G2
GPIO1_80	I	通用输入/输出	J1
GPIO1_81	I	通用输入/输出	J2
GPIO1_82	IO	通用输入/输出	A15
GPIO1_83	IO	通用输入/输出	C15
GPIO1_84	IO	通用输入/输出	B14
GPIO1_85	IO	通用输入/输出	C14

表 5-24. MCU GPIO 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCU_GPIO0_0	IO	通用输入/输出	B7
MCU_GPIO0_1	IO	通用输入/输出	C7
MCU_GPIO0_2	IO	通用输入/输出	C8

表 5-24. MCU GPIO 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCU_GPIO0_3	IO	通用输入/输出	B8
MCU_GPIO0_4	IO	通用输入/输出	A9
MCU_GPIO0_5	IO	通用输入/输出	C4
MCU_GPIO0_6	IO	通用输入/输出	B4
MCU_GPIO0_7	IO	通用输入/输出	A4
MCU_GPIO0_8	IO	通用输入/输出	D5
MCU_GPIO0_9	IO	通用输入/输出	B5
MCU_GPIO0_10	IO	通用输入/输出	A5
MCU_GPIO0_11	IO	通用输入/输出	D6
MCU_GPIO0_12	IO	通用输入/输出	C5
MCU_GPIO0_13	IO	通用输入/输出	C6
MCU_GPIO0_14	IO	通用输入/输出	B6
MCU_GPIO0_15	IO	通用输入/输出	A6
MCU_GPIO0_16	IO	通用输入/输出	D7
MCU_GPIO0_19	IOD	通用输入/输出	B9
MCU_GPIO0_112	IO	通用输入/输出	C9
MCU_GPIO0_113	IO	通用输入/输出	C10
MCU_GPIO0_20	IOD	通用输入/输出	A8
MCU_GPIO0_22	IO	通用输入/输出	A7
MCU_GPIO0_23	IO	通用输入/输出	B11
MCU_GPIO0_24	IO	通用输入/输出	C9
MCU_GPIO0_25	IO	通用输入/输出	C10

5.3.9 HYPERBUS

表 5-25. HYPERBUS 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
HYPERBUS0_CK	O	HYPERBUS 差分时钟	A14
HYPERBUS0_CK _n	O	HYPERBUS 差分时钟	B13
HYPERBUS0_INT _n	I	HYPERBUS 中断 (低电平有效)	A16、B19
HYPERBUS0_RESE _{Tn}	O	HYPERBUS 控制器复位输出 (低电平有效)	A16、C12
HYPERBUS0_RESE _{TOn}	I	HYPERBUS 外设复位输入 (低电平有效)	A18、D15
HYPERBUS0_RWDS	IO	HYPERBUS 读写数据选通	B15
HYPERBUS0_WP _n	O	HYPERBUS 写保护 (低电平有效)	A16、D15
HYPERBUS0_CS _{n0}	O	HYPERBUS 片选 0 (低电平有效)	B12
HYPERBUS0_CS _{n1}	O	HYPERBUS 片选 1 (低电平有效)	C12
HYPERBUS0_DQ0	IO	HYPERBUS 数据位 0	A13
HYPERBUS0_DQ1	IO	HYPERBUS 数据位 1	D12
HYPERBUS0_DQ2	IO	HYPERBUS 数据位 2	D13
HYPERBUS0_DQ3	IO	HYPERBUS 数据位 3	C13
HYPERBUS0_DQ4	IO	HYPERBUS 数据位 4	A15
HYPERBUS0_DQ5	IO	HYPERBUS 数据位 5	C15
HYPERBUS0_DQ6	IO	HYPERBUS 数据位 6	B14
HYPERBUS0_DQ7	IO	HYPERBUS 数据位 7	C14

5.3.10 I2C

表 5-26. I2C0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C0_SCL	IOD	I2C 时钟	M3
I2C0_SDA	IOD	I2C 数据	N3

表 5-27. I2C1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C1_SCL	IOD	I2C 时钟	N2
I2C1_SDA	IOD	I2C 数据	M2

表 5-28. I2C2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C2_SCL	IOD	I2C 时钟	A15、L18、U16
I2C2_SDA	IOD	I2C 数据	C15、K18、W17

表 5-29. I2C3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C3_SCL	IOD	I2C 时钟	N1、U15、V5
I2C3_SDA	IOD	I2C 数据	L3、T6、V15

表 5-30. I2C4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C4_SCL	IOD	I2C 时钟	P4、R4
I2C4_SDA	IOD	I2C 数据	T1、V2

表 5-31. I2C5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C5_SCL	IOD	I2C 时钟	L4、U19、U2
I2C5_SDA	IOD	I2C 数据	M4、T3、V19

表 5-32. I2C6 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
I2C6_SCL	IOD	I2C 时钟	G17、T7
I2C6_SDA	IOD	I2C 数据	G16、U7

表 5-33. WKUP I2C 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
WKUP_I2C0_SCL	IOD	I2C 时钟	B9
WKUP_I2C0_SDA	IOD	I2C 数据	A8

5.3.11 MCAN

表 5-34. MCAN0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCAN0_RX	I	MCAN 接收数据	B4、M4、T6
MCAN0_TX	O	MCAN 发送数据	C4、L4、V5

表 5-35. MCAN1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCAN1_RX	I	MCAN 接收数据	D5、K18、V7
MCAN1_TX	O	MCAN 发送数据	A4、L18、W7

表 5-36. MCAN2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCAN2_RX	I	MCAN 接收数据	A5、U7
MCAN2_TX	O	MCAN 发送数据	B5、T7

表 5-37. MCAN3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCAN3_RX	I	MCAN 接收数据	C5、V3、V6
MCAN3_TX	O	MCAN 发送数据	D6、N4、U6

表 5-38. MCAN4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCAN4_RX	I	MCAN 接收数据	B6、T1、W4
MCAN4_TX	O	MCAN 发送数据	C6、R4、W5

5.3.12 MCASP

表 5-39. McASP0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP0_ACLKR	IO	McASP 接收位时钟	R16
MCASP0_ACLKX	IO	McASP 发送位时钟	N19
MCASP0_AFSR	IO	McASP 接收帧同步	T17
MCASP0_AFSX	IO	McASP 发送帧同步	M19
MCASP0_AXR0	IO	McASP 音频发送/接收 0	N17
MCASP0_AXR1	IO	McASP 音频发送/接收 1	M16
MCASP0_AXR2	IO	McASP 音频发送/接收 2	N18
MCASP0_AXR3	IO	McASP 音频发送/接收 3	M18
MCASP0_AXR4	IO	McASP 音频发送/接收 4	N16
MCASP0_AXR5	IO	McASP 音频发送/接收 5	P17
MCASP0_AXR6	IO	McASP 音频发送/接收 6	P18
MCASP0_AXR7	IO	McASP 音频发送/接收 7	P19
MCASP0_AXR8	IO	McASP 音频发送/接收 8	P16
MCASP0_AXR9	IO	McASP 音频发送/接收 9	R17
MCASP0_AXR10	IO	McASP 音频发送/接收 10	R18
MCASP0_AXR11	IO	McASP 音频发送/接收 11	R19
MCASP0_AXR12	IO	McASP 音频发送/接收 12	R16
MCASP0_AXR13	IO	McASP 音频发送/接收 13	T17
MCASP0_AXR14	IO	McASP 音频发送/接收 14	T18
MCASP0_AXR15	IO	McASP 音频发送/接收 15	T19

表 5-40. McASP1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP1_ACLKR	IO	McASP 接收位时钟	T18
MCASP1_ACLKX	IO	McASP 发送位时钟	H19

表 5-40. McASP1 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP1_AFSR	IO	McASP 接收帧同步	T19
MCASP1_AFSX	IO	McASP 发送帧同步	J17
MCASP1_AXR0	IO	McASP 音频发送/接收 0	J18
MCASP1_AXR1	IO	McASP 音频发送/接收 1	J19
MCASP1_AXR2	IO	McASP 音频发送/接收 2	J16
MCASP1_AXR3	IO	McASP 音频发送/接收 3	K17
MCASP1_AXR4	IO	McASP 音频发送/接收 4	T19
MCASP1_AXR5	IO	McASP 音频发送/接收 5	T18
MCASP1_AXR6	IO	McASP 音频发送/接收 6	T17
MCASP1_AXR7	IO	McASP 音频发送/接收 7	R16
MCASP1_AXR8	IO	McASP 音频发送/接收 8	R19
MCASP1_AXR9	IO	McASP 音频发送/接收 9	R18
MCASP1_AXR10	IO	McASP 音频发送/接收 10	G16

表 5-41. McASP2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP2_ACLKR	IO	McASP 接收位时钟	G17
MCASP2_ACLKX	IO	McASP 发送位时钟	L19
MCASP2_AFSR	IO	McASP 接收帧同步	G16
MCASP2_AFSX	IO	McASP 发送帧同步	K19
MCASP2_AXR0	IO	McASP 音频发送/接收 0	L17
MCASP2_AXR1	IO	McASP 音频发送/接收 1	K16
MCASP2_AXR2	IO	McASP 音频发送/接收 2	L18
MCASP2_AXR3	IO	McASP 音频发送/接收 3	K18
MCASP2_AXR4	IO	McASP 音频发送/接收 4	L16
MCASP2_AXR5	IO	McASP 音频发送/接收 5	M17

表 5-42. McASP3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP3_ACLKR	IO	McASP 接收位时钟	F18
MCASP3_ACLKX	IO	McASP 发送位时钟	E19
MCASP3_AFSR	IO	McASP 接收帧同步	F17
MCASP3_AFSX	IO	McASP 发送帧同步	G19
MCASP3_AXR0	IO	McASP 音频发送/接收 0	G18
MCASP3_AXR1	IO	McASP 音频发送/接收 1	H16
MCASP3_AXR2	IO	McASP 音频发送/接收 2	H18
MCASP3_AXR3	IO	McASP 音频发送/接收 3	H17
MCASP3_AXR4	IO	McASP 音频发送/接收 4	T18
MCASP3_AXR5	IO	McASP 音频发送/接收 5	T19

表 5-43. McASP4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP4_ACLKR	IO	McASP 接收位时钟	R18
MCASP4_ACLKX	IO	McASP 发送位时钟	F18
MCASP4_AFSR	IO	McASP 接收帧同步	R19
MCASP4_AFSX	IO	McASP 发送帧同步	F17

表 5-43. McASP4 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCASP4_AXR0	IO	McASP 音频发送/接收 0	F19
MCASP4_AXR1	IO	McASP 音频发送/接收 1	G17
MCASP4_AXR2	IO	McASP 音频发送/接收 2	G16
MCASP4_AXR3	IO	McASP 音频发送/接收 3	U18
MCASP4_AXR4	IO	McASP 音频发送/接收 4	U19
MCASP4_AXR5	IO	McASP 音频发送/接收 5	V19

5.3.13 MLB

表 5-44. MLB 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MLB0_MLBCLK	I	媒体本地总线时钟	U19
MLB0_MLB DAT	IO	媒体本地总线数据	V19
MLB0_MLBSIG	IO	媒体本地总线信号	U18

5.3.14 MMC

表 5-45. MMC 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MMC0_CLK	IO	MMC/SD/SDIO 时钟	V5
MMC0_CMD	IO	MMC/SD/SDIO 命令	T6
MMC0_SDCD	I	SD 卡检测	N1、N2
MMC0_SDWP	I	SD 写保护	L3、M2
MMC0_DAT0	IO	MMC/SD/SDIO 数据	W4
MMC0_DAT1	IO	MMC/SD/SDIO 数据	W5
MMC0_DAT2	IO	MMC/SD/SDIO 数据	V6
MMC0_DAT3	IO	MMC/SD/SDIO 数据	U6
MMC0_DAT4	IO	MMC/SD/SDIO 数据	U7
MMC0_DAT5	IO	MMC/SD/SDIO 数据	T7
MMC0_DAT6	IO	MMC/SD/SDIO 数据	V7
MMC0_DAT7	IO	MMC/SD/SDIO 数据	W7

5.3.15 OSPI

表 5-46. OSPI0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
OSPI0_CLK	O	OSPI 时钟	B17
OSPI0_DQS	I	OSPI 数据选通 (DQS) 或环回时钟输入	B19
OSPI0_ECC_FAIL	I	OSPI ECC 状态	A16
OSPI0_LBCLKO	IO	OSPI 环回时钟输出	A18
OSPI0_CSn0	O	OSPI 片选 0	A17
OSPI0_CSn1	O	OSPI 片选 1	C16
OSPI0_CSn2	O	OSPI 片选 2	D15
OSPI0_CSn3	O	OSPI 片选 3	A16
OSPI0_D0	IO	OSPI 数据 0	B16
OSPI0_D1	IO	OSPI 数据 1	D17
OSPI0_D2	IO	OSPI 数据 2	C17
OSPI0_D3	IO	OSPI 数据 3	D16
OSPI0_D4	IO	OSPI 数据 4	E16

表 5-46. OSPI0 信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
OSPI0_D5	IO	OSPI 数据 5	B18
OSPI0_D6	IO	OSPI 数据 6	D18
OSPI0_D7	IO	OSPI 数据 7	C18
OSPI0_RESET_OUT0	O	OSPI 复位	A16
OSPI0_RESET_OUT1	O	OSPI 复位	D15

表 5-47. OSPI1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
OSPI1_CLK	O	OSPI 时钟	A14
OSPI1_DQS	I	OSPI 数据选通 (DQS) 或环回时钟输入	B15
OSPI1_ECC_FAIL	I	OSPI ECC 状态	C12
OSPI1_LBCLKO	IO	OSPI 环回时钟输出	B13
OSPI1_CSn0	O	OSPI 片选 0	B12
OSPI1_CSn1	O	OSPI 片选 1	C12
OSPI1_D0	IO	OSPI 数据 0	A13
OSPI1_D1	IO	OSPI 数据 1	D12
OSPI1_D2	IO	OSPI 数据 2	D13
OSPI1_D3	IO	OSPI 数据 3	C13
OSPI1_D4	IO	OSPI 数据 4	A15
OSPI1_D5	IO	OSPI 数据 5	C15
OSPI1_D6	IO	OSPI 数据 6	B14
OSPI1_D7	IO	OSPI 数据 7	C14
OSPI1_RESET_OUT0	O	OSPI 复位	D15
OSPI1_RESET_OUT1	O	OSPI 复位	A16

5.3.16 电源

表 5-48. 电源信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
CAP_VDDS0	PWR	IO 组 0 的外部电容器连接	L6
CAP_VDDS1	PWR	IO 组 1 的外部电容器连接	F13
CAP_VDDS2	PWR	IO 组 2 的外部电容器连接	R11
CAP_VDDS3	PWR	IO 组 3 的外部电容器连接	H15
CAP_VDDS5	PWR	IO 组 5 的外部电容器连接	P8
CAP_VDDS_CANUART	PWR	IO 组 CANUART 的外部电容器连接	E6
CAP_VDDS_MCU	PWR	IO 组 MCU 的外部电容器连接	E8
VDDA_1P8_USB	PWR	USB 1.8V 模拟电源	P10
VDDA_3P3_USB	PWR	USB 3.3V 模拟电源	R9
VDDA_ADC0	PWR	用于 ADC 的模拟电源	J5
VDDA_CORE_USB	PWR	USB 内核模拟电源	N10
VDDA_MCU	PWR	MCU 模拟电源	H7
VDDA_PLL0	PWR	PLL0 的模拟电源	J9
VDDA_PLL1	PWR	PLL1 的模拟电源	J10
VDDA_PLL2	PWR	PLL2 的模拟电源	M11
VDDA_TEMP0	PWR	TEMP0 模拟电源	K5
VDDA_TEMP1	PWR	TEMP1 模拟电源	N11
VDDR_CANUART	PWR	CANUART 域的内核 RAM 电源	E7

表 5-48. 电源信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
VDDR_CORE	PWR	内核 RAM 电源	G10、H12、J8、K10、M10、M14、N12、N8
VDDSHV0	PWR	IO 组 0 的 IO 电源	K6、M6
VDDSHV1	PWR	IO 组 1 的 IO 电源	E13、F12
VDDSHV2	PWR	IO 组 2 的 IO 电源	P11、P12
VDDSHV3	PWR	IO 组 3 的 IO 电源	H14、J14、K14
VDDSHV5	PWR	IO 组 5 的 IO 电源	P9、R8
VDDSHV_CANUART	PWR	IO 组 CANUART 的 IO 电源	F7
VDDSHV_MCU	PWR	IO 组 MCU 的 IO 电源	F8、F9
VDDS_OSC0	PWR	振荡器电源	F5
VDD_CANUART	PWR	CANUART 域的内核电源	F6
VDD_CORE	PWR	内核电源	G11、G14、G7、H10、H13、H9、J12、K13、K7、K9、L11、L12、L8、M13、M7、M9、P13、P7
VMON_1P8_SOC	PWR	1.8V SoC 电源的电压监测输入	J6
VMON_3P3_SOC	PWR	3.3V SoC 电源的电压监测输入	H5
VMON_ER_VSYS	PWR	电压监控输入, 0.45V (+/-3%) 固定阈值。与外部精密分压器配合使用, 以监控更高的电压轨, 例如 PMIC 输入电源。	H8
VPP	PWR	VPP 电源	G5
VSS	GND	地	A1、A19、B2、C19、C3、D1、D11、D14、D19、D3、D4、D8、E10、E11、E12、E14、E15、E17、E18、E5、E9、F10、F11、F14、F15、F16、F4、G12、G13、G15、G4、G6、G8、G9、H11、H3、H6、J11、J13、J15、J7、K11、K12、K15、K8、L10、L13、L14、L15、L5、L7、L9、M12、M15、M5、M8、N13、N14、N15、N5、N6、N7、N9、P14、P15、P5、P6、R10、R12、R13、R14、R15、R5、R6、R7、T10、T16、T5、T8、T9、U10、U17、U4、U5、U8、V10、V18、V4、W1、W10、W19、W3、W6

5.3.17 保留和无连接

表 5-49. 保留信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RSVD_A3	RSVD	保留, 必须保持未连接状态	A3
RSVD_A12	RSVD	保留, 必须保持未连接状态	A12
RSVD_B3	RSVD	保留, 必须保持未连接状态	B3
RSVD_E2	RSVD	保留, 必须保持未连接状态	E2
RSVD_E4	RSVD	保留, 必须保持未连接状态	E4
RSVD_G3	RSVD	保留, 必须保持未连接状态	G3

表 5-49. 保留信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
RSVD_W8	RSVD	保留, 必须保持未连接状态	W8

5.3.18 系统和其他

表 5-50. Sysboot 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
BOOTMODE00	IO	引导模式引脚 0	N19
BOOTMODE01	IO	引导模式引脚 1	M19
BOOTMODE02	IO	引导模式引脚 2	N17
BOOTMODE03	IO	引导模式引脚 3	M16
BOOTMODE04	IO	引导模式引脚 4	N18
BOOTMODE05	IO	引导模式引脚 5	M18
BOOTMODE06	IO	引导模式引脚 6	N16
BOOTMODE07	IO	引导模式引脚 7	P17
BOOTMODE08	IO	引导模式引脚 8	P18
BOOTMODE09	IO	引导模式引脚 9	P19
BOOTMODE10	IO	引导模式引脚 10	P16
BOOTMODE11	IO	引导模式引脚 11	R17
BOOTMODE12	IO	引导模式引脚 12	R18
BOOTMODE13	IO	引导模式引脚 13	R19
BOOTMODE14	IO	引导模式引脚 14	R16
BOOTMODE15	IO	引导模式引脚 15	T17

表 5-51. 系统信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
CLKOUT0	O	时钟输出 0	P1、U14、W18
EXTINTn	I	外部中断	P3
EXT_REFCLK1	I	主域的外部时钟输入	P1
MAIN_ERRORn	IO	来自 MAIN 域的错误信号输出	J4、K19、R1
OBSCCLK0	O	主域观察时钟输出, 用于测试和调试目的	P16
OBSCCLK1	O	主域观察时钟输出, 用于测试和调试目的	M3
RESETSTATz	O	主域热复位状态输出	H4
SYSCCLKOUT0	O	主域系统时钟输出 (4 分频), 仅用于测试和调试目的	P1

表 5-52. WKUP 系统信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
PMIC_LPM_EN0	O	PMIC 使能引脚	A7
WKUP_CLKOUT0	O	WKUP 域 CLKOUT0 输出	B11
WKUP_LFOSC0_XI	I	低频 (32.768KHz) 振荡器输入	E1
WKUP_LFOSC0_XO	O	低频 (32.768KHz) 振荡器输出	D2

表 5-53. MCU 系统信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCU_ERRORn	IO	来自 MCU 域的错误信号输出	F3
MCU_EXT_REFCLK0	I	到 MCU 域的外部时钟输入	A6、C7
MCU_OBSCCLK0	O	MCU 域观察时钟输出, 仅用于测试和调试目的	C7
MCU_OSC0_XI	I	高频 (25MHz) 振荡器输入	A2

表 5-53. MCU 系统信号说明 (续)

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
MCU_OSC0_XO	O	高频 (25MHz) 振荡器输出	B1
MCU_PORz	I	MCU 和主域冷复位	E3
MCU_RESEt _z	I	MCU 和主域热复位	D9
MCU_SYSCLKOUT0	O	MCU 域系统时钟输出 (除以 4), 仅用于测试和调试目的	C7

5.3.19 SPI

表 5-54. SPI0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
SPI0_CLK	IO	SPI 时钟	M1
SPI0_CS0	IO	SPI 片选 0	J3
SPI0_CS1	IO	SPI 片选 1	J4
SPI0_CS2	IO	SPI 片选 2	N1
SPI0_CS3	IO	SPI 片选 3	L3
SPI0_D0	IO	SPI 数据 0	K3
SPI0_D1	IO	SPI 数据 1	K4

表 5-55. SPI1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
SPI1_CLK	IO	SPI 时钟	B18、U2
SPI1_CS0	IO	SPI 片选 0	E16、U1
SPI1_CS1	IO	SPI 片选 1	D15、T4
SPI1_CS2	IO	SPI 片选 2	N4
SPI1_CS3	IO	SPI 片选 3	V3
SPI1_D0	IO	SPI 数据 0	D18、T3
SPI1_D1	IO	SPI 数据 1	C18、U3

表 5-56. SPI2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
SPI2_CLK	IO	SPI 时钟	M2、R2
SPI2_CS0	IO	SPI 片选 0	M3、T2
SPI2_CS1	IO	SPI 片选 1	N2、R4
SPI2_CS2	IO	SPI 片选 2	N3、R1
SPI2_CS3	IO	SPI 片选 3	P1、T1
SPI2_D0	IO	SPI 数据 0	L2、P2
SPI2_D1	IO	SPI 数据 1	L1、R3

表 5-57. SPI3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
SPI3_CLK	IO	SPI 时钟	W4
SPI3_CS0	IO	SPI 片选 0	W5
SPI3_CS1	IO	SPI 片选 1	W7
SPI3_CS2	IO	SPI 片选 2	U6
SPI3_CS3	IO	SPI 片选 3	V7
SPI3_D0	IO	SPI 数据 0	T7
SPI3_D1	IO	SPI 数据 1	U7

表 5-58. SPI4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
SPI4_CLK	IO	SPI 时钟	V6
SPI4_CS0	IO	SPI 片选 0	U6
SPI4_CS1	IO	SPI 片选 1	V5
SPI4_CS2	IO	SPI 片选 2	T6
SPI4_CS3	IO	SPI 片选 3	W5
SPI4_D0	IO	SPI 数据 0	W7
SPI4_D1	IO	SPI 数据 1	V7

5.3.20 计时器

表 5-59. 计时器信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
TIMER_IO0	IO	计时器输入和输出 (未连接到单个计时器实例)	N2、U1、V6
TIMER_IO1	IO	计时器输入和输出 (未连接到单个计时器实例)	M2、T4
TIMER_IO2	IO	计时器输入和输出 (未连接到单个计时器实例)	L4、U2
TIMER_IO3	IO	计时器输入和输出 (未连接到单个计时器实例)	M4、T3
TIMER_IO4	IO	计时器输入和输出 (未连接到单个计时器实例)	P1、U3、V5
TIMER_IO5	IO	计时器输入和输出 (未连接到单个计时器实例)	N3、N4、T6
TIMER_IO6	IO	计时器输入和输出 (未连接到单个计时器实例)	N1、P4
TIMER_IO7	IO	计时器输入和输出 (未连接到单个计时器实例)	L3、V2

表 5-60. WKUP 计时器信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
WKUP_TIMER_IO0	IO	计时器输入和输出 (未连接到单个计时器实例)	B7、C6、D6
WKUP_TIMER_IO1	IO	计时器输入和输出 (未连接到单个计时器实例)	C5、C7

5.3.21 UART

表 5-61. UART0 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART0_CTSn	I	UART 允许发送 (低电平有效)	F18、N1
UART0_RTSn	O	UART 请求发送 (低电平有效)	F17、L3
UART0_RXD	I	UART 接收数据	F19、L2
UART0_TXD	O	UART 发送数据	L1、U19

表 5-62. UART1 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART1_CTSn	I	UART 允许发送 (低电平有效)	P2
UART1_DCDn	I	UART 数据载波检测 (低电平有效)	M3
UART1_DSrn	I	UART 数据就绪 (低电平有效)	N3
UART1_DTRn	O	UART 数据终端就绪 (低电平有效)	L4
UART1_RIn	I	UART 振铃指示器	M4
UART1_RTSn	O	UART 请求发送 (低电平有效)	R3
UART1_RXD	I	UART 接收数据	F17、N2、T2
UART1_TXD	O	UART 发送数据	F18、M2、R2

表 5-63. UART2 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART2_CTSn	I	UART 允许发送 (低电平有效)	R16、T3、U7、V19
UART2_RTSn	O	UART 请求发送 (低电平有效)	T17、T7、U19、U2
UART2_RXD	I	UART 接收数据	A6、L16、N1、P18、U1、W7
UART2_TXD	O	UART 发送数据	D7、L3、M17、P19、T4、V7

表 5-64. UART3 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART3_CTSn	I	UART 允许发送 (低电平有效)	U18、V2、W4
UART3_RTSn	O	UART 请求发送 (低电平有效)	G16、P4、W5
UART3_RXD	I	UART 接收数据	C6、E19、P16、U3、U6
UART3_TXD	O	UART 发送数据	B6、G19、N4、R17、V6

表 5-65. UART4 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART4_CTSn	I	UART 允许发送 (低电平有效)	C14、M17
UART4_RTSn	O	UART 请求发送 (低电平有效)	B14、L16
UART4_RXD	I	UART 接收数据	B12、D6、G18、L18、R18
UART4_TXD	O	UART 发送数据	C12、C5、H16、K18、R19

表 5-66. UART5 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART5_CTSn	I	UART 允许发送 (低电平有效)	B19、G17
UART5_RTSn	O	UART 请求发送 (低电平有效)	A18、F19
UART5_RXD	I	UART 接收数据	A14、D15、H18、L4、R16
UART5_TXD	O	UART 发送数据	A16、B13、H17、M4、T17

表 5-67. UART6 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
UART6_CTSn	I	UART 允许发送 (低电平有效)	C18、F17
UART6_RTSn	O	UART 请求发送 (低电平有效)	D18、F18
UART6_RXD	I	UART 接收数据	D12、E16、F19、K17、P2、P4
UART6_TXD	O	UART 发送数据	B18、C13、L19、R3、U18、V2

表 5-68. WKUP UART 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
WKUP_UART0_CTSn	I	UART 允许发送 (低电平有效)	D6
WKUP_UART0_RTSn	O	UART 请求发送 (低电平有效)	C5
WKUP_UART0_RXD	I	UART 接收数据	B5
WKUP_UART0_TXD	O	UART 发送数据	A5

5.3.22 USB

表 5-69. USB 信号说明

信号名称 [1]	引脚类型 [2]	说明 [3]	ANJ 引脚 [4]
USB0_DM	IO	USB 2.0 差分数据 (负)	W9
USB0_DP	IO	USB 2.0 差分数据 (正)	V9
USB0_DRVVBUS	O	USB VBUS 控制输出 (高电平有效)	W2
USB0_RCALIB	IO	连接到校准电阻的引脚	V8
USB0_VBUS	A	USB 电平转换的 VBUS 输入	U9

5.4 引脚连接要求

焊球编号	焊球名称	引脚连接要求
F3 B10	MCU_ERRORn TRSTn	这些焊球都必须通过单独的外部拉电阻器连接到 VSS，从而如果 PCB 信号布线已连接并且未由连接的器件主动驱动，与这些焊球关联的输入会保持为有效的逻辑低电平。如果没有 PCB 信号布线连接到焊球，则可以使用内部下拉来保持有效的逻辑低电平。
C9 C10 D9 P3 A10 D10 C11	EMU0 EMU1 MCU_RESETz EXTINTn TCK TDI TMS	这些焊球每一个都必须通过单独的外部拉电阻器连接到相应的电源 ⁽¹⁾ ，从而如果信号布线 PCB 已连接并且未由连接的器件主动驱动，则与这些焊球相关的输入保持为有效的逻辑高电平。如果没有 PCB 信号布线连接到焊球，则可以使用内部上拉来保持有效的逻辑高电平。
B9 A8	WKUP_I2C0_SCL WKUP_I2C0_SDA	这些焊球每一个都必须通过单独的外部拉电阻器连接到相应的电源 ⁽¹⁾ ，从而与这些焊球相关的输入保持为有效的逻辑高电平。
N10 P10 R9	VDDA_CORE_USB VDDA_1P8_USB VDDA_3P3_USB	如果不使用 USB0，则必须将这些焊球中的每一个直接连接到 VSS。
W9 V9 V8 U9	USB0_DM USB0_DP USB0_RCALIB USB0_VBUS	如果不使用 USB0，请将 DM、DP 和 VBUS 焊球保持未连接状态。 注意：仅当 VDDA_CORE_USB、VDDA_1P8_USB 和 VDDA_3P3_USB 连接到 VSS 时，USB0_RCALIB 焊球才能保持未连接状态。当 VDDA_CORE_USB、VDDA_1P8_USB 和 VDDA_3P3_USB 连接到电源时，USB0_RCALIB 焊球必须通过适当的外部电阻器连接到 VSS。
H8	VMON_ER_VSYS	如果不使用 VMON_ER_VSYS，这个焊球必须直接连接至 VSS。
J6	VMON_1P8_SOC	如果 VMON_1P8_SOC 未用于监控 SOC 电源轨，则此焊球必须保持连接到 1.8V 电源。
H5	VMON_3P3_SOC	如果 VMON_3P3_SOC 未用于监控 SOC 电源轨，则此焊球必须保持连接到 3.3V 电源轨，或者直接连接到 VSS。
A3 A12 B3 E2 E4 G3 W8	RSVD_A3 RSVD_A12 RSVD_B3 RSVD_E2 RSVD_E4 RSVD_G3 RSVD_W8	这些焊球中的每一个都必须保持未连接状态。
LVC MOS 引脚	任何 LVC MOS 电压缓冲器引脚	如果给定引脚存在相关的 IOMUX 焊盘配置寄存器，则它可能保持未连接状态。在 PORz 之后，LVC MOS 电压缓冲器配置为与未连接焊球兼容的默认状态。

(1) 要确定与任何 IO 关联的电源，请参阅 *引脚属性* 表中的“电源”一列。

6 规格

备注

列出的所有规格均为初步规格，在器件表征期间可能会发生变化。

6.1 绝对最大额定值

在工作结温范围内测得（除非另有说明）^{(1) (2)}

参数		最小值	最大值	单位
VDD_CORE	内核电源	-0.3	1.05	V
VDDR_CORE	RAM 内核电源	-0.3	1.05	V
VDD_CANUART	CANUART 内核电源	-0.3	1.05	V
VDDR_CANUART	CANUART RAM 内核电源	-0.3	1.05	V
VDDA_CORE_USB	USB0 内核电源	-0.3	1.05	V
VDDS_OSC0	MCU_OSC0、OSC1 和 WKUP_LFOSC0 电源	-0.3	1.98	V
VDDA_MCU	MCU PLL、RC 振荡器、电源检测器模拟电源	-0.3	1.98	V
VDDA_PLL0	主 PLL 模拟电源	-0.3	1.98	V
VDDA_PLL1	音频 PLL 模拟电源	-0.3	1.98	V
VDDA_PLL2	C7x PLL 模拟电源	-0.3	1.98	V
VDDA_ADC0	ADC 模拟电源	-0.3	1.98	V
VDDA_1P8_USB	USB0 1.8V 模拟电源	-0.3	1.98	V
VDDA_TEMP0	温度传感器 0 的模拟电源	-0.3	1.98	V
VDDA_TEMP1	温度传感器 1 的模拟电源	-0.3	1.98	V
VPP	电子保险丝 ROM 编程电源	-0.3	1.98	V
VDDSHV_MCU	IO 组 MCU 的 IO 电源	-0.3	3.63	V
VDDSHV_CANUART	IO 组 CANUART 的 IO 电源	-0.3	3.63	V
VDDSHV0	IO 组 0 的 IO 电源	-0.3	3.63	V
VDDSHV1	IO 组 1 的 IO 电源	-0.3	3.63	V
VDDSHV2	IO 组 2 的 IO 电源	-0.3	3.63	V
VDDSHV3	IO 组 3 的 IO 电源	-0.3	3.63	V
VDDSHV5	IO 组 5 的 IO 电源	-0.3	3.63	V
VDDA_3P3_USB	USB0 3.3V 模拟电源	-0.3	3.63	V
所有失效防护 IO 引脚的稳态最大电压	MCU_PORz	-0.3	3.63	V
	以 1.8V 运行时的 WKUP_I2C0_SDA 和 WKUP_I2C0_SCL、EXTINTn	-0.3	1.98 ⁽³⁾	V
	以 3.3V 运行时的 WKUP_I2C0_SDA 和 WKUP_I2C0_SCL、EXTINTn	-0.3	3.63 ⁽³⁾	v
	VMON_1P8_SOC	-0.3	1.98	V
	VMON_3P3_SOC	-0.3	3.63	V
	VMON_ER_VSYS	-0.3 ⁽⁴⁾	1.98	V
所有其他 IO 引脚的稳态最大电压 ⁽⁵⁾	USB0_VBUS ⁽⁶⁾	-0.3	3.6	V
	所有其他 IO 引脚	-0.3	IO 电源电压 + 0.3	V
IO 引脚的瞬态过冲和下冲	最高 20% 信号周期期间 20% 的 IO 电源电压		0.2 × VDD ⁽⁷⁾	V

在工作结温范围内测得 (除非另有说明) (1) (2)

参数		最小值	最大值	单位
闩锁性能 ⁽⁸⁾	电流测试	-100	100	mA
	过压 (OV) 测试		$1.5 \times V_{DD}^{(7)}$	V
贮存温度	T _{stg}	-55	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在 *建议运行条件* 以外的任何其他条件下能够正常运行。如果超出 *建议运行条件* 但在绝对最大额定值范围内使用，此器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
- (2) 除非另有说明，否则所有电压值均以 VSS 为基准。
- (3) 这些失效防护引脚的绝对最大额定值取决于其 IO 电源工作电压。因此，该值也由 I2C 开漏和失效防护 (I2C OD FS) 电气特性一节中的最大 VIH 值定义，其中电气特性表分别具有针对 1.8V 模式和 3.3V 模式的参数值。
- (4) VMON_ER_VSYS 引脚提供了一种监测系统电源的方法。有关更多信息，请参阅 *系统电源监测设计指南*。
- (5) 此参数适用于所有不具有失效防护功能的 IO 引脚，该要求适用于所有 IO 电源电压值。例如，如果施加到特定 IO 电源的电压为 0V，则由该电源供电的任何 IO 的有效输入电压范围将为 -0.3V 至 +0.3V。每当外设不是由用于为相应 IO 电源供电的相同电源供电时，都应特别注意。所连接的外设绝不能提供超出有效输入电压范围的电压（包括电源斜升和斜降序列），这一点很重要。
- (6) 需要使用外部电阻分压器来限制施加到该器件引脚的电压。有关更多信息，请参阅 *USB 设计指南*。
- (7) VDD 是 IO 相应电源引脚上的电压。
- (8) 对于电流脉冲注入（电流测试）：
 - 引脚应力符合 JEDEC JESD78（II 级），并施加额定 I/O 引脚注入电流和钳位电压（最大推荐 I/O 电压的 1.5 倍和最大推荐 I/O 电压的负 0.5 倍）。
 对于过压性能（过压 (OV) 测试）：
 - 电源应力符合 JEDEC JESD78（II 级）并施加额定电压注入。

6.2 用于 AEC-Q100 器件的静电放电 (ESD)

			值	单位
V _(ESD)	静电放电 (ESD)	人体放电模型 (HBM)，符合 AEC-Q100-002 ⁽¹⁾	±1000	V
		充电器件模型 (CDM)，符合 AEC-Q100-011 标准	±750	
		转角引脚 (A1、A19、W1、W19) 所有其他引脚	±250	

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试

6.3 用于非 AEC - Q100 器件的静电放电 (ESD)

			值	单位
V _(ESD)	静电放电 (ESD)	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±1000	V
		充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准 ⁽²⁾	±250	

- (1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 规定：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.4 上电小时数 (POH) 摘要

在建议运行条件下测得 (除非另有说明) (1) (2) (3)

参数	工业	汽车
工作结温	-40°C 至 105°C	-40°C 至 125°C
POH @ 温度曲线	100K @ 90°C (100% @ 90°C)	20K @ 汽车温度曲线 ⁽⁴⁾

- (1) 为方便起见，单独提供这些信息，并且未扩展或修改适用于 TI 半导体产品的 TI 标准条款和条件下提供的保修范围。
- (2) 除非上表中另有说明，否则器件在额定温度下支持所有电压域和工作条件。
- (3) POH 是电压、温度 and 时间的函数。在较高电压和温度下使用会导致 POH 降低。
- (4) 请参阅 *汽车温度曲线* 部分

6.5 汽车温度曲线

T _J (°C)	小时	天	年	时间百分比
-40	1000	≈41	≈0.11	5%
70	13000	≈541	≈1.48	65%
110	4000	≈166	≈0.45	20%
125	2000	≈83	≈0.22	10%
总计	20000	≈833	≈2.28	100%

6.6 建议运行条件

在工作结温范围内测得 (除非另有说明)

参数	说明		最小值 ⁽¹⁾	标称值	最大值 ⁽¹⁾	单位
VDD_CORE ⁽²⁾	内核电源	0.75V 工作电压	0.715	0.75	0.79	V
VDDA_CORE_USB ⁽²⁾		0.85V 工作电压	0.81	0.85	0.895	V
VDD_CANUART ⁽³⁾	CANUART 内核电源	0.75V 工作电压	0.715	0.75	0.79	V
		0.85V 工作电压	0.81	0.85	0.895	V
VDDR_CORE	RAM 内核电源		0.81	0.85	0.895	V
VDDR_CANUART	CANUART RAM 内核电源		0.81	0.85	0.895	V
VDDS_OSC0	MCU_OSC0、OSC1 和 WKUP_LFOSC0 电源		1.71	1.8	1.89	V
VDDA_MCU	MCU PLL、RC 振荡器、电源检测器模拟电源		1.71	1.8	1.89	V
VDDA_PLL0	主 PLL 模拟电源		1.71	1.8	1.89	V
VDDA_PLL1	音频 PLL 模拟电源		1.71	1.8	1.89	V
VDDA_PLL2	C7x PLL 模拟电源		1.71	1.8	1.89	V
VDDA18	1.8V 模拟电源。从 1.8V 模拟 LDO 输出通过电路板布线		1.71	1.8	1.89	V
VDDA_ADC0	ADC 模拟电源		1.71	1.8	1.89	V
VDDA_1P8_USB	USB0 1.8V 模拟电源		1.71	1.8	1.89	V
VDDA_TEMP0	温度传感器 0 的模拟电源		1.71	1.8	1.89	V
VDDA_TEMP1	温度传感器 1 的模拟电源		1.71	1.8	1.89	V
VPP	电子保险丝 ROM 编程电源		请参阅 ⁽⁴⁾	请参阅 ⁽⁴⁾	请参阅 ⁽⁴⁾	V
VMON_1P8_SOC	1.8V SoC 电源的电压监测器		1.71	1.8	1.89	V
VDDA_3P3_USB	USB0 3.3V 模拟电源		3.135	3.3	3.465	V
VMON_3P3_SOC	3.3V SoC 电源的电压监测器		3.135	3.3	3.465	V
VMON_ER_VSYS	系统电源的电压监测		0	请参阅 ⁽⁵⁾	1	V
USB0_VBUS	USB0 电平转换的 VBUS 输入		0	请参阅 ⁽⁶⁾	3.465	V
VDDSHV_CANUART ⁽⁷⁾	IO 组 CANUART 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V
VDDSHV_MCU	IO 组 MCU 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V
VDDSHV0	IO 组 0 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V
VDDSHV1	IO 组 1 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V
VDDSHV2	IO 组 2 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V

在工作结温范围内测得（除非另有说明）

参数	说明		最小值 ⁽¹⁾	标称值	最大值 ⁽¹⁾	单位
VDDSHV3	IO 组 3 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V
VDDSHV5	IO 组 5 的双电压 IO 电源	1.8V 工作电压	1.71	1.8	1.89	V
		3.3V 工作电压	3.135	3.3	3.465	V
T _J	工作结温范围	工业	-40		105	°C
		汽车	-40		125	°C

- (1) 在器件正常运行期间，器件焊球上的电压在任何时间段绝不能降至 MIN 电压以下或升至 MAX 电压以上。
- (2) VDD_CORE 和 VDDA_CORE_USB 应来自同一电源。要注意确保 VDD_CORE 和 VDDA_CORE_USB 之间的电压差处于 $\pm 1\%$ 之内。
- (3) 当使用部分 IO 低功耗模式时，VDD_CANUART 应连接到常开型电源。当不使用部分 IO 低功耗模式时，VDD_CANUART 应连接到与 VDD_CORE 和 VDDA_CORE_USB 相同的电源。
- (4) 有关基于电子保险丝使用情况的 VPP 电源电压，请参阅 *VPP 规格表*。
- (5) VMON_ER_VSYS 引脚提供了一种监测系统电源的方法。有关更多信息，请参阅 *系统电源监测设计指南*。
- (6) 需要使用外部电阻分压器来限制施加到该器件引脚的电压。有关更多信息，请参阅 *USB 设计指南*。
- (7) 当使用部分 IO 低功耗模式时，VDDSHV_CANUART 应连接到常开型电源。当不使用部分 IO 低功耗模式时，VDDSHV_CANUART 应连接到任何有效的 IO 电源。

6.7 运行性能点

本节介绍了器件的运行条件。本节还包含处理器时钟、器件内核时钟和可用存储器的每个运行性能点 (OPP) 的说明。

等级	VDD_CORE (V) ⁽¹⁾	R5FSS0/1 (MHz)	DSP0/1 (MHz)	R5F SYSCLK (MHz)	设备管理器 R5F (MHz)	ASRC0/1 (MHz)	主 CBASS SYSCLK1 (MHz)	L3 SRAM (MB)
F	0.75-V	800	850	400	800	200	500	6
	0.85-V	1000	1000	500	800	200	500	
E	0.75-V	800	750	400	800	200	500	5.5
	0.85-V							
D	0.75-V	800	500	400	800	200	500	4.5
	0.85-V							
C	0.75-V	800	400	400	400	200	500	2.5
	0.85-V							
B	0.75-V	400	400	200	400	200	500	2
	0.85-V							
A	0.75-V	400	250	200	400	200	500	1
	0.85-V							

- (1) 额定工作电压，请参阅 *建议运行条件*。

6.8 功耗摘要

有关器件功耗的更多信息，请与您的 TI 代表联系。

6.9 电气特性

备注

节 6.9 中所述的接口或信号对应于多路复用模式 0 (主信号功能) 中可用的接口或信号。

这些表中介绍的焊球上多路复用的所有接口或信号都具有相同的直流电气特性，除非多路复用涉及 PHY 和 GPIO 组合，在这种情况下，会为不同的复用模式 (功能) 指定不同的直流电气特性。

6.9.1 I2C 开漏和失效防护 (I2C OD FS) 电气特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
1.8V 模式						
V _{IL}	输入低电压			0.3 × VDD ⁽¹⁾		V
V _{ILSS}	输入低电压稳态			0.3 × VDD ⁽¹⁾		V
V _{IH}	输入高电压		0.7 × VDD ⁽¹⁾		1.98 ⁽²⁾	V
V _{IHSS}	输入高电压稳态		0.7 × VDD ⁽¹⁾			V
V _{HYS}	输入迟滞电压		0.1 × VDD ⁽¹⁾			V
I _{IN}	输入漏电流	V _I = 1.8V 或 V _I = 0V			±10	μA
V _{OL}	输出低电压				0.2 × VDD ⁽¹⁾	V
I _{OL} ⁽³⁾	低电平输出电流	V _{OL(MAX)}	10			mA
SR _I ⁽⁵⁾	输入压摆率		18f ⁽⁴⁾ 或 1.8E+6			V/s
3.3V 模式 ⁽⁶⁾						
V _{IL}	输入低电压			0.3 × VDD ⁽¹⁾		V
V _{ILSS}	输入低电压稳态			0.25 × VDD ⁽¹⁾		V
V _{IH}	输入高电压		0.7 × VDD ⁽¹⁾		3.63 ⁽²⁾	V
V _{IHSS}	输入高电压稳态		0.7 × VDD ⁽¹⁾			V
V _{HYS}	输入迟滞电压		0.05 × VDD ⁽¹⁾			V
I _{IN}	输入漏电流	V _I = 3.3V 或 V _I = 0V			±10	μA
V _{OL}	输出低电压				0.4	V
I _{OL} ⁽³⁾	低电平输出电流	V _{OL(MAX)}	10			mA
SR _I ⁽⁵⁾	输入压摆率		33f ⁽⁴⁾ 或 3.3E+6			V/s

(1) VDD 表示相应的电源。有关电源名称和相应焊球的详细信息，请参阅引脚属性表的“电源”列。

(2) 该值还定义了 IO 的“绝对最大额定值”值

(3) I_{OL} 参数定义了器件能够保持指定 V_{OL} 值的最小低电平输出电流。

(4) f = 输入信号的切换频率 (以 Hz 为单位) 。

(5) 此最小值参数仅适用于在相应的时序和开关特性部分中未定义的输入信号功能。选择会产生最大值的最小值参数。

(6) 在 3.3V 模式下操作 IO 时，不支持 I2C Hs 模式。

6.9.2 失效防护复位 (FS 复位) 电气特性

在建议运行条件下测得 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
V _{IL}	输入低电压				0.3 × VDDS_OSC0	V

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
V_{ILSS}	输入低电压稳态			$0.3 \times V_{DD5_OSC0}$	V
V_{IH}	输入高电压	$0.7 \times V_{DD5_OSC0}$			V
V_{IHSS}	输入高电压稳态	$0.7 \times V_{DD5_OSC0}$			V
V_{HYS}	输入迟滞电压	200			mV
I_{IN}	输入漏电流	$V_I = 1.8V$ 或 $V_I = 0V$		± 10	μA
$SR_I^{(2)}$	输入压摆率	$18f^{(1)}$ 或 $1.8E+6$			V/s

(1) f = 输入信号的切换频率 (以 Hz 为单位)。

(2) 此最小值参数仅适用于在相应的时序和开关特性部分中未定义的输入信号功能。 选择会产生最大值的最小值参数。

6.9.3 高频振荡器 (MCU_OSC0 和 OSC1) 电气特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
V_{IL}	输入低电压			$0.35 \times V_{DD5_OSC0}$	V
V_{IH}	输入高电压	$0.65 \times V_{DD5_OSC0}$			V
V_{HYS}	输入迟滞电压		49		mV
I_{IN}	输入漏电流	$V_I = 1.8V$ 或 $V_I = 0V$		± 10	μA

6.9.4 低频振荡器 (WKUP_LFOSC0) 电气特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
V_{IL}	输入低电压			$0.3 \times V_{DD5_OSC0}$	V
V_{IH}	输入高电压	$0.7 \times V_{DD5_OSC0}$			V
V_{HYS}	输入迟滞电压	工作模式	85		mV
		旁路模式	324		mV
I_{IN}	输入漏电流	$V_I = 1.8V$ 或 $V_I = 0V$		± 10	μA

6.9.5 SDIO 电气特性

在建议运行条件下测得 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
1.8V 模式					
V_{IL}	输入低电压			0.58	V
V_{ILSS}	输入低电压稳态			0.58	V
V_{IH}	输入高电压	1.27			V
V_{IHSS}	输入高电压稳态	1.7			V

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
V _{HYS}	输入迟滞电压	150			mV
I _{IN}	输入漏电流 V _I = 1.8V 或 V _I = 0V			±10	μA
R _{PU}	上拉电阻器	40	50	60	kΩ
R _{PD}	下拉电阻器	40	50	60	kΩ
V _{OL}	输出低电压			0.45	V
V _{OH}	输出高电压	V _{DDSHV5} - 0.45			V
I _{OL} ⁽¹⁾	低电平输出电流 V _{OL} (MAX)	4			mA
I _{OH} ⁽³⁾	高电平输出电流 V _{OH} (MIN)	4			mA
SR _I ⁽³⁾	输入压摆率	18f ⁽²⁾ 或 1.8E+6			V/s

3.3V 模式

V _{IL}	输入低电压			0.25 × V _{DDHV5}	V
V _{ILSS}	输入低电压稳态			0.15 × V _{DDHV5}	V
V _{IH}	输入高电压	0.625 × V _{DDHV5}			V
V _{IHSS}	输入高电压稳态	0.625 × V _{DDHV5}			V
V _{HYS}	输入迟滞电压	150			mV
I _{IN}	输入漏电流 V _I = 3.3V 或 V _I = 0V			±10	μA
R _{PU}	上拉电阻器	40	50	60	kΩ
R _{PD}	下拉电阻器	40	50	60	kΩ
V _{OL}	输出低电压			0.125 × V _{DDHV5}	V
V _{OH}	输出高电压	0.75 × V _{DDHV5}			V
I _{OL} ⁽¹⁾	低电平输出电流 V _{OL} (MAX)	6			mA
I _{OH} ⁽³⁾	高电平输出电流 V _{OH} (MIN)	10			mA
SR _I ⁽³⁾	输入压摆率	33f ⁽²⁾ 或 3.3E+6			V/s

(1) I_{OL} 和 I_{OH} 参数定义了器件能够保持指定的 V_{OL} 和 V_{OH} 值的最小低电平输出电流和高电平输出电流。这些参数定义的值应被视为系统实现可提供的最大电流，而系统实现需要为附加元件保持指定的 V_{OL} 和 V_{OH} 值。

(2) f = 输入信号的切换频率（以 Hz 为单位）。

(3) 此最小值参数仅适用于在相应的时序和开关特性部分中未定义的输入信号功能。选择会产生最大值的最小值参数。

6.9.6 模数转换器 (ADC)

在工作结温范围内测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
模拟输入					
V _{MCU_ADC} 0[7:0]	满量程输入范围	VSS	VDDA_ADC0		V
DNL	微分非线性	-1	0.5	4	LSB

在工作结温范围内测得（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位
INL	积分非线性			±1	±4	LSB
LSB _{GAIN-ERROR}	增益误差			±2		LSB
LSB _{OFFSET-ERROR}	偏移误差			±2		LSB
C _{IN}	输入采样电容			5.5		pF
SNR	信噪比	输入信号：-0.5dB 满量程的 200kHz 正弦波		70		dB
THD	总谐波失真	输入信号：-0.5dB 满量程的 200kHz 正弦波		73		dB
SFDR	无杂散动态范围	输入信号：-0.5dB 满量程的 200kHz 正弦波		76		dB
SNR _(PLUS)	信噪比和失真	输入信号：-0.5dB 满量程的 200kHz 正弦波		69		dB
R _{MCU_ADC0_AIN[7:0]}	MCU_ADC0_AIN[7:0] 的输入阻抗	f = 输入信频率	[1/((65.97 × 10 ⁻¹²) × f _{SMPL_CLK})]			LSB
I _{IN}	输入漏电流	MCU_ADC0_AIN[7:0] = VSS			-10	μA
		MCU_ADC0_AIN[7:0] = VDDA_ADC0			24	μA
采样动态						
F _{SMPL_CLK}	SMPL_CLK 频率			60		MHz
t _C	转换时间			13		ADC0 SMPL_CLK 周期
t _{ACQ}	采集时间		2		257	ADC0 SMPL_CLK 周期
T _R	采样率	ADC0 SMPL_CLK = 60MHz		4		MSPS
CCISO	通道间隔			100		dB
通用输入模式 ⁽¹⁾						
V _{IL}	输入低电平阈值				0.35 × VDDA_ADC0	V
V _{ILSS}	输入低电平阈值稳态				0.35 × VDDA_ADC0	V
V _{IH}	输入高电平阈值			0.65 × VDDA_ADC0		V
V _{IHSS}	输入高电平阈值稳态			0.65 × VDDA_ADC0		V
V _{HYS}	输入迟滞电压		200			mV
I _{IN}	输入漏电流	V _I = 1.8V 或 0V			6	μA

(1) MCU_ADC0 可配置为以通用输入模式运行，其中所有 MCU_ADC0_AIN[7:0] 输入均通过 ADC0_CTRL 寄存器全局启用 (gpi_mode_en = 1)，以作为数字输入运行

6.9.7 LVCMOS 电气特性

在建议运行条件下测得（除非另有说明）

参数	测试条件	最小值	典型值	最大值	单位
1.8V 模式					
V_{IL}	输入低电压			$0.35 \times V_{DD}^{(1)}$	V
V_{ILSS}	输入低电压稳态			$0.3 \times V_{DD}^{(1)}$	V
V_{IH}	输入高电压	$0.65 \times V_{DD}^{(1)}$			V
V_{IHSS}	输入高电压稳态	$0.85 \times V_{DD}^{(1)}$			V
V_{HYS}	输入迟滞电压	150			mV
I_{IN}	输入漏电流	$V_I = 1.8V$ 或 $V_I = 0V$		± 10	μA
R_{PU}	上拉电阻器	15	22	30	$k\Omega$
R_{PD}	下拉电阻器	15	22	30	$k\Omega$
V_{OL}	输出低电压			0.45	V
V_{OH}	输出高电压	$V_{DD}^{(1)} - 0.45$			V
$I_{OL}^{(2)}$	低电平输出电流	$V_{OL(MAX)}$			mA
$I_{OH}^{(4)}$	高电平输出电流	$V_{OH(MIN)}$			mA
$SR_I^{(4)}$	输入压摆率			$18f^{(3)}$ 或 $1.8E+6$	V/s
3.3V 模式					
V_{IL}	输入低电压			0.8	V
V_{ILSS}	输入低电压稳态			0.6	V
V_{IH}	输入高电压	2.0			V
V_{IHSS}	输入高电压稳态	2.0			V
V_{HYS}	输入迟滞电压	150			mV
I_{IN}	输入漏电流	$V_I = 1.8V$ 或 $V_I = 0V$		± 10	μA
R_{PU}	上拉电阻器	15	22	30	$k\Omega$
R_{PD}	下拉电阻器	15	22	30	$k\Omega$
V_{OL}	输出低电压			0.4	V
V_{OH}	输出高电压	2.4			V
$I_{OL}^{(2)}$	低电平输出电流	$V_{OL(MAX)}$			mA
$I_{OH}^{(4)}$	高电平输出电流	$V_{OH(MIN)}$			mA
$SR_I^{(4)}$	输入压摆率			$33f^{(3)}$ 或 $3.3E+6$	V/s

(1) V_{DD} 表示相应的电源。有关电源名称和相应焊球的详细信息，请参阅引脚属性表的“电源”列。

(2) I_{OL} 和 I_{OH} 参数定义了器件能够保持指定的 V_{OL} 和 V_{OH} 值的最小低电平输出电流和高电平输出电流。这些参数定义的值应被视为系统实现可提供的最大电流，而系统实现需要为附加元件保持指定的 V_{OL} 和 V_{OH} 值。

(3) f = 输入信号的切换频率（以 Hz 为单位）。

(4) 此最小值参数仅适用于在相应的时序和开关特性部分中未定义的输入信号功能。选择会产生最大值的最小值参数。

6.9.8 USB2PHY 电气特性

备注

USB0 接口符合 2000 年 4 月 27 日发布的通用串行总线修订版 2.0 规范，包括适用的 ECN 和勘误表。

6.10 一次性可编程 (OTP) 电子保险丝的 VPP 规格

本节规定了对 OTP 电子保险丝进行编程所需的运行条件。

6.10.1 VPP 规格

在建议运行条件下测得 (除非另有说明)

参数	说明	最小值	标称值	最大值	单位
VDD_CORE	OTP 运行期间内核域的电源电压范围 ; OPP NOM (BOOT)	请参阅 建议运行条件			V
VPP	在没有硬件支持对电子保险丝 ROM 进行编程的情况下正常运行期间电子保险丝 ROM 域的电源电压范围	NC ⁽¹⁾			V
	在有硬件支持对电子保险丝 ROM 进行编程的情况下正常运行期间电子保险丝 ROM 域的电源电压范围	0			
	OTP 编程期间电子保险丝 ROM 域的电源电压范围 ⁽²⁾	1.71	1.8	1.89	V
I _(VPP)	VPP 电流				400 mA
SR _(VPP)	VPP 压摆率				6E + 4 V/s
T _J	对电子保险丝 ROM 进行编程时的工作结温范围	0	25	85	°C

(1) NC 表示无连接

(2) 电源电压范围包括直流误差和峰峰值噪声。

6.10.2 硬件要求

对 OTP 电子保险丝中的密钥进行编程时，必须满足以下硬件要求：

- 当不对 OTP 寄存器进行编程时，必须禁用 VPP 电源。
- 在执行正确的器件上电序列后，VPP 电源必须斜升 (有关更多详细信息，请参阅 [电源时序 - 电源时序控制](#))。

6.10.3 编程序列

OTP 电子保险丝的编程序列：

- 按照上电时序为电路板加电。上电和正常运行期间，VPP 端子上不应施加电压。
- 加载对电子保险丝进行编程所需的 OTP 写入软件 (请联系您当地的 TI 代表以获取 OTP 软件包)。
- 根据 [VPP 规格](#) 中的规格在 VPP 端子上施加电压。
- 运行对 OTP 寄存器进行编程的软件。
- 验证 OTP 寄存器的内容后，移除 VPP 端子上的电压。

6.10.4 对硬件保修的影响

您同意使用安全密钥对 TI 器件进行电子熔断会永久改变它们。您承认，由于程序序列不正确或中止或者您省略了某个序列步骤等，电子保险丝可能会发生故障。此外，如果量产密钥的错误代码校正检查失败，或者映像未使用当前有效量产密钥进行签名和选择性加密，则 TI 器件可能无法安全启动。这些类型的情况将导致 TI 器件无法运行，TI 将无法确认在尝试使用电子保险丝之前 TI 器件是否符合其规格。因此，TI 对任何已使用安全密钥进行电子熔断的 TI 器件不承担任何责任 (保修或其他责任)。

6.11 热阻特性

本节提供了该器件上使用的热阻特性。

出于可靠性和可操作性方面的考虑，器件的最高结温必须达到或低于[建议运行条件](#)中确定的 T_J 值。

6.11.1 封装热特性

建议在处于最坏的器件功耗情况下执行系统级热仿真。

编号	参数	说明	°C/W ^{(1) (2)}	气流(m/s) ⁽³⁾
T1	$R_{\Theta JC}$	结点到外壳	1.2	不适用
T2	$R_{\Theta JB}$	结点到电路板	3.8	不适用
T3	$R_{\Theta JA}$	结点到环境空气	14.4	0
T4		结至流动空气	10.0	1
T5			8.9	2
T6			8.3	3
T7	Ψ_{JT}	结至封装顶部	0.46	0
T8			0.47	1
T9			0.48	2
T10			0.49	3
T11	Ψ_{JB}	结点到电路板	3.7	0
T12			3.3	1
T13			3.2	2
T14			3.2	3

(1) 以上值基于 JEDEC 定义的 2S2P 系统 (基于 JEDEC 定义的 1S0P 系统的 Θ_{JC} [$R_{\Theta JC}$] 值除外)，将随环境和应用的变化而更改。有关更多信息，请参阅以下 EIA/JEDEC 标准：

- JESD51-2, Integrated Circuits Thermal Test Method Environment Conditions - Natural Convection (Still Air)
- JESD51-3, Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
- JESD51-6, Integrated Circuit Thermal Test Method Environmental Conditions - Forced Convection (Moving Air)
- JESD51-7, High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
- JESD51-9, Test Boards for Area Array Surface Mount Packages

(2) °C/W = 摄氏度/瓦

(3) m/s = 米/秒

6.12 时序和开关特性

备注

时序要求和开关特性值可能会根据器件表征结果而变化。

备注

除非另有说明，否则必须使用每个焊盘配置寄存器中的默认 SLEWRATE 设置来提供时序。

6.12.1 时序参数和信息

节 6.12 时序和开关特性 中使用的时序参数符号是根据 JEDEC 标准 100 创建的。为了缩短符号，表 6-1 中缩写了一些引脚名称和其他相关术语：

表 6-1. 时序参数下标

符号	参数
c	周期时间 (周期)
d	延迟时间
dis	禁用时间
en	启用时间
h	保持时间
su	建立时间
START	起始位
t	转换时间
v	有效时间
W	脉冲持续时间 (宽度)
X	未知、改变或者不用考虑级别
F	下降时间
H	高
L	低
R	上升时间
V	有效
IV	无效
AE	有效边沿
FE	第一个边沿
LE	最后一个边沿
Z	高阻抗

6.12.2 电源要求

本节介绍了确保器件正常运行的电源要求。


备注

除非 [信号说明](#) 和 [引脚连接要求](#) 中另有说明，否则必须为所有电源焊球提供 [建议运行条件](#) 一节中指定的电压。

6.12.2.1 电源压摆率要求

为了维持内部 ESD 保护器件的安全工作范围，TI 建议将电源的最大压摆率限制为小于 $18\text{mV}/\mu\text{s}$ 。例如，如 [图 6-1](#) 所示，对于高于 $100\mu\text{s}$ 的 1.8V 电源，TI 建议采用电源电压斜坡转换时间。

[图 6-1](#) 介绍了器件中的电源压摆率要求。



SPRT740_ELCH_06

图 6-1. 电源电压转换时间和压摆率

6.12.2.2 电源时序

本节使用电源序列图和相关注释来介绍电源序列要求。每个电源序列图都展示了每个器件电源轨的预期顺序。这是通过将每个器件电源轨分配给一个或多个波形来完成的。双电压电源轨可能与多个波形相关联，相关注释将说明哪种波形适用。每个波形定义了相关电源轨的转换区域，并显示其与其他电源轨的转换区域的顺序关系。与电源时序图相关的注释提供了这些要求的更多详细信息。有关上电要求的详细信息，请参阅[上电序列](#)一节；有关断电要求的详细信息，请参阅[断电序列](#)一节。

使用两种类型的电源转换区域来简化电源时序图。提供了图 6-2 和图 6-3 中显示的图例及其说明，以阐明每个转换区域代表什么。

图 6-2 定义了具有多个电源轨的转换区域，这些电源轨可能来自多个电源或单个电源。转换区域内所示的转换代表一种用例，其中使用多个电源来提供与该波形相关的电源轨，允许这些电源在该区域内的不同时间升降，因为它们彼此之间没有任何特定的顺序要求。




图 6-2. 多电源转换图例

图 6-3 定义了一个或多个电源轨的转换区域，这些电源轨必须来自单个公共电源。该区域内没有显示任何转换来表示转换区域内的单个斜坡。




图 6-3. 单个公共电源转换图例

6.12.2.2.1 无 IO 保持的上电时序

表 6-2 和图 6-4 介绍了器件上电时序。

表 6-2. 上电时序 - 电源/信号分配

请参阅：图 6-4

波形	电源/信号名称
A	VSYS ⁽²⁾ 、VMON_ER_VSYS ⁽¹⁾
B	VDDA_3P3_USB、VDDSHV_CANUART ⁽³⁾ 、VDDSHV_MCU ⁽³⁾ 、VDDSHV0 ⁽³⁾ 、VDDSHV1 ⁽³⁾ 、VDDSHV2、 (3)VDDSHV3 ⁽³⁾ 、VMON_3P3_SOC ⁽⁴⁾
C	VDDA_MCU、VDDA_PLL0、VDDA_PLL1、VDDA_PLL2、VDDA_1P8_USB、VDDA_ADC0、VDDA_TEMP0、 VDDA_TEMP1、VDDSHV_CANUART ⁽⁵⁾ 、VDDSHV_MCU ⁽⁵⁾ 、VDDSHV0 ⁽⁵⁾ 、VDDSHV1 ⁽⁵⁾ 、VDDSHV2 ⁽⁵⁾ 、 VDDSHV3 ⁽⁵⁾ 、VDDS_OSC0、VMON_1P8_SOC ⁽⁶⁾
D	VDDSHV5 ⁽⁷⁾
E	VDD_CANUART ⁽⁸⁾
F	VDD_CORE ^{(8) (10)} 、VDDA_CORE_USB ⁽⁸⁾
G	VDD_CORE ^{(9) (10)} 、VDDA_CORE_USB ⁽⁹⁾ 、VDDR_CORE ⁽¹⁰⁾ 、VDDR_CANUART ⁽⁹⁾
H	VPP ⁽¹¹⁾
I	MCU_PORz
J	MCU_OSC0_XI、MCU_OSC0_XI

- (1) VSYS 表示为整个系统供电的电源的名称。该电源应是一个预调节电源，为电源管理器件提供电源，而电源管理器件为所有其他电源提供电源。
- (2) VMON_ER_VSYS 输入用于通过外部电阻分压器电路监控 VSYS。有关更多信息，请参阅 [系统电源监测设计指南](#)。
- (3) VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3] 是双电压 IO 电源，可根据应用要求在 1.8V 或 3.3V 电压下运行。
当 VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3] IO 电源中的任何一个在 3.3V 下运行时，它们应在该波形定义的 3.3V 斜坡周期内使用其他 3.3V 电源进行斜升。
- (4) VMON_3P3_SOC 输入用于监测电源电压，并应连接到相应的 3.3V 电源。
- (5) VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3] 是双电压 IO 电源，可根据应用要求在 1.8V 或 3.3V 电压下运行。
当 VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3] IO 电源中的任何一个在 1.8V 下运行时，它们应在该波形定义的 1.8V 斜坡周期内使用其他 1.8V 电源进行斜升。
- (6) VMON_1P8_SOC 输入用于监测电源电压，并应连接到相应的 1.8V 电源。
- (7) VDDSHV5 旨在支持上电、下电或不依赖于其他电源轨的动态电压变化。这是支持 UHS-I SD 卡所必需的功能。
- (8) 在不使用部分 IO 低功耗模式时，VDD_CANUART 应连接到与 VDD_CORE 和 VDDA_CORE_USB 相同的电源。
VDD_CANUART、VDD_CORE 和 VDDA_CORE_USB 可在 0.75V 或 0.85V 下运行。当这些电源在 0.75V 下运行时，它们应在 VDDR_CORE 之前按照该波形的定义进行斜升。
- (9) 在不使用部分 IO 低功耗模式时，VDD_CANUART 应连接到与 VDD_CORE 和 VDDA_CORE_USB 相同的电源。
VDD_CANUART、VDD_CORE 和 VDDA_CORE_USB 可在 0.75V 或 0.85V 下运行。当这些电源在 0.85V 下运行时，它们应由与 VDDR_CORE 相同的电源供电，并在该波形定义的 0.85V 斜坡周期内斜升。
- (10) 在上电或断电期间，施加到 VDDR_CORE 的电势绝不能大于施加到 VDD_CORE 的电势 + 0.18V。当 VDD_CORE 工作电压为 0.75V 时，这要求 VDD_CORE 在 VDDR_CORE 之前斜升并在 VDDR_CORE 之后斜降。除了为 VDD_CORE 定义的斜坡要求之外，VDD_CORE 没有任何斜坡要求。
VDD_CORE 和 VDDR_CORE 应由同一电源供电，因此当 VDD_CORE 以 0.85V 电压运行时，这些电压会一起升降。
- (11) VPP 是 1.8V 电子保险丝编程电源，在上电/断电序列期间以及正常器件运行期间，应保持悬空（高阻态）或接地。该电源应仅在对电子保险丝进行编程时提供。




图 6-4. 上电时序

6.12.2.2.2 具有 IO 保持的上电时序

具有 IO 保持的上电时序 - 电源/信号分配 和图 6-5 介绍了器件上电时序。

表 6-3. 具有 IO 保持的上电时序 - 电源/信号分配

请参阅：图 6-5

波形	电源/信号名称
A	VSYS ⁽²⁾ 、VMON_ER_VSYS ⁽¹⁾
B	VDDA_3P3_USB、VDDSHV_CANUART ⁽³⁾ 、VDDSHV_MCU ⁽³⁾ 、VDDSHV0 ⁽³⁾ 、VDDSHV1 ⁽³⁾ 、VDDSHV2、 (3)VDDSHV3 ⁽³⁾ 、VMON_3P3_SOC ⁽⁴⁾
C	VDDA_MCU、VDDA_PLL0、VDDA_PLL1、VDDA_PLL2、VDDA_1P8_USB、VDDA_ADC0、VDDA_TEMP0、 VDDA_TEMP1、VDDSHV_CANUART ⁽⁵⁾ 、VDDSHV_MCU ⁽⁵⁾ 、VDDSHV0 ⁽⁵⁾ 、VDDSHV1 ⁽⁵⁾ 、VDDSHV2 ⁽⁵⁾ 、 VDDSHV3 ⁽⁵⁾ 、VDDS_OSC0、VMON_1P8_SOC ⁽⁶⁾
D	VDDSHV5 ⁽⁷⁾
E	VDD_CANUART ⁽⁸⁾
F	VDDR_CANUART ⁽⁹⁾
G	VDD_CORE ⁽¹⁰⁾ (12)、VDDA_CORE_USB0 ⁽¹⁰⁾
H	VDD_CORE ⁽¹¹⁾ (12)、VDDA_CORE_USB0 ⁽¹¹⁾ 、VDDR_CORE ⁽¹²⁾
I	VPP ⁽¹³⁾
J	MCU_PORz
K	MCU_OSC0_XI、MCU_OSC0_XI

- (1) VSYS 表示为整个系统供电的电源的名称。该电源应是一个预调节电源，为电源管理器件提供电源，而电源管理器件为所有其他电源提供电源。
- (2) VMON_ER_VSYS 输入用于通过外部电阻分压器电路监控 VSYS。有关更多信息，请参阅 [系统电源监测设计指南](#)。
- (3) VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3] 是双电压 IO 电源，可根据应用要求在 1.8V 或 3.3V 电压下运行。
当使用部分 IO 低功耗模式时，VDDSHV_CANUART 应连接到常开型电源。
当 VDDSHV_MCU、VDDSHV_CANUART 和 VDDSHVx [x=0-3] IO 电源中的任何一个在 3.3V 下运行时，它们应在该波形定义的 3.3V 斜坡周期内使用其他 3.3V 电源进行斜升。
- (4) VMON_3P3_SOC 输入用于监测电源电压，并应连接到相应的 3.3V 电源。
- (5) VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3] 是双电压 IO 电源，可根据应用要求在 1.8V 或 3.3V 电压下运行。
当使用部分 IO 低功耗模式时，VDDSHV_CANUART 应连接到常开型电源。
当 VDDSHV_MCU、VDDSHV_CANUART 和 VDDSHVx [x=0-3] IO 电源中的任何一个在 1.8V 下运行时，它们应在该波形定义的 1.8V 斜坡周期内使用其他 1.8V 电源进行斜升。
- (6) VMON_1P8_SOC 输入用于监测电源电压，并应连接到相应的 1.8V 电源。
- (7) VDDSHV5 旨在支持上电、下电或不依赖于其他电源轨的动态电压变化。这是支持 UHS-I SD 卡所必需的功能。
- (8) VDD_CANUART 可在 0.75V 或 0.85V 下运行。当使用部分 IO 低功耗模式时，VDD_CANUART 应连接到常开型电源。
当 VDD_CANUART 连接到常开型电源时，上电或断电期间施加到 VDD_CORE 的电势绝不能大于施加到 VDD_CANUART 的电势 + 0.18V。这要求 VDD_CANUART 在 VDD_CORE 之前斜升并在 VDD_CORE 之后斜降。除了为 VDD_CORE 定义的斜坡要求之外，VDD_CANUART 没有任何斜坡要求。
- (9) VDDR_CANUART 必须在 0.85V 下运行。当 VDD_CANUART 在 0.85V 下运行时，VDDR_CANUART 可以在板级连接到与 VDD_CANUART 相同的 0.85V 电源。
- (10) VDD_CORE 和 VDDA_CORE_USB 可在 0.75V 或 0.85V 下运行。当这些电源在 0.75V 下运行时，它们应在 VDDR_CORE 之前按照该波形的定义进行斜升。
- (11) VDD_CORE 和 VDDA_CORE_USB 可在 0.75V 或 0.85V 下运行。当这些电源在 0.85V 下运行时，它们应由与 VDDR_CORE 相同的电源供电，并在该波形定义的 0.85V 斜坡周期内斜升。
- (12) 在上电或断电期间，施加到 VDDR_CORE 的电势绝不能大于施加到 VDD_CORE 的电势 + 0.18V。当 VDD_CORE 工作电压为 0.75V 时，这要求 VDD_CORE 在 VDDR_CORE 之前斜升并在 VDDR_CORE 之后斜降。除了为 VDD_CORE 定义的斜坡要求之外，VDD_CORE 没有任何斜坡要求。
VDD_CORE 和 VDDR_CORE 应由同一电源供电，因此当 VDD_CORE 以 0.85V 电压运行时，这些电压会一起升降。
- (13) VPP 是 1.8V 电子保险丝编程电源，在上电/断电序列期间以及正常器件运行期间，应保持悬空（高阻态）或接地。该电源应仅在对电子保险丝进行编程时提供。




图 6-5. 具有 IO 保持的上电时序

6.12.2.2.3 上电时序 - IO 保持唤醒

表 6-4 和图 6-6 介绍了器件上电时序。

表 6-4. 上电时序 - IO 保持唤醒 - 电源/信号分配

请参阅：图 6-6

波形	电源/信号名称
A	VSYS ⁽²⁾ 、VMON_ER_VSYS ⁽¹⁾
B	VDDA_3P3_USB、VDDSHV_MCU ⁽³⁾ 、VDDSHV0 ⁽³⁾ 、VDDSHV1 ⁽³⁾ 、VDDSHV2 ⁽³⁾ 、VDDSHV3 ⁽³⁾ 、VMON_3P3_SOC ⁽⁴⁾
C	VDDA_MCU、VDDA_PLL0、VDDA_PLL1、VDDA_PLL2、VDDA_1P8_USB、VDDA_ADC0、VDDA_TEMP0、VDDA_TEMP1、VDDSHV_CANUART ⁽⁵⁾ 、VDDSHV_MCU ⁽⁵⁾ 、VDDSHV0 ⁽⁵⁾ 、VDDSHV1 ⁽⁵⁾ 、VDDSHV2 ⁽⁵⁾ 、VDDSHV3 ⁽⁵⁾ 、VDDS_OSC0、VMON_1P8_SOC ⁽⁶⁾
D	VDDSHV_CANUART ⁽⁷⁾
E	VDDSHV5 ⁽⁸⁾
F	VDD_CANUART ⁽⁹⁾
G	VDD_CORE ⁽¹⁰⁾ (13)、VDDA_CORE_USB0 ⁽¹⁰⁾
H	VDDR_CANUART ⁽¹¹⁾
I	VDD_CORE ⁽¹²⁾ (13)、VDDA_CORE_USB0 ⁽¹²⁾ 、VDDR_CORE ⁽¹³⁾
J	VPP ⁽¹⁴⁾
K	MCU_PORz
L	MCU_OSC0_XI、MCU_OSC0_XI

- (1) VSYS 表示为整个系统供电的电源的名称。该电源应是一个预调节电源，为电源管理器件提供电源，而电源管理器件为所有其他电源提供电源。
- (2) VMON_ER_VSYS 输入用于通过外部电阻分压器电路监控 VSYS。有关更多信息，请参阅 [系统电源监测设计指南](#)。
- (3) VDDSHV_MCU 和 VDDSHVx [x=0-3] 是双电压 IO 电源，可根据应用要求在 1.8V 或 3.3V 电压下运行。
当 VDDSHV_MCU 和 VDDSHVx [x=0-3] IO 电源中的任何一个在 3.3V 下运行时，它们应在该波形定义的 3.3V 斜坡周期内使用其他 3.3V 电源进行斜升。
- (4) VMON_3P3_SOC 输入用于监测电源电压，并应连接到相应的 3.3V 电源。
- (5) VDDSHV_MCU 和 VDDSHVx [x=0-3] 是双电压 IO 电源，可根据应用要求在 1.8V 或 3.3V 电压下运行。
当 VDDSHV_MCU 和 VDDSHVx [x=0-3] IO 电源中的任何一个在 1.8V 下运行时，它们应在该波形定义的 1.8V 斜坡周期内使用其他 1.8V 电源进行斜升。
- (6) VMON_1P8_SOC 输入用于监测电源电压，并应连接到相应的 1.8V 电源。
- (7) VDDSHV_CANUART 可在 1.8V 或 3.3V 下运行。当使用部分 IO 低功耗模式时，VDDSHV_CANUART 应连接到常开型电源。
- (8) VDDSHV5 旨在支持上电、下电或不依赖于其他电源轨的动态电压变化。这是支持 UHS-I SD 卡所必需的功能。
- (9) VDD_CANUART 可在 0.75V 或 0.85V 下运行。当使用部分 IO 低功耗模式时，VDD_CANUART 应连接到常开型电源。
- (10) VDD_CORE 和 VDDA_CORE_USB 可在 0.75V 或 0.85V 下运行。当这些电源在 0.75V 下运行时，它们应在 VDDR_CORE 之前按照该波形的定义进行斜升。
- (11) VDDR_CANUART 必须在 0.85V 下运行。当使用部分 IO 低功耗模式时，VDD_CANUART 应连接到常开型电源。当 VDD_CANUART 在 0.85V 下运行时，VDDR_CANUART 可以在板级连接到与 VDD_CANUART 相同的 0.85V 电源。
- (12) VDD_CORE 和 VDDA_CORE_USB 可在 0.75V 或 0.85V 下运行。当这些电源在 0.85V 下运行时，它们应由与 VDDR_CORE 相同的电源供电，并在该波形定义的 0.85V 斜坡周期内斜升。
- (13) 在上电或断电期间，施加到 VDDR_CORE 的电势绝不能大于施加到 VDD_CORE 的电势 + 0.18V。当 VDD_CORE 工作电压为 0.75V 时，这要求 VDD_CORE 在 VDDR_CORE 之前斜升并在 VDDR_CORE 之后斜降。除了为 VDD_CORE 定义的斜坡要求之外，VDD_CORE 没有任何斜坡要求。
VDD_CORE 和 VDDR_CORE 应由同一电源供电，因此当 VDD_CORE 以 0.85V 电压运行时，这些电压会一起升降。
- (14) VPP 是 1.8V 电子保险丝编程电源，在上电/断电序列期间以及正常器件运行期间，应保持悬空（高阻态）或接地。该电源应仅在对电子保险丝进行编程时提供。




图 6-6. 上电时序 - IO 保持唤醒

6.12.2.2.4 下电时序

表 6-5 和 图 6-7 介绍了器件下电时序。

备注

本节中定义的电源时序要求不包括进入或退出低功耗模式。有关进入或退出部分 IO 低功耗模式的要求的更多信息，请参阅 *部分 IO 电源时序*。

表 6-5. 下电时序 - 电源/信号分配

请参阅：图 6-7

波形	电源/信号名称
A	VSYS、VMON_VSYS
B	VDDSHV_CANUART ⁽¹⁾ 、VDDSHV_MCU ⁽¹⁾ 、VDDSHV0 ⁽¹⁾ 、VDDSHV1 ⁽¹⁾ 、VDDSHV2 ⁽¹⁾ 、VDDSHV3 ⁽¹⁾ 、VDDA_3P3_USB、VMON_3P3_SOC
C	VDDSHV_CANUART ⁽²⁾ 、VDDSHV_MCU ⁽²⁾ 、VDDSHV0 ⁽²⁾ 、VDDSHV1 ⁽²⁾ 、VDDSHV2 ⁽²⁾ 、VDDSHV3 ⁽²⁾ 、VDDS_MMC0、VDDA_MCU、VDDS_OSC0、VDDA_PLL0、VDDA_PLL1、VDDA_PLL2、VDDA_1P8_CSI_DSI、VDDA_1P8_OLDI0、VDDA_1P8_USB、VDDA_ADC0、VDDA_TEMP0、VDDA_TEMP1、VMON_1P8_SOC
D	VDDSHV5 ⁽³⁾ 、VDDSHV6 ⁽³⁾
E	VDDS_DDR、VDDS_DDR_C
F	VDD_CANUART ⁽⁴⁾
G	VDD_CANUART ⁽⁵⁾ 、VDD_CORE ⁽⁵⁾ 、VDDA_CORE_CSI_DSI ⁽⁵⁾ 、VDDA_CORE_DSI_CLK ⁽⁵⁾ 、VDDA_CORE_USB0 ⁽⁵⁾ 、VDDA_DDR_PLL0 ⁽⁵⁾
H	VDD_CANUART ⁽⁶⁾ 、VDD_CORE ⁽⁶⁾ 、VDDA_CORE_CSI_DSI ⁽⁶⁾ 、VDDA_CORE_DSI_CLK ⁽⁶⁾ 、VDDA_CORE_USB0 ⁽⁶⁾ 、VDDA_DDR_PLL0 ⁽⁶⁾ 、VDDR_CORE、VDD_MMC0、VDDA_0P85_DLL_MMC0
I	VPP
J	MCU_PORz
K	MCU_OSC0_XI、MCU_OSC0_XI

- (1) 当工作电压为 3.3V 时为 VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3]。
- (2) 当工作电压为 1.8V 时为 VDDSHV_CANUART、VDDSHV_MCU 和 VDDSHVx [x=0-3]。
- (3) VDDSHV5 和 VDDSHV6 旨在支持上电、下电或不依赖于其他电源轨的动态电压变化。这是支持 UHS-I SD 卡所必需的功能。
- (4) 当连接到用于部分 IO 低功耗模式的常开型电源时为 VDD_CANUART。
- (5) 当工作电压为 0.75V 时为 VDD_CANUART、VDD_CORE、VDDA_CORE_CSI_DSI、VDDA_CORE_DSI_CLK、VDDA_CORE_USB0 和 VDDA_DDR_PLL0
- (6) 当工作电压为 0.85V 时为 VDD_CANUART、VDD_CORE、VDDA_CORE_CSI_DSI、VDDA_CORE_DSI_CLK、VDDA_CORE_USB0 和 VDDA_DDR_PLL0




图 6-7. 下电时序

6.12.3 系统时序

有关子系统多路复用信号特性和其他说明信息的更多详情，请参阅信号说明和详细说明部分中的相应小节。

6.12.3.1 复位时序

本节中提供的表和图定义了复位相关信号的时序条件、时序要求和开关特性。

复位时序条件

参数			最小值	最大值	单位
输入条件					
SR _i	输入压摆率	VDD ⁽¹⁾ = 1.8V	0.0018		V/ns
		VDD ⁽¹⁾ = 1.8V	0.0033		V/ns
输出条件					
C _L	输出负载电容			30	pF

(1) VDD 表示相应的电源。有关电源名称和相应焊球的详细信息，请参阅引脚属性表的“电源”列。

MCU_PORz 时序要求

编号	参数	说明	最小值	最大值	单位
RST1	t _h (SUPPLIES_VALID- MCU_PORz)	保持时间，在电源有效之后 MCU_PORz 在上电时有效 (低电平) (使用外部晶体电路)	9500000		ns
RST2		保持时间，在电源有效之后 MCU_PORz 在上电时有效 (低电平) (使用外部 LVCMOS 时钟源)	1200		ns
RST3	t _w (PORzL)	脉冲宽度，在上电之后 MCU_PORz 为 低电平 (不移除电源或系统基准时钟 MCU_OSC0_XI/XO)	1200		ns




图 6-8. MCU_PORz 时序要求

RESETSTATz 开关特性

编号	参数		最小值	最大值	单位
RST6	t _d (MCU_PORzL:- RESETSTATzL)	延迟时间，MCU_PORz 有效 (低电平) 到 RESETSTATz 有效 (低电平)	0		ns
RST7	t _d (MCU_PORzH:- RESETSTATzH))	延迟时间，MCU_PORz 无效 (高电平) 到 RESETSTATz 无效 (高电平)	9195 × S ⁽¹⁾		ns

编号	参数	最小值	最大值	单位
RST9	$t_{w(RESSETSTATzL)}$ 脉冲宽度, RESETSTATz 低电平 (SW_MCU_WARMRST、SW_MAIN_PORz 或 SW_MAIN_WARMRST)	$4040 \times S^{(1)}$	6000000	ns

(1) $S = \text{MCU_OSC0_XI/XO}$ 时钟周期 (以 ns 为单位)。

MCU_RESETz 时序要求

编号	参数	说明	最小值	最大值	单位
RST10	$t_{w(\text{MCU_RESETzL})}^{(1)}$	最小脉冲宽度, MCU_RESETz 有效 (低电平)	1200		ns

(1) 仅当所有电源有效且 MCU_PORz 已在指定时间内置为有效后, 该时序参数才有效。

RESETSTATz 开关特性

编号	参数	说明	最小值	最大值	单位
RST13	$t_{d(\text{MCU_RESETzL-} \rightarrow \text{RESETSTATzL})}$	延迟时间, MCU_RESETz 有效 (低电平) 到 RESETSTATz 有效 (低电平)	960		ns
RST14	$t_{d(\text{MCU_RESETzH-} \rightarrow \text{RESETSTATzH})}$	延迟时间, MCU_RESETz 无效 (高电平) 到 RESETSTATz 无效 (高电平)	$4040 \times S^{(1)}$		ns

(1) $S = \text{MCU_OSC0_XI/XO}$ 时钟周期 (以 ns 为单位)。

EMUx 时序要求

编号	参数	说明	最小值	最大值	单位
RST18	$t_{su(\text{EMUx-MCU_PORz})}$	建立时间, MCU_PORz 无效 (高电 平) 之前的 EMU[1:0]	$3 \times S^{(1)}$		ns
RST19	$t_{h(\text{MCU_PORz-EMUx})}$	保持时间, MCU_PORz 无效 (高电 平) 之后的 EMU[1:0]	10		ns

(1) $S = \text{MCU_OSC0_XI/XO}$ 时钟周期 (以 ns 为单位)。




图 6-9. EMUx 时序要求

BOOTMODE 时序要求

编号	参数	说明	最小值	最大值	单位
RST23	$t_{sh(\text{BOOTMODE-} \rightarrow \text{MCU_PORz})}$	建立时间, MCU_PORz 高电平之前的 BOOTMODE[15:0] (外部 MCU_PORz 事件或软件 SW_MAIN_PORz)	$3 \times S^{(1)}$		ns

编号	参数		最小值	最大值	单位
RST24	$t_{h(MCU_PORz-BOOTMODE)}$	保持时间，MCU_PORz 高电平之后的 BOOTMODE[15:0] (外部 MCU_PORz 事件或软件 SW_MAIN_PORz)	0		ns

(1) S = MCU_OSC0_XI/XO 时钟周期 (以 ns 为单位) 。

6.12.3.2 错误信号时序

本节中提供的表和图定义了 MCU_ERRORn 的时序条件和开关特性。

错误信号时序条件

参数		最小值	最大值	单位
输出条件				
C _L	输出负载电容		30	pF

MCU_ERRORn 开关特性

编号	参数	说明	最小值	最大值	单位
ERR1	t _c (MCU_ERRORn)	最小周期时间, MCU_ERRORn (启用 PWM 模式)	$(P^{(1)} \times H^{(3)}) + (P^{(1)} \times L)^{(4)}$		ns
ERR2	t _w (MCU_ERRORn)	最小脉冲宽度, MCU_ERRORn 有效 (禁用 PWM 模式) ⁽⁵⁾	$P^{(1)} \times R^{(2)}$		ns
ERR3	t _d (ERROR_CONDITION -MCU_ERRORnL)	延迟时间, ERROR_CONDITION 至 MCU_ERRORn 有效 ⁽⁵⁾	$50 \times P^{(1)}$		ns

- (1) P = ESM 功能时钟
(2) R = 错误引脚计数器预加载寄存器计数值
(3) H = 错误引脚 PWM 高预加载寄存器计数值
(4) L = 错误引脚 PWM 低预加载寄存器计数值
(5) 启用 PWM 模式后, SAFETY_ERRORn 会在 ERR3 后停止切换, 并将保持其值 (高电平或低电平), 直到错误被清除。禁用 PWM 模式时, MCU_ERRORn 为低电平有效。

6.12.3.2.1




图 6-10. MCU_ERRORn 时序要求和开关特性

6.12.3.3 时钟时序

本节中提供的表和图定义了时钟信号的时序条件、时序要求和开关特性。

时钟时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.5		V/ns
输出条件				
C _L	输出负载电容	5ns ≤ t _c ≤ 8ns	5	pF
		8ns ≤ t _c ≤ 20ns	10	pF
		20ns ≤ t _c	30	pF

时钟时序要求

编号	参数	最小值	最大值	单位
CLK1	t _c (EXT_REFCLK1)	10		ns
CLK2	t _w (EXT_REFCLKH1)	E ⁽¹⁾ × 0.45	E ⁽¹⁾ × 0.55	ns
CLK3	t _w (EXT_REFCLKL1)	E ⁽¹⁾ × 0.45	E ⁽¹⁾ × 0.55	ns
CLK1	t _c (MCU_EXT_REFCLK0)	10		ns
CLK2	t _w (MCU_EXT_REFCLK0H)	F ⁽²⁾ × 0.45	F ⁽²⁾ × 0.55	ns
CLK3	t _w (MCU_EXT_REFCLK0L)	F ⁽²⁾ × 0.45	F ⁽²⁾ × 0.55	ns
CLK1	t _c (AUDIO_EXT_REFCLK0)	20		ns
CLK2	t _w (AUDIO_EXT_REFCLK0H)	G ⁽³⁾ × 0.45	G ⁽³⁾ × 0.55	ns
CLK3	t _w (AUDIO_EXT_REFCLK0L)	G ⁽³⁾ × 0.45	G ⁽³⁾ × 0.55	ns
CLK1	t _c (AUDIO_EXT_REFCLK1)	20		ns
CLK2	t _w (AUDIO_EXT_REFCLK1H)	H ⁽⁴⁾ × 0.45	H ⁽⁴⁾ × 0.55	ns
CLK3	t _w (AUDIO_EXT_REFCLK1L)	H ⁽⁴⁾ × 0.45	H ⁽⁴⁾ × 0.55	ns
CLK1	t _c (AUDIO_EXT_REFCLK2)	20		ns
CLK2	t _w (AUDIO_EXT_REFCLK2H)	I ⁽⁵⁾ × 0.45	I ⁽⁵⁾ × 0.55	ns
CLK3	t _w (AUDIO_EXT_REFCLK2L)	I ⁽⁵⁾ × 0.45	I ⁽⁵⁾ × 0.55	ns

- (1) E = EXT_REFCLK 周期时间 (以 ns 为单位)。
 (2) F = MCU_EXT_REFCLK0 周期时间 (以 ns 为单位)。
 (3) G = AUDIO_EXT_REFCLK0 周期时间 (以 ns 为单位)。
 (4) H = AUDIO_EXT_REFCLK1 周期时间 (以 ns 为单位)。
 (5) I = AUDIO_EXT_REFCLK2 周期时间 (以 ns 为单位)。

6.12.3.3.1




图 6-11. 时钟时序要求

时钟开关特性

编号	参数	最小值	最大值	单位
CLK4	$t_{c}(\text{SYSCLKOUT0})$ 最小周期时间, SYSCLKOUT0	8		ns
CLK5	$t_{w}(\text{SYSCLKOUT0H})$ 最小脉冲持续时间, SYSCLKOUT0 高电平	$A^{(1)} \times 0.4$	$A^{(1)} \times 0.6$	ns
CLK6	$t_{w}(\text{SYSCLKOUT0L})$ 最小脉冲持续时间, SYSCLKOUT0 低电平	$A^{(1)} \times 0.4$	$A^{(1)} \times 0.6$	ns
CLK4	$t_{c}(\text{OBSCCLK0})$ 最小周期时间, OBSCCLK0	5		ns
CLK5	$t_{w}(\text{OBSCCLK0H})$ 最小脉冲持续时间, OBSCCLK0 高电平	$B^{(2)} \times 0.45$	$B^{(2)} \times 0.55$	ns
CLK6	$t_{w}(\text{OBSCCLK0L})$ 最小脉冲持续时间, OBSCCLK0 低电平	$B^{(2)} \times 0.45$	$B^{(2)} \times 0.55$	ns
CLK4	$t_{c}(\text{OBSCCLK1})$ 最小周期时间, OBSCCLK1	5		ns
CLK5	$t_{w}(\text{OBSCCLK1H})$ 最小脉冲持续时间, OBSCCLK1 高电平	$F^{(3)} \times 0.45$	$F^{(3)} \times 0.55$	ns
CLK6	$t_{w}(\text{OBSCCLK1L})$ 最小脉冲持续时间, OBSCCLK1 低电平	$F^{(3)} \times 0.45$	$F^{(3)} \times 0.55$	ns
CLK4	$t_{c}(\text{CLKOUT0})$ 最小周期时间, CLKOUT0	20		ns
CLK5	$t_{w}(\text{CLKOUT0H})$ 最小脉冲持续时间, CLKOUT0 高电平	$C^{(4)} \times 0.4$	$C^{(4)} \times 0.6$	ns
CLK6	$t_{w}(\text{CLKOUT0L})$ 最小脉冲持续时间, CLKOUT0 低电平	$C^{(4)} \times 0.4$	$C^{(4)} \times 0.6$	ns
CLK4	$t_{c}(\text{MCU_SYSCLKOUT0})$ 最小周期时间, MCU_SYSCLKOUT0	10		ns
CLK5	$t_{w}(\text{MCU_SYSCLKOUT0H})$ 最小脉冲持续时间, MCU_SYSCLKOUT0 高电平	$E^{(5)} \times 0.4$	$E^{(5)} \times 0.6$	ns
CLK6	$t_{w}(\text{MCU_SYSCLKOUT0L})$ 最小脉冲持续时间, MCU_SYSCLKOUT0 低电平	$E^{(5)} \times 0.4$	$E^{(5)} \times 0.6$	ns
CLK4	$t_{c}(\text{MCU_OBSCCLK0})$ 最小周期时间, MCU_OBSCCLK0	5		ns
CLK5	$t_{w}(\text{MCU_OBSCCLK0H})$ 最小脉冲持续时间, MCU_OBSCCLK0 高电平	$D^{(6)} \times 0.45$	$D^{(6)} \times 0.55$	ns
CLK6	$t_{w}(\text{MCU_OBSCCLK0L})$ 最小脉冲持续时间, MCU_OBSCCLK0 低电平	$D^{(6)} \times 0.45$	$D^{(6)} \times 0.55$	ns
CLK4	$t_{c}(\text{WKUP_CLKOUT0})$ 最小周期时间, WKUP_CLKOUT0	5		ns
CLK5	$t_{w}(\text{WKUP_CLKOUT0H})$ 最小脉冲持续时间, WKUP_CLKOUT0 高电平	$W^{(7)} \times 0.4$	$W^{(7)} \times 0.6$	ns
CLK6	$t_{w}(\text{WKUP_CLKOUT0L})$ 最小脉冲持续时间, WKUP_CLKOUT0 低电平	$W^{(7)} \times 0.4$	$W^{(7)} \times 0.6$	ns
CLK4	$t_{c}(\text{AUDIO_EXT_REFCLK0})$ 最小周期时间, AUDIO_EXT_REFCLK0 (McASP 时钟源)	20		ns
	最小周期时间, AUDIO_EXT_REFCLK0 (PLL 时钟源)	10		ns
CLK5	$t_{w}(\text{AUDIO_EXT_REFCLK0H})$ 最小脉冲持续时间, AUDIO_EXT_REFCLK0 高电平	$G^{(8)} \times 0.4$	$G^{(8)} \times 0.6$	ns
CLK6	$t_{w}(\text{AUDIO_EXT_REFCLK0L})$ 最小脉冲持续时间, AUDIO_EXT_REFCLK0 低电平	$G^{(8)} \times 0.4$	$G^{(8)} \times 0.6$	ns
CLK4	$t_{c}(\text{AUDIO_EXT_REFCLK1})$ 最小周期时间, AUDIO_EXT_REFCLK1 (McASP 时钟源)	20		ns
	最小周期时间, AUDIO_EXT_REFCLK1 (PLL 时钟源)	10		ns
CLK5	$t_{w}(\text{AUDIO_EXT_REFCLK1H})$ 最小脉冲持续时间, AUDIO_EXT_REFCLK1 高电平	$J^{(9)} \times 0.4$	$J^{(9)} \times 0.6$	ns

编号		参数	最小值	最大值	单位
CLK6	$t_{w(AUDIO_EXT_REFCLK1L)}$	最小脉冲持续时间, AUDIO_EXT_REFCLK1 低电平	$J^{(9)} \times 0.4$	$J^{(9)} \times 0.6$	ns
CLK4	$t_{c(AUDIO_EXT_REFCLK2L)}$	最小周期时间, AUDIO_EXT_REFCLK2 (McASP 时钟源)	20		ns
		最小周期时间, AUDIO_EXT_REFCLK2 (PLL 时钟源)	10		ns
CLK5	$t_{w(AUDIO_EXT_REFCLK2H)}$	最小脉冲持续时间, AUDIO_EXT_REFCLK2 高电平	$K^{(10)} \times 0.4$	$K^{(10)} \times 0.6$	ns
CLK6	$t_{w(AUDIO_EXT_REFCLK2L)}$	最小脉冲持续时间, AUDIO_EXT_REFCLK2 低电平	$K^{(10)} \times 0.4$	$K^{(10)} \times 0.6$	ns

- (1) A = SYSCLKOUT0 周期时间 (以 ns 为单位)。
(2) B = OBSCLK0 周期时间 (以 ns 为单位)。
(3) F = OBSCLK1 周期时间 (以 ns 为单位)。
(4) C = CLKOUT0 周期时间 (以 ns 为单位)。
(5) E = MCU_SYSCLKOUT0 周期时间 (以 ns 为单位)。
(6) D = MCU_OBSCLK0 周期时间 (以 ns 为单位)。
(7) W = WKUP_CLKOUT0 周期时间 (以 ns 为单位)。
(8) G = AUDIO_EXT_REFCLK0 周期时间 (以 ns 为单位)。
(9) J = AUDIO_EXT_REFCLK1 周期时间 (以 ns 为单位)。
(10) K = AUDIO_EXT_REFCLK2 周期时间 (以 ns 为单位)。

6.12.3.3.2




图 6-12. 时钟开关特性

6.12.4 时钟规格

6.12.4.1 输入时钟/振荡器

需要使用各种外部时钟输入/输出来驱动器件。这些输入时钟信号总结如下：

- MCU_OSC0_XO/MCU_OSC0_XI - 连接到内部高频振荡器 (HFOSC0) 的外部主晶体接口引脚，该振荡器是内部基准时钟 HFOSC0_CLKOUT 的默认时钟源。
- OSC1_XO/OSC1_XI - 连接到内部高频振荡器 (HFOSC1) 的外部主晶体接口引脚，该振荡器是内部基准时钟 HFOSC1_CLKOUT 的默认时钟源。OSC1 用作音频位时钟源且应为 24.576MHz。
- WKUP_LFOSC0_XO/WKUP_LFOSC0_XI - 连接到内部低频振荡器 (WKUP_LFOSC0) 的外部晶振接口引脚，该振荡器提供可选的 32768Hz 基准时钟。
- 通用时钟输入
 - MCU_EXT_REFCLK0 - 可选的外部系统时钟。
 - EXT_REFCLK1 - 可选的外部系统时钟，当配置为作为输入运行时，可用作 McASP 高频输入时钟。
- 外部音频基准时钟输入/输出
 - AUDIO_EXT_REFCLK[2:0] - 配置为输入时的可选 McASP 高频输入时钟。

有关输入时钟接口的详细信息，请参阅器件 TRM 的器件配置一章中的时钟一节。

6.12.4.1.1 MCU_OSC0 和 OSC1 内部振荡器时钟源

图 6-13 展示了建议的晶体电路。用于实现振荡器电路的所有分立式元件必须尽可能靠近 MCU_OSC0_XI 和 MCU_OSC0_XO 引脚放置。




图 6-13. MCU_OSC0 晶体实现

晶体必须处于基本工作模式并且并联谐振。HFOSC (MCU_OSC0 和 OSC1) 晶体电路要求 总结了所需的电气约束。

选择晶体时，系统设计必须根据最坏情况和系统预期寿命来考虑晶体的温度和老化特性。

HFOSC (MCU_OSC0 和 OSC1) 开关特性 - 晶体模式 详细说明了振荡器的开关特性。




图 6-14. MCU_OSC0 启动时间

6.12.4.1.1.1 HFOSC (MCU_OSC0 和 OSC1) 晶体电路要求

名称	参数		最小值	典型值	最大值	单位
F _{xtal}	晶体并联谐振频率	MCU_OSC0		25		MHz
		OSC1		24.576		MHz

名称	参数			最小值	典型值	最大值	单位
F _{xtal}	晶体频率稳定性和容差		未使用以太网 RGMII 和 RMII	±100			ppm
			RGMII 和 RMII 使用衍生的时钟	±50			ppm
C _{L1+PCBXI}	C _{L1} + C _{PCBXI} 的电容			12		24	pF
C _{L2+PCBXO}	C _{L2} + C _{PCBXO} 电容			12		24	pF
C _L	晶体负载电容			6		12	
C _{shunt}	晶体电路并联电容	ESR _{xtal} = 30Ω	25MHz	7			pF
		ESR _{xtal} = 40Ω	25MHz	5			pF
		ESR _{xtal} = 50Ω	25MHz	5			pF
ESR _{xtal}	晶体有效串联电阻			(1)			Ω

(1) 晶体的最大 ESR 是晶体频率和并联电容的函数。请参阅 C_{shunt} 参数。

6.12.4.1.1.2 HFOSC (MCU_OSC0 和 OSC1) 开关特性 - 晶体模式

名称	参数	最小值	典型值	最大值	单位
C _{XI}	XI 电容			1.58	pF
C _{XO}	XO 电容			1.49	pF
C _{XIXO}	XI 至 XO 互电容			0.01	pF
t _s	启动时间		4		ms

6.12.4.1.1.3 负载电容

晶体电路的设计必须设计成向晶体施加适当的容性负载，如晶体制造商所定义的。该电路的容性负载 C_L 是分立式电容器 C_{L1}、C_{L2} 以及一些寄生电容的组合。将晶体电路元件到 MCU_OSC0_XI 和 MCU_OSC0_XO 的 PCB 信号引线具有接地寄生电容、C_{PCBXI} 和 C_{PCBXO}，PCB 设计人员可提取每条信号引线的寄生电容。MCU_OSC0 电路和器件封装具有组合的接地寄生电容、C_{PCBXI} 和 C_{PCBXO}，HFOSC (MCU_OSC0 和 OSC1) 开关特性 - 晶体模式 定义了这些寄生电容值。




图 6-15. 负载电容

在选择 图 6-13 中的负载电容器 C_{L1} 和 C_{L2} 时可满足以下公式。公式中的 C_L 是晶体制造商指定的负载。

$$C_L = [(C_{L1} + C_{PCBXI} + C_{XI}) \times (C_{L2} + C_{PCBXO} + C_{XO})] / [(C_{L1} + C_{PCBXI} + C_{XI}) + (C_{L2} + C_{PCBXO} + C_{XO})]$$

要确定 C_{L1} 和 C_{L2} 的值, 请将容性负载值 C_L 乘以 2。使用该结果, 减去 $C_{PCBXI} + C_{XI}$ 的组合值可确定 C_{L1} 的值, 减去 $C_{PCBXO} + C_{XO}$ 的组合值可确定 C_{L2} 的值。例如, 如果 $C_L = 10\text{pF}$, $C_{PCBXI} = 2.9\text{pF}$, $C_{XI} = 0.5\text{pF}$, $C_{PCBXO} = 3.7\text{pF}$, $C_{XO} = 0.5\text{pF}$, 则 C_{L1} 的值 = $[(2C_L) - (C_{PCBXI} + C_{XI})] = [(2 \times 10\text{pF}) - 2.9\text{pF} - 0.5\text{pF}] = 16.6\text{pF}$, $C_{L2} = [(2C_L) - (C_{PCBXO} + C_{XO})] = [(2 \times 10\text{pF}) - 3.7\text{pF} - 0.5\text{pF}] = 15.8\text{pF}$

6.12.4.1.1.4 并联电容

晶体电路的设计还必须使其不超过 **HFOSC (MCU_OSC0 和 OSC1)** 晶体电路要求中定义的 MCU_OSC0 工作条件的最大并联电容。晶体电路的并联电容 C_{shunt} 是晶体并联电容和寄生作用的组合。将晶体电路组件连接到 MCU_OSC0 的 PCB 信号引线彼此之间存在互寄生电容 $C_{PCBXIXO}$, PCB 设计人员应该能够提取这些信号引线之间的互寄生电容。器件封装还具有互寄生电容 C_{XIXO} , **HFOSC (MCU_OSC0 和 OSC1)** 开关特性 - 晶体模式 定义了该互寄生电容值。

PCB 布线的设计应尽量减小 XI 和 XO 信号引线之间的互电容。这通常是通过使信号引线较短并且使其不相互靠近来实现的。当布局要求这些信号靠近布线时, 还可以通过在这些信号之间放置接地引线来尽可能减小互电容。在选择晶体时, 应尽量减小 PCB 上的互电容以提供尽可能大的裕度, 这一点非常重要。




图 6-16. 并联电容

应选择满足以下公式的晶体。公式中的 C_O 是晶体制造商指定的最大并联电容。

$$C_{\text{shunt}} \geq C_O + C_{PCBXIXO} + C_{XIXO}$$

例如, 当所使用的晶体为 25MHz, $\text{ESR} = 30\Omega$, $C_{PCBXIXO} = 0.04\text{pF}$, $C_{XIXO} = 0.01\text{pF}$, 晶体的并联电容小于或等于 6.95pF 时, 应满足该公式。

6.12.4.1.2 MCU_OSC0 和 OSC1 LVCMOS 数字时钟源

图 6-17 展示了当 MCU_OSC0_XI 或 OSC1_XI 连接到 1.8V LVCMOS 方波数字时钟源时建议的振荡器连接。

备注

当振荡器上电时，MCU_OSC0_XI 或 OSC1_XI 上不允许出现直流稳态情况。这是不允许的，因为 MCU_OSC0_XI 和 OSC1_XI 在内部交流耦合到比较器，当向输入施加直流时，该比较器可能会进入未知状态。因此，只要 MCU_OSC0_XI 或 OSC1_XI 不在不同逻辑状态之间切换，应用软件就必须使 MCU_OSC0 或 OSC1 断电。




图 6-17. 1.8V LVCMOS 兼容时钟输入

6.12.4.1.3 WKUP_LFOSC0 内部振荡器时钟源

图 6-18 展示了建议的晶体电路。建议预量产印刷电路板 (PCB) 设计包含两个可选电阻器 R_{bias} 和 R_d ，因为在与量产晶体电路元件结合使用时，需要使用这些电阻器来确保振荡器正常运行。在大多数情况下，不需要 R_{bias} ， R_d 是一个 0Ω 电阻器。在使用安装在预量产 PCB 上的量产晶体电路元件评估振荡器性能后，可以从量产 PCB 设计中移除这些电阻器。




图 6-18. WKUP_LFOSC0 晶体实现

表 6-6 说明了 LFXOSC 运行模式。

表 6-6. LFXOSC 运行模式

模式	BP_C	PD_C	XI	XO	CLK_OUT	说明
运行	0	0	XTAL	XTAL	CLK_OUT	提供 32kHz 频率的有源振荡器模式
PWRDN	0	1	X	PD	低电平	输出将被下拉至低电平。PAD 为三态。有源模式被禁用
BYPASS	1	0	CLK	PD	CLK	XI 由外部时钟源驱动。XO 被下拉至低电平。由于有 ESD 二极管供电，除非存在振荡器电源，否则不应驱动 XI。

备注

用户应为 6pf 至 9.5pf 范围内的 CL 设置 CTRLMMR_WKUP_LFXOSC_TRIM[18:16] i_mult = 3b'001。应为 8.5pf 至 12pf 范围内的 CL 设置 CTRLMMR_WKUP_LFXOSC_TRIM [18:16] i_mult = 3b'010。默认设置为 3b'010。

备注

在选择图 6-19 中的负载电容器 C_{f1} 和 C_{f2} 时，应满足以下公式。公式中的 C_L 是晶体制造商指定的负载。用于实现振荡器电路的所有分立式元件应尽可能靠近关联的振荡器 WKUP_LFOSC0_XI、WKUP_LFOSC0_XO 和 VSS 引脚放置。


$$C_L = \frac{C_{f1} C_{f2}}{(C_{f1} + C_{f2})}$$

JFES_01_00079_03

图 6-19. 负载电容公式

晶体必须处于基本工作模式并且并联谐振。[LFOSC \(WKUP_LFOSC0\) 晶体电路要求](#) 总结了所需的电气约束。选择晶体时，系统设计必须根据最坏情况和系统预期寿命来考虑温度和老化特性。

[LFOSC \(WKUP_LFOSC0\) 开关特性 - 晶体模式](#) 详细说明了振荡器的开关特性和输入时钟的要求。



LFOSC_STARTUP_02

图 6-20. WKUP_LFOSC0 启动时间

6.12.4.1.3.1 LFOSC (WKUP_LFOSC0) 晶体电路要求

名称	参数	最小值	典型值	最大值	单位
f_p	并联谐振晶体频率		32768		Hz
	晶体频率稳定性和容差			100	ppm
C_{f1}	用于晶体并联谐振的 C_{f1} 负载电容, $C_{f1} = C_{f2}$	12		24	pF
C_{f2}	用于晶体并联谐振的 C_{f2} 负载电容, $C_{f1} = C_{f2}$	12		24	pF
C_{shunt}	晶体电路并联电容	$ESR_{xtal} = 40\Omega$		4	pF
		$ESR_{xtal} = 60\Omega$		3	pF
		$ESR_{xtal} = 80\Omega$		2	pF
		$ESR_{xtal} = 100\Omega$		1	pF
ESR_{xtal}	晶体有效串联电阻			(1)	Ω

(1) 晶体的最大 ESR 是晶体频率和并联电容的函数。请参阅 C_{shunt} 参数。

6.12.4.1.3.2 LFOSC (WKUP_LFOSC0) 开关特性 - 晶体模式

名称	参数	最小值	典型值	最大值	单位
f_{xtal}	振荡频率		32768		Hz
t_{sX}	启动时间			96.5	ms

6.12.4.1.4 WKUP_LFOSC0 LVCMOS 数字时钟源

图 6-21 展示了当 WKUP_LFOSC0_XI 连接到 1.8V LVCMOS 方波数字时钟源时建议的振荡器连接。




图 6-21. 1.8V LVCMOS 兼容时钟输入

6.12.4.1.5 未使用 WKUP_LFOSC0

图 6-22 展示了未使用 WKUP_LFOSC0 时建议的振荡器连接。




图 6-22. 未使用 WKUP_LFOSC0

6.12.4.2 时钟和控制信号转换的建议系统预防措施

所有时钟和选通信号必须在 V_{IH} 和 V_{IL} 之间 (或在 V_{IL} 和 V_{IH} 之间) 单调转换。

快速信号转换更有可能发生单调转换。噪声很容易在缓慢转换的信号上产生非单调事件。因此, 请避免所有时钟和控制信号上的缓慢信号转换, 因为它们更有可能在器件内部产生干扰。

6.12.5 外设

6.12.5.1 ATL

该器件包含 ATL 模块，可用于音频的异步采样速率转换。ATL 计算两个时基（例如音频同步）之间的误差，并可选择使用通过软件窃取周期来生成一个平均时钟。

备注

有关 ATL 更多信息，请参阅器件 TRM 的外设一章中的 *音频跟踪逻辑 (ATL)* 一节。

ATL 时序条件

参数		模式	最小值	最大值	单位
输入条件					
SR _I	输入压摆率	内部或外部基准 CLK	0.5	5	V/ns
输出条件					
C _L	输出负载电容	内部或外部基准 CLK	1	10	pF

ATL_AWS[x] 时序要求

编号	参数	模式	最小值	最大值	单位
D4	t _{c(atl_awsx)}	周期时间，ATL_AWS[x] ⁽³⁾	外部基准 CLK	2 × M ⁽¹⁾	ns
D5	t _{w(atl_awsLx)}	脉冲持续时间，ATL_AWS[x] (3) 低电平	内部基准 CLK	0.45 × A ⁽²⁾ + 2.5	ns
D6	t _{w(atl_awsHx)}	脉冲持续时间，ATL_AWS[x] (3) 高电平	内部基准 CLK	0.45 × A ⁽²⁾ + 2.5	ns

- (1) M = ATL_CLK[x] 周期
(2) A = ATL_AWS[x] 周期
(3) x = 0 至 3

ATL_BWS[x] 时序要求

编号	参数	模式	最小值	最大值	单位
D7	t _{c(atl_bwsx)}	周期时间，ATL_BWS[x] ⁽³⁾	外部基准 CLK	2 × M ⁽¹⁾	ns
D8	t _{w(atl_bwsLx)}	脉冲持续时间，ATL_BWS[x] (3) 低电平	内部基准 CLK	0.45 × B ⁽²⁾ + 2.5	ns
D9	t _{w(atl_bwsHx)}	脉冲持续时间，ATL_BWS[x] (3) 高电平	内部基准 CLK	0.45 × B ⁽²⁾ + 2.5	ns

- (1) M = ATL_CLK[x] 周期
(2) B = ATL_BWS[x] 周期
(3) x = 0 至 3

ATL_PCLK 时序要求

编号	参数	模式	最小值	最大值	单位
D1	t _{c(pclk)}	周期时间，ATL_PCLK	外部基准 CLK	5	ns
D2	t _{w(pclkL)}	脉冲持续时间，ATL_PCLK 低电平	外部基准 CLK	0.45 × M ⁽¹⁾ + 2.5	ns
D3	t _{w(pclkH)}	脉冲持续时间，ATL_PCLK 高电平	外部基准 CLK	0.45 × M ⁽¹⁾ + 2.5	ns

- (1) M = ATL_CLK[x] 周期

ATCLK[x] 开关特性

编号	参数		模式	最小值	最大值	单位
D1	$t_{c(atclk)}$	周期时间，ATCLK[x] ⁽³⁾	内部基准 CLK	20		ns
D2	$t_{w(atclkL)}$	脉冲持续时间，ATCLK[x] ⁽³⁾ 低电平	内部基准 CLK	$0.45 \times P^{(2)} - M^{(1)} - 0.3$		ns
DJ3	$t_{w(atclkH)}$	脉冲持续时间，ATCLK[x] ⁽³⁾ 高电平	内部基准 CLK	$0.45 \times P^{(2)} - M^{(1)} - 0.3$		ns

- (1) M = ATL_CLK[x] 周期
(2) P = ATCLK[x] 周期
(3) x = 0 至 3

6.12.5.2 CPSW3G

有关器件千兆位以太网 MAC 特性和其他说明信息的更多详情，请参阅 *信号说明* 和 *详细说明* 部分中的相应小节。

6.12.5.2.1 CPSW3G MDIO 时序

CPSW3G MDIO 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.9	3.6	V/ns
输出条件				
C _L	输出负载电容	10	470	pF
PCB 连接要求				
t _d (布线延迟)	每条引线的传播延迟	0	5	ns
t _d (布线不匹配延迟)	所有布线之间的传播延迟不匹配		1	ns

CPSW3G MDIO 时序要求

编号	参数	说明	最小值	最大值	单位
MDIO1	t _{su} (MDIO-MDC)	在 MDIO_CLK 高电平之前 MDIO_DATA 有效的设置时间	45		ns
MDIO2	t _h (MDC-MDIO)	MDIO_CLK 高电平后 MDIO_DATA 有效的保持时间	0		ns

CPSW3G MDIO 开关特性

编号	参数	说明	最小值	最大值	单位
MDIO3	t _c (MDC)	周期时间，MDIO_CLK	400		ns
MDIO4	t _w (MDCH)	MDIO_CLK 高电平的脉冲持续时间	160		ns
MDIO5	t _w (MDCL)	MDIO_CLK 低电平的脉冲持续时间	160		ns
MDIO7	t _d (MDC-MDIO)	MDIO_CLK 低电平到 MDIO_DATA 有效的延迟时间	-10	10	ns




图 6-23. CPSW3G MDIO 时序要求和开关特性

6.12.5.2.2 CPSW3G RMII 时序

CPSW3G RMII 时序条件

参数			最小值	最大值	单位
输入条件					
SR _I	输入压摆率	VDD = 1.8V	0.18	0.54	V/ns
		VDD = 3.3V	0.4	1.2	V/ns
输出条件					
C _L	输出负载电容		3	25	pF

CPSW3G RMII[x]_REFCLK 时序要求 - RMII 模式

编号	参数	说明	最小值	最大值	单位
RMII1	t _c (REF_CLK)	REF_CLK 周期时间	19.999	20.001	ns
RMII2	t _w (REF_CLKH)	REF_CLK 高电平的脉冲持续时间	7	13	ns
RMII3	t _w (REF_CLKL)	REF_CLK 低电平的脉冲持续时间	7	13	ns




图 6-24. CPSW3G RMII[x]_REF_CLK 时序要求 - RMII 模式

CPSW3G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RXER 时序要求 - RMII 模式

编号	参数	说明	最小值	最大值	单位
RMII4	t _{su} (RXD-REF_CLK)	建立时间, RXD[1:0] 在 REF_CLK 前的有效时间	4		ns
	t _{su} (CRS_DV-REF_CLK)	建立时间, CRS_DV 在 REF_CLK 前的有效时间	4		ns
	t _{su} (RX_ER-REF_CLK)	建立时间, RX_ER 在 REF_CLK 前的有效时间	4		ns
RMII5	t _h (REF_CLK-RXD)	保持时间, RXD[1:0] 在 REF_CLK 后的有效时间	2		ns
	t _h (REF_CLK-CRS_DV)	保持时间, CRS_DV 在 REF_CLK 后的有效时间	2		ns
	t _h (REF_CLK-RX_ER)	保持时间, RX_ER 在 REF_CLK 后的有效时间	2		ns




图 6-25. CPSW3G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV、RMII[x]_RX_ER 时序要求 - RMII 模式

CPSW3G RMII[x]_TXD[1:0] 和 RMII[x]_TXEN 开关特性 - RMII 模式

编号	参数	说明	最小值	最大值	单位
RMII6	$t_{d(REF_CLK-TXD)}$	延迟时间, REF_CLK 高电平到 TXD[1:0] 有效	2	10	ns
	$t_{d(REF_CLK-TXEN)}$	延迟时间, REF_CLK 到 TXEN 有效	2	10	ns




图 6-26. RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式

6.12.5.2.3 CPSW3G RGMII 时序

CPSW3G RGMII 时序条件


参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	2.64	5	V/ns
输出条件				
C _L	输出负载电容	2	20	pF
PCB 连接要求				
t_d (布线不匹配延迟)	所有布线之间的传播延迟不匹配	RGMII[x]_RXC RGMII[x]_RD[3:0] RGMII[x]_RX_CTL	50	ps
		RGMII[x]_TXC RGMII[x]_TD[3:0] RGMII[x]_TX_CTL	50	ps

CPSW3G RGMII[x]_RCLK 时序要求 - RGMII 模式

编号	参数	说明	模式	最小值	最大值	单位
RGMII1	$t_{c(RXC)}$	周期时间, RXC	10Mbps	360	440	ns
			100Mbps	36	44	ns
			1000Mbps	7.2	8.8	ns
RGMII2	$tw(RXCH)$	脉冲持续时间, RXC 高电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns
RGMII3	$tw(RXCL)$	脉冲持续时间, RXC 低电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns

CPSW3G RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 时序要求 - RGMII 模式

编号	参数	说明	模式	最小值	最大值	单位
RGMII4	$t_{su}(RD-RXC)$	建立时间, 在 RXC 高电平/低电平之前 RD[3:0] 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
	$t_{su}(RX_CTL-RXC)$	建立时间, 在 RXC 高电平/低电平之前 RX_CTL 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
RGMII5	$t_h(RXC-RD)$	保持时间, 在 RXC 高电平/低电平之后 RD[3:0] 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
	$t_h(RXC-RX_CTL)$	保持时间, 在 RXC 高电平/低电平之后 RX_CTL 有效	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns



- A. RGMII[x]_RXC 必须相对于数据和控制引脚进行外部延迟。
- B. 使用时钟的两个边沿接收数据和控制信息。RGMII[x]_RD[3:0] 在 RGMII[x]_RXC 的上升沿承载数据位 3-0, 在 RGMII[x]_RXC 的下降沿承载数据位 7-4。类似地, RGMII[x]_RX_CTL 在 RGMII[x]_RXC 的上升沿承载 RXDV, 在 RGMII[x]_RXC 的下降沿承载 RXERR。


图 6-27. CPSW3G RGMII[x]_RXC、RGMII[x]_RD[3:0]、RGMII[x]_RX_CTL 时序要求 - RGMII 模式

CPSW3G RGMII[x]_TCLK 开关特性 - RGMII 模式

编号	参数	说明	模式	最小值	最大值	单位
RGMII6	$t_c(TXC)$	周期时间, TXC	10Mbps	360	440	ns
			100Mbps	36	44	ns
			1000Mbps	7.2	8.8	ns
RGMII7	$t_w(TXCH)$	脉冲持续时间, TXC 高电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns
RGMII8	$t_w(TXCL)$	脉冲持续时间, TXC 低电平	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns

CPSW3G RGMII[x]_TD[3:0] 和 RGMII[x]_TCTL 开关特性 - RGMII 模式

编号	参数	说明	模式	最小值	最大值	单位
RGMII9	$t_{\text{osu}}(\text{TD-TXC})$	输出建立时间，RGMII[x]_TD[3:0] 有效到 RGMII[x]_TXC 高电平/低电平	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
	$t_{\text{osu}}(\text{TX_CTL-TXC})$	输出建立时间，RGMII[x]_TX_CTL 有效到 RGMII[x]_TXC 高电平/低电平	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
RGMII10	$t_{\text{oh}}(\text{TXC-TD})$	输出保持时间，RGMII[x]_TD[3:0] 在 RGMII[x]_TXC 高电平/低电平之后有效	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
	$t_{\text{oh}}(\text{TXC-TX_CTL})$	输出保持时间，RGMII[x]_TX_CTL 在 RGMII[x]_TXC 高电平/低电平之后有效	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns



- A. TXC 在驱动至 RGMII[x]_TXC 引脚之前会在内部延迟。该内部延迟始终启用。
- B. 使用时钟的两个边沿接收数据和控制信息。RGMII[x]_TD[3:0] 在 RGMII[x]_TXC 的上升沿承载数据位 3-0，在 RGMII[x]_TXC 的下降沿承载数据位 7-4。类似地，RGMII[x]_TX_CTL 在 RGMII[x]_TXC 的上升沿承载 TXEN，在 RGMII[x]_TXC 的下降沿承载 TXERR。

图 6-28. CPSW3G RGMII[x]_TXC、RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 - RGMII 模式

6.12.5.3 ECAP

有关更多信息，请参阅器件 TRM 的外设一章中的增强型捕获 (ECAP) 模块一节。

ECAP 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	1	4	V/ns
输出条件				
C _L	输出负载电容	2	7	pF

ECAP 时序要求

编号	参数	说明	最小值	最大值	单位
CAP1	t _w (CAP)	脉冲持续时间，CAP (异步)	2 × P ⁽¹⁾ + 1		ns

(1) P = sysclk 周期 (以 ns 为单位) 。




图 6-29. ECAP 时序要求

ECAP 开关特性

(1)

编号	参数	说明	最小值	最大值	单位
CAP2	t _w (APWM)	脉冲持续时间，APWMx 高电平/低电平	2 × P ⁽¹⁾ - 1		ns

(1) P = sysclk 周期 (以 ns 为单位)



图 6-30. ECAP 开关特性

6.12.5.4 仿真和调试

有关器件跟踪和 JTAG 接口特性和其他说明信息的更多详情，请参阅信号说明和详细说明部分中的相应小节。


6.12.5.4.1 迹线

布线时序条件

参数		最小值	最大值	单位
输出条件				
C_L	输出负载电容	2	5	pF
输出条件				
$t_d(\text{Trace Mismatch})$	所有布线之间的传播延迟不匹配。		200	ps

布线开关特性

编号	参数	说明	模式	最小值	最大值	单位
DBTR1	$t_C(\text{TRC_CLK})$	TRC_CLK 周期时间	1.8V	6.83		ns
			3.3V	8.78		
DBTR2	$t_W(\text{TRC_CLKH})$	脉冲宽度，TRC_CLK 高电平	1.8V	2.66		ns
			3.3V	3.64		
DBTR3	$t_W(\text{TRC_CLKL})$	脉冲宽度，TRC_CLK 低电平	1.8V	2.66		ns
			3.3V	3.64		
DBTR4	$t_{\text{osu}}(\text{TRC_DATAV-TRC_CLK})$	输出建立时间，TRC_DATA 到 TRC_CLK 边沿有效的时间	1.8V	0.85		ns
			3.3V	1.1		
DBTR5	$t_{\text{oh}}(\text{TRC_CLK-TRC_DATAI})$	输出保持时间，TRC_CLK 边沿到 TRC_DATA 无效	1.8V	0.85		ns
			3.3V	1.1		
DBTR6	$t_{\text{osu}}(\text{TRC_CTLV-TRC_CLK})$	输出建立时间，TRC_CTL 到 TRC_CLK 边沿有效的时间	1.8V	0.85		ns
			3.3V	1.1		
DBTR7	$t_{\text{oh}}(\text{TRC_CLK-TRC_CTLI})$	输出保持时间，TRC_CLK 边沿到 TRC_CTL 无效	1.8V	0.85		ns
			3.3V	1.1		



SPRSP08_Debug_01

图 6-31. 布线开关特性

6.12.5.4.2 JTAG

JTAG 时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	0.5	2.00	V/ns
输出条件				
C _L	输出负载电容	5	15	pF
PCB 连接要求				
t _d (Trace Delay)	每条引线的传播延迟	83.5	1000 ⁽¹⁾	ps
t _d (Trace Mismatch Delay)	所有布线之间的传播延迟不匹配		100	ps

- (1) 与 JTAG 信号引线相关的最大传播延迟对最大 TCK 工作频率有显著的影响。可以将跟踪延迟增加到超过该值，但必须降低 TCK 的工作频率以解决额外的跟踪延迟。

JTAG 时序要求

编号	参数	说明	最小值	最大值	单位
J1	t _c (TCK)	周期时间, TCK	40 ⁽¹⁾		ns
J2	t _w (TCKH)	脉冲宽度, TCK 高电平	0.4 × P ⁽²⁾		ns
J3	t _w (TCKL)	脉冲宽度, TCK 低电平	0.4 × P ⁽²⁾		ns
J4	t _{su} (TDI-TCKH)	输入建立时间, TDI 有效至 TCK 高电平	2		ns
	t _{su} (TMS-TCKH)	输入建立时间, TMS 有效至 TCK 高电平	2		
J5	t _h (TCK-TDI)	从 TCK 高电平至 TDI 有效的输入保持时间	3		ns
	t _h (TCK-TMS)	从 TCK 高电平至 TMS 有效的输入保持时间	3		

- (1) 最大 TCK 工作频率假定所连接的调试器具有以下时序要求和开关特性。如果调试器超出任何这些假设，则必须降低 TCK 的工作频率以提供适当的时序裕度。
- 相对于 TCK 上升沿的最小 TDO 建立时间为 2ns
 - 相对于 TCK 下降沿, TDI 和 TMS 输出延迟范围为 -12.9ns 至 13.9ns
- (2) P = TCK 周期时间 (以 ns 为单位)

JTAG 开关特性

编号	参数	说明	最小值	最大值	单位
J6	t _d (TCKL-TDOI)	延迟时间, TCK 低电平到 TDO 无效	0		ns
J7	t _d (TCKL-TDOV)	TCK 低电平到 TDO 有效的延迟时间		12	ns




图 6-32. JTAG 时序要求和开关特性

6.12.5.5 EPWM

有关更多信息，请参阅器件 TRM 的外设一章中的增强型脉宽调制 (EPWM) 模块一节。

EPWM 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	1	4	V/ns
输出条件				
C _L	输出负载电容	2	7	pF

EPWM 时序要求

编号	参数	说明	最小值	最大值	单位
PWM6	t _w (SYNCl)	脉冲持续时间, EHRPWM_SYNCI	2 × P ⁽¹⁾ + 2		ns
PWM7	t _w (TZ)	脉冲持续时间, EHRPWM_TZn_IN 低电平	3 × P ⁽¹⁾ + 2		ns

(1) P = sysclk 周期 (以 ns 为单位)。




图 6-33. EPWM 时序要求

EPWM 开关特性

编号	参数	说明	最小值	最大值	单位
PWM1	t _w (PWM)	脉冲持续时间, EHRPWM_A/B 高电平/低电平	P ⁽¹⁾ - 3		ns
PWM2	t _w (SYNCOU)	脉冲持续时间, EHRPWM_SYNCO	P ⁽¹⁾ - 3		ns
PWM3	t _d (TZ-PWM)	延迟时间, EHRPWM_TZn_IN 有效到 EHRPWM_A/B 强制高电平/低电平		11	ns
PWM4	t _d (TZ-PWMZ)	延迟时间, EHRPWM_TZn_IN 有效到 EHRPWM_A/B 高阻态		11	ns
PWM5	t _w (SOC)	脉冲持续时间, EHRPWM_SOC A/B 输出	P ⁽¹⁾ - 3		ns

(1) P = sysclk 周期 (以 ns 为单位)。




图 6-34. EHRPWM 开关特性




图 6-35. EHRPWM_TZn_IN 至 EHRPWM_A/B 强制开关特性




图 6-36. EHRPWM_TZn_IN 至 EHRPWM_A/B 高阻态开关特性

有关更多信息，请参阅器件 TRM 的外设一章中的增强型脉宽调制 (EPWM) 模块一节。

6.12.5.6 GPIO

该器件具有三个 GPIO 模块实例。

- MCU_GPIO0
- GPIO0
- GPIO1

备注

GPIO_n_x 是用于描述 GPIO 信号的通用名称，其中 n 表示特定的 GPIO 模块，x 表示与该模块关联的输入/输出信号之一。

有关更多信息，请参阅器件 TRM 的外设一章中的通用接口 (GPIO) 一节。

GPIO 时序条件

参数		缓冲器类型	最小值	最大值	单位
输入条件					
SR _I	输入压摆率	LVC MOS	0.2	6.6	V/ns
		I2C OD FS ⁽¹⁾	0.0033	0.08	V/ns
输出条件					
C _L	输出负载电容	LVC MOS	3	10	pF
		I2C OD FS ⁽¹⁾	3	100	pF

(1) 缓冲器类型 I2C OD FS 需要一个上拉电阻器。

GPIO 时序要求

编号	参数	说明	缓冲器类型	最小值	最大值	单位
D3	t _w (GPIO_IN)	最小输入脉冲宽度	LVC MOS	2P ⁽¹⁾ + 3		ns
D4			I2C OD FS ⁽²⁾	2P ⁽¹⁾ + 28		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

(2) 缓冲器类型 I2C OD FS 需要一个上拉电阻器。

GPIO 开关特性

编号	参数	说明	缓冲器类型	最小值	最大值	单位
D1	t _w (GPIO_OUT)	最小输出脉冲宽度	LVC MOS	0.975P ⁽¹⁾ – 3.6		ns
D2	t _w (GPIO_OUT)	最小输出脉冲宽度低电平	I2C OD FS ⁽²⁾	160		ns
D3	t _w (GPIO_OUT)	最小输出脉冲宽度高电平	I2C OD FS ⁽²⁾	160		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

(2) 缓冲器类型 I2C OD FS 需要一个上拉电阻器。

6.12.5.7 HyperBus

有关更多信息，请参阅器件 TRM 的外设一章中的 *HyperBus* 模块一节。

HyperBus 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	2	5	V/ns
输出条件				
C _L	输出负载电容	1.5	8	pF

HyperBus 时序要求

编号	参数	说明	最小值	最大值	单位
D1	t _w (RESETn)	脉冲宽度, RESETn	200		ns
D2	t _w (csL)	脉冲宽度, 芯片选择	1000		ns
D3	t _d (RESETnH-csL)	延迟时间, RESETn 无效到 CSn 有效	200.34		ns
D4	t _d (csL-RWDSL)	延迟时间, CSn 有效到 RWDS 下降	186		ns

HyperBus 166MHz 开关特性

编号	参数	说明	最小值	最大值	单位
D5	t _{skn} (rwsX-dV)	输入偏斜, RWDS 转换到 D0:D7 有效	-0.46	0.46	ns
D6	t _c (clk/clkn)	CLK 周期, CLK/CLKn	6		ns
D7	t _w (clk/clkn)	脉冲宽度, CLK/CLKn	2.7		ns
D8	t _w (csIV)	脉冲宽度, 操作之间 CS0 无效	6		ns
D9	t _d (clkH-csL)	延迟时间, CS0 有效到 CLK 上升/CLKn 下降		-3.28	
D10	t _d (clkL[LE]-csH)	延迟时间, 最后一个 CLK 下降沿/CLKn 上升沿到 CS0 无效	0.28		ns
D11	t _d (clkX-rwsV)	延迟时间, CLK 转换到 RWDS 有效	0.88	2.14	
D12	t _d (clkX-d[0:7]V)	延迟时间, CLK 转换到 D0:D7 有效	0.71	2.3	

HyperBus 100MHz 开关特性

编号	参数	说明	最小值	最大值	单位
LFD5	t _{skn} (rwsX-dV)	输入偏斜, RWDS 转换到 D0:D7 有效	-0.81	0.81	ns
LFD6	t _c (clk/clkn)	CLK 周期, CLK/CLKn	10		ns
LFD7	t _w (clk/clkn)	脉冲宽度, CLK/CLKn	4.75		ns
LFD8	t _w (csIV)	脉冲宽度, 操作之间 CS0 无效	10		ns
LFD9	t _d (clkH-csL)	延迟时间, CS0 有效到 CLK 上升/CLKn 下降		-3.51	
LFD10	t _d (clkL[LE]-csH)	延迟时间, 最后一个 CLK 下降沿/CLKn 上升沿到 CS0 无效	0.51		ns
LFD11	t _d (clkX-rwsV)	延迟时间, CLK 转换到 RWDS 有效	1.51	3.49	
LFD12	t _d (clkX-d[0:7]V)	延迟时间, CLK 转换到 D0:D7 有效	1.34	3.66	

6.12.5.8 I2C

该器件包含八个多控制器集成电路总线 (I2C) 控制器。每个 I2C 控制器均设计为符合 Philips I²C-bus™ 规范版本 2.1。然而，器件 IO 并不完全符合 I2C 电气规格。下面介绍了每个端口支持的速度和例外情况：

- I2C0、I2C1、I2C2、I2C3、I2C4、I2C5 和 I2C6
 - 速度：
 - 标准模式 (最高 100kb/s)
 - 1.8V
 - 3.3V
 - 快速模式 (最高 400kb/s)
 - 1.8V
 - 3.3V
 - 例外情况：
 - 与这些端口关联的 IO 不符合 I2C 规范中定义的下降时间要求，因为 IO 是通过性能更高的 LVCMOS 推挽 IO 实现的。上述这些旨在支持无法通过 I2C 兼容 IO 实现的其他信号功能。这些端口上所用 LVCMOS IO 的连接方式可以对开漏输出进行仿真。该仿真通过强制实现恒定低电平输出并禁用输出缓冲器进入高阻态来实现的。
 - I2C 规范定义了大小为 ($V_{DD_{max}} + 0.5V$) 的最大输入电压 V_{IH} ，这超出了器件 IO 的绝对最大额定值。系统的设计必须让 I2C 信号始终不会超过本数据表的绝对最大额定值一节中定义的限制值。
- WKUP_I2C0
 - 速度：
 - 标准模式 (最高 100kb/s)
 - 1.8V
 - 3.3V
 - 快速模式 (最高 400kb/s)
 - 1.8V
 - 3.3V
 - Hs 模式 (最高 3.4Mb/s)
 - 1.8V
 - 例外情况：
 - 与这些端口关联的 IO 并未设计为在 3.3V 下运行时支持 Hs 模式。因此，Hs 模式的运行电压限制为 1.8V。
 - 连接到这些端口的 I2C 信号的上升和下降时间不得超过 0.08V/ns (或 8E+7V/s) 的压摆率。该限制比 I2C 规范中定义的最小下降时间限制更严格。因此，可能需要向 I2C 信号添加额外的电容，由此延长上升和下降时间，使其压摆率不超过 0.08V/ns。
 - I2C 规范定义了大小为 ($V_{DD_{max}} + 0.5V$) 的最大输入电压 V_{IH} ，这超出了器件 IO 的绝对最大额定值。系统的设计必须让 I2C 信号始终不会超过本数据表的绝对最大额定值一节中定义的限制值。

备注

I2C3 有一个或多个可以多路复用到多个引脚的信号。时序仅对称为 IOSET 的特定引脚组合有效。

[SysConfig-PinMux 工具](#)中定义了该接口的有效引脚组合或 IOSET。

有关时序详细信息，请参阅 Philips I2C 总线规范版本 2.1。

有关器件集成电路总线特性和其他说明的更多详细信息，请参阅 [信号说明](#) 和 [详细说明](#) 部分中的相应小节。

6.12.5.9 MCAN

有关器件控制器局域网接口特性和其他说明信息的更多详情，请参阅 *信号说明* 和 *详细说明* 部分中的相应小节。

备注

器件具有多个 MCAN 模块。MCANn 是应用于 MCAN 信号名称的通用前缀，其中 n 代表特定的 MCAN 模块。

有关更多信息，请参阅器件 TRM 的外设一章中的 *控制器局域网 (MCAN)* 一节。

MCAN 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.33	15	V/ns
输出条件				
C _L	输出负载电容	5	20	pF

MCAN 开关特性

编号	参数	说明	最小值	最大值	单位
M1	t _d (MCAN_TX)	延迟时间，发送移位寄存器到 MCANn_TX 引脚的时间		10	ns
M2	t _d (MCAN_RX)	延迟时间，MCANn_RX 引脚到接收移位寄存器的时间		10	ns

6.12.5.10 MCASP

备注

McASP 有一个或多个可以多路复用到多个引脚的信号。本节中定义的时序要求和开关特性仅对名为 IOSET 的特定引脚组合有效。[SysConfig-PinMux 工具](#)中定义了该接口的有效引脚组合或 IOSET。

有关更多信息，请参阅器件 TRM 的外设一章中的多通道音频串行端口 (MCASP) 一节。


MCASP 时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	0.7	5	V/ns
输出条件				
C _L	输出负载电容	1	10	pF
PCB 连接要求				
t _d (Trace Delay)	每条引线的传播延迟	100	1100	ps
t _d (Trace Mismatch Delay)	所有布线之间的传播延迟不匹配		100	ps

MCASP 时序要求

编号	参数	说明	模式 ⁽¹⁾	最小值	最大值	单位
ASP1	t _c (AHCLKRX)	周期时间, MCASP[x]_AHCLKR/X ⁽⁴⁾		20		ns
ASP2	t _w (AHCLKRX)	脉冲持续时间, MCASP[x]_AHCLKR/X ⁽⁴⁾ 高电平或低电平		0.5P ⁽²⁾ – 1.53		ns
ASP3	t _c (ACLKRX)	周期时间, MCASP[x]_ACLKR/X ⁽⁴⁾		20		ns
ASP4	t _w (ACLKRX)	脉冲持续时间, MCASP[x]_ACLKR/X ⁽⁴⁾ 高电平或低电平		0.5R ⁽³⁾ – 1.53		ns
ASP5	t _{su} (AFSRX-ACLKRX)	建立时间, MCASP[x]_AFSR/X ⁽⁴⁾ 在 MCASP[x]_ACLKR/X 之前输入有效 ⁽⁴⁾	ACLKR/X 内部	9.29		ns
			ACLKR/X 外部输入/输出	4		ns
ASP6	t _h (ACLKRX-AFSRX)	保持时间, MCASP[x]_AFSR/X ⁽⁴⁾ 在 MCASP[x]_ACLKR/X 之后输入有效 ⁽⁴⁾	ACLKR/X 内部	-1		ns
			ACLKR/X 外部输入/输出	1.6		ns
ASP7	t _{su} (AXR-ACLKRX)	建立时间, MCASP[x]_AXR ⁽⁴⁾ 在 MCASP[x]_ACLKR/X 之前输入有效 ⁽⁴⁾	ACLKR/X 内部	9.29		ns
			ACLKR/X 外部输入/输出	4		ns
ASP8	t _h (ACLKRX-AXR)	保持时间, MCASP[x]_AXR ⁽⁴⁾ 在 MCASP[x]_ACLKR/X 之后输入有效 ⁽⁴⁾	ACLKR/X 内部	-1		ns
			ACLKR/X 外部输入/输出	1.6		ns

- (1) ACLKR 内部: ACLKRCTL.CLKRM=1, PDIR.ACLKR = 1
ACLKR 外部输入: ACLKRCTL.CLKRM=0, PDIR.ACLKR = 0
ACLKR 外部输出: ACLKRCTL.CLKRM=0, PDIR.ACLKR = 1
ACLKX 内部: ACLKXCTL.CLKXM=1, PDIR.ACLKX = 1
ACLKX 外部输入: ACLKXCTL.CLKXM=0, PDIR.ACLKX = 0
ACLKX 外部输出: ACLKXCTL.CLKXM=0, PDIR.ACLKX=1
- (2) P = AHCLKR/X 周期 (以 ns 为单位)。有关 AHCLKR/X 时钟源选项的详细信息, 请参阅技术参考手册“模块集成”一章的“多通道音频串行端口 (MCASP)”一节中的“McASP 时钟”表。
- (3) R = ACLKR/X 周期 (以 ns 为单位)。
- (4) MCASP[x]_* 中的 x 为 0、1、2、3 或 4



- A. 当 $CLKRP = CLKXP = 0$ 时, MCASP 发送器配置为上升沿 (移出数据), MCASP 接收器配置为下降沿 (移入数据)。
B. 当 $CLKRP = CLKXP = 1$ 时, MCASP 发送器配置为下降沿 (移出数据), MCASP 接收器配置为上升沿 (移入数据)。


图 6-37. MCASP 时序要求

MCASP 开关特性

编号	参数	说明	模式 ⁽¹⁾	最小值	最大值	单位
ASP9	$t_{c(AHCLKRX)}$	周期时间, MCASP[x]_AHCLKR/X ⁽⁴⁾		20		ns
ASP10	$t_{w(AHCLKRX)}$	脉冲持续时间, MCASP[x]_AHCLKR/X ⁽⁴⁾ 高电平或低电平		0.5P ⁽²⁾	2	ns
ASP11	$t_{c(ACLKRX)}$	周期时间, MCASP[x]_ACLKR/X ⁽⁴⁾		20		ns
ASP12	$t_{w(ACLKRX)}$	脉冲持续时间, MCASP[x]_ACLKR/X ⁽⁴⁾ 高电平或低电平		0.5R ⁽³⁾	2	ns
ASP13	$t_{d(ACLKRX-AFSRX)}$	延迟时间, MCASP[x]_ACLKR/X ⁽⁴⁾ 发送边沿到 MCASP[x]_AFSR/X ⁽⁴⁾	ACLKR/X 内部	-1	7.25	ns
			ACLKR/X 外部输入/输出	-15.29	12.84	ns
ASP14	$t_{d(ACLKX-AXR)}$	延迟时间, MCASP[x]_ACLKX ⁽⁴⁾ 发送边沿到 MCASP[x]_AXR ⁽⁴⁾	ACLKR/X 内部	-1	7.25	ns
			ACLKR/X 外部输入/输出	-15.29	12.84	ns

编号	参数	说明	模式 ⁽¹⁾	最小值	最大值	单位
ASP15	$t_{dis}(ACLKX-AXR)$	禁用时间, MCASP[x]_ACLKX ⁽⁴⁾ 发送边沿到 MCASP[x]_AXR ⁽⁴⁾ 输出高阻抗	ACLKX/X 内部	-1	7.25	ns
			ACLKX/X 外部输入/输出	-14.9	14	ns

- (1) ACLKR 内部: ACLKRCTL.CLKRM=1, PDIR.ACLKR = 1
 ACLKR 外部输入: ACLKRCTL.CLKRM=0, PDIR.ACLKR = 0
 ACLKR 外部输出: ACLKRCTL.CLKRM=0, PDIR.ACLKR = 1
 ACLKX 内部: ACLKXCTL.CLKXM=1, PDIR.ACLKX = 1
 ACLKX 外部输入: ACLKXCTL.CLKXM=0, PDIR.ACLKX = 0
 ACLKX 外部输出: ACLKXCTL.CLKXM=0, PDIR.ACLKX=1
- (2) P = AHCLKR/X 周期 (以 ns 为单位)。有关 AHCLKR/X 时钟源选项的详细信息,请参阅技术参考手册“模块集成”一章的“多通道音频串行端口 (MCASP)”一节中的“McASP 时钟”表。
- (3) R = ACLKR/X 周期 (以 ns 为单位)。
- (4) MCASP[x]_* 中的 x 为 0、1、2、3 或 4



- A. 当 CLKRP = CLKXP = 1 时, MCASP 发送器配置为下降沿 (移出数据), MCASP 接收器配置为上升沿 (移入数据)。
- B. 当 CLKRP = CLKXP = 0 时, MCASP 发送器配置为上升沿 (移出数据), MCASP 接收器配置为下降沿 (移入数据)。

图 6-38. MCASP 开关特性

6.12.5.11 MCSPI

备注

McSPI 有一个或多个可以多路复用到多个引脚的信号。本节中定义的时序要求和开关特性仅对名为 IOSET 的特定引脚组合有效。[SysConfig-PinMux 工具](#)中定义了该接口的有效引脚组合或 IOSET。

有关器件串行端口接口特性和其他说明信息的更多详情，请参阅 [信号说明](#) 和 [详细说明](#) 部分中的相应小节。


有关更多信息，请参阅器件 TRM 的外设一章中的 [多通道串行外设接口 \(MCSPI\)](#) 一节。

MCSPI 时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	2	8.5	V/ns
输出条件				
C _L	输出负载电容	2	12	pF

MCSPI 时序要求 — 控制器模式

编号	参数	说明	最小值	最大值	单位
SM4	t _{su} (POCI-SPICLK)	建立时间，在 SPIn_CLK 有效边沿之前 SPIn_D[x] 有效	2.8		ns
SM5	t _h (SPICLK-POCI)	保持时间，在 SPIn_CLK 有效边沿之后 SPIn_D[x] 有效	3		ns



SPRSP08_TIMING_MC_SPI_02


图 6-39. SPI 控制器模式接收时序

MCSPi 开关特性 - 控制器模式

编号	参数	说明	最小值	最大值	单位
SM1	$t_c(\text{SPICLK})$	周期时间, SPIn_CLK	20		ns
SM2	$t_w(\text{SPICLK}_L)$	脉冲持续时间, SPIn_CLK 低电平	0.5P - 1 ⁽¹⁾		ns
SM3	$t_w(\text{SPICLK}_H)$	脉冲持续时间, SPIn_CLK 高电平	0.5P - 1 ⁽¹⁾		ns
SM6	$t_d(\text{SPICLK-PICO})$	延迟时间, SPIn_CLK 有效边沿到 SPIn_D[x]	-3	2.5	ns
SM7	$t_d(\text{CS-PICO})$	延迟时间, SPIn_CSi 有效边沿到 SPIn_D[x]	5		ns
SM8	$t_d(\text{CS-SPICLK})$	延迟时间, SPIn_CSi 有效到 SPIn_CLK 第一个边沿	PHA = 0	B ⁽²⁾ - 4	ns
			PHA = 1	A ⁽³⁾ - 4	ns

编号	参数	说明	最小值	最大值	单位
SM9	$t_d(\text{SPICLK-CS})$	延迟时间, SPIn_CLK 最后一个边沿到 SPIn_CSi 无效	PHA = 0	A ⁽³⁾ - 4	ns
			PHA = 1	B ⁽²⁾ - 4	ns

- (1) P = SPI 时钟周期 (以 ns 为单位)
- (2) T_{ref} 是 McSPI 功能时钟的周期 (以 ns 为单位)。Fratio 是 McSPI 功能时钟频率与 SPIn_CLK 时钟频率的分频比, 由 MSPI_CH(i)CONF 寄存器中的 CLKD 和 CLKG 位字段以及 MSPI_CH(i)CTRL 寄存器中的 EXTCLK 位字段控制。TCS(i) 是编程到 MSPI_CH(i)CONF 寄存器的片选时间控制位字段中的值。
- 当 Fratio = 1 时, $B = (TCS(i) + 0.5) * T_{ref}$ 。
 - 当 Fratio ≥ 2 且为偶数时, $B = (TCS(i) + 0.5) * Fratio * T_{ref}$ 。
 - 当 Fratio ≥ 3 且为奇数时, $B = ((TCS(i) * Fratio) + ((Fratio + 1)/2)) * T_{ref}$ 。
- (3) T_{ref} 是 McSPI 功能时钟的周期。Fratio 是 McSPI 功能时钟频率与 SPIn_CLK 时钟频率的分频比, 由 MSPI_CH(i)CONF 寄存器中的 CLKD 和 CLKG 位字段以及 MSPI_CH(i)CTRL 寄存器中的 EXTCLK 位字段控制。TCS(i) 是编程到 MSPI_CH(i)CONF 寄存器的片选时间控制位字段中的值。
- 当 Fratio = 1 时, $A = (TCS(i) + 1) * T_{ref}$ 。
 - 当 Fratio ≥ 2 且为偶数时, $A = (TCS(i) + 0.5) * Fratio * T_{ref}$ 。
 - 当 Fratio ≥ 3 且为奇数时, $A = ((TCS(i) * Fratio) + ((Fratio - 1)/2)) * T_{ref}$ 。




SPRSPB08_TIMING_McSPI_01

图 6-40. SPI 控制器模式发送时序

MCSPi 时序要求 - 外设模式

编号	参数	说明	最小值	最大值	单位
SS1	$t_{c(SPICLK)}$	周期时间, SPIn_CLK	20		ns
SS2	$t_{w(SPICLKL)}$	脉冲持续时间, SPIn_CLK 低电平	0.45P ⁽¹⁾		ns
SS3	$t_{w(SPICLKH)}$	脉冲持续时间, SPIn_CLK 高电平	0.45P ⁽¹⁾		ns
SS4	$t_{su(PICO-SPICLK)}$	建立时间, 在 SPIn_CLK 有效边沿之前 SPIn_D[x] 有效	5		ns
SS5	$t_{h(SPICLK-PICO)}$	保持时间, 在 SPIn_CLK 有效边沿之后 SPIn_D[x] 有效	5		ns
SS8	$t_{su(CS-SPICLK)}$	建立时间, 在 SPIn_CLK 第一个边沿之前 SPIn_CSi 有效	5		ns
SS9	$t_{h(SPICLK-CS)}$	保持时间, 在 SPIn_CLK 最后一个边沿之后 SPIn_CSi 有效	5		ns

(1) P = SPIn_CLK 周期 (以 ns 为单位)




SPRSP08_TIMING_McSPI_04

图 6-41. SPI 外设模式接收时序

MCSPi 开关特性 - 外设模式

编号	参数	说明	最小值	最大值	单位
SS6	$t_d(\text{SPICLK-POCI})$	延迟时间, SPIn_CLK 有效边沿到 SPIn_D[x]	2	13	ns
SS7	$t_{sk}(\text{CS-POCI})$	延迟时间, SPIn_CSi 有效边沿到 SPIn_D[x]		18	ns



SPRSP08_TIMING_McSPI_03

图 6-42. SPI 外设模式发送时序

6.12.5.12 MLB

有关更多信息，请参阅器件 TRM 的外设一章中的媒体本地总线 (MLB) 模块一节。

MLB 时序条件

参数		模式	最小值	最大值	单位
输入条件					
SR _i	输入压摆率	256FS	0.12	0.81	V/ns
		512FS	0.12	0.81	V/ns
		1024FS	0.12	0.81	V/ns
		2048FS、3072FS、 4096FS - CLK	0.76	3.83	V/ns
		2048FS、3072FS、 4096FS - SIG	0.7	3.93	V/ns
输出条件					
C _L	输出负载电容	256FS	1	60	pF
		512FS	1	60	pF
		1024FS	1	20	pF
		2048FS、3072FS、 4096FS	1	5	pF

MLBCLK 的 MLB 时序要求 - 3 引脚 (1)

编号	参数	说明	模式	最小值	最大值	单位
1	t _c (MLBCLK)	周期时间，MLB_CLK	256FS	78.1		ns
			512FS	39.1		ns
			1024FS	19.5		ns
2	t _w (MLBCLKH)	脉冲持续时间，MLB_CLK 高电平	256FS	30		ns
			512FS	14		ns
			1024FS	6.1		ns
3	t _w (MLBCLKL)	脉冲持续时间，MLB_CLK 低电平	256FS	30		ns
			512FS	14		ns
			1024FS	9.3		ns

(1) 上升和下降转换的基准点在 VIL MAX 和 VIH MIN 处测量。

接收数据的 MLB 时序要求 - 3 引脚

编号	参数	说明	模式	最小值	最大值	单位
4	t _{su} (MLBDAT- MLBCLKL)	建立时间，在 MLB_CLK 低电平之前 MLB_DAT/MLB_SIG 输入有效	256FS	1		ns
			512FS	1		ns
			1024FS	1		ns
5	t _h (MLBCLKL-MLBDAT)	保持时间，在 MLB_CLK 低电平之后 MLB_DAT/MLB_SIG 输入有效	256FS	4		ns
			512FS	4		ns
			1024FS	2		ns

MLB 开关特性 - 3 引脚

编号	参数	说明	缓冲器类型	最小值	最大值	单位
6	$t_{d(MLBCLKH-MLBDATV)}$	延迟时间, MLBCLKH 上升沿至 MLB_DAT/MLB_SIG 有效	256FS	0	20	ns
			512FS	0	10	ns
			1024FS	0	7	ns
7	$t_{dis(MLBCLKL-MLBDATZ)}$	禁用时间, MLBCLKH 下降沿至 MLB_DAT/MLB_SIG 高阻态	256FS	0	30	ns
			512FS	0	14	ns
			1024FS	0	6.1	ns

MLBCLK 的 MLB 时序要求 - 6 引脚

(1)

编号	参数	说明	模式	最小值	最大值	单位
1	$t_c(MLBCLK)$	周期时间, MLB_CLK	2048FS	9.77		ns
			4096FS	9.77		ns
2	$t_w(MLBCLKH)$	脉冲持续时间, MLB_CLK 高电平	2048FS	4.64		ns
			4096FS	4.64		ns
3	$t_w(MLBCLKL)$	脉冲持续时间, MLB_CLK 低电平	2048FS	4.64		ns
			4096FS	4.64		ns

(1) 上升和下降转换的基准点在 $V_{in} \pm 20\%/80\%$ 处测量

接收数据的 MLB 时序要求 - 6 引脚

(1)

编号	参数	说明	模式	最小值	最大值	单位
10	$t_{su}(DATx-CLKxH)$	建立时间, MLBP_DATx/ MLBP_SIGx 输入在 MLBP_CLKx 上升前有效	2048FS	1		ns
			4096FS	$0.5 - \frac{n^{(2)} \times P^{(1)}}{2}$		ns
11	$t_h(CLKxH-DATx)$	保持时间, MLBP_DATx/ MLBP_SIGx 输入在 MLBP_CLKx 上升后有效	2048FS	0.6		ns
			4096FS	$0.6 + \frac{n^{(2)} \times P^{(1)}}{2}$		ns

(1) $P = \text{MLBCLKx 周期}$

(2) $N = 0$ 或 1 , 对应于每个时钟周期两次捕获

MLB 开关特性 - 6 引脚

编号	参数	说明	缓冲器类型	最小值	最大值	单位
13	$t_{d(CLKxH-DATxV)}$	延迟时间, MLBPCLKxH 上升沿至 MLB_DATx/MLB_SIGx 有效	2048FS	0.6	5	ns
			4096FS	$0.6 + \frac{n^{(2)} \times P^{(1)}}{2}$	$2.5 + \frac{n^{(2)} \times P^{(1)}}{2}$	ns
14	$t_{dis(CLKPH-DATPZ)}$	禁用时间, MLBPCLKxH 上升沿至 MLBP_DATx/MLBPSIGx 高阻态	2048FS	0.6	7	ns
			4096FS	$0.6 + \frac{n^{(2)} \times P^{(1)}}{2}$	$3.5 + \frac{n^{(2)} \times P^{(1)}}{2}$	ns

(1) $P = \text{MLBCLKx 周期}$

(2) $N = 0$ 或 1 , 对应于每个时钟周期两次捕获

6.12.5.13 MMCSD

MMCSD 主机控制器提供用于连接嵌入式多媒体卡 (MMC)、安全数字 (SD) 和安全数字 IO (SDIO) 器件的接口。MMCSD 主机控制器在传输级别处理 MMC/SD/SDIO 协议、数据打包、添加循环冗余校验 (CRC)、开始/结束位插入以及语法正确性检查。

有关 MMCSD 接口的更多详细信息，请参阅 *信号说明* 和 *详细说明* 中的 MMC0 小节。

备注

某些工作模式需要对 MMC DLL 延迟设置进行软件配置，如 [表 6-7](#) 所示。

[表 6-7](#) 的 ITAPDLYSEL 列中显示“调优”值的模式需要使用调优算法来优化输入时序。有关优化输入时序所需的调优算法和输入延迟配置的更多信息，请参阅器件 TRM 中的 MMCSD 编程指南。

有关更多信息，请参阅器件 TRM 的外设一章中的 *多媒体卡/安全数字 (MMCSD) 接口* 一节。

6.12.5.13.1 MMC0 - eMMC/SDIO 接口

MMC0 接口符合 JEDEC eMMC 电气标准 v5.1 (JESD84-B51)，并且该接口支持以下 eMMC 应用：

- 旧 SDR
- 高速 SDR
- 高速 DDR
- HS200

[表 6-7](#) 展示了 MMC0 时序模式所需的 DLL 软件配置设置。

表 6-7. 所有 eMMC 时序模式的 MMC0 DLL 延迟映射

寄存器名称		MMCSD0_SS_PHY_CTRL_x_REG								
		x = 4					x = 5			x = 1
位字段		[31:24]	[20]	[15:12]	[8]	[4:0]	[17:16]	[10:8]	[2:0]	[1]
位字段名称		STRBSEL	OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL	SELDLYTXCLK SELDLYRXCLK	FRQSEL	CLKBUFSEL	ENDLL
模式	说明	选通延迟	输出延迟启用	输出延迟值	输入延迟启用	输入延迟值	DLL 延迟链选择	DLL 基准频率	延迟缓冲器持续时间	启用 DLL
旧 SDR	8 位 PHY 工作 1.8V，25MHz	0x0	0x1	0x1	0x1	0x10	0x3	不适用 ⁽¹⁾	0x7	0x0
高速 SDR	8 位 PHY 工作 1.8V，50MHz	0x0	0x1	0x1	0x1	0xA	0x3	不适用 ⁽¹⁾	0x7	0x0
高速 DDR	8 位 PHY 工作 1.8V，50MHz	0x0	0x1	0x6	0x1	0x3	0x0	0x4	不适用 ⁽¹⁾	0x1
HS200	8 位 PHY 工作 1.8V，200MHz	0x0	0x1	0x8	0x1	调优 ⁽²⁾	0x0	0x0	不适用 ⁽¹⁾	0x1
HS400	8 位 PHY 工作 1.8V，200MHz	0x77	0x1	0x5	0x1	调优 ⁽²⁾	0x0	0x0	不适用 ⁽¹⁾	0x1

(1) NA 意味着不适用

(2) 调优意味着此模式需要使用调优算法以实现适当输入时序

MMC0 接口符合 SD 主机控制器标准规范 4.10 和 SD 物理层规范 v3.01 以及 SDIO 规范 v3.00，并支持以下 SD 卡应用：

- 默认速度
- 高速
- UHS-I SDR12
- UHS-I SDR25
- UHS-I SDR50
- UHS-I DDR50
- HS200

表 6-7 展示了 MMC0 时序模式所需的 DLL 软件配置设置。

MMC 时序条件

参数	模式	最小值	最大值	单位
输入条件				
SR _i	旧 SDR 3.3V, 默认速度 高速 SDR 3.3V, 默认速度和高速	0.69	2.06	V/ns
	旧 SDR 1.8V, UHS-I SDR12	0.14	1.44	V/ns
	高速 SDR 1.8V, UHS-I SDR25	0.3	1.34	V/ns
	UHS-I DDR50	1	2	V/ns
输出条件				
C _L	HS200, UHS-I SDR104	1	10	pF
	所有其他模式	1	12	pF

MMC 时序要求 - 3.3V 旧 SDR 模式

编号	参数	说明	最小值	最大值	单位
LSDR1	$t_{su(cmdV-clkH)}$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_CMD 有效	2.15		ns
LSDR2	$t_h(clkH-cmdV)$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_CMD 有效	1.67		ns
LSDR3	$t_{su(dV-clkH)}$	建立时间, 在 MMC0_CLK 上升沿之前 MMC0_DAT[7:0] 有效	2.15		ns
LSDR4	$t_h(clkH-dV)$	保持时间, 在 MMC0_CLK 上升沿之后 MMC0_DAT[7:0] 有效	1.67		ns




图 6-43. MMC0 - 旧 SDR - 接收模式

MMC 开关特性 - 3.3V 旧 SDR 模式

编号	参数	说明	最小值	最大值	单位
	$f_{op(clk)}$	工作频率, MMC_CLK		25	MHz
LSDR5	$t_c(clk)$	周期时间, MMC_CLK		40	ns
LSDR6	$t_w(clkH)$	脉冲持续时间, MMC_CLK 高电平	18.7		ns
LSDR7	$t_w(clkL)$	脉冲持续时间, MMC_CLK 低电平	18.7		ns
LSDR8	$t_d(clkL-cmdV)$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	-1.8	2.2	ns

编号	参数	说明	最小值	最大值	单位
LSDR9	$t_{d(\text{clkL-dV})}$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[7:0] 转换	-1.8	2.2	ns




图 6-44. MMC0 - 旧 SDR - 发送模式

MMC 时序要求 - 3.3V 高速 SDR 模式

编号	参数	说明	最小值	最大值	单位
HSSDR1	$t_{su(\text{cmdV-clkH})}$	建立时间, 在 MMC_CLK 上升沿之前 MMC_CMD 有效	2.24		ns
HSSDR2	$t_{h(\text{clkH-cmdV})}$	保持时间, 在 MMC_CLK 上升沿之后 MMC_CMD 有效	1.66		ns
HSSDR3	$t_{su(\text{dV-clkH})}$	建立时间, 在 MMC_CLK 上升沿之前 MMC_DAT[7:0] 有效	2.24		ns
HSSDR4	$t_{h(\text{clkH-dV})}$	保持时间, 在 MMC_CLK 上升沿之后 MMC_DAT[7:0] 有效	1.66		ns




图 6-45. MMC0 - 高速 SDR 模式 - 接收模式

MMC 开关特性 - 3.3V 高速 SDR 模式

编号	参数	说明	最小值	最大值	单位
	$f_{op(\text{clk})}$	工作频率, MMC_CLK		50	MHz
HSSDR5	$t_{c(\text{clk})}$	运行周期, MMC_CLK	20		ns
HSSDR6	$t_{w(\text{clkH})}$	脉冲持续时间, MMC_CLK 高电平	9.2		ns
HSSDR7	$t_{w(\text{clkL})}$	脉冲持续时间, MMC_CLK 低电平	9.2		ns
HSSDR8	$t_{d(\text{clkL-cmdV})}$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	-1.8	2.2	ns
HSSDR9	$t_{d(\text{clkL-dV})}$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[7:0] 转换	-1.8	2.2	ns




图 6-46. MMC0 - 高速 SDR 模式 - 发送模式

MMC 时序要求 - 1.8V 旧 SDR , UHS-I SDR12 模式

编号	参数	说明	最小值	最大值	单位
LSDR1	$t_{su(cmdV-clkH)}$	建立时间, 在 MMC_CLK 上升沿之前 MMC_CMD 有效	4.2		ns
LSDR2	$t_{h(clkH-cmdV)}$	保持时间, 在 MMC_CLK 上升沿之后 MMC_CMD 有效	0.87		ns
LSDR3	$t_{su(dV-clkH)}$	建立时间, 在 MMC_CLK 上升沿之前 MMC_DAT[7:0] 有效	4.2		ns
LSDR4	$t_{h(clkH-dV)}$	保持时间, 在 MMC_CLK 上升沿之后 MMC_DAT[7:0] 有效	0.87		ns




图 6-47. MMC0 - UHS-I SDR12 - 接收模式

MMC 开关特性 - 1.8V 旧 SDR , UHS-I SDR12 模式

编号	参数	说明	模式	最小值	最大值	单位
	$f_{op(clk)}$	工作频率, MMC_CLK			25	MHz
LSDR5	$t_{c(clk)}$	运行周期, MMC_CLK		40		ns
LSDR6	$t_{w(clkH)}$	脉冲持续时间, MMC_CLK 高电平		18.7		ns
LSDR7	$t_{w(clkL)}$	脉冲持续时间, MMC_CLK 低电平		18.7		ns
LSDR8	$t_{d(clkL-cmdV)}$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	1.8V 旧 SDR	-2.1	2.1	ns
			SDR12	1.5	8.6	ns
LSDR9	$t_{d(clkL-dV)}$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[3:0] 转换	1.8V 旧 SDR	-2.1	2.1	ns
			SDR12	1.5	8.6	ns




图 6-48. MMC0 - UHS-I SDR12 - 发送模式

MMC 时序要求 - 1.8V 高速 SDR , UHS-I SDR25 模式

编号	参数	说明	最小值	最大值	单位
HSSDR1	$t_{su(cmdV-clkH)}$	建立时间, 在 MMC_CLK 上升沿之前 MMC_CMD 有效	2.15		ns
HSSDR2	$t_{h(clkH-cmdV)}$	保持时间, 在 MMC_CLK 上升沿之后 MMC_CMD 有效	1.27		ns
HSSDR3	$t_{su(dV-clkH)}$	建立时间, 在 MMC_CLK 上升沿之前 MMC_DAT[7:0] 有效	2.15		ns
HSSDR4	$t_{h(clkH-dV)}$	保持时间, 在 MMC_CLK 上升沿之后 MMC_DAT[7:0] 有效	1.27		ns




图 6-49. MMC0 - UHS-I SDR25 - 接收模式

MMC 开关特性 - 1.8V 高速 SDR , UHS-I SDR25 模式

编号	参数	说明	模式	最小值	最大值	单位
	$f_{op(clk)}$	工作频率, MMC_CLK			50	MHz
HSSDR5	$t_{c(clk)}$	运行周期, MMC_CLK		20		ns
HSSDR6	$t_{w(clkH)}$	脉冲持续时间, MMC_CLK 高电平		9.2		ns
HSSDR7	$t_{w(clkL)}$	脉冲持续时间, MMC_CLK 低电平		9.2		ns
HSSDR8	$t_{d(clkL-cmdV)}$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	1.8V 高速 SDR	-1.55	3.05	ns
			SDR25	2.4	8.1	ns
HSSDR9	$t_{d(clkL-dV)}$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[3:0] 转换	1.8V 高速 SDR	-1.55	3.05	ns
			SDR25	2.4	8.1	ns




图 6-50. MMC0 - UHS-I SDR25 - 发送模式

MMC 开关特性 - UHS-I SDR50 模式

编号	参数	说明	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC_CLK		100	MHz
SDR505	$t_{c}(clk)$	运行周期, MMC_CLK	10		ns
SDR506	$t_{w}(clkH)$	脉冲持续时间, MMC_CLK 高电平	4.45		ns
SDR507	$t_{w}(clkL)$	脉冲持续时间, MMC_CLK 低电平	4.45		ns
SDR508	$t_{d}(clkL-cmdV)$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	1.2	6.35	ns
SDR509	$t_{d}(clkL-dV)$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[7:0] 转换	1.2	6.35	ns




图 6-51. MMC0 - UHS-I SDR50 - 发送模式

MMC 开关特性 - UHS-I DDR50 模式

编号	参数	说明	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC_CLK		50	MHz
HSSDR5	$t_{c}(clk)$	运行周期, MMC_CLK	20		ns
HSSDR6	$t_{w}(clkH)$	脉冲持续时间, MMC_CLK 高电平	9.2		ns
HSSDR7	$t_{w}(clkL)$	脉冲持续时间, MMC_CLK 低电平	9.2		ns
HSSDR8	$t_{d}(clkL-cmdV)$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	1.12	6.43	ns
HSSDR9	$t_{d}(clkL-dV)$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[7:0] 转换	1.12	6.43	ns




图 6-52. MMC0 - UHS-I DDR50 - 发送模式

MMC 开关特性 - HS200 模式

编号	参数	说明	最小值	最大值	单位
	$f_{op}(clk)$	工作频率, MMC_CLK		200	MHz
HS2005	$t_{c}(clk)$	运行周期, MMC_CLK	5		ns
HS2006	$t_{w}(clkH)$	脉冲持续时间, MMC_CLK 高电平	2.12		ns
HS2007	$t_{w}(clkL)$	脉冲持续时间, MMC_CLK 低电平	2.12		ns
HS2008	$t_{d}(clkL-cmdV)$	延迟时间, MMC_CLK 下降沿到 MMC_CMD 转换	1.07	3.21	ns
HS2009	$t_{d}(clkL-dV)$	延迟时间, MMC_CLK 下降沿到 MMC_DAT[7:0] 转换	1.07	3.21	ns




图 6-53. MMC0 - HS200 模式 - 发送模式

6.12.5.14 OSPI

OSPI0 提供两种数据捕获模式：PHY 模式和 Tap 模式。

PHY 模式使用内部基准时钟通过基于 DLL 的 PHY 发送和接收数据，在这种模式下，每个基准时钟周期为单倍数据速率 (SDR) 传输生成一个周期的 OSPI0_CLK，或为双倍数据速率 (DDR) 传输生成半个周期的 OSPI0_CLK。PHY 模式支持接收数据捕获时钟的四种时钟拓扑。内部 PHY 环回 - 使用内部基准时钟作为 PHY 接收数据采集时钟。内部焊盘环回 - 使用从 OSPI0_LBCLKO 引脚环回到 PHY 的 OSPI0_LBCLKO 作为 PHY 接收数据采集时钟。外部电路板环回 - 使用从 OSPI0_DQS 引脚环回到 PHY 的 OSPI0_LBCLKO 作为 PHY 接收数据采集时钟。DQS - 使用所连接器件的 DQS 输出作为 PHY 接收数据采集时钟。使用内部焊盘环回和 DQS 时钟拓扑时，不支持 SDR 传输。使用内部 PHY 环回或内部焊盘环回时钟拓扑时，不支持 DDR 传输。

Tap 模式使用具有可选 Tap 的内部基准时钟来调整相对于 OSPI0_CLK 的数据发送和接收捕获延迟，OSPI0_CLK 是 SDR 传输的内部基准时钟的 4 分频或 DDR 传输的内部基准时钟的 8 分频。Tap 模式仅支持接收数据捕获时钟的一种时钟拓扑。无环回 - 使用内部基准时钟作为 Tap 接收数据捕获时钟。此时钟拓扑支持 200MHz 的最大内部基准时钟速率，从而在 SDR 模式下产生高达 50MHz 的 OSPI0_CLK 速率，或在 DDR 模式下产生高达 25MHz 的 OSPI0_CLK 速率。

有关更多信息，请参阅器件 TRM 的外设一章中的八路串行外设接口 (OSPI) 一节。

有关器件八路串行外设接口特性和其他说明信息的更多详情，请参阅信号说明和详细说明部分中的相应小节。

OSPI 时序条件

参数		模式	最小值	最大值	单位
输入条件					
SR _i	输入压摆率		3	6	V/ns
输出条件					
C _L	输出负载电容		3	10	pF
PCB 连接要求					
t _d (Trace Delay)	OSPI0_CLK 布线的传播延迟	无环回 内部 PHY 环回 内部焊盘环回		450	ps
	OSPI0_DQS 布线的传播延迟	DQS	L ⁽¹⁾ - 30	L ⁽¹⁾ + 30	ps
	OSPI0_LBCLKO 布线的传播延迟	外部电路板环回	2L ⁽¹⁾ - 30	2L ⁽¹⁾ + 30	ps
t _d (Trace Mismatch Delay)	OSPI0_D[7:0] 和 OSPI0_CS _n [1:0] 相对于 OSPI0_CLK 的传播延迟不匹配	所有模式		60	ps

(1) L = OSPI0_CLK 布线的传播延迟

6.12.5.14.1 OSPI0 PHY 模式

6.12.5.14.1.1 具有 PHY 数据训练的 OSPI0

读取和写入数据有效窗口会因工艺、电压、温度和工作频率的变化而发生变化。可以实现数据训练方法，以动态配置读取和写入时序。实现数据训练可以在特定工艺、电压和频率工作条件下的温度范围内实现正常运行，同时实现更高的工作频率。

由于数据传输和接收时序参数会根据运行条件进行动态调整，因此未针对数据训练用例定义这些参数。

用于 PHY 数据训练的 OSPI DLL 延迟映射

模式	OSPI_PHY_CONFIGURATION_REG 位字段	延迟值
发送		
所有模式	PHY_CONFIG_TX_DLL_DELAY_FLD	(1)
接收		

模式	OSPI_PHY_CONFIGURATION_REG 位字段	延迟值
所有模式	PHY_CONFIG_RX_DLL_DELAY_FLD	(2)

- (1) 发送由训练软件确定的 DLL 延迟值
(2) 接收由训练软件确定的 DLL 延迟值

OSPI 时序要求 - PHY 数据训练

编号	参数	说明	模式	最小值	最大值	单位
O15	$t_{su}(D-QQS)$	建立时间, 在有效 OSPI0_DQS 边沿之前 OSPI0_D[7:0] 有效	具有 DQS 的 DDR	(1)		ns
O16	$t_h(DQS-D)$	保持时间, 在有效 OSPI0_DQS 边沿之后 OSPI0_D[7:0] 有效	具有 DQS 的 DDR	(1)		ns
O21	$t_{su}(D-QQS)$	建立时间, 在有效 OSPI0_DQS 边沿之前 OSPI0_D[7:0] 有效	具有外部电路板环回的 SDR	(1)		ns
O22	$t_h(DQS-D)$	保持时间, 在有效 OSPI0_DQS 边沿之后 OSPI0_D[7:0] 有效	具有外部电路板环回的 SDR	(1)		ns
	t_{Dwv}	数据有效窗口 (O15 + O16)	1.8V, 具有 DQS 的 DDR	1.6		ns
			3.3V, 具有 DQS 的 DDR	2.2		ns
		数据有效窗口 (O21 + O22)	1.8V, 具有外部电路板环回的 SDR	2.3		ns
			3.3V, 具有外部电路板环回的 SDR	2.9		ns

- (1) 当使用数据训练查找合适的数据有效窗口时, 未定义 OSPI0_D[7:0] 输入的最小建立和保持时间要求。




图 6-54. OSPI0 时序要求 - PHY 数据训练, 带 DQS 的 DDR




图 6-55. OSPI0 时序要求 - PHY 数据训练, 带外部电路板环回的 SDR

OSPI 开关特性 - PHY 数据训练

编号	参数	说明	模式	最小值	最大值	单位
O1	$t_c(\text{CLK})$	周期时间, OSPI0_CLK	1.8V, SDR, DDR	6	10	ns
			3.3V, SDR, DDR	7.5	10	ns

编号	参数	说明	模式	最小值	最大值	单位
O2	$t_{w(CLKL)}$	脉冲持续时间, OSPI0_CLK 低电平	SDR, DDR	$0.475P^{(1)} - 0.3$		ns
O3	$t_{w(CLKH)}$	脉冲持续时间, OSPI0_CLK 高电平	SDR, DDR	$0.475P^{(1)} - 0.3$		ns
O4	$t_{d(CSn-CLK)}$	延迟时间, OSPI0_CSn[1:0] 有效边沿到 OSPI0_CLK 上升沿	SDR, DDR	$0.475P^{(1)} + (0.975 \times M^{(2)} \times R^{(4)}) + 0.04TD^{(5)} - 1$	$0.525P^{(1)} + (1.025 \times M^{(2)} \times R^{(4)}) + 0.11TD^{(5)} + 1$	ns
O5	$t_{d(CLK-CSn)}$	延迟时间, OSPI0_CLK 上升沿到 OSPI0_CSn[1:0] 无效边沿	SDR, DDR	$0.475P^{(1)} + (0.975 \times N^{(3)} \times R^{(4)}) - 0.04TD^{(5)} - 1$	$0.525P^{(1)} + (1.025 \times N^{(3)} \times R^{(4)}) - 0.11TD^{(5)} + 1$	ns
O6	$t_{d(CLK-D)}$	延迟时间, OSPI0_CLK 有效边沿到 OSPI0_D[7:0] 转换	SDR, DDR	(6)	(6)	ns
	t_{DIVW}	数据无效窗口 (O6 最大值 - 最小值)	SDR, DDR		1.6	ns

- (1) P = OSPI0_CLK 周期时间 = SCLK 周期 (以 ns 为单位)
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = REFCLK 周期时间 (以 ns 为单位)
(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD
(6) 当使用数据训练查找合适的窗口有效窗口时, 不定义 OSPI0_D[7:0] 输出的最小和最大延迟时间。




图 6-56. OSPI0 开关特性 - PHY DDR 数据训练




图 6-57. OSPI0 开关特性 - PHY SDR 数据训练

6.12.5.14.1.2 无数据训练的 OSPI0

备注

本节中定义的时序参数仅适用于未实现数据训练且 DLL 延迟按 [OSPI0 PHY SDR 时序](#) 中所述进行配置的情况。

6.12.5.14.1.2.1 OSPI0 PHY SDR 时序

PHY SDR 时序模式的 OSPI DLL 延迟映射

模式	OSPI_PHY_CONFIGURATION_REG 位字段	延迟值
发送		
所有模式	PHY_CONFIG_TX_DLL_DELAY_FLD	0x0
接收		
所有模式	PHY_CONFIG_RX_DLL_DELAY_FLD	0x0

OSPI 时序要求 - PHY SDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O19	$t_{su(D-CLK)}$	建立时间，在有效 OSPI0_CLK 边沿之前 OSPI0_D[7:0] 有效	1.8V，具有内部 PHY 环回的 SDR	4.8		ns
			3.3V，具有内部 PHY 环回的 SDR	5.19		ns
O20	$t_h(CLK-D)$	保持时间，在有效 OSPI0_CLK 边沿之后 OSPI0_D[7:0] 有效	1.8V，具有内部 PHY 环回的 SDR	-0.5		ns
			3.3V，具有内部 PHY 环回的 SDR	-0.5		ns
O21	$t_{su(D-LBCLK)}$	建立时间，在有效 OSPI0_DQS 边沿之前 OSPI0_D[7:0] 有效	1.8V，具有外部电路板环回的 SDR	0.6		ns
			3.3V，具有外部电路板环回的 SDR	0.9		ns
O22	$t_h(LBCLK-D)$	保持时间，在有效 OSPI0_DQS 边沿之后 OSPI0_D[7:0] 有效	1.8V，具有外部电路板环回的 SDR	1.7		ns
			3.3V，具有外部电路板环回的 SDR	2.0		ns




图 6-58. OSPI0 时序要求 - 具有内部 PHY 环回的 PHY SDR




图 6-59. OSPI0 时序要求 - 具有外部电路板环回的 PHY SDR

OSPI 开关特性 - PHY SDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O7	$t_{\text{C}}(\text{CLK})$	周期时间, OSPI0_CLK	1.8V	7		ns
			3.3V	6.03		ns
O8	$t_{\text{W}}(\text{CLKL})$	脉冲持续时间, OSPI0_CLK 低电平		$0.475P^{(1)} - 0.3$		ns
O9	$t_{\text{W}}(\text{CLKH})$	脉冲持续时间, OSPI0_CLK 高电平		$0.475P^{(1)} - 0.3$		ns
O10	$t_{\text{d}}(\text{CSn-CLK})$	延迟时间, OSPI0_CSn[1:0] 有效边沿到 OSPI0_CLK 上升沿		$0.475P^{(1)} + 0.975 \times M^{(2)} \times R^{(4)} - 1$	$0.525P^{(1)} + 1.025 \times M^{(2)} \times R^{(4)} + 1$	ns
O11	$t_{\text{d}}(\text{CLK-CSn})$	延迟时间, OSPI0_CLK 上升沿到 OSPI0_CSn[1:0] 无效边沿		$0.475P^{(1)} + 0.975 \times N^{(3)} \times R^{(4)} - 1$	$0.525P^{(1)} + 1.025 \times N^{(3)} \times R^{(4)} + 1$	ns
O12	$t_{\text{d}}(\text{CLK-D})$	延迟时间, OSPI0_CLK 有效边沿到 OSPI0_D[7:0] 转换	1.8V	-1.16	1.25	ns
			3.3V	-1.33	1.51	ns

(1) P = CLK 周期时间 = SCLK 周期 (以 ns 为单位)

(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]

(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]

(4) R = REFCLK 周期时间 (以 ns 为单位)




图 6-60. OSPI0 开关特性 - PHY SDR

6.12.5.14.2 OSPI0 Tap 模式

6.12.5.14.2.1 OSPI0 Tap SDR 时序

OSPI 时序要求 - Tap SDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O19	$t_{\text{su}}(\text{D-CLK})$	建立时间, 在有效 OSPI0_CLK 边沿之前 OSPI0_D[7:0] 有效	无环回	$15.4 - (0.975 \times T^{(1)} \times R^{(2)})$		ns
O20	$t_{\text{h}}(\text{CLK-D})$	保持时间, 在有效 OSPI0_CLK 边沿之后 OSPI0_D[7:0] 有效	无环回	$-4.3 + (0.975 \times T^{(1)} \times R^{(2)})$		ns

(1) T = OSPI_RD_DATA_CAPTURE_REG[DELAY_FLD]

(2) R = REFCLK 周期时间 (以 ns 为单位)




图 6-61. OSPI0 时序要求 - Tap SDR，无环回

(OSPI 开关特性 - Tap SDR 模式)

编号	参数	说明	模式	最小值	最大值	单位
O7	$t_{c}(\text{CLK})$	周期时间, OSPI0_CLK		20		ns
O8	$t_{w}(\text{CLKL})$	脉冲持续时间, OSPI0_CLK 低电平		$0.475P^{(1)} - 0.3$		ns
O9	$t_{w}(\text{CLKH})$	脉冲持续时间, OSPI0_CLK 高电平		$0.475P^{(1)} - 0.3$		ns
O10	$t_{d}(\text{CSn-CLK})$	延迟时间, OSPI0_CS _n [1:0] 有效边沿到 OSPI0_CLK 上升沿		$0.475P^{(1)} + (0.975 \times M^{(2)} \times R^{(4)}) - 1$	$0.525P^{(1)} + (1.025 \times M^{(2)} \times R^{(4)}) + 1$	ns
O11	$t_{d}(\text{CLK-CSn})$	延迟时间, OSPI0_CLK 上升沿到 OSPI0_CS _n [1:0] 无效边沿		$0.475P^{(1)} + (0.975 \times N^{(3)} \times R^{(4)}) - 1$	$0.525P^{(1)} + (1.025 \times N^{(3)} \times R^{(4)}) + 1$	ns
O12	$t_{d}(\text{CLK-D})$	延迟时间, OSPI0_CLK 有效边沿到 OSPI0_D[7:0] 转换		-4.25	7.25	ns

- (1) P = CLK 周期时间 = SCLK 周期 (以 ns 为单位)
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = REFCLK 周期时间 (以 ns 为单位)




图 6-62. OSPI0 开关特性 - Tap SDR，无环回

6.12.5.14.2.2 OSPI0 Tap DDR 时序

OSPI 时序要求 - Tap DDR 模式

编号	参数	说明	模式	最小值	最大值	单位
O13	$t_{su}(D-CLK)$	建立时间, 在有效 OSPI0_CLK 边沿之前 OSPI0_D[7:0] 有效	无环回	$17.04 - (0.975 \times T^{(1)} \times R^{(2)})$		ns
O14	$t_h(CLK-D)$	保持时间, 在有效 OSPI0_CLK 边沿之后 OSPI0_D[7:0] 有效	无环回	$-3.16 + (0.975 \times T^{(1)} \times R^{(2)})$		ns

(1) T = OSPI_RD_DATA_CAPTURE_REG[DELAY_FLD]

(2) R = REFCLK 周期时间 (以 ns 为单位)




图 6-63. OSPI0 时序要求 - Tap DDR, 无环回

(OSPI 开关特性 - Tap DDR 模式)

编号	参数	说明	模式	最小值	最大值	单位
O1	$t_c(CLK)$	周期时间, OSPI0_CLK		40		ns
O2	$t_w(CLKL)$	脉冲持续时间, OSPI0_CLK 低电平		$0.475P^{(1)} - 0.3$		ns
O3	$t_w(CLKH)$	脉冲持续时间, OSPI0_CLK 高电平		$0.475P^{(1)} - 0.3$		ns
O4	$t_d(CSn-CLK)$	延迟时间, OSPI0_CSn[1:0] 有效边沿到 OSPI0_CLK 上升沿		$0.475P^{(1)} + (0.975 \times M^{(2)} \times R^{(4)}) - 1$	$0.525P^{(1)} + (1.025 \times M^{(2)} \times R^{(4)}) + 1$	ns
O5	$t_d(CLK-CSn)$	延迟时间, OSPI0_CLK 上升沿到 OSPI0_CSn[1:0] 无效边沿		$0.475P^{(1)} + (0.975 \times N^{(3)} \times R^{(4)}) - 1$	$0.525P^{(1)} + (1.025 \times N^{(3)} \times R^{(4)}) + 1$	ns
O6	$t_d(CLK-D)$	延迟时间, OSPI0_CLK 有效边沿到 OSPI0_D[7:0] 转换		$-5.04 + (0.975 \times T^{(5)} \times R^{(4)}) - 0.525P^{(1)}$	$3.64 + (1.025 \times (T^{(5)} + 1) \times R^{(4)}) - 0.475P^{(1)}$	ns

(1) P = CLK 周期时间 = SCLK 周期 (以 ns 为单位)

(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]

(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]

(4) R = REFCLK 周期时间 (以 ns 为单位)

(5) T = OSPI_RD_DATA_CAPTURE_REG[DDR_READ_DELAY_FLD]




图 6-64. OSPI0 开关特性 - Tap DDR，无环回

6.12.5.15 计时器

有关器件计时器特性和其他说明信息的更多详情，请参阅信号说明和详细说明部分中的相应小节。

有关更多信息，请参阅器件 TRM 的外设一章中的计时器一节。

计时器时序条件

参数		最小值	最大值	单位
输入条件				
SR _i	输入压摆率	0.5	5	V/ns
输出条件				
C _L	输出负载电容	2	10	pF

计时器时序要求

编号	参数	说明	最小值	最大值	单位
1	t _w (TINPH)	脉冲持续时间，高电平	2 + 4 × P ⁽¹⁾		ns
2	t _w (TINPL)	脉冲持续时间，低电平	2 + 4 × P ⁽¹⁾		ns

(1) P = 功能时钟周期 (以 ns 为单位)。

计时器开关特性

编号	参数	说明	最小值	最大值	单位
3	t _w (TOUTH)	脉冲持续时间，高电平	- 2 + 4 × P ⁽¹⁾		ns
4	t _w (TOUTL)	脉冲持续时间，低电平	- 2 + 4 × P ⁽¹⁾		ns

(1) P = 功能时钟周期 (以 ns 为单位)




图 6-65. 计时器时序要求和开关特性

6.12.5.16 UART

有关器件通用异步接收器/发送器特性和其他说明信息的更多详情，请参阅 *信号说明* 和 *详细说明* 部分中的相应小节。

有关更多信息，请参阅器件 TRM 的外设一章中的 *通用异步接收器/发送器 (UART)* 一节。

UART 时序条件

参数		最小值	最大值	单位
输入条件				
SR _I	输入压摆率	0.5	5	V/ns
输出条件				
C _L	输出负载电容	1	30 ⁽¹⁾	pF

- (1) 该值表示绝对最大负载电容。随着 UART 波特率的增加，可能需要将负载电容减小到小于此最大限制的值，以便为连接的器件提供足够的时序裕度。输出上升/下降时间随着容性负载的增加而增加，这会减少数据对所连接器件的接收器有效的的时间。因此，了解连接器件在工作波特率下所需的最短数据有效时间非常重要。然后使用器件 IBIS 模型来验证 UART 信号上的实际负载电容是否不会将上升/下降时间增加到超出所连接器件的最小数据有效时间的点。

UART 时序要求

编号	参数	说明	最小值	最大值	单位
4	t _w (RX)	脉冲宽度，接收数据位高电平或低电平	0.95U ⁽¹⁾ (2)	1.05U ⁽¹⁾ (2)	ns
5	t _w (CTS)	脉冲宽度，接收起始位高电平或低电平	0.95U ⁽¹⁾ (2)		ns

- (1) U = UART 波特时间 = 1/编程波特率。
(2) 该值定义了数据有效时间，其中要求输入电压高于 V_{IH} 或低于 V_{IL}。

UART 开关特性

编号	参数	说明	最小值	最大值	单位
	f _(baud)	MAIN 域 UART 的可编程波特率		12	Mbps
		WKUP 域 UART 的可编程波特率		3.7	
2	t _w (TX)	脉冲宽度，发送数据位高电平或低电平	U ⁽¹⁾ - 2	U ⁽¹⁾ + 2	ns
3	t _w (RTS)	脉冲宽度，发送起始位高电平或低电平	U ⁽¹⁾ - 2		ns

- (1) U = UART 波特时间 = 1/编程波特率。




图 6-66. UART 时序要求和开关特性

6.12.5.17 USB

USB 2.0 子系统符合通用串行总线 (USB) 规范修订版 2.0。有关时序详细信息，请参阅规范。

有关通用串行总线子系统 (USB) 特性和其他说明信息的更多详情，请参阅 *信号说明* 和 *详细说明* 部分中的相应小节。

7 详细说明

7.1 概述

信号处理微控制器系列中的 AM275x 处理器面向需要高性能数字信号处理的音频应用。

此器件上的关键内核包括德州仪器 (TI) 的 ARM® Cortex®-R5F 和 C7000™ (“C7x”) 标量和矢量 DSP 内核、专用矩阵乘法加速器 (MMA) 和异步音频采样速率转换器 (ASRC)。所有这些都由汽车级安全硬件加速器提供保护。

DSP 内核概述： C7x 内核提供高达 40GFLOPS 的 DSP 计算。与上一代 C66x DSP 内核相比，该内核可实现 4 倍到 8 倍或更强性能。其中一些关键特性包括：

- 256 位定点和浮点 DSP 矢量内核
- 通过流引擎访问 L2 存储器的单周期延迟
- 提高控制代码效率
- 具有 64 位存储器寻址和单周期 64 位基本算术运算的真正 64 位计算机

集成概述： 除了两个 C7x DSP 内核，AM275 SoC 还集成了多达四个能够在双锁步模式下运行或全部独立运行的 Arm® Cortex®-R5F 内核。集成的诊断和安全功能可支持高达 ASIL-B 级别的运行，同时集成的安全功能可保护数据免受现代攻击。AM275 器件还提供具有时间敏感网络 (TSN) 功能的 2 端口千兆位以太网交换机，从而实现以太网音频视频桥接 (eAVB) 等音频网络功能，而 McASP 等外设可支持多通道 I2S 和 TDM 音频输入和输出。该器件还包括两个硬件异步音频采样速率转换器 (ASRC)，用于转换数字音频流上的音频采样速率。


备注

有关超集器件片上系统 (SoC) 的特性、子系统和架构的更多信息，请参阅器件 TRM。

7.2 功能方框图

图 7-1 是 AM275x 的功能方框图。

图 7-1. 功能方框图



7.3 处理器子系统

7.3.1 Arm Cortex-R5F 子系统

R5FSS 是 ARM® Cortex®-R5F 处理器的双核实现，配置为双核（分离）或锁步操作模式。R5FSS 还包括附带的存储器（L1 高速缓存和紧密耦合存储器）、标准 Arm® CoreSight™ 调试和布线架构、集成式矢量中断管理器 (VIM)、ECC 聚合器以及支持协议转换和地址转换的各种包装器，以便于集成到 SoC。该器件最多支持两个 R5FSS 模块，可构成全部 4 个可能的功能内核（双核模式）或 2 个功能内核（锁步模式）。

备注

Arm® Cortex®-R5F 处理器是一种 Cortex-R5 处理器，包含可选的浮点单元 (FPU) 扩展。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *Arm Cortex-R5F 子系统* 一节。

7.3.2 器件/电源管理器

WKUP_R5FSS 是 ARM® Cortex®-R5F 处理器的单核实现，充当负责引导、资源管理和电源管理功能的设备管理器。WKUP_R5FSS 还包括附带的存储器（L1 高速缓存和紧密耦合存储器）、标准 Arm® CoreSight™ 调试和布线架构、集成式矢量中断管理器 (VIM)、ECC 聚合器以及支持协议转换和地址转换的各种其他模块，以便于集成到 SoC。

有关更多信息，请参阅器件 TRM 的 *处理器和加速器* 一章中的 *Cortex-R5F 子系统* 一节。

8 应用、实施和布局

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 器件连接和布局基本准则

8.1.1 电源

8.1.2 外部振荡器

有关外部振荡器的更多信息，请参阅[时钟规格](#) 一节。

8.1.3 JTAG、仿真和跟踪

德州仪器 (TI) 支持各种扩展开发系统 (XDS) JTAG 控制器，除了 JTAG 支持之外，还提供各种调试功能。[XDS 目标连接指南](#)中提供了有关此信息的摘要。

有关 JTAG、仿真和跟踪布线的建议，请参阅[仿真和跟踪接头技术参考手册](#)

8.1.4 未使用的引脚

有关未使用引脚的更多信息，请参阅[引脚连接要求](#)。


8.2 外设和接口的相关设计信息

8.2.1 OSPI/QSPI/SPI 电路板设计和布局指南

以下部分详细介绍了在连接 OSPI、QSPI 或 SPI 器件时必须遵守的 PCB 布线指南。

8.2.1.1 无环回、内部 PHY 环回和内部焊盘环回

- OSPI[x]_CLK 输出引脚必须连接到所连接的 OSPI/QSPI/SPI 器件的 CLK 输入引脚
- 从 OSPI[x]_CLK 引脚到所连接的 OSPI/QSPI/SPI 器件 CLK 引脚 (A 到 B) 的信号传播延迟必须 $\leq 450\text{ps}$ (带状线约为 7cm, 微带线约为 8cm)
- 每个 OSPI[x]_D[y] 和 OSPI[x]_CSn[z] 引脚到所连接的相应 OSPI/QSPI/SPI 器件数据和控制引脚 (E 到 F, 或 F 到 E) 的信号传播延迟必须约等于从 OSPI[x]_CLK 引脚到所连接 OSPI/QSPI/SPI 器件 CLK 引脚 (A 到 B) 的信号传播延迟
- 建议将 50Ω PCB 布线与串联端接一起使用, 如图 8-1 所示
- 传播延迟和匹配:
 - (A 到 B) $\leq 450\text{ps}$
 - (E 到 F, 或 F 到 E) = (A 到 B) $\pm 60\text{ps}$



* 尽可能靠近 OSPI[x]_CLK 引脚的 0Ω 电阻器 (R1) 是用于微调 (如果需要) 的占位元件。


图 8-1. 无环回、内部 PHY 环回和内部焊盘环回的 OSPI 连接原理图

8.2.1.2 外部电路板环回

- OSPI[x]_CLK 输出引脚必须连接到所连接的 OSPI/QSPI/SPI 器件的 CLK 输入引脚
- OSPI[x]_LBCLKO 输出引脚必须环回 OSPI[x]_DQS 输入引脚
- OSPI[x]_LBCLKO 引脚到 OSPI[x]_DQS 引脚 (C 到 D) 的信号传播延迟必须大约是 OSPI[x]_CLK 引脚到所连接的 OSPI/QSPI/SPI 器件 CLK 引脚 (A 到 B) 的传播延迟的两倍
- 每个 OSPI[x]_D[y] 和 OSPI[x]_CSn[z] 引脚到所连接的相应 OSPI/QSPI/SPI 器件数据和控制引脚 (E 到 F, 或 F 到 E) 的信号传播延迟必须约等于从 OSPI[x]_CLK 引脚到所连接 OSPI/QSPI/SPI 器件 CLK 引脚 (A 到 B) 的信号传播延迟
- 建议将 50 Ω PCB 布线与串联端接一起使用, 如图 8-2 所示
- 传播延迟和匹配 :
 - (C 到 D) = $2 \times ((A \text{ 到 } B) \pm 30\text{ps})$, 请参阅下面的例外说明。
 - (E 到 F, 或 F 到 E) = $((A \text{ 到 } B) \pm 60\text{ps})$

备注

外部板环回保持时间要求 (由 *OSPI0 时序要求 - PHY DDR 模式* 一节中的编号为 O16 的参数定义) 可能大于典型 OSPI/QSPI/SPI 器件提供的保持时间。在这种情况下, 可以减少 OSPI[x]_LBCLKO 引脚到 OSPI[x]_DQS 引脚 (C 到 D) 的传播延迟, 以提供额外的保持时间。




* 0 Ω 电阻器 (R1) 尽可能靠近 OSPI[x]_CLK 和 OSPI[x]_LBCLKO 引脚, 是用于微调 (如果需要) 的占位元件。

图 8-2. 外部板环回的 OSPI 连接原理图

8.2.1.3 DQS (仅适用于八路 SPI 器件)

- OSPI[x]_CLK 输出引脚必须连接到所连接的 OSPI/QSPI/SPI 器件的 CLK 输入引脚
- 所连接 OSPI/QSPI/SPI 器件的 DQS 引脚必须连接到 OSPI[x]_DQS 引脚
- 从所连接 OSPI/QSPI/SPI 器件 DQS 引脚到 OSPI[x]_DQS 引脚 (D 到 C) 的信号传播延迟必须约等于从 OSPI[x]_CLK 引脚到所连接 OSPI/QSPI/SPI 器件 CLK 引脚 (A 至 B) 的信号传播延迟
- 每个 OSPI[x]_D[y] 和 OSPI[x]_CSn[z] 引脚到所连接的相应 OSPI/QSPI/SPI 器件数据和控制引脚 (E 到 F, 或 F 到 E) 的信号传播延迟必须约等于从 OSPI[x]_CLK 引脚到所连接 OSPI/QSPI/SPI 器件 CLK 引脚 (A 到 B) 的信号传播延迟
- 建议将 50 Ω PCB 布线与串联端接一起使用, 如图 8-3 所示
- 传播延迟和匹配 :
 - (D 至 C) = (A 至 B) ± 30ps
 - (E 到 F, 或 F 到 E) = (A 到 B) ± 60ps



OSPI_Board_03

* 尽可能靠近 OSPI[x]_CLK 引脚的 0 Ω 电阻器 (R1) 是用于微调 (如果需要) 的占位符。

图 8-3. DQS 的 OSPI 连接原理图

8.2.2 USB VBUS 设计指南

USB 3.1 规范允许 VBUS 电压在正常运行时高达 5.5V，在支持“电力输送”附录时高达 20V。一些汽车应用要求最大电压为 30V。

该器件要求使用外部电阻分压器按比例缩小 VBUS 信号电压（如图 8-4 所示），这限制了施加到实际器件引脚 (USB0_VBUS) 的电压。这些外部电阻器的容差应等于或小于 1%，齐纳二极管在 5V 时的漏电流应小于 100nA。




图 8-4. USB VBUS 检测分压器/钳位电路

USB0_VBUS 引脚可被视为失效防护引脚，因为在器件断电时施加 VBUS 的情况下，图 8-4 中的外部电路会限制实际器件引脚的输入电流。

8.2.3 系统电源监测设计指南

VMON_ER_VSYS 引脚提供了一种监测系统电源的方法。该系统电源通常是用于整个系统的单个预稳压电源，可通过外部电阻分压器电路连接到 VMON_ER_VSYS 引脚。通过将外部分压器输出电压与内部电压基准进行比较来监控该系统电源，当施加到 VMON_ER_VSYS 的电压降至内部基准电压以下时，将触发电源故障事件。在选择用于实现外部电阻分压器电路的元件值时，系统设计人员可确定实际系统电源电压跳闸点。

在设计电阻分压器电路时，设计人员必须了解导致系统电源监测跳闸点可变性的各种因素。首先要考虑的是 VMON_ER_VSYS 输入阈值的初始精度，其标称值为 0.45V，变化为 ±3%。建议使用具有相似热系数的精度为 1% 的电阻器来实现电阻分压器。这可更大程度地减小电阻值容差导致的可变性。还必须考虑与 VMON_ER_VSYS 相关的输入漏电流，因为任何流入引脚的电流都会在分压器输出上产生负载误差。当施加 0.45V 电压时，VMON_ER_VSYS 输入漏电流范围为 10nA 至 2.5μA。

备注

电阻分压器的设计应确保在正常运行条件下，输出电压绝不超过建议运行条件部分中定义的最大值。

图 8-5 给出了一个示例，其中系统电源的标称电压为 5V，最大触发阈值为 5V - 10% 或 4.5V。

对于此示例，设计人员必须在选择电阻器值时了解哪些变量会影响最大触发阈值。在尝试设计一个在系统电源下降 10% 之前不会跳闸的分压器时，需要考虑 VMON_ER_VSYS 输入阈值为 0.45V + 3% 的器件。还需要考虑电阻器容差和输入泄漏的影响，但对最大触发点的影响并不明显。在选择会产生最大触发电压的元件值时，系统设计人员必须考虑以下情况：R1 的值为 1% 低、R2 的值为 1% 高，再加上 VMON_ER_VSYS 引脚的输入漏电流为 2.5μA。当采用 R1 = 4.81KΩ 且 R2 = 40.2KΩ 的电阻分压器时，产生的最大触发阈值为 4.517V。

一旦选择了满足上述最大触发电压的元件值，系统设计人员就可以通过计算施加的电压来确定最小触发电压，该电压可在 R1 的值为 1% 高、R2 的值为 1% 低且输入漏电流为 10nA 或零时产生 0.45V - 3% 的输出电压。使用零输入漏电流和上面给出的电阻器值，结果为最小触发阈值 4.013V。

该示例演示了一个范围为 4.013V 至 4.517V 的系统电源电压跳闸点。当 VMON_ER_VSYS 输入漏电流为 2.5 μ A 时，该范围中约 250mV 是通过 $\pm 3\%$ 的 VMON_VSYS 输入阈值精度引入的，约 150mV 是通过 $\pm 1\%$ 的电阻容差引入的，约 100mV 是通过负载误差引入的。

当系统电源为 4.5V 时，该示例中选择的电阻值会通过电阻分压器产生大约 100 μ A 的偏置电流。通过将流经电阻分压器的偏置电流增大至大约 1mA，可将上述 100mV 的负载误差降低至大约 10mV。因此，系统设计人员在选择元件值时需要考虑电阻分压器偏置电流与负载误差之间的关系。

由于 VMON_ER_VSYS 具有极小的迟滞和对瞬态的高带宽响应，系统设计人员还必须考虑在分压器输出端实现噪声滤波器。这可通过在 R1 上安装一个电容器来实现，如图 8-5 所示。然而，系统设计人员必须根据系统电源噪声和对瞬态事件的预期响应来确定此滤波器的响应时间。




图 8-5. 系统电源监测分压器电路

VMON_1P8_SOC 引脚提供了一种监控外部 1.8V 电源的方法。该引脚必须直接连接到各自的电源。SoC 内部为这些引脚的每一个都实现了一个具有软件控制的内部电阻分压器。软件可以对每个内部电阻分压器进行编程，以创建适当的欠压和过压中断。

VMON_3P3_SOC 引脚提供了一种监控外部 3.3V 电源的方法。该引脚必须直接连接到各自的电源。SoC 内部为这些引脚的每一个都实现了一个具有软件控制的内部电阻分压器。软件可以对每个内部电阻分压器进行编程，以创建适当的欠压和过压中断。

8.2.4 高速差分信号布线指南

高速接口布局布线指南提供了如何为高速差分信号成功布线的指导。其中包括 PCB 堆叠和材料指导以及布线偏移、长度和间距限制。TI 仅支持遵循此应用手册中所包含的电路板设计指南的设计。

8.2.5 散热解决方案指导

DSP 和 ARM 应用处理器热设计指南为包含此器件的系统设计提供了如何成功实施散热解决方案的指导。本文档提供了与散热解决方案相关的常见术语和方法的背景信息。TI 仅支持遵循此应用手册中所包含的系统设计指南的设计。

8.3 时钟布线指南

8.3.1 振荡器路由

在设计印刷电路板时：

- 将所有晶体电路元件尽可能靠近相应的器件引脚放置。
- 在 PCB 的外层布置晶体电路布线，并尽量缩短布线长度，以减少寄生电容并尽可能减少其他信号的串扰。
- 在 PCB 的相邻层上放置一个连续的接地平面，使其位于所有晶体电路元件和晶体电路布线的下方。
- 在晶体电路元件周围布置接地防护，以屏蔽在与晶体电路布线布置在同一层上的所有相邻信号。插入多个过孔以拼接地防护，使其没有任何末端接残桩。
- 在 MCU_OSC0_XI/OSC1_XI/WKUP_LFOSC0_XI 和 MCU_OSC0_XO/OSC1_XO/WKUP_LFOSC0_XO 信号之间布置接地防护，以使 _XI 信号和 _XO 信号相互屏蔽。插入多个过孔以拼接地防护，使其没有任何末端接残桩。
- 如果在 PCB 的不同层上单独实现，则将所有晶体电路接地连接和接地防护连接直接连接到相邻层的接地平面和器件的 VSS 接地平面。

备注

在 MCU_OSC0_XI/OSC1_XI/WKUP_LFOSC0_XI 和 MCU_OSC0_XO/OSC1_XO/WKUP_LFOSC0_XO 信号之间实现接地防护对于尽可能减小两个信号之间的分流电容至关重要。在这两个信号间不存在接地防护的情况下，将这两个信号彼此相邻布置会有效地降低振荡器放大器的增益，进而降低其启动振荡的能力。




图 8-6. MCU_OSC0/OSC1/WKUP_LFOSC0 PCB 要求

9 器件和文档支持

9.1 器件命名规则

为了指明产品开发周期所处的阶段，TI 为所有微处理器 (MPU) 和支持工具的器件型号分配了前缀。每个器件都具有以下三个前缀中的其中一个：X、P 或 null (无前缀) (例如，AM27542AFZIANJRQ1)。德州仪器 (TI) 为其支持工具推荐使用三种可能的前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品开发的发展阶段，即从工程原型 (TMDX) 直到完全合格的生产器件和工具 (TMDS)。

器件开发进化流程：

X 试验器件不一定代表最终器件的电气规格，并且可能不使用生产封装流程。

P 原型器件不一定是最终的器件芯片，并且不一定符合最终电气规格。

无 完全合格的器件芯片量产版本。

支持工具开发演变流程：

TMDX 还未经德州仪器 (TI) 完整内部质量测试的开发支持产品。

TMDS 完全合格的开发支持产品。

X 和 P 器件和 TMDX 开发支持工具在供货时附带如下免责条款：

“开发中的产品用于内部评估用途。”

生产器件和 TMDS 开发支持工具已进行完全特性描述，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书对该器件适用。

预测显示原型器件 (X 或者 P) 的故障率大于标准生产器件。由于这些器件的预期最终使用故障率仍未确定，故德州仪器 (TI) 建议请勿将这些器件用于任何生产系统。请仅使用合格的生产器件。

如需 ANJ 封装类型的 AM275 器件的可订购器件型号，请参阅本文档的封装选项附录、访问 TI 网站 (ti.com) 或联系您的 TI 销售代表。

9.1.1 标准封装编号法

备注

某些器件的器件封装顶部的表面可能有一个圆形标识，该标识是生产测试过程中产生的。此外，一些器件的封装基板颜色也可能因基板制造商的原因而有所不同。这些差异只在表面显示，不会影响可靠性。




图 9-1. 印刷器件参考

9.1.2 器件命名约定

字段参数	字段说明	值	说明
a	器件演变阶段 ⁽¹⁾	X	原型
		P	预量产 (生产测试流程, 无可靠性数据)
		空白 (空)	生产
BBBBB	基本生产器件型号	(AM)27542	封装上未使用前缀“AM”作为符号。 有关器件型号的更多详细信息, 请参阅 器件比较
		(AM)27522	
		(AM)27521	
r	器件修订版本	A	SR 1.0
Z	器件速度和存储器等级	A	请参阅 运行性能点
		B	
		C	
		D	
		E	
		F	
f	软件包	Z、F	无软件包
t	温度 ⁽²⁾	A	-40°C 至 105°C - 工业
		I	- 40°C 至 125°C - 汽车
Q	汽车符号	空白	标准
		Q1	符合 AEC-Q100 认证要求, 但本文档 (数据表) 中指定的情况例外。 支持 T _J = - 40°C 至 125°C
	2D 条形码	不确定	可选 2D 条形码
		空白	
XXXXXXX	批次追踪代码 (LTC)		
YYY	生产代码; 仅供 TI 使用		
PPP	封装符号	ANJ	ANJ FCCSP (15.8mm × 15.8mm)
O	引脚 1 符号		

- (1) 为了标明产品开发周期的阶段, TI 为所有器件型号分配了前缀。这些前缀代表了产品开发的进展阶段, 即从工程原型直到完全合格的生产器件。
原型器件在供货时附带如下免责声明:
“本产品仍在开发, 用于内部评估。”
无论是否有相反规定, TI 均不作任何明示、默示或法定的保证, 包括对此器件特定用途的适用性和适销性的任何暗示保证。
- (2) 适用于器件最高结温。

备注

符号或器件型号中的空白将折叠显示, 以防字符间存在间隙。

9.2 工具与软件

以下开发工具支持针对 TI 嵌入式处理平台进行开发：

开发工具

Code Composer Studio™ 集成开发环境 Code Composer Studio (CCS) 集成开发环境 (IDE) 是支持 TI 微控制器和嵌入式处理器产品系列的开发环境。Code Composer Studio 包含一整套用于开发和调试嵌入式应用的工具。该工具包含优化的 C/C++ 编译器、源代码编辑器、工程构建环境、调试程序、分析器以及多种其他功能。直观的 IDE 提供了一个单一用户界面，可帮助用户完成应用开发流程的每个步骤。熟悉的工具和界面让用户能够比以往更快地上手。Code Composer Studio 将 Eclipse 软件框架的优势和 TI 高级嵌入式调试功能相结合，为嵌入式开发人员提供了一种极具吸引力且功能丰富的开发环境。

SysConfig-PinMux 工具 SysConfig-PinMux 工具是一款软件工具，可提供图形用户界面，用于配置引脚多路复用设置、解决冲突以及指定 TI 嵌入式处理器器件的 I/O 电池特性。该工具可用于自动计算适当的引脚多路复用配置，以满足输入的系统要求。该工具可生成输出 C 头文件/代码文件，这些文件可导入软件开发套件 (SDK)，并用于配置客户的软件以满足定制硬件要求。还提供**基于云的 SysConfig-PinMux 工具**。

有关处理器平台开发支持工具的完整列表，请访问德州仪器 (TI) 网站 www.ti.com.cn。有关价格和供货情况的信息，请联系最近的 TI 现场销售办事处或授权分销商。

9.3 文档支持

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击**通知**进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

以下文档对 AM275 器件进行了介绍。

技术参考手册

AM275 处理器器件修订版 1.0 技术参考手册：详述了 AM275 系列器件中每个外设和子系统的集成、环境、功能说明和编程模型。

勘误

AM275 处理器器件修订版 1.0 器件勘误表：说明了针对器件功能技术规格的已知例外情况。

9.4 支持资源

TI E2E™ 中文支持论坛是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或自行提出问题，以获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的**使用条款**。

9.5 商标

C7000™, Code Composer Studio™, and TI E2E™ are trademarks of Texas Instruments.

CoreSight™ is a trademark of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

Arm® and Cortex® are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

Changes from DECEMBER 13, 2024 to JULY 31, 2025 (from Revision * (December 2024) to Revision A (July 2025))

	Page
• 功能方框图：将 DPS0 C7x 256V MMA3F 更改为 MMA2F.....	4
• 引脚属性：更正了 VDD CANUART 和 VDD CANUART IO 电压。.....	12
• 电源时序：添加 VDDA_ADC0.....	76
• 时序和开关特性：删除了不进行数据训练的 OSPI PHY DDR.....	140
• 时序和开关特性：将 UART 最大波特率的决定因素从负载电容更改为 SoC 域。.....	146
• 时序和开关特性：删除了用于发送数据时序的 UART CTS.....	146
• 功能方框图：将 DPS0 C7x 256V MMA3F 更改为 MMA2F.....	149
• 器件命名约定已更新.....	160

11 机械、封装和可订购信息

11.1 封装信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AM27521AAZIANJRQ1	Active	Production	FCCSP (ANJ) 361	1000 LARGE T&R	-	Call TI	Level-3-250C-168 HR	-	21AAZI Q1
AM27521ABZIANJRQ1	Active	Production	FCCSP (ANJ) 361	1000 LARGE T&R	-	Call TI	Level-3-250C-168 HR	-	21ABZI Q1
AM27522ACZIANJRQ1	Active	Production	FCCSP (ANJ) 361	1000 LARGE T&R	-	Call TI	Level-3-250C-168 HR	-	22ACZI Q1
AM27542ADZIANJRQ1	Active	Production	FCCSP (ANJ) 361	1000 LARGE T&R	-	Call TI	Level-3-250C-168 HR	-	42ADZI Q1
AM27542AEZIANJRQ1	Active	Production	FCCSP (ANJ) 361	1000 LARGE T&R	-	Call TI	Level-3-250C-168 HR	-	42AEZI Q1
AM27542AFZIANJRQ1	Active	Production	FCCSP (ANJ) 361	1000 LARGE T&R	-	Call TI	Level-3-250C-168 HR	-	42AFZI Q1
XAM27542AFFIANJ	Active	Preproduction	FCCSP (ANJ) 361	84 JEDEC TRAY (10+1)	-	Call TI	Call TI	-40 to 125	
XAM27542AFFIANJ.B	Active	Preproduction	FCCSP (ANJ) 361	84 JEDEC TRAY (10+1)	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



4230660/A 04/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Dimension is measured at the maximum solder ball diameter, post reflow, parallel to primary datum C.
4. Primary datum C and seating plane are defined by the spherical crowns of the solder balls.

EXAMPLE BOARD LAYOUT


ANJ0361A

FCCSP - 1.421 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 6X



4230660/A 04/2024

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. See Texas Instruments Literature No. SPRU811 (www.ti.com/lit/spru811).

EXAMPLE STENCIL DESIGN

ANJ0361A

FCCSP - 1.421 mm max height

BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.15 mm THICK STENCIL
SCALE: 6X

4230660/A 04/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司