

适用于汽车雷达基带接收器的四通道模拟前端 AFE5401-EP

1 特性

- 集成模拟前端包括：
 - 四通道低噪声放大器 (LNA)，均衡器，可编程增益放大器 (PGA)，抗混叠滤波器和模数转换器 (ADC)
- 30dB PGA 增益时以输入为基准的噪声：
 - $2.9\text{nV}/\sqrt{\text{Hz}}$ (15dB LNA 增益)
 - $2.0\text{nV}/\sqrt{\text{Hz}}$ (18dB LNA 增益和 HIGH_POW_LNA 模式)
- 通道上的同时采样
- 可编程 LNA 增益：12dB、15dB、16.5dB 和 18dB
- 可编程均衡器模式
- 内置诊断模式
- 温度传感器
- 可编程增益放大器 (PGA)：
 - 0dB 至 30dB，步长为 3dB
- 可编程、三阶、抗混叠滤波器：
 - 7MHz、8MHz、10.5MHz 和 12MHz
- 模数转换器 (ADC)：
 - 四通道，12 位，每通道 25MSPS
 - 无需为基准提供外部去耦合
- 并行 CMOS 输出
- 每通道速率为 25MSPS 时，每通道总内核功率为 64mW
- 电源：1.8V 和 3.3V
- 封装：9mm × 9mm VQFN-64
- 器件温度：-40°C 至 125°C 环境温度工作温度范围
- 支持国防、航空航天和医疗应用
 - 受控基线
 - 一个封装测试厂
 - 一个制造基地
 - 延长了产品生命周期
 - 产品可追溯性
 - VID V62/25601

2 应用

- 汽车雷达
- 数据采集
- 声呐™

3 说明

AFE5401-EP 是一款模拟前端 (AFE)，专门针对集成度十分关键的应用。此器件包括四个通道，其中每个通道包含一个低噪声放大器 (LNA)、一个可编程均衡器 (EQ)、一个可编程增益放大器 (PGA) 和一个抗混叠滤波器，后跟一个高速 12 位模数转换器 (ADC)，每通道速度为 25MSPS。

四个差分输入对中的每一个由 LNA 放大，之后是一个可调增益范围在 0dB 至 30dB 之间的 PGA。对于每条通道，在 PGA 和 ADC 之间还集成了一个抗混叠、低通滤波器 (LPF)。


每个 LNA，PGA 和抗混叠滤波器输出为差分输出 (限制在 $2V_{PP}$)。抗混叠滤波器驱动片上 12 位 25MSPS ADC。四个 ADC 输出在一条 12 位，并行，CMOS 输出总线上复用。

该器件采用 9mm × 9mm、VQFN-64 封装，额定温度范围为 -40°C 至 +125°C。如需更多信息，请联系 AFE5401_info@list.ti.com。

器件信息 (1)

器件型号	封装	封装尺寸 (标称值) (2)
AFE5401-EP	VQFN (64)	9.00mm × 9.00mm

- 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)



简化版原理图



内容

1 特性	1	7.1 概述	21
2 应用	1	7.2 功能方框图	22
3 说明	1	7.3 特性说明	23
4 引脚配置和功能	3	7.4 器件功能模式	30
引脚功能.....	4	7.5 编程	39
5 规格	5	7.6 寄存器映射	42
5.1 绝对最大额定值.....	5	8 应用和实施	63
5.2 ESD 等级.....	5	8.1 应用信息.....	63
5.3 建议运行条件.....	6	8.2 典型应用.....	63
5.4 热性能信息.....	6	8.3 电源相关建议.....	66
5.5 电气特性.....	7	8.4 布局.....	67
5.6 数字特性.....	8	9 修订历史记录	68
5.7 时序要求：输出接口.....	9	10 器件和文档支持	69
5.8 时序要求：复位.....	9	10.1 文档支持.....	69
5.9 时序要求：串行接口运行.....	10	10.2 接收文档更新通知.....	69
5.10 典型特性.....	12	10.3 社区资源.....	69
6 参数测量信息	19	10.4 商标.....	69
6.1 时序要求：在输出串行化模式下.....	19	11 机械、封装和可订购信息	69
7 详细说明	21		

4 引脚配置和功能




图 4-1. RGC 封装 VQFN-64 顶视图

引脚功能

引脚		说明
名称	否	
D[11:0]	35-46	通道 1 至 4 的 CMOS 输出
D_GPO[1:0]	47、48	通用 CMOS 输出
AVDD3	18	3.3V 模拟电源电压
AVDD18	19、24、62	1.8V 模拟电源电压
AVSS	20、23、61、63	模拟接地
CLKINM	22	负差分时钟输入引脚。还支持单端时钟。
CLKINP	21	正差分时钟输入引脚。还支持单端时钟。
DCLK	34	CMOS 输出时钟
DRVDD	32、33、50	CMOS 输出驱动器电源
DRVSS	31、49	CMOS 输出驱动器接地
DSYNC1	26	数据同步时钟 1
DSYNC2	27	数据同步时钟 2
DVDD18	28、30、51	1.8V 数字电源电压
DVSS	29、52	数字接地
IN1M	4	通道 1 的负差分模拟输入引脚
IN1P	3	通道 1 的正差分模拟输入引脚
IN1M_AUX	2	通道 1 的负差分辅助模拟输入引脚
IN1P_AUX	1	通道 1 的正差分辅助模拟输入引脚
IN2M	8	通道 2 的负差分模拟输入引脚
IN2P	7	通道 2 的正差分模拟输入引脚
IN2M_AUX	6	通道 2 的负差分辅助模拟输入引脚
IN2P_AUX	5	通道 2 的正差分辅助模拟输入引脚
IN3M	12	通道 3 的负差分模拟输入引脚
IN3P	11	通道 3 的正差分模拟输入引脚
IN3M_AUX	10	通道 3 的负差分辅助模拟输入引脚
IN3P_AUX	9	通道 3 的正差分辅助模拟输入引脚
IN4M	16	通道 4 的负差分模拟输入引脚
IN4P	15	通道 4 的正差分模拟输入引脚
IN4P_AUX	13	通道 4 的正差分辅助模拟输入引脚
IN4M_AUX	14	通道 4 的负差分辅助模拟输入引脚
NC	58、60	不连接
复位	57	硬件复位引脚 (高电平有效)。该引脚具有内部 150k Ω 下拉电阻器。
SCLK	56	串行接口时钟输入。该引脚具有内部 150k Ω 下拉电阻器。
SDATA	55	串口数据输入。该引脚具有内部 150k Ω 下拉电阻器。
SDOUT	53	串口接口数据读数
SEN	54	串行接口使能。该引脚具有内部 150k Ω 下拉电阻器。
STBY	59	待机控制输入。该引脚具有内部 150k Ω 下拉电阻器。
TRIG	25	DSYNC1 和 DSYNC2 的触发引脚。该引脚具有内部 150k Ω 下拉电阻器。
VCM	17、64	辅助输入信号的共模偏置电压的输出引脚
散热焊盘	Pad	位于封装底部, 内部连接至 AVSS。连接到电路板上的接地平面。

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电压范围	DRVDD 至 DRVSS	-0.3	+3.8	V
	AVDD3 至 AVSS	-0.3	+3.8	
	AVDD18 至 AVSS	-0.3	+2.2	
	DVDD18 至 DVSS	-0.3	+2.2	
两者之间的电压	AVSS 和 DVSS	-0.3	+0.3	V
	AVSS 和 DRVSS	-0.3	+0.3	
	DVSS 和 DRVSS	-0.3	+0.3	
时钟输入引脚（CLKINP 和 CLKINM）至 AVSS		-0.3	最小值（2.2，AVDD18 + 0.3）	V
模拟输入引脚（IN ₁ P、IN ₁ M、IN ₁ P_AUX 和 IN ₁ M_AUX）至 AVSS		-0.3	最小值（2.2，AVDD18 + 0.3）	V
数字控制引脚至 DVSS	STBY、RESET、SCLK、SDATA、SEN、TRIG	-0.3	+3.6	V
最大运行结温，T _J max			+150	°C
贮存温度，T _{stg}		-60	+150	°C

(1) 应力超出绝对最大额定值下面列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

5.2 ESD 等级

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±1000	V
	充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±500	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

			最小值	标称值	最大值	单位
温度						
T _A	环境温度范围		-40		+105	°C
T _J	工作结温				+125	°C
电源						
DRVDD	输出驱动器电源		1.7		3.6	V
AVDD3	3V 模拟电源电压		3	3.3	3.6	V
AVDD18	1.8V 模拟电源电压		1.7	1.8	1.9	V
DVDD18	1.8V 数字电源电压		1.7	1.8	1.9	V
时钟输入						
CLKIN	输入时钟频率	默认模式 (DIV_EN 禁用)	12.5		25	MHz
		当 DIV_EN、DIV_FRC 启用且 DIV_REG = 1 时	25		50	
		当 DIV_EN、DIV_FRC 启用且 DIV_REG = 2 时	37.5		75	
		当 DIV_EN、DIV_FRC 启用且 DIV_REG = 3 时	50		100	
		启用 2 倍抽取率或 4 倍抽取率模式时 (DIV_EN 禁用) ⁽¹⁾	12.5		50	
V _{CLKINP} - V _{CLKINM}	输入时钟幅度差分	正弦波, 交流耦合	0.2	1.5		V _{pp}
		LVPECL, 交流耦合	0.2	1.6		
		LVDS, 交流耦合	0.2	0.7		
	CLKINP 上的单端 CMOS 时钟, CLKINM 连接到 AVSS			1.8		V
	输入时钟占空比		40%		60%	
数字输出						
C _{LOAD}	每个输出引脚到 DRVSS 的可容许外部负载电容			5		pF

(1) 在抽取模式下, 输入时钟频率 (CLKIN) 可以通过输入分频器按比例增大到 200MHz 的最大值。

5.4 热性能信息

热指标 ⁽¹⁾		AFE5401-EP	单位
		RGC (VQFN)	
		64 引脚	
R _{θJA}	结至环境热阻	24.9	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	8.7	°C/W
R _{θJB}	结至电路板热阻	3.9	°C/W
ψ _{JT}	结至顶部特征参数	0.2	°C/W
ψ _{JB}	结至电路板特征参数	3.9	°C/W
R _{θJC(bot)}	结至外壳 (底部) 热阻	0.5	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

除非另有说明，最小值和最大值适用于 $T_A = -40^{\circ}\text{C}$ 至 $T_J = +125^{\circ}\text{C}$ 的整个温度范围、 $\text{DRVDD} = 3.3\text{V}$ 、 $\text{AVDD3} = 3.3\text{V}$ 、 $\text{AVDD18} = 1.8\text{V}$ 、 $\text{DVDD18} = 1.8\text{V}$ 、 -1dBFS 模拟输入与 $0.1\mu\text{F}$ 电容器交流耦合、 $\text{AFE_CLK} = 25\text{MHz}$ 、LNA 增益 = 15dB 、PGA 增益 = 0dB 、默认模式和 50% 占空比下的差分输入时钟。典型值为 $T_{\text{NOM}} = +25^{\circ}\text{C}$ 条件下的值。

参数		测试条件	最小值	典型值	最大值	单位
完整通道特性						
IN _I P 和 IN _I M 上的最大差分输入信号振幅	LNA 增益 = 12dB		0.5		V _{PP}	
	LNA 增益 = 15dB (默认)		0.35			
	LNA 增益 = 16.5dB		0.3			
	LNA 增益 = 18dB		0.25			
从每个输入到内部直流偏置电平 ☐ 的输入电阻		默认值	1 ± 20%		k Ω	
		TERM_INT_20K_LNA/TERM_INT_20K_AUX = 1	10 ± 20%			
C _I	输入电容	差分输入电容	5.5		pF	
V _{VCM}	VCM 输出电压	VCM 引脚上的电压	1.45		V	
VCM 输出电流能力		对于 VCM 电压的 50mV 压降	3		mA	
增益匹配		通道间和器件间	0.15	1	dB	
E _G	增益误差	PGA 增益 = 30dB	±0.6	±1.4	dB	
E _O	偏移误差	PGA 增益 = 30dB , 1 σ 值	±120		LSB	
输入参考噪声电压		f _{IN} = 3MHz, 空闲通道, PGA 增益 = 30dB (默认)	2.9	3.8	nV/ √ Hz	
		f _{IN} = 3MHz, 空闲通道, PGA 增益 = 30dB (HIGH_POW_LNA 模式)	2.5			
SNR	信噪比	f _{IN} = 3MHz, 主通道	65	67.7	dBFS	
		f _{IN} = 3MHz, 辅助通道	69.2			
SFDR	无杂散动态范围	F _{IN} = 3MHz, 主通道 (默认)	57	66	dBc	
		f _{IN} = 3MHz, 主通道 (HPL_EN 模式)	74			
THD	总谐波失真	f _{IN} = 3MHz, 主通道	56	65	dBc	
IMD	互调失真	f _{IN1} = 1.5MHz, f _{IN2} = 2MHz, A _{IN1} 和 A _{IN2} = - 7dBFS	83		dBFS	
PSRR	电源抑制比	对于 AVDD18 上高达 10MHz 的 50mV _{PP} 信号, 模拟输入端未施加输入	> 50		dB	
ADC 的位数			12		位	
串扰, 主通道到主通道		干扰源通道: f _{IN} = 2MHz, 比 ADC 满量程低 1dB。 受扰通道: f _{IN} = 3MHz, 比 ADC 满量程低 1dB。	70		dB	
最大通道增益		LNA 增益 = 18dB, PGA 增益 = 30dB	48		dB	
最小通道增益		LNA 增益 = 12dB, PGA 增益 = 0dB	12		dB	
PGA 增益分辨率			3		dB	
PGA 增益范围		最大 PGA 增益 - 最小 PGA 增益	30		dB	
辅助通道的差分输入电压范围			2		V _{PP}	
抗混叠滤波器 (三阶椭圆)						
f _C	3dB 滤波器转角频率	FILTER_BW = 0 (默认)	8		MHz	
		FILTER_BW = 1	7			
		FILTER_BW = 2	10.5			
		FILTER_BW = 3	12			
3dB 滤波器转角频率容差		适用于所有 FILTER_BW 设置	±5%			
ATT _{2FC}	滤波器衰减	2 × f _C 时	30		dBc	
ATT _{STPBND}		阻带衰减 (f _{IN} > 2.25 × f _C)	40			
RP _{PSBND}	通带纹波		1.5		dB	

除非另有说明，最小值和最大值适用于 $T_A = -40^{\circ}\text{C}$ 至 $T_J = +125^{\circ}\text{C}$ 的整个温度范围、 $\text{DRVDD} = 3.3\text{V}$ 、 $\text{AVDD3} = 3.3\text{V}$ 、 $\text{AVDD18} = 1.8\text{V}$ 、 $\text{DVDD18} = 1.8\text{V}$ 、 -1dBFS 模拟输入与 $0.1\mu\text{F}$ 电容器交流耦合、 $\text{AFE_CLK} = 25\text{MHz}$ 、LNA 增益 = 15dB 、PGA 增益 = 0dB 、默认模式和 50% 占空比下的差分输入时钟。典型值为 $T_{\text{NOM}} = +25^{\circ}\text{C}$ 条件下的值。

参数		测试条件		最小值	典型值	最大值	单位
POWER							
每通道的总内核功率		空闲通道，不包括 DRVDD 电源		64		mW	
I _{AVDD18}	AVDD18 电流消耗	默认模式		131	145	mA	
		启用 HIGH_POW_LNA 模式后		153			
		启用 HPL_EN 模式后		135			
I _{AVDD3}	AVDD3 电流消耗			1.5	3.5	mA	
I _{DVDD18}	DVDD18 电流消耗			8	12	mA	
I _{DRVDD}	DRVDD 电流消耗	5pF 负载，切换数据测试图形模式	DRVDD = 3.3V	14	mA		
			DRVDD = 1.8V	8.5			
		15pF 负载，切换数据测试图形模式	DRVDD = 3.3V	36			
			DRVDD = 1.8V	20			
断电				5		mW	
STBY 功率				15		mW	

5.6 数字特性

直流规格是指数字输出不进行切换，而始终处于有效逻辑电平 0 或 1 的条件。除非另有说明，最小值和最大值适用于 $T_A = -40^{\circ}\text{C}$ 至 $T_J = +125^{\circ}\text{C}$ 的整个温度范围、 $\text{DRVDD} = 3.3\text{V}$ 、 $\text{AVDD3} = 3.3\text{V}$ 、 $\text{AVDD18} = 1.8\text{V}$ 且 $\text{DVDD18} = 1.8\text{V}$ 。典型值为 $T_{\text{NOM}} = +25^{\circ}\text{C}$ 条件下的值。

参数		最小值	典型值	最大值	单位
数字输入 (STBY、RESET、SCLK、CLKIN、SDATA、SEN、TRIG) ⁽¹⁾					
V _{IH}	高电平输入电压	1.4			V
V _{IL}	低电平输入电压	0.4			V
I _{IH}	高电平输入电流	10			μA
I _{IL}	低电平输入电流	10			μA
C _I	输入电容	4			pF
V _{IL_CLKINP}	输入时钟 CMOS 单端 (V _{CLKINP}) , V _{CLKINM} 连接到 AVSS	0.25 × AVDD18			V
V _{IH_CLKINP}		0.75 × AVDD18			V
数字输出					
V _{OH}	高电平输出电压	DRVDD - 0.2	DRVDD		V
V _{OL}	低电平输出电压		0	0.2	V

(1) SEN 引脚具有内部 $150\text{k}\Omega$ 下拉电阻器。STBY、RESET、SCLK、SDATA 和 TRIG 引脚均具有内部 $150\text{k}\Omega$ 下拉电阻器。

5.7 时序要求：输出接口

除非另有说明，最小值和最大值适用于 $T_A = -40^{\circ}\text{C}$ 至 $T_J = +125^{\circ}\text{C}$ 的整个温度范围、 $\text{DRVDD} = 3.3\text{V}$ 、 $\text{AVDD3} = 3.3\text{V}$ 、 $\text{AVDD18} = 1.8\text{V}$ 、 $\text{DVDD18} = 1.8\text{V}$ 、 -1dBFS 模拟输入与 $0.1\mu\text{F}$ 交流耦合、 $\text{AFE_CLK} = 25\text{MHz}$ 、 LNA 增益 = 15dB 、 PGA 增益 = 0dB 、默认模式和 50% 占空比下的差分输入时钟。典型值为 $T_{\text{NOM}} = +25^{\circ}\text{C}$ 条件下的值。

		最小值	标称值	最大值	单位
t_{ADLY}	从输入采样时钟的上升沿到实际发生采样之间的孔径延迟		3		ns
唤醒时间	从退出待机模式到数据有效的时间		500		μs
	从退出 GLOBAL_PDN 模式到数据有效的时间		2		ms
	从停止并重新启动输入时钟到数据有效的时间		500		μs
t_{LAT}	ADC 延迟 (默认, 复位后)		10.5		$t_{\text{AFE_CLK}}$ 周期
t_{SU}	数据建立时间	数据有效 ⁽¹⁾ 至 DCLK 上升沿的 50%, $\text{DRVDD} = 3.3\text{V}$, $\text{LOAD} = 5\text{pF}$, 4 倍串行化, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 0$		4.1	ns
		数据有效 ⁽¹⁾ 至 DCLK 上升沿的 50%, $\text{DRVDD} = 1.8\text{V}$, $\text{LOAD} = 5\text{pF}$, 4 倍串行化, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 5$		3.7	ns
t_{HO}	数据保持时间	DCLK 上升沿的 50% 至数据变为无效 ⁽¹⁾ , $\text{DRVDD} = 3.3\text{V}$, $\text{LOAD} = 5\text{pF}$, 4 倍串行化, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 0$		2.8	ns
		DCLK 上升沿的 50% 至数据变为无效 ⁽¹⁾ , $\text{DRVDD} = 1.8\text{V}$, $\text{LOAD} = 5\text{pF}$, 4 倍串行化, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 5$		2.7	ns
$t_{\text{R}}, t_{\text{F}}$	CMOS 输出数据以及时钟上升和下降时间	$\text{DRVDD} = 3.3\text{V}$, 负载 = 5pF , 10% 至 90%, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 0$		1.2	ns
		$\text{DRVDD} = 1.8\text{V}$, 负载 = 5pF , 10% 至 90%, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 5$		1.1	ns
t_{OUT}	从 CLKIN 上升沿到 DCLK 上升沿的延迟, 输入时钟过零到 DCLK 上升沿的 50%, $\text{DRVDD} = 3.3\text{V}$, 负载 = 5pF , 4 倍串行化, STR_CTRL_CLK 和 $\text{STR_CTRL_CLK_DATA} = 0$	6.7		9.5	ns
$t_{\text{S_TRIG}}$	TRIG 建立时间, TRIG 脉冲持续时间 $\geq t_{\text{AFE_CLK}}$	4			ns
$t_{\text{H_TRIG}}$	TRIG 保持时间, TRIG 脉冲持续时间 $\geq t_{\text{AFE_CLK}}$	3			ns

(1) 数据有效是指 $0.7 \times \text{DRVDD}$ 的逻辑高电平和 $0.3 \times \text{DRVDD}$ 的逻辑低电平。

5.8 时序要求：复位

典型值为 $T_A = +25^{\circ}\text{C}$ 条件下的值。除非另有说明，最小值和最大值规格适用于 $T_A = -40^{\circ}\text{C}$ 至 $T_J = +125^{\circ}\text{C}$ 的整个温度范围、 $\text{DRVDD} = 3.3\text{V}$ 、 $\text{AVDD3} = 3.3\text{V}$ 、 $\text{AVDD18} = 1.8\text{V}$ 且 $\text{DVDD18} = 1.8\text{V}$ 。

参数	测试条件	最小值	典型值	最大值	单位
t_1	上电复位延迟	从 AVDD18 和 DVDD18 上电到 RESET 脉冲有效的延迟		1	ms
t_2	复位脉冲持续时间	RESET 信号有效的脉冲持续时间		40	ns
t_3	寄存器写入延迟	从 RESET 禁用到 SEN 有效的延迟		100	ns

5.9 时序要求：串行接口运行

除非另有说明，最小值规格适用于 $T_A = -40^{\circ}\text{C}$ 至 $T_J = +125^{\circ}\text{C}$ 的整个温度范围、 $\text{DRVDD} = 3.3\text{V}$ 、 $\text{AVDD3} = 3.3\text{V}$ 、 $\text{AVDD18} = 1.8\text{V}$ 、 $\text{DVDD18} = 1.8\text{V}$ 且 SDOUT 上的 $C_{\text{LOAD}} = 5\text{pF}$ 。

参数		最小值	典型值	最大值	单位
t_1	SCLK 周期	50			ns
t_2	SCLK 高电平时间	20			ns
t_3	SCLK 低电平时间	20			ns
t_4	数据建立时间	5			ns
t_5	数据保持时间	5			ns
t_6	SEN 下降到 SCLK 上升	8			ns
t_7	最后一个 SCLK 上升沿至 SEN 上升沿之间的时间	8			ns
t_8	从 SCLK 下降沿到 SDOUT 有效的延迟	7	11	15	ns




图 5-1. 输出接口时序图

通过 RESET 引脚进行寄存器初始化需要 RESET 引脚上具有高电平脉冲。图 5-2 展示了上电后复位的时序要求。




图 5-2. 复位时序




图 5-3. 串行接口寄存器写入时序图





图 5-4. 串行接口寄存器读取时序图


5.10 典型特性

除非另有说明，典型值为以下条件下的值： $T_A = +25^{\circ}\text{C}$ 、 $AVDD18 = DVDD18 = 1.8\text{V}$ 、 $AVDD3 = DRVDD = 3.3\text{V}$ 、 -1dBFS 模拟输入与 $0.1\mu\text{F}$ 电容器交流耦合、 $\text{AFE_CLK} = 25\text{MHz}$ 、LNA 增益 = 15dB 、PGA 增益 = 0dB 、默认模式、抗混叠滤波器转角频率 = 8MHz 以及占空比为 50% 的差分输入正弦波时钟。




SNR = 67.7dBFS SFDR = 65.7dBc THD = 65.2dBc

图 5-5. 3MHz、 -1dBFS 输入信号、 0dB PGA 增益时的 FFT (采样速率 = 25MSPS)



SNR = 53.3dBFS SFDR = 63.7dBc THD = 63.6dBc

图 5-6. 3MHz、 -1dBFS 输入信号、 30dB PGA 增益时的 FFT (采样速率 = 25MSPS)



$f_{IN1} = 1.5\text{MHz}$ -7dBFS 振幅下的单音
 $f_{IN2} = 2\text{MHz}$ 双音 IMD = -83dBFS

图 5-7. 具有双音信号的 FFT




图 5-8. 无杂散动态范围与输入信号频率间的关系




图 5-9. 信噪比与输入信号频率间的关系 (PGA 增益 = 0dB)




图 5-10. 信噪比与输入信号频率间的关系 (PGA 增益 = 30dB)




图 5-11. 信噪比与 PGA 增益间的关系




图 5-12. 无杂散动态范围与 PGA 增益间的关系




图 5-13. 信噪比、无杂散动态范围与输入信号幅度间的关系 (PGA 增益 = 0dB)




图 5-14. 信噪比、无杂散动态范围与输入信号幅度间的关系 (PGA 增益 = 30dB)




图 5-15. 信噪比与输入时钟幅度间的关系 (PGA 增益 = 0dB)




图 5-16. 无杂散动态范围与输入时钟幅度间的关系 (PGA 增益 = 0dB)




图 5-17. 信噪比与输入时钟占空比间的关系 (PGA 增益 = 0dB)




图 5-18. 无杂散动态范围与输入时钟幅度间的关系 (PGA 增益 = 0dB)




图 5-19. 信噪比与采样频率间的关系 (PGA 增益 = 0dB)




图 5-20. 信噪比与采样频率间的关系 (PGA 增益 = 30dB)




图 5-21. 无杂散动态范围与采样频率间的关系 (PGA 增益 = 0dB)




图 5-22. 无杂散动态范围与采样频率间的关系 (PGA 增益 = 30dB)




图 5-23. 信噪比与 LNA 增益间的关系 (PGA 增益 = 30dB)




图 5-24. 无杂散动态范围与 LNA 增益间的关系 (PGA 增益 = 30dB)




图 5-25. 输入参考噪声与 LNA 增益间的关系 (PGA 增益 = 30dB)




图 5-26. 输入参考噪声与 PGA 增益间的关系




图 5-27. 输出参考噪声与 PGA 增益间的关系




图 5-28. PGA 增益 = 30dB 时的增益误差直方图




图 5-29. 增益匹配直方图 (器件内四个通道之间的最大增益差)




图 5-30. 两个典型器件的通道偏移与 PGA 增益间的关系




图 5-31. PGA 增益 = 30dB 时的偏移误差直方图




图 5-32. 抗混叠滤波器响应与 FILTER_BW 设置间的关系 (PGA 增益 = 0dB)




图 5-33. 抗混叠滤波器响应与 FILTER_BW 设置间的关系 (PGA 增益 = 30dB)




图 5-34. 抗混叠滤波器响应与 AVDD18 间的关系 (PGA 增益 = 0dB , FILTER_BW = 8MHz)




图 5-35. 均衡器模式的抗混叠滤波器响应 (PGA 增益 = 0dB)




图 5-36. 均衡器模式的抗混叠滤波器响应 (PGA 增益 = 30dB)




图 5-37. 辅助通道的 FFT (3MHz、-1dBFS 输入信号、采样速率 = 25MSPS)




图 5-38. 2 倍抽取率滤波器响应 (采样频率 = 50MHz)




图 5-39. 4 倍抽取率滤波器响应 (采样频率 = 12.5MHz)




图 5-40. AVDD18 电源电流与采样频率间的关系




图 5-41. DVDD18 电源电流与采样频率间的关系




图 5-42. AVDD3 电源电流与采样频率间的关系




图 5-43. DRVDD 电源电流与采样频率间的关系 (15pF 负载和切换测试模式)




图 5-44. AFE 内核电源，不包括 DRVDD 的通道

6 参数测量信息

6.1 时序要求：在输出串行化模式下

表 6-1 和表 6-2 分别提供了 $DRVDD = 3.3V$ 和 $DRVDD = 1.8V$ 时的 4 倍串行化时序要求详细信息。表 6-3 和表 6-4 分别提供了 $DRVDD = 3.3V$ 和 $DRVDD = 1.8V$ 时的 3 倍串行化时序要求详细信息。表 6-5 提供了 $DRVDD = 1.8V$ 至 $3.3V$ 时的 2 倍和 1 倍串行化时序要求详细信息

表 6-1. 时序要求：4 倍串行化 ($DRVDD = 3.3V$)

输入时钟频率 (MHz)	输出时钟 (DCLK) 频率 (MHz)	测试条件	建立时间 (ns) t_{su}			保持时间 (ns) t_{ho}			t_{out} (ns)		
			最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值
12.5	50	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	9.1			7.9			6.7		9.5
15	60	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	7.1			6.1			6.7		9.5
20	80	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	5.3			4.1			6.7		9.5
25	100	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	4.1			2.8			6.7		9.5
25	100	$C_{LOAD} = 15pF$, STR_CTRL_CLK、STR_CTRL_DATA = 6	3.5			2.6			6.4		9.0

表 6-2. 时序要求：4 倍串行化 ($DRVDD = 1.8V$)

输入时钟频率 (MHz)	输出时钟 (DCLK) 频率 (MHz)	测试条件	建立时间 (ns) t_{su}			保持时间 (ns) t_{ho}			t_{out} (ns)		
			最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值
12.5	50	$C_{LOAD} = 5pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 5	9.2			7.9			5.6		10.6
15	60	$C_{LOAD} = 5pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 5	7.2			6.1			5.6		10.6
20	80	$C_{LOAD} = 5pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 5	5.3			3.9			5.6		10.6
25	100	$C_{LOAD} = 5pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 5	3.7			2.7			5.6		10.6
25	100	$C_{LOAD} = 15pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 14	2.6			2.7			5.3		10.0

表 6-3. 时序要求：3 倍串行化 ($DRVDD = 3.3V$)

输入时钟频率 (MHz)	输出时钟 (DCLK) 频率 (MHz)	测试条件	建立时间 (ns) t_{su}			保持时间 (ns) t_{ho}			t_{out} (ns)		
			最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值
12.5	37.5	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	12.4			11.8			20.1		23.2
15	45	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	9.9			9.1			17.4		20.4
20	60	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	7.2			6.3			15.1		18.0
25	75	$C_{LOAD} = 5pF$, STR_CTRL_CLK、STR_CTRL_DATA = 0	5.7			4.1			13.4		16.0
25	75	$C_{LOAD} = 15pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 6	5.1			3.8			12.8		15.3

表 6-4. 时序要求：3 倍串行化 ($DRVDD = 1.8V$)

输入时钟频率 (MHz)	输出时钟 (DCLK) 频率 (MHz)	测试条件	建立时间 (ns) t_{su}			保持时间 (ns) t_{ho}			t_{out} (ns)		
			最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值
12.5	37.5	$C_{LOAD} = 5pF$, STR_CTRL_CLK 和 STR_CTRL_DATA = 5	12.5			11.9			19.2		23.6

表 6-4. 时序要求：3 倍串行化 (DRVDD = 1.8V) (续)

输入时钟频率 (MHz)	输出时钟 (DCLK) 频率 (MHz)	测试条件	建立时间 (ns) t _{SU}			保持时间 (ns) t _{HO}			t _{OUT} (ns)		
			最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值
15	45	C _{LOAD} = 5pF , STR_CTRL_CLK 和 STR_CTRL_DATA = 5	10.0			9.3			16.6 20.1		
20	60	C _{LOAD} = 5pF , STR_CTRL_CLK 和 STR_CTRL_DATA = 5	7.3			6.4			14.0 18.4		
25	75	C _{LOAD} = 5pF , STR_CTRL_CLK 和 STR_CTRL_DATA = 5	5.7			4.7			12.4 16.7		
25	75	C _{LOAD} = 15pF , STR_CTRL_CLK 和 STR_CTRL_DATA = 14	4.7			4			12.1 16.4		

表 6-5. 时序要求：2 倍和 1 倍串行化 (DRVDD = 1.8V 至 3.3V)

输入时钟频率 (MHz)	输出时钟 (DCLK) 频率 (MHz)	测试条件	建立时间 (ns) t _{SU}			保持时间 (ns) t _{HO}			t _{OUT} (ns)		
			最小值	典型值	最大值	最小值	典型值	最大值	最小值	典型值	最大值
25	50	2 倍串行化模式：C _{LOAD} = 5pF。 对于 DRVDD = 1.8V、STR_CTRL_CLK 和 STR_CTRL_DATA = 5。 对于 DRVDD = 3.3V、STR_CTRL_CLK 和 STR_CTRL_DATA = 0。	7.3			8.0			5.5		10.5
25	25	1 倍串行化模式：C _{LOAD} = 5pF。 对于 DRVDD = 1.8V、STR_CTRL_CLK 和 STR_CTRL_DATA = 5。 对于 DRVDD = 3.3V、STR_CTRL_CLK 和 STR_CTRL_DATA = 0。	18.5			17.5			25.2		30.1

7 详细说明


7.1 概述

AFE5401-EP 是一款极低功耗、CMOS、单片、四通道、模拟前端 (AFE)。每个通道的信号路径包含一个差分低噪声放大器 (LNA)，后跟一个与差分抗混叠滤波器串联的差分可编程增益放大器 (PGA)。抗混叠滤波器输出由基于开关电容器架构的 12 位流水线模数转换器 (ADC) 进行采样。每个 ADC 也可以通过片上缓冲器从 IN_IP_AUX、IN_IM_AUX 以差分方式驱动 (从而绕过 LNA、PGA 和抗混叠滤波器)。

通道中的每个块均以最大 2V_{PP} 的输出摆幅运行。每个 PGA 的可编程增益范围为 0dB 至 30dB，分辨率为 3dB。

输入信号由采样电路捕获后，样本将在时钟上升沿由流水线 ADC 内部的一系列低分辨率级依次进行转换。这些级的输出在一个数字逻辑块中组合形成最终的 12 位字，延迟为 10.5 个 t_{AFE_CLK} 时钟周期。所有活动通道的 12 位字都进行多路复用，并作为并行 CMOS 电平输出。除了数据流外，还输出 CMOS 时钟 (DCLK)。数字接收器 (如数字信号处理器 (DSP)) 必须使用该时钟来锁存 AFE 输出并行 CMOS 数据。

7.2 功能方框图



7.3 特性说明

7.3.1 低噪声放大器 (LNA)

模拟输入信号由片上 LNA 缓冲和放大。LNA 增益可通过 LNA_GAIN 寄存器进行编程，如表 7-1 所示。

表 7-1. LNA_GAIN 寄存器

LNA_GAIN	说明 (dB)	LNA_GAIN_Linear
0	15	5.5
1	18	8
2	12	4
3	16.5	6.5

LNA 输出在内部限制为 $2V_{PP}$ 。因此，支持的最大输入峰峰值摆幅由 $2V/LNA_GAIN_Linear$ 设置。

在默认模式、30dB PGA 增益和 15dB LNA 增益下，输入参考噪声为 $2.9nV/\sqrt{Hz}$ 。通过启用 HIGH_POW_LNA 寄存器位，可以将输入参考噪声进一步改善到 $2.5nV/\sqrt{Hz}$ 。不过，这种降噪会导致功率耗散增加。

7.3.2 可编程增益放大器 (PGA)

PGA 以可编程增益放大模拟输入信号。可以使用 PGA_GAIN 寄存器对增益进行编程，所有通道通用，步长为 3dB，增益范围为 30dB。在默认模式下，PGA 增益范围为 0dB 至 30dB。在均衡器模式下，PGA 增益范围为 15dB 至 45dB。PGA_GAIN 寄存器设置如表 7-2 所示。图 7-1 展示了整个 PGA 增益范围内的典型 SNR 值。

表 7-2. PGA_GAIN 寄存器设置

PGA_GAIN 设置	默认模式下的 PGA 增益 (dB)	均衡器模式下的 PGA 增益 (dB)
0 (0dB)	0.0	15.0
1 (3dB)	2.9	17.9
2 (6dB)	6.0	21.0
3 (9dB)	8.8	23.8
4 (12dB)	11.9	26.9
5 (15dB)	14.8	29.8
6 (18dB)	17.9	32.9
7 (21dB)	20.8	35.8
8 (24dB)	23.9	38.9
9 (27dB)	26.8	41.8
10 (30dB)	29.9	44.9




图 7-1. 整个 PGA 增益范围内的 SNR

7.3.3 抗混叠滤波器

该器件在模拟信号路径中引入了三阶椭圆有源抗混叠低通滤波器 (LPF)。通过 `FILTER_BW` 寄存器可以配置滤波器 -3dB 转角频率，如表 7-3 所示。图 7-2 和图 7-3 展示了相应的频率响应图。

表 7-3. `FILTER_BW` 寄存器

<code>FILTER_BW</code>	转角频率 (MHz)
0	8
1	7
2	10.5
3	12




图 7-2. 不同模式下的滤波器响应 (PGA 增益 = 0dB)




图 7-3. 不同模式下的滤波器响应 (PGA 增益 = 30dB)

7.3.4 模数转换器 (ADC)

使用高速、低功耗、12 位流水线 ADC 对滤波后的模拟输入信号进行采样并将其转换为数字等效代码。由于 ADC 的流水线性质，器件的数字输出有 10.5 个 $t_{\text{AFE_CLK}}$ 周期的延迟。器件的数字化输出采用二进制补码 (BTC) 格式。可以使用 `OFF_BIN_DATA_FMT` 寄存器位将输出格式更改为偏移二进制格式。

7.3.5 数字增益

ADC 输出可以使用数字增益块进行数字递增。数字增益对所有通道通用，可以通过启用 `MULT_EN` 并应用所需的 `DIG_GAIN` 来进行配置。通道增益可通过方程式 1 得出：

$$\frac{V_{OUT}}{V_{IN}} = \frac{(DIG_GAIN + 32)}{32} \tag{1}$$

其中：

- $(DIG_GAIN + 32)$ 是 mod 128 数字。

图 7-4 显示了不同 DIG_GAIN 值对应的典型数字增益曲线。




图 7-4. 数字增益图

7.3.6 输入时钟分频器

器件时钟输入通过时钟分频器块传递，该时钟分频器可以对输入时钟进行 1、2、3 或 4 倍分频。该分频时钟 (AFE_CLK) 用于对四个 ADC 输入同时采样。在默认模式下，当 AFE_CLK 频率与输入时钟频率相同时，使用分频因子 1。时钟分频器块可以使用 DIV_EN 寄存器位启用，当启用该位时，AFE_CLK 频率由 CH_OUT_DIS 寄存器位 (表 7-7) 设置的串行化因子自动确定。也可以通过启用 DIV_FRC 和 DIV_REG 寄存器位来手动指定分频因子。必须注意确保输入时钟频率处于节 5.3 中指定的建议工作范围内。

器件复位后，分频器会在 TRIG 引脚上施加的第一个脉冲时复位。当在系统中使用多个器件时，该配置尤其有用，因为此时系统中所有 ADC 的采样时间点必须同步。图 7-5 展示了 TRIG 时序图和各种分频的 AFE_CLK 信号。图 7-6 提供了相对于器件时钟输入的 TRIG 输入建立时间和保持时间。表 7-4、表 7-6 和表 7-5 中分别提供了 DIV_EN 寄存器、DIV_FRD 寄存器和 DIV_REG 寄存器的位设置。




图 7-5. 输入时钟分频器




图 7-6. TRIG CLKIN 建立和保持

表 7-4. DIV_EN 寄存器

DIV_EN	说明
0	分频器已禁用和旁路
1	分频器已启用

表 7-5. DIV_FRC 寄存器

DIV_FRC	说明
0	输入分频比 = 串行化因子 ⁽¹⁾ (自动设置)
1	输入分频比 = DIV_REG (手动设置)

(1) 分频比根据 CH_OUT_DIS[1:4] 寄存器位自动计算为串行化因子值；请参阅表 7-7。

表 7-6. DIV_REG 寄存器

DIV_REG	说明
0	分频器已禁用和旁路
1	2 分频
2	3 分频
3	4 分频

7.3.7 数据输出串行化

输入信号由专用通道 ADC 进行数字化。数字信号在 D[11:0] 上进行多路复用并作为并行数据输出。

输出数据速率和 DCLK 速度是根据 CH_OUT_DIS[1:4] 位自动计算的。这四位中的 0 数量等于输出数据的串行化因子。当寄存器位设置为 1 时，将禁用相应通道的输出。这些通道按升序排列，最低活动通道最先输出，最高活动通道最后输出。CH_OUT_DIS[1:4] 仅控制输出串行化，而不会关断个别通道。表 7-7 列出了寄存器值以及相应的串行化因子和输出序列。

表 7-7. CH_OUT_DIS 寄存器

CH_OUT_DIS[1]	CH_OUT_DIS[2]	CH_OUT_DIS[3]	CH_OUT_DIS[4]	串行化因子	输出
0	0	0	0	4	CH1 → CH2 → CH3 → CH4
1	0	0	0	3	CH2 → CH3 → CH4
0	1	0	0	3	CH1 → CH3 → CH4
1	1	0	0	2	CH3 → CH4
0	0	1	0	3	CH1 → CH2 → CH4
1	0	1	0	2	CH2 → CH4
0	1	1	0	2	CH1 → CH4
1	1	1	0	1	CH4
0	0	0	1	3	CH1 → CH2 → CH3
1	0	0	1	2	CH2 → CH3
0	1	0	1	2	CH1 → CH3
1	1	0	1	1	CH3
0	0	1	1	2	CH1 → CH2
1	0	1	1	1	CH2
0	1	1	1	1	CH1
1	1	1	1	1	不支持

7.3.8 设置模拟输入的输入共模电压

7.3.8.1 主要通道

器件模拟输入包含差分 LNA。LNA 输入的共模是使用两个内部可编程单端电阻器在内部设置的，如图 7-7 所示。




图 7-7. LNA 输入引脚的共模偏置

可以使用 TERM_INT_20K_LNA 寄存器设置将这些电阻器编程为更高的值，如表 7-8 中所述。

表 7-8. 内部端接寄存器设置 (LNA)

TERM_INT_20K_LNA	说明
0	$R_{INT_TERM_LNA} = 1\text{ k}\Omega$
1	$R_{INT_TERM_LNA} = 10\text{ k}\Omega$

因此，为确保正常运行，输入信号必须进行交流耦合。请注意，外部输入交流耦合电容器与 $R_{INT_TERM_LNA}$ 构成高通滤波器 (HPF)。因此，电容值应允许目标最低频率以最小的衰减通过。对于大于 1MHz 的典型频率，建议使用 50nF 或更大的值。最大输入摆幅受到 LNA 增益设置的限制。在输出饱和或失真之前，LNA 输出摆幅限制为 $2V_{PP}$ 。


通过使用 100nF 的电容器将未驱动的输入引脚接地，也可以实现单端运行模式。但是，这将导致线性度降低。

7.3.8.2 辅助通道

辅助模拟输入 (IN_{IP_AUX} 、 IN_{IM_AUX}) 可以通过 AUX_CH1_EN 位 (表 7-9) 启用, 而不是使用 IN_{IP} 、 IN_{IM} 输入。辅助模拟输入信号路径由一个输入单位增益缓冲器和一个 ADC 组成。在此模式下, LNA、PGA、均衡器和抗混叠滤波器被旁路并断电。图 7-8 显示了辅助通道模式的内部方框图。启用此模式时, 在输入饱和或失真之前, 最大输入摆幅限制为 $2V_{PP}$ 。

表 7-9. AUX_CH1_EN 寄存器

AUX_CH1_EN	说明
0	IN_{IP} 、 IN_{IM} 活动, 模拟
1	IN_{IP_AUX} 、 IN_{IM_AUX}



虚线区域表示四个通道之一。

图 7-8. 辅助通道输入引脚的共模偏置

IN_{IP_AUX} 、 IN_{IM_AUX} 引脚上的直流共模在内部偏置至最佳电压 (称为 V_{CM})。

直流共模偏置通过两个内部可编程单端电阻器 ($R_{INT_TERM_AUX}$) 进行设置。可以使用 $TERM_INT_20K_AUX$ 寄存器设置将这些电阻器编程为更高的值, 如表 7-10 中所述。

表 7-10. 内部端接寄存器设置 (AUX)

$TERM_INT_20K_AUX$	说明
0	$R_{INT_TERM_AUX} = 1k\Omega$
1	$R_{INT_TERM_AUX} = 10k\Omega$

由于内部共模设置, 辅助输入也可以进行交流耦合。外部输入交流耦合电容器与 $R_{INT_TERM_AUX}$ 构成高通滤波器。因此, 电容值应允许目标最低频率以最小的衰减通过。

对于大于 1MHz 的典型频率, 建议使用 50nF 或更大的值。对于由于系统要求而无法对输入信号进行交流耦合的情况, 建议使用 V_{CM} 输出来设置输入信号的直流共模。 V_{CM} 的驱动能力有限。每个 V_{CM} 输入端与 $AVSS$ 之间应各连接一个 100nF 电容器。

7.4 器件功能模式

7.4.1 均衡器模式

在某些应用中，输入信号功率会随信号频率线性下降。这种类型的输入频谱可以使用一阶信号均衡器进行均衡。该器件可以配置为两种不同的均衡器模式：EQ_EN 和 EQ_EN_LOW_FC。表 7-11 列出了这些模式的寄存器设置。

- EQ_EN 模式：在该模式下，会在 LNA 输出端和 PGA 输入端之间的模拟信号路径上添加一个高通滤波器 (HPF)。
- EQ_EN_LOW_FC 模式：在该模式下，HPF 的衰减会在通带频率范围内限制为单位增益。

表 7-11. EQ_EN 和 EQ_EN_LOW_FC 寄存器

EQ_EN	EQ_EN_LOW_FC	说明
0	0	默认模式
0	1	默认模式
1	0	已启用均衡器
1	1	已启用低转角频率的均衡器

(抗混叠滤波器的) HPF 和 LPF 截止频率与 FILTER_BW 设置相同。在该模式下，HPF 块总体通道增益会增加额外的 15dB 固定增益。图 7-9 和图 7-10 显示了不同均衡器模式以及默认模式的典型频率响应图。




图 7-9. 滤波器响应 (PGA 增益 = 0dB)




图 7-10. 滤波器响应 (PGA 增益 = 30dB)

7.4.2 数据输出模式

DSYNC1、DSYNC2、DCLK 和 D[11:0] 的功能通过选择数据输出模式来控制。图 7-11 和图 7-12 展示了 4x 串行化模式下 DSYNC1、DSYNC2、DCLK 和 D[11:0] 输出引脚的功能。TRIG 引脚上的任何事件都会触发 DSYNC1 和 DSYNC2 信号。DSYNC1 周期由 COMP_DSYNC1 寄存器值决定，而 DSYNC2 周期由 SAMPLE_COUNT 寄存器值决定。当 OUT_MODE_EN = 0 时，数据输出是连续的。当 OUT_MODE_EN = 1 时，数据仅在采样阶段处于活动状态。输出引脚使用表 7-12 至表 7-16 中所述的寄存器进行配置。




图 7-11. 数据输出时序图 (4x 串行化)




图 7-12. 数据输出时序图 (4x 串行化, 启用输入分频器)

表 7-12. 寄存器功能

寄存器	功能
DELAY_COUNT[23:0]	从 TRIG 事件开始，采样阶段会延迟 DELAY_COUNT 个 t_{AFE_CLK} 周期
SAMPLE_COUNT[23:0]	从 DELAY_PHASE 结束开始，采样阶段持续时间为 SAMPLE_COUNT 个 t_{AFE_CLK} 周期
COMP_DSINC1[15:0]	以 t_{AFE_CLK} 周期数表示的 DSINC1 周期

表 7-13. DSINC1_START_LOW 寄存器

DSINC1_START_LOW	说明
0	在采样阶段开始时，DSINC1 为高电平
1	在采样阶段开始时，DSINC1 为低电平

表 7-14. OUT_MODE_EN 寄存器

OUT_MODE_EN	说明
0	数据始终处于活动状态
1	数据在采样阶段处于活动状态

表 7-15. DSINC_EN 寄存器

DSINC_EN	说明
0	禁用 DSINC 生成
1	启用 DSINC 生成

表 7-16. OUT_BLANK_HIZ 寄存器

OUT_BLANK_HIZ	说明
0	D[11:0] 在非活动阶段为低电平
1	D[11:0] 在非活动阶段为高阻抗

备注

器件中的信号处理块始终处于活动状态，不受输出模式配置设置的控制。

图 7-13 展示了在 3x 串行化且启用输入分频器的情况下 DSYNC1、DSYNC2、DCLK 和 D[11:0] 输出引脚的功能。




图 7-13. 数据输出时序 (3x 串行化, 启用输入分频器)

表 7-17 中给出了 TRIG 至 DSYNC2 的延迟。

表 7-17. AFE_CLK = 25MHz 时整个串行化模式的 TRIG 至 DSYNC2 延迟

串行化模式	$T_{TRIG_DSYNC2_LAT}^{(1)}$	单位
4x	230	ns
3x	230	ns
2x	240	ns
1x	250	ns

(1) TRIG_DSYNC2_LAT 延迟可能会有 $\pm 8\text{ns}$ 的变化。

7.4.2.1 标头

每个通道都有一个关联的 12 位标头寄存器。这些寄存器可以通过 SPI 写入操作来写入。通过配置 HEADER_MODE 寄存器, 可以在 CMOS 数据输出 (D[11:0]) 上读出此寄存器的内容, 如表 7-18 所示。

表 7-18. HEADER_MODE 寄存器

HEADER_MODE	说明
0	输出为 ADC 数据
1	输出为标头数据
2	[温度数据、诊断数据、平均值、噪声、(-1)、(-1)、(-1)、(-1)]。重复此数据序列。
3	标头数据、温度数据、诊断数据、平均值、噪声、ADC 数据

在 $\text{HEADER_MODE} = 3$ 时，标头模式数据输出如图 7-14 所示。

在此模式下，标头数据传输相对于 TRIG 输入存在一定的延迟。此延迟可通过方程式 2 得出：

$$\text{TRIG to Header Latency (T}_{\text{TRIG_HEADER_LAT}}) = t_{\text{AFE_CLK}} + \text{T}_{\text{TRIG_DSYNC2_LAT}} \quad (2)$$




图 7-14. 标头模式数据输出 ($\text{HEADER_MODE} = 3$)

7.4.2.2 测试图形模式

为了检查 AFE 和接收器系统之间的接口，可以直接在 CMOS 输出上对测试图形进行编程。如表 7-19 所示，可以通过设置 TST_PAT_MODE 寄存器来选择不同的测试图形。

表 7-19. TST_PAT_MODE 寄存器 ⁽¹⁾

TST_PAT_MODE	说明
0	正常 ADC 输出数据
1	SYNC 图形 ($\text{D}[11:0] = 111111000000$)
2	校正图形 ($\text{D}[11:0] = 010101010101$)
3	由 $\text{CUSTOM_PATTERN}[11:0]$ 寄存器位确定的自定义图形
4	所有 1s
5	切换数据 (输出在全 0 和全 1 之间切换)
6	所有 0s
7	满量程斜坡数据

(1) 在 2 倍抽取率模式下，会丢弃备用样本，因此输出数据 D0 不会针对满量程斜坡数据进行切换，而输出数据 $\text{D}[11:0]$ 不会针对切换数据进行切换。
同样，在 4 倍抽取率模式下，会丢弃 3 个样本，因此输出数据 D0 和 D1 不会针对满量程斜坡数据进行切换，而输出数据 $\text{D}[11:0]$ 不会针对切换数据进行切换。

7.4.3 奇偶校验

通过使用 DGPO1_MODE、DGPO0_MODE 寄存器配置 D_GPO[1:0] 引脚，可以在 D_GPO[1:0] 引脚上读取活动通道每个输出样本的奇偶校验，如表 7-20 所示。可以使用 D_GPO_EN 位启用奇偶校验生成，如表 7-21 所示。奇偶校验生成的类型可以根据 PARITY_ODD 位配置为奇数或偶数，如表 7-22 所示。

表 7-20. DGPO0_MODE、DGPO1_MODE 寄存器

DGPO0_MODE、DGPO1_MODE	说明
0	低电平
1	奇偶校验
2	过载
3	D[11]

表 7-21. D_GPO_EN 寄存器

D_GPO_EN	说明
0	D_GPO[x] 引脚禁用
1	D_GPO[x] 引脚启用

表 7-22. PARITY_ODD 寄存器

PARITY_ODD	说明
0	偶数
1	奇数

7.4.4 待机模式和断电模式

可以使用 STDBY 寄存器位将器件置于待机模式。在此模式下，除 ADC 基准块之外的所有块都断电。在 GLOBAL_PDN 模式下，包括 ADC 基准块在内的所有块都将断电。但是，在这两种模式下，串行接口都处于有效状态。

7.4.5 利用数字滤波改善阻带衰减性能

该器件引入了标准 11 抽头对称有限脉冲响应 (FIR) 数字滤波器，可在 2 倍抽取率和 4 倍抽取率模式下实现额外的阻带衰减。在这两种模式下，必须配置 FIR 数字滤波器系数 (C1 至 C6) 以获得所需的滤波器特性。但是，默认情况下，器件会在复位时加载设置 1 系数。

在此模式下，器件功耗会增加，DSYNC 周期会根据抽取模式进行缩放 (与正常模式相比，在 2 倍抽取率模式下，DSYNC 周期增加 2 倍，而在 4 倍抽取率模式下则增加 4 倍)。抽取模式支持的最大 AFE_CLK 频率为 50MHz。

7.4.5.1 2 倍抽取率模式

在此模式下，必须设置 DECIMATE_2_EN 和 FILT_EN 寄存器位，并且应配置滤波器系数。图 7-15 展示了滤波器系数为设置 1（默认设置）时 2 倍抽取率模式下的典型滤波器响应。请注意，在给定的时钟输入频率下，与默认模式相比，输出数据速率会降低为原来的 1/2。





图 7-15. 2 倍抽取率滤波器响应 ($f_s = 50\text{MHz}$)

7.4.5.2 4 倍抽取率模式

在此模式下，必须设置 DECIMATE_2_EN、DECIMATE_4_EN 和 FILT_EN 寄存器位，并且应配置滤波器系数。图 7-16 展示了滤波器系数为设置 1（默认设置）和设置 2 时 4 倍抽取率模式下的典型滤波器响应。请注意，在给定的时钟输入频率下，与默认模式相比，输出数据速率会降低为原来的 1/4。



- A. 设置 1：C1 = 5、C2 = 2、C3 = -13、C4 = -2、C5 = 38 且 C6 = 66。设置 2：C1 = -5、C2 = -2、C3 = 7、C4 = 19、C5 = 30 且 C6 = 34。

图 7-16. 4 倍抽取率滤波器响应 ($f_s = 12.5\text{MHz}$) #none#

7.4.6 诊断模式

该器件提供多种诊断模式，以在系统级别检查器件是否正常运行。可以使用 SPI 启用这些模式，这些模式的输出存储在诊断只读寄存器中。

- 内部基准状态检查：在此模式下，器件会验证片上带隙电压、ADC 基准和时钟生成的功能。若这些位读数为 0，则表示这些块功能正常。DIAG_MODE_EN 寄存器位必须设置为 1。此模式下的 DIG_REG 寄存器位如下：
 - 对于 ADC 基准，为 DIG_REG[0]；
 - 对于带隙，为 DIG_REG[1]；而
 - 对于时钟生成，位 DIG_REG[2]。

- 直流输入强制：在此模式下，可在 LNA 输入端内部强制施加直流电压，以测试整个信号链。在此测试期间，器件模拟输入端应保持悬空。此模式可通过将 DC_INP_EN 位设置为 1 并对 DC_INP_PROG[0:2] 位进行编程来置为有效。在此模式下，均衡器在内部被禁用。
- 方差 (噪声) 和均值测量：可以使用片上 STAT 模块来分析 ADC 输出的方差和平均值。应设置 STAT_EN、STAT_CALC_CYCLE 和 STAT_CH_SEL、STAT_CH_AUTO_SEL 选项，以计算方差和平均值。可使用特定于通道的只读寄存器来监测这些值。或者，也可以使用 HEADER_MODE 读取这些值。输出方差和平均值计算通过方程式 3 确定。

$$\begin{aligned}
 VARIANCE &= \sum_{k=0}^{k=2^{(STAT_CALC_CYCLE+1)}} \frac{|x(k) - MEAN|}{2^{(STAT_CALC_CYCLE+1)}} \\
 MEAN &= \sum_{k=0}^{k=2^{(STAT_CALC_CYCLE+1)}} \frac{|x(k)|}{2^{(STAT_CALC_CYCLE+1)}}
 \end{aligned}
 \tag{3}$$

STAT_CALC_CYCLE 必须设置为较大值以获得更好的精度。平均值提供 ADC 输出的平均直流值 (中间代码)。选择 STAT_CH_SEL 选项后，STAT 模块积分时间由以下公式定义： $t_{AFE_CLK} \times 2^{(STAT_CALC_CYCLE+1)}$ 。当启用 STAT_CH_AUTO_SEL 时，STAT 模块积分时间由以下公式定义： $4 \times t_{AFE_CLK} \times 2^{(STAT_CALC_CYCLE+1)}$ 。

- 温度传感器：可以使用 TEMP_SENS_EN 和 TEMP_CONV_EN 来启用和监测器件结温测量。温度输出保存在诊断只读寄存器 TEMP_DATA 中。或者，也可以使用 HEADER_MODE 读取该数据。TEMP_DATA 值是以摄氏度为单位的 9 位二进制补码数据。温度数据根据方程式 4 在内部进行更新：

$$\text{Temperature Data Update Cycle} = 1024 \times T_{AFE_CLK} \times 16
 \tag{4}$$

7.4.7 信号链探头

为了增强系统级调试功能，该器件提供了一种模式，在该模式下，信号链中每个块的输出可以连接到 ADC 输入。借助这个模式，可轻松监测内部信号，以确保每个块输出不饱和。图 7-17 展示了器件信号链方框图。图 7-18 和图 7-19 展示了每级输出的典型频率响应图。




图 7-17. 信号链方框图




图 7-18. VOUT_ON_ADC 设置的频率响应 (PGA 增益 = 0dB)




图 7-19. VOUT_ON_ADC 设置的频率响应 (PGA 增益 = 30dB)

7.5 编程

7.5.1 串行接口

可以通过 **SEN** (串行接口使能)、**SCLK** (串行接口时钟)、**SDATA** (串行接口数据) 和 **RESET** 引脚组成的串行接口对不同的模式进行编程。**SCLK** 和 **SDATA** 具有一个接地的 $150k\Omega$ 下拉电阻器，**SEN** 具有一个连接至 **DVDD18** 的 $150k\Omega$ 上拉电阻器。当 **SEN** 为低电平时，支持将位串行移入器件中。当 **SEN** 处于有效状态 (低电平) 时，**SDATA** 串行数据位在每个 **SCLK** 上升沿锁存。当 **SEN** 为低电平时，串行数据位在每 24 个 **SCLK** 上升沿加载到寄存器中。当字长超过 24 位的倍数时，超出的位会被忽略。数据位可以在单个有效 **SEN** 脉冲内以 24 位字的倍数加载 (在 **SEN** 下降沿后，内部计数器会对 24 个时钟组进行计数)。该接口可以在从 20MHz 到超低速的 **SCLK** 频率下工作，并且还可以在非 50% 的 **SCLK** 占空比下工作。数据位分为两个主要部分：寄存器地址 (8 位，**A[7:0]**) 和数据 (16 位，**D[15:0]**)。

7.5.2 寄存器初始化

上电后，内部寄存器必须初始化为默认值 (0)。可以通过两种方法之一来实现初始化：

- 通过向 **RESET** 引脚施加正脉冲来执行硬件复位，或者
- 通过使用串行接口将 **SW_RST** 位设置为高电平来执行软件复位。设置该位会将内部寄存器初始化为默认值 (全 0)，然后将 **SW_RST** 位自行复位为低电平。在这种情况下，**RESET** 引脚可以保持低电平 (无效)。

备注

- 器件电源关闭时，向 **RESET** 引脚施加电压不会损坏器件。
- 为了使器件正常运行，必须向 **RESET** 引脚施加正脉冲。此脉冲会将内部控制寄存器设置为 0。不过，无需电源时序控制。
- 复位仅影响数字寄存器并将器件置于默认状态。**RESET** 不具有断电功能，因此所有内部块都正常工作。

在通过 **SPI** 进行寄存器写入期间，对数据的影响会在内部寄存器值发生变化的同时通过管道传播。同时，由于寄存器值的转换 (例如，当任何输出控制模式发生变化时)，输出端可能会出现一些干扰。要写入内部寄存器，**RESET** 引脚上的信号必须为低电平，因为复位对电平敏感并且与输入时钟异步。尽管在 **RESET** 上升沿之后只需要 40ns 来更改寄存器，但输出数据可能需要长达 20 个时钟周期 (最坏情况) 才能达到稳定状态。有关 **RESET** 的更多信息，请参阅节 5.8。

7.5.2.1 寄存器写入模式

在寄存器写入模式下，REG_READ_EN 位必须设置为 0。在此模式下，SDOUT 信号输出 0。图 7-20 给出了该过程。




图 7-20. 串行接口寄存器写入

7.5.2.2 寄存器读取模式

在寄存器读取模式下，REG_READ_EN 位必须设置为 1。然后，应启动串行接口周期，指定必须读取其内容的器件寄存器地址 (A[7:0])。这些位是不用考虑位。器件在 SDOUT 引脚上输出所选寄存器的内容 (D[15:0])。外部控制器在 SCLK 上升沿锁存 SDOUT 中的数据。图 7-21 给出了该过程。

节 5.9 中列出了串行接口操作的时序规格。




图 7-21. 串行接口寄存器读数使能

7.5.3 CMOS 输出接口

四个通道的数字数据经过多路复用后，通过 12 位并行 CMOS 总线输出，从而减少器件引脚数。除了数据外，同时还输出 CMOS 时钟 (DCLK)，数字接收器可以使用该时钟来锁存 AFE 输出数据。在默认模式下，输出数据和时钟缓冲器通常可以驱动一个 5pF 负载电容。要驱动更大的负载 (10pF 至 15pF)，可以使用 STR_CTRL_CLK 和 STR_CTRL_DATA 寄存器位来增加 CMOS 输出缓冲器的强度。请注意，输出数据的建立时间和保持时间 (相对于 DCLK) 随着负载电容的升高而缩短。请参阅表 6-1，其中提供了 5pF 和 15pF 负载电容的时序。

7.5.3.1 同步和触发

当来自四个通道的数字数据在输出总线上进行多路复用时，需要某种机制来识别来自各个通道的数据。除了输出数据和 DCLK 外，该器件还输出可用于通道识别的 DSYNCx 信号。

DSYNCx 输出信号与 TRIG 输入信号一起工作。每次在 TRIG 引脚上收到触发脉冲时，该器件都会输出 DSYNC1 和 DSYNC2 信号。可通过以下方式配置 DSYNCx 信号：

- 从 TRIG 信号到达 DSYNCx 信号变为有效之间的延迟可通过 AFE_CLK 周期数进行编程 (使用 DELAY_COUNT 寄存器位)。
- DSYNC1 信号的周期可通过 COMP_DSSYNC1 寄存器位以 AFE_CLK 时钟周期为单位进行编程。
- DSYNC2 信号的有效时间可使用 SAMPLE_COUNT 寄存器位进行编程。

DSYNC1 信号的上升沿与通道 1 数据一致，如图 7-22 所示。接收器件可以使用此事件来识别各个通道。

采样阶段周期对应于 OUT_MODE_EN = 1 时器件可以提供有效数据的周期。




图 7-22. DSYNCx 时序图

7.6 寄存器映射

7.6.1 功能寄存器映射

表 7-23 展示了 AFE5401 寄存器的寄存器映射。

表 7-23. 寄存器映射

寄存器	位 15	位 14	位 13	位 12	位 11	位 10	位 9	位 8	位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0
0 (00h)	0	0	0	0	0	0	0	0	0	0	0	0	0	0	REG_READ_EN	SW_RST
1 (01h)	0	0	0	0	0	STDBY	0	0	DECIMATE_4_EN	DIV_REG		DIV_FRC	DECIMATE_2_EN	DIV_EN	SE_CLK_MODE	GLOBAL_PDN
2 (02h)	TST_PAT_MODE			0	0	0	0	0	0	DGPO0_MODE		DGPO1_MODE		0	0	0
3 (03h)	0	0	0	0	0	0	TEMP_DATA									
4 (04h)	OUT_BLANK_HIZ	OUT_MODE_EN	DCLK_INVERT	TEMP_CONV_EN	TEMP_SENS_EN	0	0	0	0	0	0	0	OFF_BI_N_DATA_FMT	0	0	0
5 (05h)	CUSTOM_PAT															
6 (06h)	0	0	0	0	0	0	0	0	0	0	0	0	0	DIAG_REG		
7 (07h)	D_GPO_EN	PARITY_ODD	STAT_EN	DCP_INP_EN	DCP_INP_PROG			DIAG_MODE_EN		0	0	0	0	FILTER_BW		HEADER_MODE
8 (08h)	C2_FIR								DIG_GAIN_C1_FIR							
9 (09h)	C4_FIR								C3_FIR							
10 (0Ah)	C6_FIR								C5_FIR							
15 (0Fh)	0	0	0	0	0	FAST_DGPO	0	0	0	0	0	0	0	0	0	0
19 (13h)	0	OB_DISABLE	STR_CTRL_CLK				STR_CTRL_DATA				0	0	0	0	0	0
21 (15h)	DELAY_COUNT[23:16]								SAMPLE_COUNT[23:16]							
22 (16h)	DELAY_COUNT[15:0]															
23 (17h)	SAMPLE_COUNT[15:0]															
24 (18h)	TRIG_FALL	DSYNC1_START_LOW	0	DSYNC_EN	0	COMP_DSYNC1[15:6]										0
25 (19h)	COMP_DSYNC1[5:0]						0	0	DSYNC2_LOW[23:16]							
26 (1Ah)	DSYNC2_LOW[15:0]															
27 (1Bh)	DSYNC1_HIGH															
29 (1Dh)	OFFSET_DIS	0	STAT_CH_SEL		0	0	STAT_CALC_CYCLE					0	0	0	0	STAT_CH_AUTO_SEL
30 (1Eh)	0	0	0	0	0	0	0	MULT_EN	FILT_EN	0	0	0	0	0	0	0
32 (20h)	0	0	0	0	HEADER_CH1											
33 (21h)	CH_OUT_DIS1	AUX_CH1_EN	PDN_CH1	INVERT_CH1	0	0	OFFSET_CH1									
34 (22h)	0	0	MEAN_CH1													
35 (23h)	0	0	NOISE_CH1													
36 (24h)	0	0	0	0	HEADER_CH2											
37 (25h)	CH_OUT_DIS2	AUX_CH2_EN	PDN_CH2	INVERT_CH2	0	0	OFFSET_CH2									
38 (26h)	0	0	MEAN_CH2													
39 (27h)	0	0	NOISE_CH2													
40 (28h)	0	0	0	0	HEADER_CH3											
41 (29h)	CH_OUT_DIS3	AUX_CH3_EN	PDN_CH3	INVERT_CH3	0	0	OFFSET_CH3									
42 (2A)	0	0	MEAN_CH3													
43(2B)	0	0	NOISE_CH3													
44 (2Ch)	0	0	0	0	HEADER_CH4											

表 7-23. 寄存器映射 (续)

寄存器	位 15	位 14	位 13	位 12	位 11	位 10	位 9	位 8	位 7	位 6	位 5	位 4	位 3	位 2	位 1	位 0
45 (2Dh)	CH_OUT DIS4	AUX_CH 4_EN	PDN_CH 4	INVERT CH4	0	0	OFFSET_CH4									
46(2Eh)	0	0	MEAN_CH4													
47(2Fh)	0	0	NOISE_CH4													
65 (41h)	0	0	0	0	0	TERM_I NT_20K _AUX	0	0	0	0	0	0	0	0	0	0
69 (45h)	TERM_I NT_20K _LNA	LNA_GAIN		PGA_GAIN						EQ_EN	0	0	0	0	0	0
70 (46h)	0	HPL_EN	0	0	0	0	0	0	0	0	0	0	0	0	VOUT_ON_ADC	
71(47h)	0	0	0	0	0	0	0	0	0	0	0	0	HIGH POW_L NA	EQ EN_LO W _FC	0	0
100(64h)	0	HF_AFE_CLK_EN		0	0	0	0	0	0	0	0	0	0	0	0	0

7.6.2 寄存器说明

图 7-23. 寄存器 0 (00h)

15	14	13	12	11	10	9	8
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
0	0	0	0	0	0	REG_READ_ EN	SW_RST

位 15:2 必须写入 0

位 1 REG_READ_EN : 寄存器读取模式

0 = 写入 (默认)

1 = 启用寄存器读取

位 0 SW_RST : 软件复位

该位是整个器件的软件复位。该位会自行清除。

图 7-24. 寄存器 1 (01h)

15	14	13	12	11	10	9	8
0	0	0	0	0	STDBY	0	0
7	6	5	4	3	2	1	0
DECIMATE_4_ EN	DIV_REG		DIV_FRC	DECIMATE_2_ EN	DIV_EN	SE_CLK_ MODE	GLOBAL_PDN

位 15:11 必须写入 0

位 10 STDBY : 完全器件待机

0 = 正常 (默认)

1 = 待机

位 9:8 必须写入 0

位 7 DECIMATE_4_EN

0 = 未启用 4 倍抽取率模式

1 = 启用 4 倍抽取率模式

必须设置 DECIMATE_2_EN 和 FILT_EN 位。

必须写入 FIR 滤波器系数 (C1 到 C6) 才能正常运行。

如果 AFE_CLK 频率 > 25MHz, 则必须设置 HF_AFE_CLK_EN。

位 6:5 DIV_REG : DIV_FRC 模式下的输入时钟分频比

DIV_REG

 $f_{\text{AFE_CLK}}$

0	CLKIN ÷ 1	输入分频器已禁用和旁路
1	CLKIN ÷ 2	
2	CLKIN ÷ 3	
3	CLKIN ÷ 4	

位 4

DIV_FRC : 强制输入分频比

0 = 根据 CH_OUT_DISx 自动计算 (默认) 。有关更多详细信息，请参阅表 7-7。

1 = AFE 时钟频率基于 DIV_REG 设置

- 位 3 DECIMATE_2_EN**
 0 = 正常模式
 1 = 启用 2 倍抽取率模式
 必须设置 **FILT_EN** 位，才能正常运行。
 必须写入 **FIR** 滤波器系数 (**C1** 到 **C6**) 才能正常运行。
 如果 **AFE_CLK** 频率 > 25MHz，则还必须设置 **HF_AFE_CLK_EN**。
- 位 2 DIV_EN : 启用 CLKIN 分频器**
 0 = 禁用并旁路 (默认)
 1 = 启用
- 位 1 SE_CLK_MODE : 单端输入时钟配置**
 0 = 差分 (默认)
 1 = 单端
- 位 0 GLOBAL_PDN : 完全器件断电**
 0 = 正常 (默认)
 1 = 全局 PDN

图 7-25. 寄存器 2 (02h)

15	14	13	12	11	10	9	8
TST_PAT_MODE			0	0	0	0	0
7	6	5	4	3	2	1	0
0	DGPO0_MODE		DGPO1_MODE		0	0	0

- 位 15:13 TST_PAT_MODE : CMOS 输出的测试图形**
 0 = 正常 (默认)
 1 = SYNC
 2 = 校正
 3 = 自定义寄存器 5[15:0]
 4 = 全 1
 5 = 切换
 6 = 全 0
 7 = 斜坡
- 位 12:7 必须写入 0**
- 位 6:5 DGPO0_MODE : DGPO0 模式配置**
 0 = 低电平 (默认)
 1 = 奇偶校验
 2 = 过载
 3 = D[11]
- 位 4:3 DGPO1_MODE : DGPO1 模式配置**
 0 = 低电平 (默认)
 1 = 奇偶校验
 2 = 过载
 3 = D[11]
- 位 2:0 必须写入 0**

图 7-26. 寄存器 3 (03h)

15	14	13	12	11	10	9	8
0	0	0	0	0	0	TEMP_DATA	
7	6	5	4	3	2	1	0
TEMP_DATA							

位 15:10 忽略位

位 9:0 TEMP_DATA : 只读温度读数寄存器

数据是 9 位二进制补码格式，单位为摄氏度。

图 7-27. 寄存器 4 (04h)

15	14	13	12	11	10	9	8
OUT_BLANK_HIZ	OUT_MODE_EN	DCLK_INVERT	TEMP_CONV_EN	TEMP_SENS_EN	0	0	0
7	6	5	4	3	2	1	0
0	0	0	0	OFF_BIN_DATA_FMT	0	0	0

位 15 OUT_BLANK_HIZ : 消隐阶段的输出状态

0 = 如果 EN_OUT_MODE = 1，则 D[11:0] 和 D_GPO[1:0] 为低电平 (默认)

1 = 如果 EN_OUT_MODE = 1，则 D[11:0] 和 D_GPO[1:0] 为高阻态

有关更多详细信息，请参阅图 7-11。

位 14 OUT_MODE_EN : 使用 DSYNC2 启用输出模式门控

0 = CMOS 数据始终处于有效状态 (默认)

1 = 启用输出模式。仅在采样阶段发送数据。

位 13 DCLK_INVERT : 反转 DCLK

0 = DCLK 上升沿位于数据的中间位置 (默认)

1 = DCLK 下降沿位于数据的中间位置

位 12 TEMP_CONV_EN : 启用温度传感器输出至数字转换

0 = 保持转换

1 = 转换

位 11 TEMP_SENS_EN : 启用温度传感器块

0 = 禁用温度传感器

1 = 启用温度传感器

位 10:4 必须写入 0

位 3 OFF_BIN_DATA_FMT : 输出数据格式

0 = 二进制补码 (默认)

1 = 偏移二进制

位 2:0 必须写入 0

图 7-28. 寄存器 5 (05h)

15	14	13	12	11	10	9	8
CUSTOM_PAT							
7	6	5	4	3	2	1	0
CUSTOM_PAT							

位 15:0 **CUSTOM_PAT** : 自定义图形数据

这些位设置自定义数据模式。

图 7-29. 寄存器 6 (06h)

15	14	13	12	11	10	9	8
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
0	0	0	0	0	DIAG_REG[2:0]		

位 15:3 忽略位

位 2:0 **DIAG_REG** : 只读诊断数据寄存器

DIAG_REG[0] = 0 : ADC 基准正确

DIAG_REG[1] = 0 : 指示带隙正确

DIAG_REG[2] = 0 : 指示时钟生成正确

图 7-30. 寄存器 7 (07h)

15	14	13	12	11	10	9	8
D_GPO_EN	PARITY_ODD	STAT_EN	DC_INP_EN	DC_INP_PROG		DIAG_MODE_EN	
7	6	5	4	3	2	1	0
0	0	0	0	FILTER_BW		HEADER_MODE	

位 15 **D_GPO_EN** : 启用 D_GPO 功能

0 = D_GPO[x] 引脚禁用 (默认)

1 = D_GPO[x] 引脚启用

位 14 **PARITY_ODD** : 奇偶校验类型

0 = 偶数 (默认)

1 = 奇数

位 13 **STAT_EN** : 启用 ADC 输出的噪声和平均值计算

0 = 默认

1 = 如果设置了 STAT_CALC_CYCLE, 则启用噪声和平均值计算。

位 12 **DC_INP_EN** : 在 LNA 输入端启用直流模拟电压。在此模式下, 均衡器会自动禁用。

0 = 正常

1 = 直流输入强制由 DC_INP_PROG 控制。

位 11:9 **DC_INP_PROG** : 直流输入可编程性

0 = 0mV

1 = 0mV

2 = 50mV

3 = -50mV

4 = 100mV

5 = -100mV

6 = 100mV

7 = -100mV

位 8	DIAG_MODE_EN : 启用诊断模式 0 = 禁用诊断电路 1 = 启用诊断电路
位 7:4	必须写入 0
位 3:2	FILTER_BW : 滤波器转角频率 0 = 8MHz (默认) 1 = 7MHz 2 = 10.5MHz 3 = 12MHz
位 1:0	HEADER_MODE : 标头输出模式 0 = 输出为 ADC 数据 (默认) 1 = 输出为标头数据 2 = [温度数据、诊断数据、平均值、噪声、(-1)、(-1)、(-1)、(-1)、(-1)]。重复此数据序列。 3 = 标头数据、温度数据、诊断数据、平均值、噪声、ADC 数据。 更多信息, 请参阅图 7-14。

图 7-31. 寄存器 8 (08h)

15	14	13	12	11	10	9	8
C2_FIR							
7	6	5	4	3	2	1	0
DIG_GAIN_C1_FIR							

位 15:8	C2_FIR : FIR 数字滤波器的系数 C2 ⁽¹⁾ 2 = 默认值
位 7:0	DIG_GAIN_C1_FIR : 所有通道共用的数字增益, 抽取滤波器的系数 C1

$$\text{Digital Filter Gain} = \frac{(\text{DIG_GAIN} + 32)}{32}$$

(5)

其中 :

- (DIG_GAIN + 32) 为 Mod⁽²⁾ 128。

更多信息, 请参阅图 7-4。

模式

具有 MULT_EN

具有 DECIMATE_X_EN

5 = 默认值

C1 功能

DIG_GAIN

FIR 数字滤波器的系数 C1

- (1) C1 至 C6 FIR 滤波器系数采用二进制补码形式。
(2) Mod = 除法的余数。

图 7-32. 寄存器 9 (09h)

15	14	13	12	11	10	9	8
C4_FIR							
7	6	5	4	3	2	1	0
C3_FIR							

位 15:8 **C4_FIR** : FIR 数字滤波器的系数 C4⁽¹⁾

-2 = 默认值

位 7:0 **C3_FIR** : FIR 数字滤波器的系数 C3⁽¹⁾

-13 = 默认值

图 7-33. 寄存器 10 (0Ah)

15	14	13	12	11	10	9	8
C6_FIR							
7	6	5	4	3	2	1	0
C5_FIR							

位 15:8 **C6_FIR** : FIR 数字滤波器的系数 C6⁽¹⁾

66 = 默认值

位 7:0 **C5_FIR** : FIR 数字滤波器的系数 C5⁽¹⁾

38 = 默认值

图 7-34. 寄存器 15 (0Fh)

15	14	13	12	11	10	9	8
0	0	0	0	0	FAST_DGPO	0	0
7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0

位 15:11 必须写入 0

和位 9:0

位 10

FAST_DGPO : 快速 DGPO 输出缓冲器

0 = 默认强度 (默认)

1 = D_GPO[x] 引脚上具有更高的驱动强度。

必须写入 0

图 7-35. 寄存器 19 (13h)

15	14	13	12	11	10	9	8
0	OB_DISABLE	STR_CTRL_CLK				STR_CTRL_DATA	
7	6	5	4	3	2	1	0
STR_CTRL_DATA		0	0	0	0	0	0

位 15、位 5:0 必须写入 0

位 14 **OB_DISABLE** : CMOS 输出缓冲器 D[11:0] , DCLK 禁用

0 = CMOS 输出缓冲器处于活动状态

1 = CMOS 输出缓冲器处于高阻态

位 13:10 **STR_CTRL_CLK** : 控制 CMOS 输出 DCLK 缓冲器的强度

STR_CTRL_CLK	驱动强度	DRVDD (V)
0	默认强度 ($C_{LOAD} = 5pF$)	3.3
6	最大强度 ($C_{LOAD} = 15pF$)	3.3
5	默认强度 ($C_{LOAD} = 5pF$)	1.8
14	最大强度 ($C_{LOAD} = 15pF$)	1.8

所有其他选项保留。

位 9:6 **STR_CTRL_DATA** : 控制 CMOS 输出数据缓冲器的强度

STR_CTRL_DATA	驱动强度	DRVDD (V)
0	默认强度 ($C_{LOAD} = 5pF$)	3.3
6	最大强度 ($C_{LOAD} = 15pF$)	3.3
5	默认强度 ($C_{LOAD} = 5pF$)	1.8
14	最大强度 ($C_{LOAD} = 15pF$)	1.8

所有其他选项保留。

图 7-36. 寄存器 21 (15h)

15	14	13	12	11	10	9	8
DELAY_COUNT[23:16]							
7	6	5	4	3	2	1	0
SAMPLE_COUNT[23:16]							

位 15:8 **DELAY_COUNT[23:16]** : 延迟计数器, 高位

这些位以 t_{AFE_CLK} 为单位确定延迟相位。

$DELAY_PHASE = (DELAY_COUNT + 1) \times t_{AFE_CLK}$.

DELAY_COUNT 的有效范围为 0 至 $(2^{24} - 2)$ 。

DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 $(2^{24} - 2)$ 。

位 7:0 **SAMPLE_COUNT[23:16]** : 采样计数器, 高位

这些位以 t_{AFE_CLK} 为单位确定采样相位。

采样相位 = $(SAMPLE_COUNT + 1) \times t_{AFE_CLK}$ 。

SAMPLE_COUNT 的有效范围为 0 至 $(2^{24} - 2)$ 。

DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 $(2^{24} - 2)$ 。

图 7-37. 寄存器 22 (16h)

15	14	13	12	11	10	9	8
DELAY_COUNT[15:0]							
7	6	5	4	3	2	1	0
DELAY_COUNT[15:0]							

位 15:0 **DELAY_COUNT[15:0]** : 延迟计数器, 低位

这些位以 $t_{\text{AFE_CLK}}$ 为单位确定延迟相位。

$\text{DELAY_PHASE} = (\text{DELAY_COUNT} + 1) \times t_{\text{AFE_CLK}}$

DELAY_COUNT 的有效范围为 0 至 $(2^{24} - 2)$ 。

DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 $(2^{24} - 2)$ 。

图 7-38. 寄存器 23 (17h)

15	14	13	12	11	10	9	8
SAMPLE_COUNT[15:0]							
7	6	5	4	3	2	1	0
SAMPLE_COUNT[15:0]							

位 15:0

SAMPLE_COUNT[15:0] : 采样计数器, 低位

这些位以 $t_{\text{AFE_CLK}}$ 为单位确定采样相位。

采样相位 = $(\text{SAMPLE_COUNT} + 1) \times t_{\text{AFE_CLK}}$

SAMPLE_COUNT 的有效范围为 0 至 $(2^{24} - 2)$ 。

DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 $(2^{24} - 2)$ 。

图 7-39. 寄存器 24 (18h)

15	14	13	12	11	10	9	8
TRIG_FALL	DSYNC1_START_LOW	0	DSYNC_EN	0	COMP_DSYNC1[15:6]		
7	6	5	4	3	2	1	0
COMP_DSYNC1[15:6]							0

位 15

TRIG_FALL

0 = TRIG 事件位于 TRIG 上升沿

1 = TRIG 事件位于 TRIG 下降沿

位 14

DSYNC1_START_LOW : 选择 DSYNC1 起始电平

0 = DSYNC1 以逻辑高电平启动 (默认)

1 = DSYNC1 以逻辑低电平启动

位 13

必须写入 0

位 12

DSYNC_EN : 启用 DSYNC1/2 生成

0 = 禁用 DSYNC1/2 信号 (默认 - 逻辑低电平)

1 = 启用 DSYNC1/2 信号

位 11

必须写入 0

位 10:1

COMP_DSYNC1[15:6] : DSYNC1, 高位

这些位以 $t_{\text{AFE_CLK}}$ 周期数确定 DSYNC1 周期。当 COMP_DSYNC1 = 0 或 1 时, DSYNC1 为静态。

位 0

必须写入 0

图 7-40. 寄存器 25 (19h)

15	14	13	12	11	10	9	8
COMP_DSYNC1[5:0]						0	0
7	6	5	4	3	2	1	0
DSYNC2_LOW[23:16]							

位 15:10

COMP_DSYNC1[5:0] : DSYNC1, 低位

这些位以 $t_{\text{AFE_CLK}}$ 周期数确定 DSYNC1 周期。当 COMP_DSYNC1 = 0 或 1 时, DSYNC1 为静态。

位 9:8

必须写入 0

位 7:0

DSYNC2_LOW[23:16] : DSYNC2, 高位

DSYNC2 的低电平脉冲持续时间，以 t_{AFE_CLK} 时钟数表示。

图 7-41. 寄存器 26 (1Ah)

15	14	13	12	11	10	9	8
DSYNC2_LOW[15:0]							
7	6	5	4	3	2	1	0
DSYNC2_LOW[15:0]							

位 15:0

DSYNC2_LOW[15:0] : DSYNC2 , 低位

DSYNC2 的低电平脉冲持续时间，以 t_{AFE_CLK} 时钟数表示。

图 7-42. 寄存器 27 (1Bh)

15	14	13	12	11	10	9	8
DSYNC1_HIGH							
7	6	5	4	3	2	1	0
DSYNC1_HIGH							

位 15:0

DSYNC1_HIGH : DSYNC1

DSYNC1 的高电平脉冲持续时间，以 t_{AFE_CLK} 时钟数表示。

DSYNC1 高电平 = 在 $[(DSYNC1_HI + COMP_DSYNC1 \div 2) \text{ Mod } ^{(1)} COMP_DSYNC1]$ 内为高电平⁽¹⁾

(1) Mod = 除法的余数

图 7-43. 寄存器 29 (1Dh)

15		14		13		12		11		10		9		8	
OFFSET_DIS		0		STAT_CH_SEL		0		0		0		STAT_CALC_CYCLE			
7		6		5		4		3		2		1		0	
STAT_CALC_CYCLE						0		0		0		0		STAT_CH_AUTO_SEL	

位 15

OFFSET_DIS : 通道输出的旁路偏移增量

0 = 默认。OFFSET_CHx 寄存器值会加到通道输出上。

1 = 禁用偏移。OFFSET_CHx 寄存器值不会加到通道输出上。

位 14

始终写入 0

位 13:12

STAT_CH_SEL : 用于 STAT 模块计算的手动通道选择

0 = 通道 1

1 = 通道 2

2 = 通道 3

3 = 通道 4

位 11:10

始终写入 0

位 9:5

STAT_CALC_CYCLE用于 STAT 计算的 ADC 样本数 = $2^{\text{STAT_CALC_CYCLE}+1}$, STAT_CALC_CYCLE 范围 = 0 至 30

以及位 4:1

始终写入 0

位 0

STAT_CH_AUTO_SEL : 用于 SNR 计算的自动通道选择

0 = 静态, 计算基于 STAT_CH_SEL 选择

1 = 自动, 全部四个通道按顺序完成计算

图 7-44. 寄存器 30 (1Eh)

15	14	13	12	11	10	9	8
0	0	0	0	0	0	0	MULT_EN
7	6	5	4	3	2	1	0
FILT_EN	0	0	0	0	0	0	0

位 15:9

必须写入 0

位 8

MULT_EN : 通道乘法器使能

0 = 禁用乘法器

1 = 启用乘法器。对于数字增益, 必须写入 DIG_GAIN_C1_FIR。

位 7

FILT_EN : 数字抽取滤波器使能

0 = 禁用滤波器

1 = 启用标准 11 抽头对称 FIR 数字滤波器。

位 6:0

必须写入 0

图 7-45. 寄存器 32 (20h)

15	14	13	12	11	10	9	8
0	0	0	0	HEADER_CH1			
7	6	5	4	3	2	1	0
HEADER_CH1							

- 位 15:12 必须写入 0
- 位 11:0 **HEADER_CH1** : 通道 1 的标头信息
- 这些位提供通道 1 的标头信息。

图 7-46. 寄存器 33 (21h)

15	14	13	12	11	10	9	8
CH_OUT_DIS1	AUX_CH1_EN	PDN_CH1	INVERT_CH1	0	0	OFFSET_CH1	
7	6	5	4	3	2	1	0
OFFSET_CH1							

- 位 15 **CH_OUT_DIS1** : 通道 1 禁用
- 通道 1 未多路复用输出。
- 0 = 通道 1 为输出 (默认)
- 1 = 通道 1 不是输出
- 位 14 **AUX_CH1_EN** : 启用通道 1 的辅助通道
- 0 = 滤波器 (默认)
- 1 = 辅助
- 位 13 **PDN_CH1** : 通道 1 断电
- 0 = 运行 (默认)
- 1 = 断电
- 位 12 **INVERT_CH1** : 反转通道 1 输出
- 0 = 正常输出 (默认)
- 1 = 反转输出
- 位 11:10 必须写入 0
- 位 9:0 **OFFSET_CH1** : 通道 1 范围的输出偏移
- 输出偏移值 = OFFSET_CH1 ÷ 4 , 输出偏移值会加到通道输出上。

图 7-47. 寄存器 34 (22h)

15	14	13	12	11	10	9	8
0	0	MEAN_CH1					
7	6	5	4	3	2	1	0
MEAN_CH1							

位 15:14 必须写入 0

位 13:0 **MEAN_CH1** : 通道 1 的平均值 (只读寄存器)
这些位提供由 STAT 模块为通道 1 计算的平均值信息。

图 7-48. 寄存器 35 (23h)

15	14	13	12	11	10	9	8
0	0	NOISE_CH1					
7	6	5	4	3	2	1	0
NOISE_CH1							

位 15:14 必须写入 0

位 13:0 **NOISE_CH1** : 通道 1 的噪声 (只读寄存器)
这些位提供由 STAT 模块为通道 1 计算的噪声信息。

图 7-49. 寄存器 36 (24h)

15	14	13	12	11	10	9	8
0	0	0	0	HEADER_CH2			
7	6	5	4	3	2	1	0
HEADER_CH2							

位 15:12 必须写入 0

位 11:0 **HEADER_CH2** : 通道 2 的标头信息
这些位提供通道 2 的标头信息。

图 7-50. 寄存器 37 (25h)

15	14	13	12	11	10	9	8
CH_OUT_DIS2	AUX_CH2_EN	PDN_CH2	INVERT_CH2	0	0	OFFSET_CH2	
7	6	5	4	3	2	1	0
OFFSET_CH2							

- 位 15** **CH_OUT_DIS2 : 通道 2 禁用**
通道 2 未多路复用输出。
0 = 通道 2 为输出 (默认)
1 = 通道 2 不是输出
- 位 14** **AUX_CH2_EN : 启用通道 2 的辅助通道**
0 = 滤波器 (默认)
1 = 辅助
- 位 13** **PDN_CH2 : 通道 2 断电**
0 = 运行 (默认)
1 = 断电
- 位 12** **INVERT_CH2 : 反转通道 2 输出**
0 = 正常 (默认)
1 = 反转输出
- 位 11:10** **必须写入 0**
- 位 9:0** **OFFSET_CH2 : 通道 2 的输出偏移**
输出偏移值 = OFFSET_CH2 ÷ 4，输出偏移值会加到通道输出上

图 7-51. 寄存器 38 (26h)

15	14	13	12	11	10	9	8
0	0	MEAN_CH2					
7	6	5	4	3	2	1	0
MEAN_CH2							

- 位 15:14** **必须写入 0**
- 位 13:0** **MEAN_CH2 : 通道 2 的平均值 (只读寄存器)**
这些位提供由 STAT 模块为通道 2 计算的平均值信息。

图 7-52. 寄存器 39 (27h)

15	14	13	12	11	10	9	8
0	0	NOISE_CH2					
7	6	5	4	3	2	1	0
NOISE_CH2							

位 15:14

必须写入 0

位 13:0

NOISE_CH2 : 通道 2 的噪声 (只读寄存器)

这些位提供由 STAT 模块为通道 2 计算的噪声信息。

图 7-53. 寄存器 40 (28h)

15	14	13	12	11	10	9	8
0	0	0	0	HEADER_CH3			
7	6	5	4	3	2	1	0
HEADER_CH3							

位 15:12

必须写入 0

位 11:0

HEADER_CH3 : 通道 3 的标头信息

这些位提供通道 3 的标头信息。

图 7-54. 寄存器 41 (29h)

15	14	13	12	11	10	9	8
CH_OUT_DIS3	AUX_CH3_EN	PDN_CH3	INVERT_CH3	0	0	OFFSET_CH3	
7	6	5	4	3	2	1	0
OFFSET_CH3							

位 15

CH_OUT_DIS3 : 通道 3 禁用

通道 3 未多路复用输出。

0 = 通道 3 为输出 (默认)

1 = 通道 3 不是输出

位 14

AUX_CH3_EN : 启用通道 3 的辅助通道

0 = 滤波器 (默认)

1 = 辅助

位 13

PDN_CH3 : 通道 3 断电

0 = 运行 (默认)

1 = 断电

位 12

INVERT_CH3 : 反转通道 3 输出

0 = 正常 (默认)

1 = 反转输出

位 11:10

必须写入 0

位 9:0

OFFSET_CH3 : 通道 3 的输出偏移

输出偏移值 = OFFSET_CH3 ÷ 4, 输出偏移值会加到通道输出上

图 7-55. 寄存器 42 (2Ah)

15	14	13	12	11	10	9	8
0	0	MEAN_CH3					
7	6	5	4	3	2	1	0
MEAN_CH3							

位 15:14 必须写入 0

位 13:0 **MEAN_CH3** : 通道 3 的平均值 (只读寄存器)
 这些位提供由 STAT 模块为通道 3 计算的平均值信息。

图 7-56. 寄存器 43 (2Bh)

15	14	13	12	11	10	9	8
0	0	NOISE_CH3					
7	6	5	4	3	2	1	0
NOISE_CH3							

位 15:14 必须写入 0

位 13:0 **NOISE_CH3** : 通道 3 的噪声 (只读寄存器)
 这些位提供由 STAT 模块为通道 3 计算的噪声信息。

图 7-57. 寄存器 44 (2Ch)

15	14	13	12	11	10	9	8
0	0	0	0	HEADER_CH4			
7	6	5	4	3	2	1	0
HEADER_CH4							

位 15:12 必须写入 0

位 11:0 **HEADER_CH4** : 通道 4 的标头信息
 这些位提供通道 4 的标头信息。

图 7-58. 寄存器 45 (2Dh)

15	14	13	12	11	10	9	8
CH_OUT_DIS4	AUX_CH4_EN	PDN_CH4	INVERT_CH4	0	0	OFFSET_CH4	
7	6	5	4	3	2	1	0
OFFSET_CH4							

- 位 15** **CH_OUT_DIS1 : 通道 4 禁用**
通道 4 未多路复用输出。
0 = 通道 4 为输出 (默认)
1 = 通道 4 不是输出
- 位 14** **AUX_CH4_EN : 启用通道 4 的辅助通道**
0 = 滤波器 (默认)
1 = 辅助
- 位 13** **PDN_CH4 : 通道 4 断电**
0 = 运行 (默认)
1 = 断电
- 位 12** **INVERT_CH4 : 反转通道 4 输出**
0 = 正常 (默认)
1 = 反转输出
- 位 11:10** **必须写入 0**
- 位 9:0** **OFFSET_CH4 : 通道 4 的输出偏移**
输出偏移值 = OFFSET_CH4 ÷ 4, 输出偏移值会加到通道输出上

图 7-59. 寄存器 46 (2Eh)

15	14	13	12	11	10	9	8
0	0	MEAN_CH4					
7	6	5	4	3	2	1	0
MEAN_CH4							

- 位 15:14** **必须写入 0**
- 位 13:0** **MEAN_CH4 : 通道 4 的平均值 (只读寄存器)**
这些位提供由 STAT 模块为通道 4 计算的平均值信息。

图 7-60. 寄存器 47 (2Fh)

15	14	13	12	11	10	9	8
0	0	NOISE_CH4					
7	6	5	4	3	2	1	0
NOISE_CH4							

- 位 15:14** **必须写入 0**
- 位 13:0** **NOISE_CH4 : 通道 4 的噪声 (只读寄存器)**
这些位提供由 STAT 模块为通道 4 计算的噪声信息。

图 7-61. 寄存器 65 (41h)

15	14	13	12	11	10	9	8
0	0	0	0	0	TERM_INT_20K_AUX	0	0
7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0

位 15:11 必须写入 0

位 10 **TERM_INT_20K_AUX** : 辅助输入端接

该位对所有通道通用。该位提供 20k Ω 的辅助输入内部差分端接。

0 = 2k Ω 差分电阻 (默认)

1 = 20k Ω 差分电阻

位 9:0 必须写入 0

图 7-62. 寄存器 69 (45h)

15	14	13	12	11	10	9	8
TERM_INT_20K_LNA	LNA_GAIN		PGA_GAIN				
7	6	5	4	3	2	1	0
PGA_GAIN	EQ_EN	0	0	0	0	0	0

位 15 **TERM_INT_20K_LNA** : LNA 输入端接

该位对所有通道通用。该位提供 20k Ω 的 LNA 输入内部差分端接。

0 = 2k Ω 差分电阻 (默认)

1 = 20k Ω 差分电阻

位 14:13 **LNA_GAIN** : LNA 增益

这些位对所有通道通用。

0 = 15dB (默认)

1 = 18dB

2 = 12dB

3 = 16.5dB

位 12:7 **PGA_GAIN** : PGA 增益

这些位对所有通道通用。PGA 增益 = 0dB、3dB、6dB、9dB、12dB、15dB、18dB、21dB、24dB、27dB 和 30dB。

0 = 0dB

1 = 3dB

2 = 6dB

3 = 9dB

4 = 12dB

5 = 15dB

6 = 18dB

7 = 21dB

8 = 24dB

9 = 27dB

10 = 30dB

位 6 **EQ_EN** : 均衡器使能

这些位对所有通道通用。

0 = 禁用 (默认)

1 = 启用

位 5:0 必须写入 0

图 7-63. 寄存器 70 (46h)

15	14	13	12	11	10	9	8
0	HPL_EN	0	0	0	0	0	0
7	6	5	4	3	2	1	0
0	0	0	0	0	0	VOUT_ON_ADC	

位 15 必须写入 0

位 14 **HPL_EN** : 高性能线性模式

0 = 默认

1 = 通过增加功率耗散改善线性度 (HD3)

位 13:2 必须写入 0

位 1:0 **VOUT_ON_ADC** : 检查 ADC 输入上的模拟块输出

0 = LNA + 抗混叠滤波器 + ADC (默认)

1 = LNA + ADC

2 = AMP1 + ADC

3 = AMP2 + ADC

图 7-64. 寄存器 71 (47h)

15	14	13	12	11	10	9	8
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
0	0	0	0	HIGH_POW_LNA	EQ_EN_LOW_FC	0	0

位 15:4 必须写入 0

位 3 **HIGH_POW_LNA**

0 = 默认模式

1 = 与默认模式相比, 高功率 LNA 可改善高 LNA 和 PGA 增益下的通道输入参考噪声。此模式会增加功耗。

位 2 **EQ_EN_LOW_FC** : 启用均衡器低频转角频率

0 = 禁用

1 = 启用; 还必须针对此模式启用 EQ_EN

位 1:0 必须写入 0

图 7-65. 寄存器 100 (64h)

15	14	13	12	11	10	9	8
0	HF_AFE_CLK_EN	0	0	0	0	0	0
7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0

位 15 必须写入 0

位 14:13 **HF_AFE_CLK_EN**

0 = 默认

3 = 对于 $f_{\text{AFE_CLK}} > 25 \text{ MHz}$ (在抽取模式下)

位 12:0 必须写入 0

8 应用和实施

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户应负责确定各元件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

AFE5401-EP 是一款四通道模拟前端 (AFE)，专门针对集成度十分关键的应用。每个通道都包含一个完整的基带信号链，其中包含：

- 低噪声放大器 (LNA)、
- 可编程均衡器 (EQ)、
- 可编程增益放大器 (PGA)，以及
- 抗混叠滤波器 (AAF)
- 高速 12 位模数转换器 (ADC)，每通道采样速率为 25MSPS。

该器件具有四个集成信号链通道，可用于不同的最终用途系统，例如：

- 汽车雷达（其中来自射频前端的下变频基带信号可施加于 AFE 的输入端）
- 从传感器获取高达 12MHz 电压信号的应用

8.2 典型应用

如图 8-1 所示，该器件还包含四个辅助通道，其中模拟信号链（LNA、PGA）被旁路，而模拟输入可以直接数字化。该配置在系统中非常有用，可以对监测信号（例如电池电压和温度传感器输出）进行数字化。

如节 8.2.1 部分所述，该器件可以接受各种输入时钟信号（例如差分正弦波、LVPECL 或 LVDS）。该器件还可与单端 LVCMOS (1.8V) 时钟输入无缝配合使用。

该器件设计为具有简单的 CMOS 输出数据接口。与 TRIG 和 DSYNCx 信号一起使用时，该器件可以连接至 DSP 以及其他现场可编程门阵列 (FPGA) 和基于微控制器的接收器的标准视频端口。




图 8-1. 典型应用图

8.2.1 设计要求

该器件可以使用单端 (CMOS) 或差分输入时钟 (例如正弦波、LVPECL 和 LVDS) 工作。为了实现良好的 SNR 性能, 建议使用低抖动差分时钟运行。在差分模式下, 时钟输入在内部偏置为最佳共模电压 (约 0.95V)。使用外部 LVPECL 或 LVDS 驱动器进行驱动时, TI 建议对时钟信号进行交流耦合, 因为时钟引脚在内部偏置为共模电压。

8.2.2 详细设计过程

对于 LVDS 输入时钟, 建议使用 $R_{\text{TERM}} = 100\ \Omega$ 。对于 LVPECL 时钟输入, 必须根据 LVPECL 驱动器建议确定 R_{TERM} 。要使用单端时钟运行, 请将 CMOS 时钟源连接到 CLKINP 并将 CLKINM 连接到 GND。该器件无需任何配置即可自动检测单端时钟的存在, 并会禁用内部偏置电路。典型的时钟终端方案如图 8-4、图 8-5、图 8-6 和图 8-7 所示。输入时钟幅度和占空比的典型特性图如节 8.2.3 所示。

图 8-2 和图 8-3 分别展示了差分 and 单端输入时钟的时钟输入引脚的等效电路。




图 8-2. 时钟输入等效电路 (差分模式)




图 8-3. 时钟输入等效电路 (单端模式)




图 8-4. 差分正弦波时钟驱动电路




图 8-5. 差分 LVPECL 时钟驱动电路




图 8-6. 差分 LVDS 时钟驱动电路




图 8-7. 单端时钟驱动电路

8.2.3 应用曲线




图 8-8. 信噪比与输入时钟幅度间的关系 (PGA 增益 = 0dB)




图 8-9. 信噪比与输入时钟占空比间的关系 (PGA 增益 = 0dB)

8.3 电源相关建议

8.3.1 电源时序控制

在上电期间，AVDD18、DVDD18 和 DRVDD 电源可以按任何顺序出现。器件中的所有电源都是分离的。在外部，它们可由具有适当滤波的单独电源驱动。不需要电源时序控制。

8.3.2 电源去耦

由于该器件已经包含内部去耦，因此可以使用最小外部去耦，而不会影响性能。请注意，去耦电容器有助于滤除外部电源噪声，因此合适的电容器数量取决于实际应用。去耦电容器应尽量靠近器件电源引脚放置。

8.4 布局

8.4.1 布局指南

为了获得最佳性能，所有模拟输入必须以差分方式对称地路由到器件的差分输入引脚。CMOS 输出布线应尽可能短，以减小加载 CMOS 输出缓冲器的布线电容。可以在 CMOS 输出数据布线周围添加多个接地过孔，尤其是当在多层上布线时。TI 建议匹配输出数据布线的长度 (D[11:0]) 以减少数据位之间的偏移。

开关噪声 (由 CMOS 输出数据转换引起) 会耦合到模拟输入中并降低 SNR。由于模拟输入通道中存在高增益，因此需要特别关注这种情况。通过在电路板布局布线中适当地分离模拟和数字区域，可以更大限度地减小耦合回模拟输入的数字输出。图 8-10 展示了分别对模拟和数字部分进行布线的示例布局。此示例还在接地平面中使用了分割，以更大限度地减少环路进入模拟区域的数字电流。同时，请注意，模拟和数字接地在器件下方短接。如果电路板的模拟、数字和时钟部分经过干净地分区，那么单个接地层便足以提供良好的性能。

该器件封装包含一个外露焊盘。除了提供散热路径外，焊盘还在内部连接至模拟接地。因此，必须将外露焊盘焊接到接地平面，以获得出色的散热和电气性能。有关详细信息，请参阅应用手册 [QFN 布局指南](#) 和 [QFN/SON PCB 连接](#)。图 8-10 和图 8-11 展示了摘自 [AFE5401-Q1 EVM 用户指南](#) 的布局图。

8.4.2 布局示例




图 8-10. 布局图：信号路由




图 8-11. 布局图：接地分割

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
December 2024	*	初始发行版

10 器件和文档支持

10.1 文档支持

10.1.1 相关文档

请参阅以下相关文档：

- [QFN 布局指南](#)
- [QFN/SON PCB 连接](#)
- [AFE5401-Q1 EVM 用户指南](#)

10.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击右上角的 *提醒我* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

10.3 社区资源

10.4 商标

声呐™ is a trademark of Cakewalk, Inc.

所有商标均为其各自所有者的财产。

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AFE5401RGCTEP	Active	Production	VQFN (RGC) 64	250 SMALL T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	AFE5401EP
AFE5401RGCTEP.A	Active	Production	VQFN (RGC) 64	250 SMALL T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	AFE5401EP

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF AFE5401-EP :

- Automotive : [AFE5401-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


GENERIC PACKAGE VIEW

RGC 64

VQFN - 1 mm max height



9 x 9, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224597/A



4219011/A 05/2018


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


RG0064H

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4219011/A 05/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGC0064H

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 10X

EXPOSED PAD 65
61% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4219011/A 05/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司